CN103258806B - 具桥接结构的半导体封装构造及其制造方法 - Google Patents

具桥接结构的半导体封装构造及其制造方法 Download PDF

Info

Publication number
CN103258806B
CN103258806B CN201310166686.7A CN201310166686A CN103258806B CN 103258806 B CN103258806 B CN 103258806B CN 201310166686 A CN201310166686 A CN 201310166686A CN 103258806 B CN103258806 B CN 103258806B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor connector
connector
chip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310166686.7A
Other languages
English (en)
Other versions
CN103258806A (zh
Inventor
叶昶麟
洪志斌
叶勇谊
高仁杰
胡智裕
古顺延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201510991083.XA priority Critical patent/CN105374793A/zh
Priority to CN201310166686.7A priority patent/CN103258806B/zh
Publication of CN103258806A publication Critical patent/CN103258806A/zh
Application granted granted Critical
Publication of CN103258806B publication Critical patent/CN103258806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种具桥接结构的半导体封装构造及其制造方法。所述半导体封装构造包含：一基板；一第一半导体连接件，电性连接所述基板；至少一第二半导体连接件，电性连接所述基板且间隔设于所述第一半导体连接件旁；一第一芯片，桥接所述第一半导体连接件与第二半导体连接件，使得所述第一半导体连接件通过所述第一芯片的一有源电路层电性连接所述第二半导体连接件。所述半导体封装结构使用相邻的两个半导体连接件取代单一中介层可强化结构，避免翘曲，还可提升电性特性。

Description

具桥接结构的半导体封装构造及其制造方法
技术领域
本发明涉及一种半导体封装构造，特别是有关于一种具桥接结构的半导体封装构造及其制造方法。
背景技术
半导体封装产业发展出各种不同型式的封装构造，例如将多个芯片整合于单一封装模组内。当欲将多个芯片(例如逻辑芯片跟储存芯片)整合设置在一封装基板上时，通常必须先设置一中介层(interposer)于所述基板上，接着再将所述芯片设置于所述中介层上，通过中介层上下表面进行线路重新布局，完成芯片与基板之间的电性连接。
然而，现有的半导体封装构造通常都是将数个芯片共同配置于单一中介层上，当主要芯片(例如逻辑芯片)先行设置于所述中介层上时，中介层会因为主要芯片设置的关系受到应力作用而在侧边产生翘曲现象，使得中介层的表面呈现非平面，如此一来，后续设置其他芯片(例如储存芯片)时，将会因为中介层表面翘曲度过大的关系而导致后续设置的芯片结合于中介层上的结合良率下降。
再者，若将多个芯片个别配置于多个中介层上，以期达成降低翘曲度或降低成本的结构时,配置于其中一中介层上的芯片通常必须先通过所述中介层的穿硅导通孔，再通过所述中介层底下的基板的布局线路，最后再从基板再次通过另个中介层的穿硅导通孔，才能将讯号迂回的传递给设置于所述另个中介层上的其他芯片。由于基板的线路密度较低，通过基板进行芯片之间的讯号传递路径不但因过长而相对限制半导体封装构造的电性特性，同时也会占用基板可供配置线路的有限面积。
故，有必要提供一种具桥接结构的半导体封装构造及其制造方法，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种具桥接结构的半导体封装构造，其使用相邻的两个半导体连接件取代单一中介层可强化结构，避免翘曲，还可提升电性特性。
为达成前述目的，本发明一实施例提供一种具桥接结构的半导体封装构造，所述半导体封装构造包含一基板；一第一半导体连接件具有多个第一穿硅导通孔，电性连接所述基板；至少一第二半导体连接件具有多个第二穿硅导通孔，电性连接所述基板且间隔设于所述第一半导体连接件旁；以及一第一芯片，桥接所述第一半导体连接件与第二半导体连接件，使得所述第一半导体连接件通过所述第一芯片的一有源电路层电性连接所述第二半导体连接件。
再者，本发明另一实施例提供一种具桥接结构的半导体封装构造的制造方法，其包含步骤：间隔设置至少一第一半导体连接件与至少一第二半导体连接件于一基板上；设置一第一芯片，使所述第一芯片的一部分接垫电性连接所述第一半导体连接件上且另一部分接垫电性连接所述第二半导体连接件，使得所述第一半导体连接件通过所述第一芯片的一有源电路层电性连接所述第二半导体连接件；以及设置一第二芯片于所述第二半导体连接件上，使得所述第二芯片的一有源电路层通过所述第二半导体连接件电性连接所述第一芯片的有源电路层，再进而通过所述第一芯片的有源电路层电性连接所述第一半导体连接件。
本发明的具桥接结构的半导体封装构造通过至少两间隔相邻的半导体连接件取代传统单一的硅中介层，可减少封装构造的翘曲问题，所述半导体连接件可配合芯片的有源电路布线，达到芯片之间更高的讯号传输的线路密度，因此有助于提升半导体封装构造的电性特性。
附图说明
图1是本发明一实施例的具桥接结构的半导体封装构造的结构示意图。
图2是本发明另一实施例的具桥接结构的半导体封装构造的结构示意图。
图3是本发明又一实施例的具桥接结构的半导体封装构造的结构示意图。
图4是本发明又一实施例的具桥接结构的半导体封装构造的结构示意图。
图5是本发明又一实施例的具桥接结构的半导体封装构造的结构示意图。
图6A～6C是本发明一实施例的具桥接结构的半导体封装构造的制造流程示意图。
图6AA是图6A一实施例的具桥接结构的半导体封装构造的局部放大示意图。
图7是本发明一实施例的具桥接结构的半导体封装构造的俯视示意图。
图8是本发明另一实施例的具桥接结构的半导体封装构造的俯视示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，图1是本发明一实施例的具桥接结构的半导体封装构造的结构示意图。本发明所揭示的具桥接结构的半导体封装构造包含一基板1、一第一半导体连接件2、至少一第二半导体连接件3以及一第一芯片4。
所述基板1可以是一封装基板，由绝缘层与电路层交替堆叠而成。所述基板1具有一上重布线层10与一下重布线层11分别形成于其上下表面。所述基板1的下重布线层11可设置锡球12。
所述第一半导体连接件2电性连接所述基板1的上重布线层10，本实施例中，所述第一半导体连接件2是从一晶圆切割出的一硅中介层，其具有一上重布线层20与一下重布线层21分别形成于其上下表面，并具有多个第一穿硅导通孔22成形且连接于所述第一半导体连接件2的上重布线层20与所述第一半导体连接件2的下重布线层21之间。所述第一半导体连接件2的下重布线层21连接多个第一导电件100a而电性连接所述基板1。所述第一导电件100a可以是金属凸块或凸柱，例如錫凸块、铜凸柱等。
所述第二半导体连接件3电性连接所述基板1且间隔设于所述第一半导体连接件2旁。本实施例中，所述第二半导体连接件3同样是从一晶圆切割出的一硅中介层，但也可来自另一不同的晶圆。所述第二半导体连接件3同样具有一上重布线层30与一下重布线层31分别形成于其上下表面，并具有多个第二穿硅导通孔32成形且连接于所述第二半导体连接件3的上重布线层30与所述第二半导体连接件3的下重布线层31之间。所述第二半导体连接件3的下重布线层31连接多个第二导电件100b而电性连接所述基板1。所述第二导电件100b可以是金属凸块或凸柱，例如錫凸块、铜凸柱等。
所述第一芯片4可以是一输出/输入端子较多的逻辑芯片，其具有一朝下的有源电路层40。所述第一芯片4桥接所述第一半导体连接件2与第二半导体连接件3，亦即所述第一芯片4的有源电路层40同时电性连接所述第一半导体连接件2的上重布线层20与所述第二半导体连接件3的上重布线层30。也就是说，所述第一芯片4的有源电路层40在对应所述第一半导体连接件2的上重布线层20和所述第二半导体连接件3的上重布线层30的位置具有导通线路。本实施例中所述第一芯片4的有源电路层40通过数个导电件101，例如导电凸块或凸柱，电性连接所述所述第一半导体连接件2的上重布线层20与所述第二半导体连接件3的上重布线层30。
再者，图1实施例的具桥接结构的半导体封装构造还进一步包含至少一第二芯片5。所述第二芯片5可以是一输出/输入端子少于所述第一芯片4的一储存芯片，其设置于所述第二半导体连接件3上而通过所述第二半导体连接件3电性连接所述第一芯片4，再进而通过所述第一芯片4的有源电路层40电性连接所述第一半导体连接件2。更详细来说，所述第二芯片5具有一有源电路层50，其有源电路层50通过数个导电件101，例如导电凸块或凸柱，直接电性连接所述第二半导体连接件3的上重布线层30，再间接通过所述第二半导体连接件3的上重布线层30电性连接所述第一芯片4的有源电路层40，如图1中的电性导通路径P1所示。因此，以本发明所述的第一半导体连接件2与第二半导体连接件3取代如背景技术所述的单一尺寸的中介层时，其第一半导体连接件2与第二半导体连接件3各自的尺寸皆较原本单一尺寸的中介层小，其各自的翘曲量也相对较少，因此所述第一半导体连接件2与第二半导体连接件3上面共同承载所述第一芯片4可提供较佳的结构强度，减少翘曲情况发生。
再者，本发明的具桥接结构的半导体封装构造可以通过所述第二半导体连接件3的上重布线层30进行第一芯片4与第二芯片5之间的讯号传递，而不需通过下方线路布局密度较低的基板1，因此将可具有較短的讯号传递路徑及较佳的电性传输特性。
请参考图2，本发明另一实施例的具桥接结构的半导体封装构造的结构示意图，图2实施例与图1实施例不同之处在于，所述第二芯片5的有源电路层50是通过所述第二半导体连接件3的下重布线层31电性连接所述第一芯片4的有源电路层40。更详细来说，如图2中的电性导通路径P2所示，所述第二芯片5的有源电路层50先通过数个导电件101，例如导电凸块或凸柱，电性连接所述第二半导体连接件3的第二穿硅导通孔32，再通过所述第二穿硅导通孔32连接到所述第二半导体连接件3的下重布线层31，之后再通过对应所述第一芯片4的有源电路层40位置的第二穿硅导通孔32，电性连接到所述第一芯片4的有源电路层40。
请参考图3，所述第二半导体连接件3亦可为一第三芯片，而进一步具有一有源电路层33。当所述有源电路层33朝上时，所述第二半导体连接件3的上重布线层30即是成形于所述有源电路层33上，所述有源电路层33则通过所述第二穿硅导通孔32电性连接到所述第二半导体连接件3的下重布线层31，因此，如图3的电性导通路径P3所示，所述第二芯片5的有源电路层50可通过数个导电件101，例如导电凸块或凸柱，电性连接所述第二半导体连接件3的上重布线层30，再通过上重布线层30连接所述第二半导体连接件3的有源电路层33，进而通过有源电路层33的线路对应电性连接到所述第一芯片4的有源电路层40。
请参考图4，当所述第二半导体连接件3的所述有源电路层33朝下时，所述第二半导体连接件3的下重布线层31即是成形于所述有源电路层33的表面。如图4的电性导通路径P4所示，所述第二芯片5的有源电路层50可通过数个导电件101，例如导电凸块或凸柱，电性连接所述第二半导体连接件3的上重布线层30与第二穿硅导通孔32，再连接所述第二半导体连接件3的有源电路层33，进而通过对应所述第一芯片4的有源电路层40位置的第二穿硅导通孔32，电性连接到所述第一芯片4的有源电路层40。
请参考图5，所述第二半导体连接件3的上重布线层30与下重布线层31的线路层数目可选择性相同或相异于所述第一半导体连接件2的上重布线层20与下重布线层21的线路层数目。例如所述第二半导体连接件3的上重布线层30与下重布线层31各由3层线路层构成；所述第一半导体连接件2的上重布线层20与下重布线层21则分别由1层线路层与2层线路层构成。另外，相邻两所述第二半导体连接件3的第二穿硅导通孔32之间的间距d2可选择性相同或相异于相邻两所述第一半导体连接件2的第一穿硅导通孔22之间的间距d1。再者，所述第二半导体连接件3的第二穿硅导通孔32的长度和宽度可选择性相同或相异于所述第一半导体连接件2的第一穿硅导通孔22的长度和宽度。因此，本发明的半导体连接件可有不同数目的重布线路层、不同间距的穿硅导通孔以及不同尺寸的穿硅导通孔，可视不同产品的需求而有成本上的优势。
有关本发明的具桥接结构的半导体封装构造的制造方法请进一步参考图6A～6C所示，图6A～6C是本发明一实施例的具桥接结构的半导体封装构造的制造流程示意图。本发明的具桥接结构的半导体封装构造的制造过程包含：
首先，如图6A所示，间隔设置至少一第一半导体连接件2与至少一第二半导体连接件3于一基板1上，其中所述第一半导体连接件2与第二半导体连接件3分别通过数个第一导电件100a与数个第二导电件100b(例如錫凸块、铜凸柱)连接到所述基板1的接垫103，并且可视产品需求决定是否使用底胶102包覆所述导电件100并填满导电件100之间的缝隙。所述第一半导体连接件2与第二半导体连接件3可来自同一晶圆或分别来自不同晶圆，并通过热压结合工艺或通过倒装芯片工艺设置于所述基板1上。
值得一提的是，如图6AA所示，由于所述第一半导体连接件2与第二半导体连接件3可能因来自不同晶圆而分别具有不同的第一厚度t1跟第二厚度t2，因此当所述第一半导体连接件2与第二半导体连接件3通过热压结合工艺设置于所述基板1上时，可以通过热压结合工艺分别控制压合于所述第一导电件100a与所述第二导电件100b的力量大小，使连接所述第一半导体连接件2的所述第一导电件100a与连接第二半导体连接件3的所述第二导电件100b分别具有不同的第一高度h1和第二高度h2，进而使得所述第一半导体连接件2的第一厚度t1与所述第一导电件100a的第一高度h1的总和等于所述第二半导体连接件3的第二厚度t2与所述第二导电件100b的第二高度h2的总和，即可使得最后所述第一半导体连接件2与第二半导体连接件3结合于基板1上的高度相同；或者，当所述第一半导体连接件2与第二半导体连接件3是通过倒装芯片工艺设置于所述基板1上时，可以控制所述基板1的接垫103的形状或面积，使对应连接所述第一半导体连接件2的接垫103与对应连接第二半导体连接件3的接垫103具有不同的形状或面积，使得所述第一导电件100a与所述第二导电件100b因不同形状或面积的接垫，回焊后可具有不同的高度，进而让原本厚度不同的所述第一半导体连接件2与第二半导体连接件3，通过连接不同高度的所述第一导电件100a与所述第二导电件100b，而在结合于基板1上之后具有相同的高度；另外，亦可利用预先放置焊料控制所述第一导电件100a与所述第二导电件100b的体积，使得所述第一导电件100a与所述第二导电件100b具有不同的体积，回焊后可具有不同的高度，进而让原本厚度不同的所述第一半导体连接件2与第二半导体连接件3，通过连接不同高度的所述第一导电件100a与所述第二导电件100b，而在结合于基板1上之后具有相同的高度；再者，亦可利用电镀所述第一导电件100a与所述第二导电件100b于所述基板1的接垫103时，使覆盖于所述基板1的接垫103上的光阻具有不同大小的开口，进而使得所述数个导电件100因具有不同的体积，回焊后可具有不同的高度，让原本厚度不同的所述第一半导体连接件2与第二半导体连接件3通过连接不同高度的所述第一导电件100a与所述第二导电件100b，而在结合于基板1上之后具有相同的高度。
接着，如图6B所示，设置一第一芯片4于所述第一半导体连接件2与第二半导体连接件3上，使得所述第一芯片4的一部分接垫(未绘示)通过数个导电件101(例如錫凸块、铜凸柱)电性连接所述第一半导体连接件2上，且另一部分接垫通过数个导电件101电性连接所述第二半导体连接件3，并且可视产品需求决定是否使用底胶102包覆所述导电件101并填满导电件101之间的缝隙；其中所述第一芯片4的一有源电路层40在连接所述第一半导体连接件2的上重布线层20和所述第二半导体连接件3的上重布线层30时具有对应的导通线路，使得所述第一半导体连接件2可通过所述第一芯片4的有源电路层40电性连接所述第二半导体连接件3。
接着，如图6C所示，设置一第二芯片5于所述第二半导体连接件3上，使得所述第二芯片5的一有源电路层50通过所述第二半导体连接件3电性连接所述第一芯片4的有源电路层40，再进而通过所述第一芯片4的有源电路层40电性连接所述第一半导体连接件2，其中所述第二芯片5的有源电路层50同样通过数个导电件101(例如錫凸块、铜凸柱)电性连接所述第二半导体连接件3的上重布线层30上，并且可视产品需求决定是否使用底胶102包覆所述导电件101并填满导电件101之间的缝隙。如此，即可大致完成本发明的具桥接结构的半导体封装构造的制造。
本发明不限制上述第一半导体连接件2、第二半导体连接件3、第一芯片4与第二芯片5之间的结合方式与结合数目，只要至少有一芯片是同时堆叠在相邻的半导体连接件上而构成桥接结构即可。例如图7所示，所述半导体封装构造可以包含一第一芯片4同时设置于第一半导体连接件2及所述第二半导体连接件3，还包含两个第二芯片5同时设置于所述第二半导体连接件3；或者如图8所示，所述半导体封装构造可以包含一第一半导体连接件2与两个第二半导体连接件3分别设于所述第一半导体连接件2的两侧，所述第一芯片4则横跨设置于所述第一半导体连接件2与两侧的所述两个第二半导体连接件3上，每一所述第二半导体连接件3上则各自设有两个第二芯片5。
综上所述，相较于现有通过硅中介层堆叠多颗芯片的半导体封装构造具有翘曲问题且相邻芯片的讯号传递路径过长，本发明的半导体封装构造通过至少两间隔相邻的半导体连接件取代传统单一的硅中介层，让至少一芯片同时堆叠在相邻的半导体连接件上，以构成桥接结构，可增加整体结构强度，减少翘曲情况发生；再者，所述半导体连接件的重布线路配合芯片的有源电路布局进行芯片之间的讯号传递，而不通过下方线路布局密度较低的基板，将可达到较高的讯号传递的线路密度，因此本发明还有助于提升半导体封装构造的电性传输特性。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (18)

1.一种具桥接结构的半导体封装构造，其特征在于：其包含：
一基板；
一第一半导体连接件具有多个第一穿硅导通孔，电性连接所述基板；
至少一第二半导体连接件具有多个第二穿硅导通孔，电性连接所述基板且间隔设于所述第一半导体连接件旁；以及
一第一芯片，桥接所述第一半导体连接件与第二半导体连接件，使得所述第一半导体连接件通过所述第一芯片的一有源电路层电性连接所述第二半导体连接件。
2.如权利要求1所述的具桥接结构的半导体封装构造，其特征在于：进一步包含至少一第二芯片，所述第二芯片设置于所述第二半导体连接件上而通过所述第二半导体连接件电性连接所述第一芯片，再进而通过所述第一芯片的有源电路层电性连接所述第一半导体连接件。
3.如权利要求2所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件与所述第二半导体连接件皆具有一上重布线层与一下重布线层，所述第二芯片的一有源电路层通过所述第二半导体连接件的上重布线层电性连接所述第一芯片的有源电路层。
4.如权利要求2所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件与所述第二半导体连接件皆具有一上重布线层与一下重布线层，所述第二芯片的一有源电路层通过所述第二半导体连接件的下重布线层电性连接所述第一芯片的有源电路层。
5.如权利要求3或4所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件的所述上重布线层的线路层数目不同于所述第二半导体连接件的所述上重布线层的线路层数目。
6.如权利要求3或4所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件为一硅中介层；所述第二半导体连接件为一第三芯片并具有一有源电路层，所述第二半导体连接件的上重布线层成形于所述有源电路层上。
7.如权利要求3或4所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件为一硅中介层；所述第二半导体连接件为一第三芯片并具有一有源电路层，所述第二半导体连接件的下重布线层成形于所述有源电路层上。
8.如权利要求1所述的具桥接结构的半导体封装构造，其特征在于：每一所述多个第一穿硅导通孔的宽度与长度不同于每一所述多个第二穿硅导通孔的宽度与长度。
9.如权利要求1所述的具桥接结构的半导体封装构造，其特征在于：相邻两所述的多个第一穿硅导通孔之间的间距不同于相邻两所述的多个第二穿硅导通孔之间的间距。
10.如权利要求1所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件具有一第一厚度；所述的第二半导体连接件具有一第二厚度，其中所述的第一厚度不同于所述的第二厚度。
11.如权利要求10所述的具桥接结构的半导体封装构造，其特征在于：所述第一半导体连接件通过多个第一导电件电性连接所述基板；所述第二半导体连接件通过多个第二导电件电性连接所述基板，其中所述的第一导电件的高度不同于第二导电件的高度。
12.一种具桥接结构的半导体封装构造的制造方法，其特征在于：其包含步骤：
其包含步骤：
间隔设置至少一第一半导体连接件与至少一第二半导体连接件于一基板上；
设置一第一芯片，使所述第一芯片的一部分接垫电性连接所述第一半导体连接件上且另一部分接垫电性连接所述第二半导体连接件，使得所述第一半导体连接件通过所述第一芯片的一有源电路层电性连接所述第二半导体连接件；以及
设置一第二芯片于所述第二半导体连接件上，使得所述第二芯片的一有源电路层通过所述第二半导体连接件电性连接所述第一芯片的有源电路层，再进而通过所述第一芯片的有源电路层电性连接所述第一半导体连接件。
13.如权利要求12所述的具桥接结构的半导体封装构造的制造方法，其特征在于：所述第一半导体连接件与第二半导体连接件是通过热压结合工艺设置于所述基板上。
14.如权利要求13所述的具桥接结构的半导体封装构造的制造方法，其特征在于：所述第一半导体连接件与第二半导体连接件具有不同厚度；所述第一半导体连接件通过多个第一导电件电性连接所述基板；所述第二半导体连接件通过多个第二导电件电性连接所述基板，其中所述热压结合工艺分别控制压合于所述第一导电件与所述第二导电件的力量大小，使所述第一导电件与所述第二导电件具有不同的高度，进而使得所述第一半导体连接件与第二半导体连接件设置于所述基板上后具有相同的高度。
15.如权利要求12所述的具桥接结构的半导体封装构造的制造方法，其特征在于：所述第一半导体连接件与第二半导体连接件是通过倒装芯片工艺设置于所述基板上。
16.如权利要求15所述的具桥接结构的半导体封装构造的制造方法，其特征在于：所述第一半导体连接件与第二半导体连接件具有不同厚度；所述第一半导体连接件通过多个第一导电件电性连接所述基板；所述第二半导体连接件通过多个第二导电件电性连接所述基板，其中对应连接所述第一半导体连接件的所述基板的接垫与对应连接第二半导体连接件的所述基板的接垫具有不同的形状或面积，使所述第一导电件与所述第二导电件于回焊后具有不同的高度，进而使得所述第一半导体连接件与第二半导体连接件设置于所述基板上后具有相同的高度。
17.如权利要求12所述的具桥接结构的半导体封装构造的制造方法，其特征在于：所述第一半导体连接件与第二半导体连接件具有不同厚度；所述第一半导体连接件通过多个第一导电件电性连接所述基板；所述第二半导体连接件通过多个第二导电件电性连接所述基板，其中所述第一导电件与所述第二导电件通过焊料控制而具有不同的体积，进而于回焊后具有不同的高度，使得所述第一半导体连接件与第二半导体连接件设置于所述基板上后具有相同的高度。
18.如权利要求12所述的具桥接结构的半导体封装构造的制造方法，其特征在于：所述第一半导体连接件与第二半导体连接件具有不同厚度；所述第一半导体连接件通过多个第一导电件电性连接所述基板；所述第二半导体连接件通过多个第二导电件电性连接所述基板，其中所述第一导电件与所述第二导电件通过控制覆盖于所述基板的接垫上的光阻的开口大小而具有不同的体积，进而于回焊后具有不同的高度，使得所述第一半导体连接件与第二半导体连接件设置于所述基板上后具有相同的高度。
CN201310166686.7A 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法 Active CN103258806B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510991083.XA CN105374793A (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法
CN201310166686.7A CN103258806B (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310166686.7A CN103258806B (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510991083.XA Division CN105374793A (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法

Publications (2)

Publication Number Publication Date
CN103258806A CN103258806A (zh) 2013-08-21
CN103258806B true CN103258806B (zh) 2016-01-27

Family

ID=48962626

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310166686.7A Active CN103258806B (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法
CN201510991083.XA Pending CN105374793A (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510991083.XA Pending CN105374793A (zh) 2013-05-08 2013-05-08 具桥接结构的半导体封装构造及其制造方法

Country Status (1)

Country Link
CN (2) CN103258806B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846185B2 (ja) * 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10074630B2 (en) * 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
IT201600084419A1 (it) * 2016-08-10 2018-02-10 St Microelectronics Srl Procedimento per realizzare dispositivi a semiconduttore, dispositivo e circuito corrispondenti
CN109844945A (zh) * 2016-09-30 2019-06-04 英特尔公司 具有高密度互连的半导体封装
CN110010487B (zh) * 2018-10-10 2021-01-26 浙江集迈科微电子有限公司 一种立式焊接的射频芯片系统级封装工艺
WO2020147084A1 (zh) * 2019-01-17 2020-07-23 华为技术有限公司 芯片封装结构、电子设备
US11107791B2 (en) 2019-03-14 2021-08-31 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
EP3958307A4 (en) * 2019-05-20 2022-09-21 Huawei Technologies Co., Ltd. CHIP HOUSING STRUCTURE AND CHIP PACKAGING PROCESS
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法
CN112366193B (zh) * 2020-11-02 2021-09-17 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
CN113066732B (zh) * 2021-03-15 2024-04-09 浙江毫微米科技有限公司 一种集成电路结构的形成方法
US11830798B2 (en) 2021-03-22 2023-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN113327911B (zh) * 2021-04-23 2022-11-25 浙江毫微米科技有限公司 重布线层结构及其制备方法、封装结构及其制备方法
CN113540016A (zh) * 2021-05-28 2021-10-22 日月光半导体制造股份有限公司 半导体封装结构及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355070A (zh) * 2007-07-24 2009-01-28 力成科技股份有限公司 多柱体的可堆叠半导体封装构造
CN102915995A (zh) * 2012-11-02 2013-02-06 日月光半导体制造股份有限公司 半导体封装件、基板及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7754507B2 (en) * 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
US8008764B2 (en) * 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
US9064781B2 (en) * 2011-03-03 2015-06-23 Broadcom Corporation Package 3D interconnection and method of making same
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355070A (zh) * 2007-07-24 2009-01-28 力成科技股份有限公司 多柱体的可堆叠半导体封装构造
CN102915995A (zh) * 2012-11-02 2013-02-06 日月光半导体制造股份有限公司 半导体封装件、基板及其制造方法

Also Published As

Publication number Publication date
CN103258806A (zh) 2013-08-21
CN105374793A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
CN103258806B (zh) 具桥接结构的半导体封装构造及其制造方法
CN102044512B (zh) 集成电路及三维堆叠的多重芯片模块
US8722536B2 (en) Fabrication method for circuit substrate having post-fed die side power supply connections
US20080157397A1 (en) Flip-chip packages and methods of manufacturing the same
CN102593110B (zh) 超细间距焊盘的叠层倒装芯片封装结构及底填充制造方法
US10490506B2 (en) Packaged chip and signal transmission method based on packaged chip
CN105261606A (zh) 无核心层封装基板及其制法
CN101083257A (zh) 半导体装置
CN102760715A (zh) 嵌埋电子组件的封装结构及其制法
CN103137582B (zh) 封装件中的凸块导线直连结构
US9214438B2 (en) Die-die stacking structure and method for making the same
CN104425417A (zh) 半导体装置及其制法与半导体结构
CN102738104B (zh) 集成电路器件及制造集成电路器件的方法
CN103337486B (zh) 半导体封装构造及其制造方法
CN101197344B (zh) 封装基板及其制作方法
CN103219306A (zh) 嵌埋有电子组件的封装结构及其制法
CN103489847A (zh) 一种用于元器件组装的pga/bga三维结构及其制作方法
CN208767302U (zh) 半导体装置
CN100392849C (zh) 封装体及封装体模块
CN204014275U (zh) 用于连接模块板和母板的焊盘连接结构
CN103050475B (zh) 抗翘曲封装基板
CN101015236A (zh) 配线板
CN104254194A (zh) 布线基板
CN203521397U (zh) 一种用于元器件组装的pga/bga三维结构
CN102412241A (zh) 半导体芯片封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant