CN103137582B - 封装件中的凸块导线直连结构 - Google Patents

封装件中的凸块导线直连结构 Download PDF

Info

Publication number
CN103137582B
CN103137582B CN201210119263.5A CN201210119263A CN103137582B CN 103137582 B CN103137582 B CN 103137582B CN 201210119263 A CN201210119263 A CN 201210119263A CN 103137582 B CN103137582 B CN 103137582B
Authority
CN
China
Prior art keywords
grappling
metal trace
hole
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210119263.5A
Other languages
English (en)
Other versions
CN103137582A (zh
Inventor
陈志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103137582A publication Critical patent/CN103137582A/zh
Application granted granted Critical
Publication of CN103137582B publication Critical patent/CN103137582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Connecting Device With Holders (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装元件包括：位于该封装元件的顶面上方的金属迹线和位于金属迹线的下方并且与该金属迹线接触的锚定通孔。锚定通孔被配置成不传导流经金属迹线的电流。本发明还提供了封装件中的凸块导线直连结构。

Description

封装件中的凸块导线直连结构
技术领域
本发明一般地涉及半导体技术领域，更具体地来说，涉及一种封装件。
背景技术
凸块导线直连(BOT)结构用于倒装芯片封装件中，其中，金属凸块直接接合到封装基板中的较窄的金属迹线上，而不是接合到金属焊盘上，该金属焊盘比与相应连接的金属迹线具有更大的宽度。BOT结构需要更小的芯片面积，并且BOT结构的制造成本较低。BOT结构可以实现与以金属焊盘为基础的传统的接合结构相同的可靠性。
有时，BOT结构可能剥落。例如，当器件管芯通过BOT结构接合至封装基板时，由于器件管芯的热膨胀系数(CTE)和封装基板的CTE之间的明显不匹配，所以可以在生成的封装中产生应力。该应力施加在BOT结构中的金属迹线上方，造成金属线从相邻的封装基板中的介电层剥落。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件包括：第一封装元件，包括：第一金属迹线，所述第一金属迹线位于所述第一封装元件的顶面上方；以及第一锚定通孔，所述第一锚定通孔位于所述第一金属迹线的下方并且与所述第一金属迹线接触，其中，所述第一锚定通孔被配置成不传导流经所述第一金属迹线的电流。
该器件进一步包括：第一介电层，所述第一介电层位于所述第一金属迹线的下方，其中，所述第一锚定通孔延伸到所述第一介电层中；以及第二介电层，所述第二介电层位于所述第一介电层的下方，其中，所述第一锚定通孔的底面与所述第二介电层的顶面接触。
该器件进一步包括：介电层，所述介电层位于所述第一金属迹线的下方，其中，所述第一锚定通孔延伸到所述介电层中；锚定金属部件，所述锚定金属部件位于所述第一锚定通孔的底面下方并且与所述第一锚定通孔的底面接触，其中，所述锚定金属部件被配置成不传导流经所述第一金属迹线的电流。
该器件进一步包括：与所述第一锚定通孔相邻的第二锚定通孔，其中，所述第二锚定通孔位于所述第一金属迹线的下方并且与所述第一金属迹线接触，以及其中，所述第二锚定通孔被配置成不传导流经所述第一金属迹线的电流。
该器件进一步包括：第二金属迹线，所述第二金属迹线位于所述第一金属迹线的下方并水平地位于所述第一锚定通孔和所述第二锚定通孔之间，其中，所述第二金属迹线位于直接在所述第一金属迹线的金属迹线层下方的金属迹线层中。
该器件进一步包括：焊料区域，所述焊料区域与所述第一金属迹线的顶面和侧壁接触，其中，所述焊料区域与所述第一锚定通孔相邻。
该器件进一步包括：第二封装元件，其中，所述第二封装元件包括金属柱，所述金属柱通过所述焊料区域与所述第一金属迹线接合。
在该器件中，所述第一封装元件是封装基板，并且所述第二封装元件是器件管芯。
根据本发明的另一方面，提供了一种器件包括：第一封装元件；第一金属迹线，所述第一金属迹线位于所述第一封装元件的表面上方；第一凸块导线直连(BOT)结构，包括：金属柱；以及焊料区域，所述焊料区域将所述金属柱与所述第一金属迹线的部分接合；以及第一锚定通孔，所述第一锚定通孔位于所述第一金属迹线的下方并与所述第一金属迹线接触，其中，所述第一锚定通孔被配置成不传导流经所述第一金属迹线的电流，以及其中，所述第一锚定通孔与所述焊料区域相邻。
在该器件中，所述第一锚定通孔基本上与所述焊料区域对准。
在该器件中，所述第一锚定通孔与至少与所述金属柱的部分重叠。
该器件进一步包括：第二锚定通孔，所述第二锚定通孔位于所述第一金属迹线的下方并且与所述第一金属迹线接触，其中，所述第二锚定通孔被配置成不传导流经所述第一金属迹线的电流，以及其中，所述第二锚定通孔与所述焊料区域相邻。
该器件进一步包括：第二金属迹线，所述第二金属迹线位于所述第一金属迹线的下方并水平地位于所述第一锚定通孔和所述第二锚定通孔之间，其中，所述第二金属迹线位于直接在所述第一金属迹线的金属迹线层下方的金属迹线层中。
该器件进一步包括：第二封装元件，其中，所述第二封装元件包括金属柱，所述金属柱位于所述第二封装元件的表面处。
在该器件中，所述第一封装元件是封装基板，并且所述第二封装元件是器件管芯。
根据本发明的又一方面，提供了一种器件，包括：封装基板，所述封装基板包括：介电层；第一金属迹线，所述第一金属迹线位于所述封装基板的顶面上方并覆盖所述介电层；以及第一锚定通孔，所述第一锚定通孔位于所述第一金属迹线的下方，其中，所述第一锚定通孔包括与所述第一金属迹线接触的顶面和与所述介电层的顶面接触的底面；器件管芯，所述器件管芯包括第一金属柱；以及第一焊料区域，所述第一焊料区域将所述第一金属柱接合到所述第一金属迹线的部分，其中，所述第一焊料区域与所述第一金属迹线的顶面和侧壁接触。
在该器件中，所述第一锚定通孔与所述第一金属柱对准。
该器件进一步包括：第二金属迹线，所述第二金属迹线位于所述封装基板的顶面上方并且位于所述介电层的上方；以及第二锚定通孔，所述第二锚定通孔位于所述第二金属迹线的下方，其中，所述第二锚定通孔包括与第二金属迹线接触的顶面和与介电层的顶面接触的底面，以及其中，所述器件管芯包括：第二金属柱；以及第二焊料区域，所述第二焊料区域将所述第二金属柱与所述第二金属迹线的部分接合，其中，所述第二焊料区域与所述第二金属迹线的顶面和侧壁接触，以及其中，第二锚定通孔与所述第二金属柱未对准。
该器件进一步包括：位于所述第一金属迹线下方的第二锚定通孔，其中，所述第二锚定通孔包括与所述第一金属迹线接触的顶面和与所述介电层的顶面接触的底面，以及其中，所述第二锚定通孔与所述第一锚定通孔相邻。
在该器件中，所述第一金属迹线包括：第一部分和与所述第一部分邻接的第二部分，以及其中，所述第一焊料区域与所述第一金属迹线的所述第一部分的侧壁接触，并且不与所述第一金属迹线的所述第二部分的侧壁接触，以及其中，所述第一部分和所述第二部分具有基本上相同的宽度。
附图说明
为了更全面地理解本公开及其优点，现在将结合附图进行以下描述作为参考，其中：
图1和图2是根据实施例示出的具有凸块导线直连(BOT)结构的封装件的截面图，其中，锚定通孔(anchorvias)形成在BOT结构中的金属迹线的下方；
图3示出了根据实施例的封装元件，该封装元件接合至另一个封装元件，从而形成如图1所示的封装件；
图4示出了根据实施例的具有BOT结构的封装件的截面图，其中，锚定焊盘(anchorpad)形成在锚定通孔的下方；以及
图5A至5C是根据实施例的BOT结构的俯视图。
具体实施方式
下面，详细讨论本发明实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅为示例性的，而不用于限制本发明的范围。
封装结构包括凸块导线直连(BOT)结构，并且可以根据各个实施例提供锚定通孔。讨论了实施例的变型例。在各个附图和描述性实施例中，相同的数字用于指定相同的元件。
图1示出了根据实施例的封装件的截面图。该封装包括封装元件100和封装元件200，封装元件200接合至封装元件100。封装元件100可以是其中具有有源器件，例如，晶体管(图中示为104)的器件管芯，但是封装元件100也可以是其他类型的封装元件。例如，封装元件100可以是其中没有有源器件的中间板。在封装元件100是器件管芯的实施例中，基板102可以是半导体基板，例如，硅基板，但是该基板还可以包括其它半导体材料。互连结构114包括形成在其中的并且连接至半导体器件的金属线和通孔106，形成该互连结构114，从而与有源器件104电连接。金属线和通孔106可以由铜或铜合金形成，并且可以通过使用镶嵌工艺形成。互连结构114可以包括：公知的层间介电层(ILD，未显示)和金属间介电层(IMD)108。IMD108可以具有低-k介电材料，并具有低于大约3.0的介电常数(k值)。低-k介电材料也可以是超低-k介电材料，该超低-k介电材料具有低于大约2.5的k值。封装元件100可以进一步包括置于其表面处的金属柱112。金属柱112也可以延伸至超出封装元件100的表面100A。金属柱112可以由铜或铜合金形成，并且还可以包括其他层(未显示)，例如，镍层、钯层、金层等。
封装元件200可以是封装基板，但是也可以是其他类型的封装元件，例如，中间板。封装元件200可以包括金属线202/212和通孔204/214，用于互连封装元件200的相对两侧上方的金属部件。下文中，金属线202还称作金属迹线202。在实施例中，形成在封装元件200的顶面上方的金属迹线202与连接件216电连接，该连接件216位于封装元件200的底面上方。该互连可以通过电连接件224实现。在示例性实施例中，封装元件200包括芯层220，该芯层220包括电介质基板222和穿过电介质基板222的电连接件224。在示例性实施例中，电介质基板222由玻璃纤维形成，但是也可以使用其他介电材料。金属线202/212和通孔204/214可以形成在介电层230中。此外，在芯层220的每一侧上，金属迹线的数量可以大于或小于图1中所示的数量。应该意识到，封装元件200可以具有各种其他结构，并且可以包括层压层，并且还可以不包括芯层
封装元件100和200通过焊料区域232彼此接合，焊料区域可以由无铅焊料、共晶焊料等形成。焊料区域232接合到金属线202的顶面并且与金属线202的顶面物理接触，其中，该顶面面对封装元件100。
图2示意性地示出了其中一个金属迹线202和相邻的焊料区域232的截面图，其中，通过图1中的平面交线2-2截取该示例性截面图。如图2所示，焊料区域232也可以与相应的金属迹线202的侧壁接触。由此产生的接合称作BOT接合，并且由此产生的接合结构称作BOT结构。
再次参考图1，在封装元件100和200接合之后，底部填充物(或模制底部填充物(MUF))234可以填充到封装元件100和200之间的间隙中。相应地，底部填充物234也可以填充到相邻的金属迹线202之间的间隙中。底部填充物234可以与金属迹线202的顶面和侧壁接触，并且也可以与焊料区域232接触。可选地，没有填充底部填充物，而封装元件100和200之间的间隙以及相邻金属迹线202之间的间隙可以是空气间隙。
图3示出了在封装元件200接合至封装元件100以形成图1所示封装件之前的封装元件200的截面图。金属迹线202(分别表示为202A、202B、202C)暴露在封装元件200的表面上。通孔204直接位于金属迹线202C的下方并与该金属迹线电连接，该通孔204是标准的通孔，该通孔用于将电流传导至金属迹线202和/或传导来自金属迹线202的电流。金属迹线202A和202B也与直接位于金属迹线202A和202B的下方的通孔204(未在图3中示出，请参考图2)连接，并且将金属迹线202A和202B电连接至电连接件224和/或216。由于直接位于金属迹线202A和202B的下方的通孔204没有位于图3所示的平面内，所以在图3中没有示出通孔204。
再次参考图3，锚定通孔208形成在金属迹线202A和202B的下方。锚定通孔208的顶面可以与相应的上层金属迹线202A和202B的底面物理接触。锚定通孔208可以由与通孔204相同的材料形成并且在与通孔204相同的工艺步骤中形成，该通孔直接位于金属迹线202C的下方。在一些实施例中，锚定通孔208的底面209与介电层230中的一个的顶面230A接触，但没有位于锚定通孔208的下方并与该锚定通孔物理接触的导电部件(例如，金属迹线)。当在封装件使用过程中给图1中所示的封装件(如图3所示，该封装件包括封装元件200)供电时，锚定通孔208可以具有与相应连接的金属迹线202A和202B相同的电压，然而，没有电流流经锚定通孔208中的任何一个，但是金属迹线202A和202B可以具有电流。
图4示出了可选实施例。除非另有指定，在这些实施例中的元件的材料和形成方法基本上与类似的元件相同。在图1至图3所示的实施例中，类似的元件由类似的参考数字指示。在这些实施例中，锚定金属迹线或锚定金属焊盘(具有比金属迹线更大的宽度)240形成在锚定通孔208下方。锚定通孔208的底面209可以与锚定迹线或锚定焊盘240的顶面接触。然而，在这些实施例中，金属迹线或金属焊盘240用于改善金属迹线202的锚定，而不用于传导流经金属迹线202的电流。因此，金属迹线/金属焊盘240可以没有任何与其相连的下层导电部件。当在封装件使用过程中给图4所示的封装供电时，锚定迹线/锚定焊盘240可以具有与相应连接的金属迹线202A和202B相同的电压，然而，没有电流流经锚定迹线/锚定焊盘240中的任何一个。
图5A至5C示出了各种俯视图。图5A示出了图3中部分结构的俯视图，其中，示出了金属迹线202A和相应的下层锚定通孔208。另外，还示出了金属柱112。在这些实施例中，金属迹线202D(请参考图1、图3、以及图4)直接位于金属迹线202A下方并且直接位于金属迹线202A的金属迹线层下方的金属迹线层中。锚定通孔208可以形成在金属迹线202D的一侧或两侧上。锚定通孔208与金属迹线202D和上层金属柱112相邻。例如，锚定通孔208和金属迹线202D之间的距离S1可以小于大约15微米，或者小于大约10微米，除非设计规格要求距离S1较大。当这种情况出现时，距离S1可等于或略大于设计规格所允许的最小距离。在俯视图中，根据金属柱112的尺寸，部分锚定通孔208可以与金属柱112重叠。可选地，整个锚定通孔208可以与金属柱112重叠。可选地，部分或整个锚定通孔208可以与金属柱112垂直对齐。如图5B所示，在又一实施例中，锚定通孔208可能与金属柱112的任何部分都不重叠。然而，锚定通孔208仍可能与金属柱112和金属迹线202D相邻，其中，锚定通孔208和金属迹线202D之间的距离S1可以小于大约15微米，或者小于大约10微米，或者接近设计规格所允许的最小距离。
图5C示出了图1至图4所示结构的部分的俯视图，其中，示出了金属迹线202B和相应连接的锚定通孔208。在这些实施例中，一个或多个锚定通孔208可以直接位于相应的金属柱112下方(如图3所示)，并且与相应的金属柱112对准，该相应的金属柱112与金属迹线202B电连接。一个或多个锚定通孔208可以与金属柱112的中心113大致对准。在一些实施例中，锚定通孔208A直接位于金属迹线202B的下方(如图3所示)，并且与金属迹线202B连接。可选地，除了锚定通孔208A之外，还可以添加一个或多个锚定通孔208B，其中，锚定通孔208B没有与金属柱112的中心113对准。在又一些实施例中，即使没有形成与图4A示出的金属迹线相似的金属迹线202D，也形成了锚定通孔208B，而没有形成锚定通孔208A。
如图5A至图5C所示的BOT结构中，金属迹线202可以包括：金属柱112和焊料区域232(如图1至4所示)覆盖的第一部分和与第一部分相邻的第二部分，其中，金属柱112和焊料区域232没有覆盖第二部分。例如，图5A至5C示出了示例性的第一部分202’和与相应的第一部分202’相邻的第二部分202”。第一部分202’可以具有与第二部分202”相同的宽度W1。在可选实施例中，第一部分202’和相应连接的第二部分202”可以具有不同的宽度。
通过形成锚定通孔，将锚定通孔208之间的粘附力添加至金属迹线202和下层介电层230之间的粘附力。因此，改善了金属迹线202与下层介电层230的粘附性，同时可以减少金属迹线的剥落。
根据实施例，封装元件包括位于封装元件顶面上方的金属迹线。锚定通孔设置在金属迹线的下方并与该金属迹线接触。将锚定通孔配置成为不传导流经金属迹线的电流。
根据另一些实施例，器件包括封装元件。封装元件的表面上方设置有金属迹线。BOT结构包括金属柱和将金属柱接合至部分金属迹线的焊料区域。锚定通孔位于金属迹线的下方并与该金属迹线接触。将锚定通孔配置成不传导流经金属迹线的电流。锚定通孔与焊料区域相邻，并且可以具有与介电层接触的底面。
根据又一些实施例，封装件包括接合至器件管芯的封装基板。封装基板包括：介电层；金属迹线，位于封装基板的顶面上方并且覆盖介电层；以及锚定通孔，位于金属迹线下方。锚定通孔包括：与金属迹线接触的顶面和与介电层接触的底面。器件管芯具有金属柱。焊料区域将金属迹线接合至部分金属柱。焊料区域与金属迹线的顶面和侧壁接触。
尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (19)

1.一种半导体器件包括：
第一封装元件，包括：
第一金属迹线，所述第一金属迹线位于所述第一封装元件的顶面上方；以及
第一锚定通孔，所述第一锚定通孔位于所述第一金属迹线的下方并且与所述第一金属迹线接触，其中，所述第一锚定通孔被配置成不传导流经所述第一金属迹线的电流；
所述半导体器件进一步包括：焊料区域，所述焊料区域与所述第一金属迹线的顶面和侧壁接触，其中，所述焊料区域与所述第一锚定通孔相邻。
2.根据权利要求1所述的半导体器件，进一步包括：
第一介电层，所述第一介电层位于所述第一金属迹线的下方，其中，所述第一锚定通孔延伸到所述第一介电层中；以及
第二介电层，所述第二介电层位于所述第一介电层的下方，其中，所述第一锚定通孔的底面与所述第二介电层的顶面接触。
3.根据权利要求1所述的半导体器件，进一步包括：
介电层，所述介电层位于所述第一金属迹线的下方，其中，所述第一锚定通孔延伸到所述介电层中；
锚定金属部件，所述锚定金属部件位于所述第一锚定通孔的底面下方并且与所述第一锚定通孔的底面接触，其中，所述锚定金属部件被配置成不传导流经所述第一金属迹线的电流。
4.根据权利要求1所述的半导体器件，进一步包括：与所述第一锚定通孔相邻的第二锚定通孔，其中，所述第二锚定通孔位于所述第一金属迹线的下方并且与所述第一金属迹线接触，以及其中，所述第二锚定通孔被配置成不传导流经所述第一金属迹线的电流。
5.根据权利要求4所述的半导体器件，进一步包括：第二金属迹线，所述第二金属迹线位于所述第一金属迹线的下方并水平地位于所述第一锚定通孔和所述第二锚定通孔之间，其中，所述第二金属迹线位于直接在所述第一金属迹线的金属迹线层下方的金属迹线层中。
6.根据权利要求1所述的半导体器件，进一步包括：第二封装元件，其中，所述第二封装元件包括金属柱，所述金属柱通过所述焊料区域与所述第一金属迹线接合。
7.根据权利要求6所述的半导体器件，其中，所述第一封装元件是封装基板，并且所述第二封装元件是器件管芯。
8.一种半导体器件包括：
第一封装元件；
第一金属迹线，所述第一金属迹线位于所述第一封装元件的表面上方；
第一凸块导线直连BOT结构，包括：
金属柱；以及
焊料区域，所述焊料区域将所述金属柱与所述第一金属迹线的部分接合，其中，所述焊料区域与所述第一金属迹线的顶面和侧壁接触；以及
第一锚定通孔，所述第一锚定通孔位于所述第一金属迹线的下方并与所述第一金属迹线接触，其中，所述第一锚定通孔被配置成不传导流经所述第一金属迹线的电流，以及其中，所述第一锚定通孔与所述焊料区域相邻。
9.根据权利要求8所述的半导体器件，其中，所述第一锚定通孔基本上与所述焊料区域对准。
10.根据权利要求8所述的半导体器件，其中，所述第一锚定通孔至少与所述金属柱的部分重叠。
11.根据权利要求8所述的半导体器件，进一步包括：第二锚定通孔，所述第二锚定通孔位于所述第一金属迹线的下方并且与所述第一金属迹线接触，其中，所述第二锚定通孔被配置成不传导流经所述第一金属迹线的电流，以及其中，所述第二锚定通孔与所述焊料区域相邻。
12.根据权利要求11所述的半导体器件，进一步包括：第二金属迹线，所述第二金属迹线位于所述第一金属迹线的下方并水平地位于所述第一锚定通孔和所述第二锚定通孔之间，其中，所述第二金属迹线位于直接在所述第一金属迹线的金属迹线层下方的金属迹线层中。
13.根据权利要求8所述的半导体器件，进一步包括：第二封装元件，其中，所述第二封装元件包括金属柱，所述金属柱位于所述第二封装元件的表面处。
14.根据权利要求13所述的半导体器件，其中，所述第一封装元件是封装基板，并且所述第二封装元件是器件管芯。
15.一种半导体器件，包括：
封装基板，所述封装基板包括：
介电层；
第一金属迹线，所述第一金属迹线位于所述封装基板的顶面上方并覆盖所述介电层；以及
第一锚定通孔，所述第一锚定通孔位于所述第一金属迹线的下方，其中，所述第一锚定通孔包括与所述第一金属迹线接触的顶面和与所述介电层的顶面接触的底面；
器件管芯，所述器件管芯包括第一金属柱；以及
第一焊料区域，所述第一焊料区域将所述第一金属柱接合到所述第一金属迹线的部分，其中，所述第一焊料区域与所述第一金属迹线的顶面和侧壁接触。
16.根据权利要求15所述的半导体器件，其中，所述第一锚定通孔与所述第一金属柱对准。
17.根据权利要求16所述的半导体器件，进一步包括：
第二金属迹线，所述第二金属迹线位于所述封装基板的顶面上方并且位于所述介电层的上方；以及
第二锚定通孔，所述第二锚定通孔位于所述第二金属迹线的下方，其中，所述第二锚定通孔包括与第二金属迹线接触的顶面和与介电层的顶面接触的底面，以及其中，所述器件管芯包括：
第二金属柱；以及
第二焊料区域，所述第二焊料区域将所述第二金属柱与所述第二金属迹线的部分接合，其中，所述第二焊料区域与所述第二金属迹线的顶面和侧壁接触，以及其中，第二锚定通孔与所述第二金属柱未对准。
18.根据权利要求15所述的半导体器件，进一步包括：位于所述第一金属迹线下方的第二锚定通孔，其中，所述第二锚定通孔包括与所述第一金属迹线接触的顶面和与所述介电层的顶面接触的底面，以及其中，所述第二锚定通孔与所述第一锚定通孔相邻。
19.根据权利要求15所述的半导体器件，其中，所述第一金属迹线包括：第一部分和与所述第一部分邻接的第二部分，以及其中，所述第一焊料区域与所述第一金属迹线的所述第一部分的侧壁接触，并且不与所述第一金属迹线的所述第二部分的侧壁接触，以及其中，所述第一部分和所述第二部分具有基本上相同的宽度。
CN201210119263.5A 2011-12-02 2012-04-20 封装件中的凸块导线直连结构 Active CN103137582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/310,459 US8598715B2 (en) 2011-12-02 2011-12-02 Bump-on-trace structures in packaging
US13/310,459 2011-12-02

Publications (2)

Publication Number Publication Date
CN103137582A CN103137582A (zh) 2013-06-05
CN103137582B true CN103137582B (zh) 2016-01-20

Family

ID=48497202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210119263.5A Active CN103137582B (zh) 2011-12-02 2012-04-20 封装件中的凸块导线直连结构

Country Status (3)

Country Link
US (1) US8598715B2 (zh)
CN (1) CN103137582B (zh)
TW (1) TWI503939B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059026B2 (en) 2010-06-01 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. 3-D inductor and transformer
US8664040B2 (en) * 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9041152B2 (en) 2013-03-14 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor with magnetic material
US10269752B2 (en) 2014-09-15 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US10147692B2 (en) 2014-09-15 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package with UBM and methods of forming
US9425174B1 (en) * 2014-11-18 2016-08-23 Altera Corporation Integrated circuit package with solderless interconnection structure
US11164824B2 (en) 2019-08-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403239A (zh) * 2010-09-13 2012-04-04 新科金朋有限公司 半导体器件及形成用于在Fo-WLCSP中安装半导体小片的引线上键合互连的方法
CN102651356A (zh) * 2011-02-25 2012-08-29 台湾积体电路制造股份有限公司 在迹线上凸块结构中延伸的金属迹线

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US7317255B2 (en) * 2004-09-30 2008-01-08 Kyocera Wireless Corp. Reliable printed wiring board assembly employing packages with solder joints

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403239A (zh) * 2010-09-13 2012-04-04 新科金朋有限公司 半导体器件及形成用于在Fo-WLCSP中安装半导体小片的引线上键合互连的方法
CN102651356A (zh) * 2011-02-25 2012-08-29 台湾积体电路制造股份有限公司 在迹线上凸块结构中延伸的金属迹线

Also Published As

Publication number Publication date
CN103137582A (zh) 2013-06-05
US8598715B2 (en) 2013-12-03
TW201324717A (zh) 2013-06-16
US20130140689A1 (en) 2013-06-06
TWI503939B (zh) 2015-10-11

Similar Documents

Publication Publication Date Title
CN103137582B (zh) 封装件中的凸块导线直连结构
CN109390306A (zh) 电子封装件
CN102856262B (zh) 具有增大的电流入口面积的迹线上凸块结构
CN100440494C (zh) 半导体器件及其制造方法
CN104425417B (zh) 半导体装置及其制法
CN102651356B (zh) 在迹线上凸块结构中延伸的金属迹线
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN105470235A (zh) 中介板及其制法
CN107134441B (zh) 具有可焊接的电接触部的芯片嵌入封装体
US8836131B2 (en) Semiconductor module with edge termination and process for its fabrication
TW201719828A (zh) 半導體裝置
TWI621241B (zh) 半導體晶片及具有半導體晶片之半導體裝置
TWI596731B (zh) 使用無電鍍之ｚ型連接
US12087736B2 (en) Semiconductor device
CN101866889A (zh) 无基板芯片封装及其制造方法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
KR100752665B1 (ko) 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
TWI483351B (zh) 半導體裝置及其製法
CN105789174B (zh) 半导体封装及半导体封装基座的制造方法
CN107611098A (zh) 电子封装件及其制法
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
KR20100002870A (ko) 반도체 패키지의 제조 방법
CN101527292B (zh) 芯片封装结构
JP2007059547A (ja) 半導体チップおよび半導体チップの製造方法
JP2003031763A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant