CN102651356B - 在迹线上凸块结构中延伸的金属迹线 - Google Patents

在迹线上凸块结构中延伸的金属迹线 Download PDF

Info

Publication number
CN102651356B
CN102651356B CN201210025422.5A CN201210025422A CN102651356B CN 102651356 B CN102651356 B CN 102651356B CN 201210025422 A CN201210025422 A CN 201210025422A CN 102651356 B CN102651356 B CN 102651356B
Authority
CN
China
Prior art keywords
metal trace
metal
workpiece
extension
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210025422.5A
Other languages
English (en)
Other versions
CN102651356A (zh
Inventor
陈玉芬
谢玉宸
林宗澍
普翰屏
吴俊毅
郭庭豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102651356A publication Critical patent/CN102651356A/zh
Application granted granted Critical
Publication of CN102651356B publication Critical patent/CN102651356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种器件包括：工件和位于该工件的表面上的金属迹线。在工件的表面处形成迹线上凸块(BOT)。BOT结构包括：金属凸块，和将所述金属凸块接合至该金属迹线的一部分的焊料凸块。该金属迹线包括：没有由该焊料凸块覆盖的金属迹线延伸部。本发明还提供了一种在迹线上凸块结构中延伸的金属迹线。

Description

在迹线上凸块结构中延伸的金属迹线
技术领域
本发明涉及半导体领域，更具体地，涉及一种在迹线上凸块结构中延伸的金属迹线。
背景技术
将迹线上凸块(BOT)用在倒装芯片封装中，其中，将金属凸块直接接合在位于封装基板中的较窄金属迹线上，而不是接合在具有比各个连接金属迹线更大的宽度的金属焊盘上。BOT结构需要更小的芯片面积，并且该BOT结构的制作成本较低。传统BOT结构可以实现与基于金属焊盘的传统接合结构相同的可靠性。
BOT结构经常包括在金属迹线上形成的焊接掩模层。该焊接掩模层覆盖部分金属迹线，并且保留某些开口，通过这些开口暴露金属迹线。在接合工艺期间，焊料凸块延伸入开口，并且接合至在金属迹线的露出部分。焊接掩模层提供了用于BOT结构的机械支撑，并且金属迹线不可能从下层结构剥离。
随着凸块结构的发展，可以省略焊接掩模层。由于可以将封装基板接合至器件管芯，该器件管芯包括：在其中的超低介电常数(low-k)介电层，所以没有形成焊接掩模层有利于降低在超低k介电层中发生剥离的风险。然而，在没有覆盖金属迹线的焊接掩模层的情况下，位于封装基板中的金属线和下层结构之间剥离的风险上升。
发明内容
为了解决上述技术所存在的问题，根据本发明的一个方面，提供了一种器件，包括：第一工件；第一金属迹线，位于所述工件的表面上；以及
第一迹线上凸块(BOT)结构，包括：第一金属凸块；以及第一焊料凸块，将所述第一金属凸块与所述第一金属迹线的部分接合，并且其中，所述第一金属迹线包括：没有由所述第一焊料凸块覆盖的金属迹线延伸部。
在该器件中，所述金属迹线延伸部被配置为在所述器件通电的状态下不传导电流；或者所述金属迹线延伸部在朝向所述第一工件的中心的方向上延伸；或者所述金属迹线延伸部的长度与所述第一金属凸块的长度的比率大于约0.05或大于约0.2。
该器件进一步包括：第二BOT结构，所述第二BOT结构包括：第二金属迹线，位于所述第一工件的所述表面上；第二金属凸块；以及第二焊料凸块，将所述第二金属凸块与所述第二金属迹线接合，其中，所述第二焊料凸块与所述第二金属迹线的部分接合，并且其中，所述第二金属迹线不包括：连接所述第二金属迹线的所述部分的金属迹线延伸部。
在该器件中，所述金属迹线延伸部具有与接合至所述第一焊料凸块的所述第一金属迹线的所述部分基本上相同的宽度；或者对于位于所述第一工件中的基本上全部金属迹线，基本上没有形成在远离所述第一工件的中心的方向上延伸的金属迹线延伸部；或者所述器件进一步包括：第二工件，通过所述第一金属凸块和所述第一焊料凸块与所述第一工件接合，其中，所述第一工件为封装基板，并且所述第二工件为器件管芯。
根据本发明的另一方面，提供了一种器件，包括：器件管芯，包括：位于表面处的第一金属凸块和第二金属凸块；封装基板，包括：位于表面处的第一金属迹线和第二金属迹线；第一焊料凸块，将所述第一金属凸块与所述第一金属迹线的部分接合，其中，所述第一焊料凸块与面对所述器件管芯的所述第一金属迹线的表面接触，并且与所述第一金属迹线的侧壁接触；金属迹线延伸部，作为所述第一金属迹线的部分，其中，将所述金属迹线延伸部配置为在所述器件管芯通电的状态下没有电流流过，并且其中，所述金属迹线延伸部连接与所述第一焊料凸块接合的所述第一金属迹线的所述部分；以及第二焊料凸块，将所述第二金属凸块与所述第二金属迹线的部分接合，其中，所述第二焊料凸块与面对所述器件管芯的所述第二金属迹线的表面接触，并且与所述第二金属迹线的侧壁接触，并且其中，没有金属迹线延伸部形成为所述第二金属迹线的部分并且将所述金属迹线延伸部配置为没有电流流过。
在该器件中，所述金属迹线延伸部在朝向所述封装基板的中心的方向上延伸，并且其中，与所述第二焊料凸块接合的所述第二金属迹线的所述部分的端部位于远离所述中心的方向上；或者所述金属迹线延伸部的长度与所述第一金属凸块的长度的比率大于约0.05；或者在位于所述封装基板中的金属迹线的端部处基本上没有形成金属迹线延伸部并且没有金属迹线延伸部在远离所述封装基板的中心的方向上延伸。
该器件进一步包括：位于所述器件管芯和所述封装基板之间的空间中的模底部填充物，其中，所述模底部填充物延伸入位于所述封装基板中的邻近金属迹线之间的空间中。
根据本发明的又一方面，还提供了一种器件，包括：第一工件；第二工件；含铜凸块，位于所述第一工件的表面处；含铜迹线，具有基本上均匀的宽度，位于所述第二工件的表面上；以及焊料凸块，将所述含铜凸块与所述含铜迹线接合，其中，将所述焊料凸块与所述含铜迹线的第一部分接合并且与所述含铜迹线的所述第一部分接触，并且其中，所述含铜迹线包括：第二部分，包括：第一端部，与所述第一部分接触；和第二端部，连接至位于与所述含铜迹线的水平面不同的水平面处的金属部件；以及第三部分，其中，所述第二部分和所述第三部分位于所述第一部分的相对侧面上，并且其中，所述第三部分包括：第一端部，与所述第一部分接触；和第二端部，不与任何额外的金属部件接触。
在该器件中，所述第三部分的所述第二端部与模底部填充物接触；或者所述第三部分具有大于约10μm的长度。
在该器件中，所述第一部分的长度与所述含铜凸块的长度之比大于约0.05；或者所述第二部分被配置为在所述第一工件和所述第二工件通电的状态下不传导电流。
附图说明
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1和图2为包括迹线上凸块(BOT)结构的封装结构的截面图，其中，在BOT结构的端部处形成金属迹线延伸部；
图3示出了如图1和图2中的BOT结构的立体图；
图4和图5示出了金属迹线延伸部的延伸方向的确定；
图6示出了多条金属迹线，其中，某些金属迹线包括金属迹线延伸部，并且某些其他金属迹线不包括金属迹线延伸部；以及
图7示出了对于封装结构中的金属轨迹和低k介电层产生的标准应力。
具体实施方式
下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本公开的范围。
根据实施例提供了包括迹线上凸块(BOT)结构的封装结构。讨论了实施例的变型例。在整个附图和所描述的实施例中，相同的参考标号用于指定相同的元件。
图1示出了根据实施例的封装结构的截面图。封装结构包括：与工件200接合的工件100。工件100可以为器件管芯，该器件管芯包括诸如在其中的晶体管(未示出)的有源器件，但是工件100还可以为中介层，该中介层没有在其中的有源器件。在工件100为器件管芯的实施例中，基板102可以为诸如硅基板的半导体基板，但是该基板还可以包括：其他半导体材料。在基板102上形成互连结构104，该互连结构包括：形成在其中的并且连接至半导体器件的金属线和通孔106。金属线和通孔106可以由铜或铜合金形成，并且可以使用镶嵌工艺来形成该金属线和通孔。互连结构104可以包括公知的层间电介质(ILD，没有示出)和金属间电介质(IMD)180。IMD 108可以包括：低k电介质材料，并且可以具有低于约3.0的介电常数(k值)。低k电介质材料还可以为具有低于约2.5的k值的超低k电介质材料。工件100可以进一步包括：凸块底部金属(UBM)110和位于该UBM110上的铜柱112。在通篇描述中，还将铜柱112称作含铜凸块或者金属凸块。
工件200可以为封装基板，但是例如，该工件可以为诸如中介层的其他封装组件。工件200可以包括：连接位于工件200的相对侧面上的金属部件的金属线和通孔202。在实施例中，通过金属线和通孔202将位于工件200的顶部上的金属迹线210电连接至位于工件200的底部上的球栅阵列(BGA)球212。可以在介电层214中形成金属线和通孔202，但是还可以在半导体层(诸如，硅层，未示出)和在该半导体层上形成的介电层中形成该金属线和通孔。
在介电层214中的顶部介电层的上方形成金属迹线210。金属迹线210可以由基本上纯的铜、铝铜合金、或者诸如钨、镍、钯、金等的其他金属材料和/或其合金形成。
通过焊料凸块220将工件100和200彼此接合，该焊料凸块可以由无铅焊料、共晶软焊料等形成。焊料凸块220与金属迹线210的顶面接合和接触，其中，该顶面面对工件100。图2示出了在图1中所述的封装结构的截面图，其中，通过图1的平面交线2-2获得该截面图。如图2所示，焊料凸块220还可以与金属迹线210的侧壁接触。在接合工件100和200以后，可以将模底部填充物(MUF)232填充在工件100和200之间的空间中。因此，还将MUF 232填充在邻近金属迹线210之间的空间中，并且可以与金属迹线210的端部和侧壁接触。可选地，没有填充MUF，而空气填充在工件100和200之间的空间，并且填充在邻近金属迹线210之间的空间。
再次参照图1，可以将金属迹线210用于与金属凸块112A和112B互连。因此，当如图1所述的封装构件生效并且通电时，电流11可以通过金属迹线210的部分210A流动，并且在金属凸块112A和112B之间流动。在通篇描述中，部分210A表示金属迹线210的部分，将金属迹线的该部分配置为具有流过的电流。可选地，金属迹线210可以将金属凸块112连接至金属线和通孔202。因此，电流(诸如电流I2)还可以通过金属迹线210的部分210A流动。部分210A可以包括：由焊料凸块210覆盖并且与该焊料凸块接触的部分210C。此外，部分210A可以包括与部分210C互连的部分210B。
金属迹线210可以包括部分210D，该部分没有与除部分210C以外的任何其他铜凸块或金属部件连接，并且当该封装构件通电时，没有通过部分210D流动的电流。每个金属迹线延伸部210D可以具有：与相应部分210C接触的第一端部，和没有连接至任何金属部件的第二端部。第二端部可以与MUF 232接触。在通篇描述中，将金属迹线210的部分(诸如210D)称作金属迹线延伸部，将该部分配置为在该封装结构运行期间没有流过的电流。
部分210D和相应的金属凸块120分别具有宽度L1和L2，其中，沿着相应金属迹线210的纵向来测量长度L1和L2。在实施例中，比率L1/L2大于约0.05，大于约0.10，或者大于约0.25。长度L1还可以大于约10μm，大于约20μm，或者大于约30μm。另一方面，在实施例中，在金属迹线210的某些端部处可能没有形成金属迹线延伸部。例如，在图1中，在使用标示为210D′的虚线所示的位置处没有形成金属迹线延伸部。在其他实施例中，如通过虚线所示的，形成金属迹线延伸部210D′。然而，金属迹线延伸部210D′的长度L3可以小于金属迹线延伸部210D的长度L1。在示例性实施例中，如果形成金属迹线延伸部210D′，则比率L3/L1可以小于0.5，小于0.2，或者小于0.1。
图3示出了金属迹线210、上层金属凸块112、以及焊料凸块220的示例性立体图。在实施例中，金属迹线部分210A、210B、210C、以及210D具有基本上均匀的宽度，作为图3的宽度W1和图2的宽度W3示出了该均匀宽度，其中，宽度W1为部分210D和部分210B的宽度，而宽度W3为部分210C的宽度。在可选实施例中，部分210C的宽度W3(图2)稍微大于部分210D的宽度W1(图3)，例如，比率W3/W1大于1.0。另一方面，比率W3/W2可以小于1.0。因此，由于直接在金属迹线210的顶面和侧壁上形成焊料凸块220，并且没有在具有明显大于金属迹线210的宽度W1的宽度的金属焊盘上形成该焊料凸块，所以将如图3所示的结构称作为BOT结构。
在某些实施例中，在朝向工件200的相应中心230(在图1中未示出，请参照图4和图5)的方向上，形成金属迹线延伸部210D。然而，在远离中心230的方向上，没有形成金属迹线延伸部。参照图1，左方向朝向中心230，而右方向远离中心230。因此，在金属迹线210的左侧形成金属迹线延伸部210D，而在金属迹线210的右侧和标示为210D′的位置处没有形成金属迹线延伸部。
图4和图5示出了实例，用于说明确定金属迹线210的端部朝向还是远离相应工件200的中心230。图4和图5为工件200的示意性顶视图，其中，标示了工件200的中心230。将金属凸块112的中心标示为点300。点302为可能的金属迹线延伸部210D(或者金属迹线延伸部210D′，如果形成该金属迹线延伸部的话)的端点，其中，点302可能位于相应金属迹线210的中线306上。点300和相应中心230之间的距离标示为D1，而点302和相应中心230的距离标示为D2。
在图4中，距离D2小于距离D1。可选地，如果物体从金属凸块112的中点300移动至金属迹线延伸部210D的端点302，则物体和中心之间的距离减小，并且物体实际上朝向中心230移动。因此，将从点300至点302的方向称作“朝向”中心230，并且将相应金属迹线延伸部210D称作朝向中心230延伸。在实施例中，如果金属迹线在朝向中心230的方向上延伸，则形成金属迹线延伸部210D。应该注意到，如果没有形成图4的金属迹线延伸部210D，则金属迹线210仍具有端部308。将该端部还称作相应焊料凸块220的边缘。将端部308称作朝向中心230。此外，在某些实施例中，在整个工件200中，基本上具有朝向中心230的端部308的所有金属迹线210都形成有相应金属迹线延伸部210D。
相反地，如图5所示，距离D2大于距离D1。可选地，如果将物体从中心点300移动至金属迹线延伸部210D′的端点302(如果形成有金属迹线延伸部的话)，则在物体和中心230之间的距离增大，并且物体实际上远离中心230移动。因此，将从点300至点302的方向称作“远离”中心230，并且将相应金属迹线延伸部210D′(如果形成该金属迹线延伸部)称作远离中心230延伸。还将金属迹线210的端部308称作背离中心230。在实施例中，在使用虚线所标示的位置处没有形成金属迹线延伸部。在某些实施例中，在整个工件200中，在迹线210的端部处基本上没有形成金属迹线延伸部210D′，该端部在远离中心230的方向上延伸。
图6示出了某些示例性金属迹线210、相应金属凸块112、以及焊料凸块220。标示为210D的实线为要形成的金属迹线延伸部210D，而标示为210D′的虚线为没有形成金属迹线延伸部，或者即使形成，相应长度L3也比金属迹线210D的长度L1小的多。
仿真结果揭示了朝向相应工件200的中心230的金属迹线延伸部有利于减小在金属迹线210和相应的下层介电层214(图1)之间发生的剥离的可能性。图7示出了仿真结果，其中，将标准化应力(左侧Y轴)示出为比率L1/L2的函数，其中，标准化应力为与工件200的表面200A(图1)垂直的方向。图7示出了随着金属迹线延伸部210D的长度L1的增大，应力减小(如作为线240所示的)，导致要发生的剥离的更小可能性。当比率L1/L2大于约0.05时，标准化应力的减小可能大于约10％。
此外，如图7所示，点242对应于右侧Y轴，该点示出了在工件100的低k介电层108(图1)中产生的标准化应力。点242表示，随着比率L1/L2增大，相对于金属迹线210产生的应力减小，而在低k介电层中的应力基本上保持不变。可选地，金属迹线210的应力减小不是以在低k介电层中的应力增大为代价。
根据实施例，器件包括：工件，和位于该工件的表面上的金属迹线。在工件的表面处形成迹线上凸块(BOT)。BOT结构包括：金属凸块；和焊料凸块，将金属凸块与金属迹线的一部分接合。金属迹线包括：没有通过焊料凸块覆盖的金属迹线延伸部。
根据其他实施例，器件管芯包括位于表面处的第一金属凸块和第二金属凸块。封装基板包括：位于表面处的第一金属迹线和第二金属迹线。第一焊料凸块将第一金属凸块与第一金属迹线的一部分接合，其中，第一焊料凸块与面对器件管芯的第一金属迹线的表面接触，并且与第一金属迹线的侧壁接触。金属迹线延伸部为第一金属迹线的一部分。将金属迹线延伸部配置为在器件管芯通电的状态下没有流过电流，并且其中，金属迹线延伸部与接合至第一焊料凸块的第一金属迹线的一部分连接。第二焊料凸块将第二金属凸块与第二金属迹线的一部分接合。第二焊料凸块与面对器件管芯的第二金属迹线的表面接触，并且与第二金属迹线的侧壁接触。没有形成金属迹线延伸部作为第二金属迹线的一部分并且被配置为没有流过电流。
仍根据其他实施例，器件包括：第一工件；第二工件；含铜凸块，位于第一工件的表面处；含铜迹线，具有基本均匀的宽带，位于第二工件的表面上；以及焊料凸块，将含铜凸块与含铜金属迹线接合。将焊料凸块与含铜迹线的第一部分接合并且该焊料凸块与含铜迹线的第一部分接触。含铜迹线进一步包括：第二部分，该第二部分包括：与第一部分接触的第一端部，和连接至位于与金属迹线的水平面不同的水平面处的金属部件的第二端部。此外，含铜迹线包括第三部分，其中，第二部分和第三部分位于第一部分的相对侧，并且其中，第三部分具有：与第一部分接触的第一端部，和没有与任何额外的金属部件接触的第二端部。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (17)

1.一种半导体器件，包括：
第一工件；
第一金属迹线，位于所述工件的表面上；以及
第一迹线上凸块(BOT)结构，包括：
第一金属凸块；以及
第一焊料凸块，将所述第一金属凸块与所述第一金属迹线的部分接合，并且其中，所述第一金属迹线包括：没有由所述第一焊料凸块覆盖的金属迹线延伸部；
其中，所述金属迹线延伸部的长度与所述第一金属凸块的长度的比率大于0.05。
2.根据权利要求1所述的半导体器件，其中，所述金属迹线延伸部被配置为在所述器件通电的状态下不传导电流。
3.根据权利要求1所述的半导体器件，其中，所述金属迹线延伸部在朝向所述第一工件的中心的方向上延伸。
4.根据权利要求1所述的半导体器件，进一步包括：第二BOT结构，所述第二BOT结构包括：
第二金属迹线，位于所述第一工件的所述表面上；
第二金属凸块；以及
第二焊料凸块，将所述第二金属凸块与所述第二金属迹线接合，其中，所述第二焊料凸块与所述第二金属迹线的部分接合，并且其中，所述第二金属迹线不包括：连接所述第二金属迹线的所述部分的金属迹线延伸部。
5.根据权利要求1所述的半导体器件，其中，所述比率大于0.2。
6.根据权利要求1所述的半导体器件，其中，所述金属迹线延伸部具有与接合至所述第一焊料凸块的所述第一金属迹线的所述部分相同的宽度。
7.根据权利要求1所述的半导体器件，其中，对于位于所述第一工件中的全部金属迹线，没有形成在远离所述第一工件的中心的方向上延伸的金属迹线延伸部。
8.根据权利要求1所述的半导体器件，进一步包括：第二工件，通过所述第一金属凸块和所述第一焊料凸块与所述第一工件接合。
9.根据权利要求8所述的半导体器件，其中，所述第一工件为封装基板，并且所述第二工件为器件管芯。
10.一种半导体器件，包括：
器件管芯，包括：位于表面处的第一金属凸块和第二金属凸块；
封装基板，包括：位于表面处的第一金属迹线和第二金属迹线；
第一焊料凸块，将所述第一金属凸块与所述第一金属迹线的部分接合，其中，所述第一焊料凸块与面对所述器件管芯的所述第一金属迹线的表面接触，并且与所述第一金属迹线的侧壁接触；
金属迹线延伸部，作为所述第一金属迹线的部分，其中，将所述金属迹线延伸部配置为在所述器件管芯通电的状态下没有电流流过，并且其中，所述金属迹线延伸部连接与所述第一焊料凸块接合的所述第一金属迹线的所述部分；以及
第二焊料凸块，将所述第二金属凸块与所述第二金属迹线的部分接合，其中，所述第二焊料凸块与面对所述器件管芯的所述第二金属迹线的表面接触，并且与所述第二金属迹线的侧壁接触，并且其中，没有金属迹线延伸部形成为所述第二金属迹线的部分并且将所述金属迹线延伸部配置为没有电流流过；
其中，所述金属迹线延伸部的长度与所述第一金属凸块的长度的比率大于0.05。
11.根据权利要求10所述的半导体器件，其中，所述金属迹线延伸部在朝向所述封装基板的中心的方向上延伸，并且其中，与所述第二焊料凸块接合的所述第二金属迹线的所述部分的端部位于远离所述中心的方向上。
12.根据权利要求10所述的半导体器件，其中，在位于所述封装基板中的金属迹线的端部处没有形成金属迹线延伸部并且没有金属迹线延伸部在远离所述封装基板的中心的方向上延伸。
13.根据权利要求10所述的半导体器件，进一步包括：位于所述器件管芯和所述封装基板之间的空间中的模底部填充物，其中，所述模底部填充物延伸入位于所述封装基板中的邻近金属迹线之间的空间中。
14.一种半导体器件，包括：
第一工件；
第二工件；
含铜凸块，位于所述第一工件的表面处；
含铜迹线，具有均匀的宽度，位于所述第二工件的表面上；以及
焊料凸块，将所述含铜凸块与所述含铜迹线接合，其中，将所述焊料凸块与所述含铜迹线的第一部分接合并且与所述含铜迹线的所述第一部分接触，并且其中，所述含铜迹线包括：
第二部分，包括：第一端部，与所述第一部分接触；和第二端部，连接至位于与所述含铜迹线的水平面不同的水平面处的金属部件；以及
第三部分，其中，所述第二部分和所述第三部分位于所述第一部分的相对侧面上，并且其中，所述第三部分包括：第一端部，与所述第一部分接触；和第二端部，不与任何额外的金属部件接触；
其中，所述第一部分的长度与所述含铜凸块的长度之比大于0.05。
15.根据权利要求14所述的半导体器件，其中，所述第三部分的所述第二端部与模底部填充物接触。
16.根据权利要求14所述的半导体器件，其中，所述第三部分具有大于10μm的长度。
17.根据权利要求14所述的半导体器件，其中，所述第二部分被配置为在所述第一工件和所述第二工件通电的状态下不传导电流。
CN201210025422.5A 2011-02-25 2012-02-06 在迹线上凸块结构中延伸的金属迹线 Active CN102651356B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/035,586 US8970033B2 (en) 2011-02-25 2011-02-25 Extending metal traces in bump-on-trace structures
US13/035,586 2011-02-25

Publications (2)

Publication Number Publication Date
CN102651356A CN102651356A (zh) 2012-08-29
CN102651356B true CN102651356B (zh) 2015-03-18

Family

ID=46693324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210025422.5A Active CN102651356B (zh) 2011-02-25 2012-02-06 在迹线上凸块结构中延伸的金属迹线

Country Status (2)

Country Link
US (1) US8970033B2 (zh)
CN (1) CN102651356B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833033B2 (en) 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US9105533B2 (en) 2011-07-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure having a single side recess
US8598715B2 (en) * 2011-12-02 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures in packaging
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
US9917035B2 (en) 2012-10-24 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bump-on-trace interconnection structure for flip-chip packages
US9064705B2 (en) 2012-12-13 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging with interposers
US8865600B2 (en) * 2013-01-04 2014-10-21 Taiwan Semiconductor Manufacturing Company Limited Patterned line end space
US10720402B2 (en) * 2014-06-27 2020-07-21 Sony Corporation Semiconductor device and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591984A (en) * 1995-06-15 1997-01-07 The Whitaker Corporation Current sensing daisy-chain bypass arrangement
TW200723355A (en) * 2005-03-25 2007-06-16 Stats Chippac Ltd Flip chip interconnection having narrow interconnection sites on the substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682959B2 (en) * 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
US7855397B2 (en) * 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US20100007017A1 (en) * 2008-07-14 2010-01-14 Advanced Chip Engineering Technology Inc. Inter-connecting structure for semiconductor package and method for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591984A (en) * 1995-06-15 1997-01-07 The Whitaker Corporation Current sensing daisy-chain bypass arrangement
TW200723355A (en) * 2005-03-25 2007-06-16 Stats Chippac Ltd Flip chip interconnection having narrow interconnection sites on the substrate

Also Published As

Publication number Publication date
US8970033B2 (en) 2015-03-03
US20120217632A1 (en) 2012-08-30
CN102651356A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
CN102651356B (zh) 在迹线上凸块结构中延伸的金属迹线
US11682651B2 (en) Bump-on-trace interconnect
KR102165942B1 (ko) Rdl-라스트 프로세스를 사용하여 형성되는 패키지
US9087754B2 (en) Structures and methods for improving solder bump connections in semiconductor devices
US9257385B2 (en) Landing areas of bonding structures
US9406634B2 (en) Package structure and method of forming the same
TWI458064B (zh) 長型凸塊結構及凸塊導線直連結構
US10490515B2 (en) Semiconductor substrate having stress-absorbing surface layer
US8441127B2 (en) Bump-on-trace structures with wide and narrow portions
CN102376668A (zh) 覆晶封装结构以及半导体芯片
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
US8598715B2 (en) Bump-on-trace structures in packaging
TWI529882B (zh) 封裝組件及凸塊在導線上的互連結構
US11139285B2 (en) Semiconductor package
KR20220033551A (ko) 반도체 패키지
JP2008016810A (ja) スタックパッケージ
US20050263883A1 (en) Asymmetric bump structure
KR101290045B1 (ko) 플립칩 본딩을 위한 강건 접속 구조
KR101354750B1 (ko) 반도체 디바이스 및 그 제조 방법
US20230011941A1 (en) Semiconductor package
KR101863504B1 (ko) 단일 측부 리세스를 갖는 범프 구조물

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant