CN1331164C - 芯片电阻器及其制造方法 - Google Patents
芯片电阻器及其制造方法 Download PDFInfo
- Publication number
- CN1331164C CN1331164C CNB2004100373658A CN200410037365A CN1331164C CN 1331164 C CN1331164 C CN 1331164C CN B2004100373658 A CNB2004100373658 A CN B2004100373658A CN 200410037365 A CN200410037365 A CN 200410037365A CN 1331164 C CN1331164 C CN 1331164C
- Authority
- CN
- China
- Prior art keywords
- interarea
- electric conductor
- chip resister
- face
- resistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004020 conductor Substances 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 35
- 238000005476 soldering Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 27
- 238000005219 brazing Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000007650 screen-printing Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000013459 approach Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 239000010949 copper Substances 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052802 copper Inorganic materials 0.000 abstract description 7
- 238000009713 electroplating Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000009434 installation Methods 0.000 description 3
- 229910017566 Cu-Mn Inorganic materials 0.000 description 2
- 229910017871 Cu—Mn Inorganic materials 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910018054 Ni-Cu Inorganic materials 0.000 description 1
- 229910018481 Ni—Cu Inorganic materials 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
本发明提供一种芯片电阻器及其制造方法，该芯片电阻器，具有：包含第一主面、与所述第一主面相反的第二主面、在所述第一主面和所述第二主面之间延伸的第一端面、和与所述第一端面相反的第二端面的芯片状电阻体；和在所述第一主面上，在互相分开的状态下设置的至少两个第一电极，分别在所述第一端面上形成有第一导电体膜，在所述第二端面上形成有第二导电体膜，这些导电体膜具有比所述电阻体高的钎焊浸润性，所述第一导电体膜和所述第二导电体膜，分别与所述至少两个第一电极中的分别接近于所述第一端面和所述第二端面的一个电极一体地连接。
Description
技术领域
本发明涉及芯片电阻器及其制造方法。
背景技术
本申请的图14表示先前的芯片电阻器的一个例子(参照日本特许申请公开第2002-57009号公报)。图示的电阻器R1包含金属制的芯片状的电阻体90和通过空隙部93设在该电阻体的下面90b上的一对电极91。在各个电极91的下面上形成钎焊料层92。
上述芯片电阻器R1可用图15所示的方法制造。首先，(a)准备二块金属板90′、91′分别作为电阻体90和电极91的材料。其次，(b)将金属板91′与金属板90′的下面重叠接合。接着，(c)利用机械加工切割金属板91′的一部分，形成空隙部93。然后，(d)在金属板91′的下面上，形成钎焊料层92′。最后，(e)切断金属板90′、91′。这样，得到所希望的芯片电阻器R1。
一般，芯片电阻器钎焊在印刷电路基板上。在这种情况下，优选钎焊的一部分作为附着在芯片电阻器的电阻体的端面上的钎焊弧角形成。这种钎焊弧角对牢固地将芯片电阻器固定在电路基板上有用，同时，可使芯片电阻器和电路基板的导通良好。另外，通过从外部观看有无钎焊弧角，可以判断芯片电阻器和电路基板的接合状态是否良好。具体地说，当形成钎焊弧角时，可以判断芯片电阻器的安装合适。另一方面，当不形成钎焊弧角时，可以判断芯片电阻器的安装不合适的可能性高。
这样，钎焊弧角对芯片电阻器有各种各样的优点。然而，在图14所示的芯片电阻器R1中，在电阻体90的端面上形成钎焊弧角困难。这是因为电阻体90是由Ni-cu系合金、Cu-Mn系合金、或Ni-Cr系合金等钎焊难以附着(浸润性差)的合金制成引起的。
发明内容
本发明是考虑上述问题而提出的。本发明的目的是要提供一种在表面上安装时，可适当地形成钎焊弧角的芯片电阻器。本发明的另一个目的是要提供一种可以高效率地制造这种芯片电阻器的制造方法。
本发明第一方面提供的芯片电阻器具有：包含第一主面、与所述第一主面相反的第二主面、在所述第一主面和所述第二主面之间延伸的第一端面、和与所述第一端面相反的第二端面的芯片状电阻体；和在所述第一主面上，在互相分开的状态下设置的至少两个第一电极，分别在所述第一端面上形成有第一导电体膜，在所述第二端面上形成有第二导电体膜，这些导电体膜具有比所述电阻体高的钎焊浸润性，所述第一、第二导电体膜，分别与所述至少两个第一电极中的分别接近于所述第一端面和所述第二端面的一个电极一体连接。
采用上述结构，在将芯片电阻器钎焊在电路基板上时，在上述电阻体的第一端面和第二端面上，可以适当地形成钎焊弧角。
这种结构的导电体膜，可以通过部分地延伸上述电极形成。采用这种方法，与利用电镀处理形成上述导电体膜的情况比较，效率高，制造成本低。
本发明的第二方面提供的芯片电阻器，具有包含第一主面、与所述第一主面相反的第二主面、在所述第一主面和所述第二主面之间延伸的第一端面、和与所述第一端面相反的第二端面的芯片状电阻体；和在所述第一主面上，在互相分开的状态下设置的至少两个第一电极，分别在所述第一端面上形成有第一导电体膜，在所述第二端面上形成有第二导电体膜，这些导电体膜具有比所述电阻体高的钎焊浸润性，它还具有在所述第二主面上在相互分开的状态下设置的、同时经所述电阻体配置在与所述第一电极相对的位置上的至少两个第二电极，所述第一导电体膜与所述至少两个第一电极中的接近所述第一端面的一个电极一体地连接，所述第二导电体膜，与所述至少两个第二电极中的接近所述第二端面的一个电极一体地连接。
优选，上述第一电极和上述第二电极用相同的材料制成。
优选，本发明的芯片电阻器，还具有在上述电阻体的上述第一主面上形成的第一绝缘层，上述第一绝缘层按照覆盖上述至少两个第一电极之间的区域的方式来设置。
优选，第一绝缘层与上述两个第一电极相接。
优选，本发明的芯片电阻器，还具有在上述电阻体的上述第二主面上形成的第二绝缘层，上述第二绝缘层按照覆盖上述至少两个第二电极之间的区域的方式来设置。
优选，本发明的芯片电阻器，它还具有覆盖上述电极和上述导电体膜的钎焊料层。
根据本发明的第二方面，提供了芯片电阻器的制造方法，它具有下列工序：准备包含电阻体材料和在该电阻体材料的主面上相互分开设置的多个电极层的电阻器集合体；通过将上述电阻器集合体分割成多个芯片电阻器，使各个芯片电阻器包含具有主面和两个端面的电阻体，和在上述主面上形成的至少两个电极；在上述各个芯片电阻器的上述电阻体的上述两个端面上形成导电体膜，所述导电体膜具有比所述电阻体高的钎焊浸润性。
优选，上述导电体膜是在分割上述电阻器集合体时，通过沿着上述电阻器集合体的分割面而部分地延伸上述电极层形成的。
优选，上述电阻器集合体的分割是通过对上述电阻体材料进行冲裁或切断进行的。
优选，上述电极层是在利用厚膜印刷，在上述电阻体材料的上述主面上，布图形成绝缘层后，通过在上述主面中没有形成上述绝缘层的区域上，进行金属电镀形成的。
本发明的其他特征和优点，从以下优选实施例的说明中将会了解。
附图说明
图1为表示根据本发明的实施例1的芯片电阻器的立体图。
图2为沿着图1的II-II线的截面图。
图3A-图3C为表示制造图1所示的芯片电阻器的工序的一部分的立体图。
图4A-4B为表示与图3C的工序连续进行的工序的立体图。
图5A表示由图4B的工序得出的条状的电阻器集合体的立体图。
图5B为表示与图4B的工序接着进行的工序的立体图。
图6为表示从图4C所示的平板状电阻器集合体得到个别的芯片电阻器的方法的一个例子的立体图。
图7为表示根据本发明的实施例2的芯片电阻器的立体图。
图8为沿着图7的VIII-VIII线的截面图。
图9A-图9B为表示制造图7的芯片电阻器的工序的一部分的立体图。
图10A为表示由图9B的工序得出的条状的电阻器集合体的立体图。
图10B为表示与图9B工序接着进行的工序的立体图。
图11为表示根据本发明的实施例3的芯片电阻器的主要部分的立体图。
图12为表示根据本发明的实施例4的芯片电阻器的主要部分的立体图。
图13为表示根据本发明的实施例5的芯片电阻器的主要部分的立体图。
图14为表示先前的芯片电阻器的立体图。
图15为表示上述先前的芯片电阻器的制造方法。
具体实施方式
以下，参照附图，具体地说明本发明的优选实施例。
图1和图2表示根据本发明的实施例1的芯片电阻器，图示的芯片电阻器A1具有电阻体1、第一绝缘层2A、第二绝缘层2B和一对电极31。
电阻体1作为全体，其厚度一定，为从平面看的长方形的芯片体。电阻体1具有上面10a、下面10b、和在上面和下面之间延伸的两个端面10c。端面10c在电阻体1的长度方向互相离开。作为电阻体1的材质有：Ni-Cu系合金、Cu-Mn系合金、Ni-Cr系合金等。当然，电阻体的材料不是仅限于这些，可以适当使用具有与芯片电阻器A1的尺寸或目标电阻值相称的电阻率的金属材料。
第一绝缘层2A和第二绝缘层2B是利用厚膜印刷环氧树脂而形成的。第一绝缘体层2A设在电阻体1的下面(第一表面)10b上，更正确地说，下面10b分成形成一对电极31的区域和除此以外的区域(“非电极区域”)。第一绝缘层2A覆盖整个非电极区域。第二绝缘层2B全部覆盖电阻体1的上面(第二主面)10a。
一对电极31设置在电阻体1的下面10b上，同时，沿着电阻体1的长度方向隔开配置。该一对电极31由钎焊的浸润性比电阻体1要好的材料(例如铜)制成。如后所述，电极31是通过在电阻体1上进行电镀处理制成的。
电阻体1的端面10c由导电体膜31a覆盖。各个导电体膜31a与对应的一个电极31一体地连接。如后所述，导电体膜31a可通过将构成电极31的铜材的一部分向上延伸制成。由于铜的延展性好，因此容易通过延伸形成覆盖宽广区域的膜。
如图2所示，各个电极31的内端面与第一绝缘层2A的端面20连接。采用这种结构，两个电极31的隔开距离与第一绝缘层2A的宽度s1的尺寸相同。芯片电阻器A1构成为一对电极31之间的电阻为1mΩ～100mΩ左右的低电阻。在各个电极31的下面层积形成钎焊料层39。
其次，参照图3-图5，说明芯片电阻器A1的制造方法。
首先，如图3A所示，准备金属制的平板(电阻体材料)1A。该平板1A具有可作出多个电阻体1的尺寸(长×宽)，在整块板上厚度均匀。平板1A具有平坦的第一主面10a和在与该第一主面相反一侧的平坦的第二主面10b。
如图3B所示，在平板1A的第一主面10a上形成第二绝缘层2B’。第二绝缘层2B’可通过厚膜印刷环氧树脂而形成。
如图3C所示，在平板1A的第二主面10b上，形成相互平行延伸的多个第一绝缘层(绝缘带)2A’。这些第一绝缘层2A’可利用与形成第二绝缘层2B’所用的相同的树脂和装置，通过厚膜印刷形成。采用厚膜印刷，可将各个第一绝缘层2A’的尺寸(特别是宽度)正确地加工成规定的尺寸。
如图4A所示，在平板1A的第二主面10b中，没有被第一绝缘层2A’覆盖的区域上，形成导电层(电极层)31A’和钎焊料层39A’，导电层31A’为电极31’的原形部分，它可用铜电镀形成。采用电镀处理，可以正确的尺寸形成导电层31A’，使得在导电层31A’和第一绝缘层2A’之间不产生间隙。另外，可以将导电层31A’的厚度正确加工成规定的尺寸。钎焊料层39A’也可用电镀处理形成。
如图4B所示，在上述电镀处理后，可在与各个导电层31A’或各个第一绝缘层2A’的延伸方向垂直的方向上，沿着虚线C1，通过切断分割图4A的平板1A。这样，得到芯片电阻器A1串联连接的条状的电阻器集合体A1’(参照图5A)。这个作业的虚线C1的间距规定电阻器集合体A1’的宽度(进而是芯片电器A1的宽度)。该宽度成为通过以后的切断作业得到的芯片电阻器A1的宽度。在平板1A的切断中，可以使用剪断机或回转式切刀等。
其次，在制造了图5A所示的电阻器集合体A’后，如图5B所示，将它切断，分割成多个芯片。这种切断作业可利用具有偏平状截面形状的冲头Pn，向下冲裁由虚线C2包围的剩余部分M来进行。通过该作业，与电阻器集合体A1’中剩余部分M相邻的部分，作为芯片电阻器A1被分割；同时，导电层31A’中的剩余部分M的附近部分，向下方(沿着电阻体材料的分割面)延伸。这样，形成覆盖着芯片电阻器A1的两个端面的导电体膜31a。通过反复进行利用冲头Pn冲裁的切断作业，可由一个电阻器集合体A1’制造多个芯片电阻器A1。
图6表示利用冲裁制造芯片电阻器的方法。在这种情况下，反复对图4A所示的平板1A进行冲裁加工(冲压)，可将平板1A分割成多个芯片状的电阻体1。在反复进行冲裁作业的情况下，通过反复使用一个冲头，可以得到多个相同的芯片电阻器。
在上述冲裁作业中，冲裁平板1A，可将左右方向相邻的两个导电层31A’和钎焊料层39A’的各个分别分割成两个。这样，可在芯片状电阻体1的两端部形成电极31和钎焊料层39，得到芯片电阻器A1。即使在这种情况下，由于形成导电层31A’的Cu的延展性高，通过上述冲裁，使导电层31A’的一部分向下方延伸，容易在芯片状的电阻体1的两个端面上形成导电体膜31a。可以在图6的虚线所示的多个冲裁区域(隔开间隔s2，相互分开)上进行平板1A的冲裁。
在上述任何一种制造方法中，都不需要如先前的技术那样，对金属板的一部分进行切削加工，形成一对电极。因此，制造作业效率高。更可降低芯片电阻器A1的成本。
采用众所周知的钎焊回流方法可将芯片电阻器A1安装在所希望的安装对象物例如电路基板上。
导电膜31a为铜制的，其钎焊浸润性高，由于这样，在上述表面安装时，钎焊容易附着在导电体膜31a上。又如图1和图2中的虚线所示，可以容易地形成钎焊弧角Hf。因此，根据有无钎焊弧角Hf，可以适当地判断芯片电阻器A1的安装是否适当，而且芯片电阻器A1的钎焊接合强度高。另外，由于存在钎焊弧角(solder fillet)Hf，芯片电阻器A1通电时产生的热，通过钎焊弧角Hf，容易传递至电路基板，因此可希望抑制芯片电阻器A1的温度升高。
在芯片电阻器A1中，电阻体1的下面10b上的非电极区域被第一绝缘层2A覆盖。因此在安装芯片电阻器A1时，熔融的钎焊料不附着在电阻体1的下面10b上。
在芯片电阻器A1中，一对电极31之间的尺寸s1，在用厚膜印刷布图形成的绝缘层2A的形成工序中规定。另外，绝缘层2A的尺寸，可以在厚膜印刷中正确地设定。因此在芯片电阻器A1中，容易实现所希望的电阻值。
图7和图8表示根据本发明的实施例2的芯片电阻器。在以后的图中，与上述实施例1相同或类似的元件，用与实施例1相同的符号表示。
在实施例2的芯片电阻器A2中，除了电阻体1的下面10b上的电极(第一电极)31以外，在电阻体1的上面10a上，还设置有互相隔开的一对第二电极32。如图8所示，这些第二电极32，隔着电阻体1，配置在与第一电极31相对的位置上。
在芯片电阻器A2的长度方向的一个端面10c(图8中的右端面)上，设有导电体膜31a；而在另一个端面10c(图8中的左端面)上，设有导电体膜32a。导电体膜31a与右侧的第一电极31一体地连接，另一个导电体膜32a，与左侧的第二电极32一体地连接。如后所述，导电体膜31a、32a是通过将构成第一或第二电极31、32的铜材的一部分延伸构成的。
采用芯片电阻器A2，除了导电体膜31a和32a以外，在一对第二电极32上，也可以形成钎焊弧角Hf。因此，如图7和图8的虚线所示，钎焊弧角Hf成为包入芯片电阻器A2长度方向的两个端部的形状。由于这样，可以进一步提高钎焊的接合强度。还有利于通电时抑制芯片电阻器的温度升高。
其次，参照图9和图10，说明芯片电阻器A2的制造方法。
首先，如图9A所示，制造电阻器集合体的中间品。该电阻器集合体的中间品，与上述芯片电阻器A1的制造方法的情况同样，可通过在平板1A的两面上，布图形成第一和第二绝缘层2A’、2B’，再通过电镀处理，形成第一和第二导电层31A’、32A’和钎焊料层39A’而得到。又如图9B所示，通过依次切断用虚线C3表示的地方，可得到电阻器集合体A2’(图10A中放大表示)。
如图10B所示，在制造了电阻器集合体A2’后，将它切断，分割成多个芯片。这个切断作业，可通过利用剪断机40在图中虚线C4所示的地方切断来进行。在切断时，第一导电层31A’中，位于虚线C4右方的部分，向下延伸，在芯片电阻器A2的左侧端面上形成导电体膜31a。另外，第二导电层32A’中位于虚线C4左侧的部分向上延伸，在芯片电阻器A2的右侧的端面上形成导电体膜32a。通过反复进行该切断作业，制造具有导电体膜31a、32a的芯片电阻器A2。
在上述实施例中，分别利用设在芯片电阻器A2的上下面上的第一和第二电极31、32，形成导电体膜31a、32a。在这种情况下，利用剪断机40切断一次，可以在切断面的双方形成导电体膜，因此，与利用冲头的切断作业的制造方法比较，没有必要设置切断的剩余部分，可以有效地利用平板1。
图11表示根据本发明的实施例3的芯片电阻器。在同图所示的芯片电阻器A3中，钎焊料层39覆盖第一和第二电极31、32以及导电体膜31a的各个面。采用这个结构，容易在这些面上形成钎焊弧角Hf。
图12表示根据本发明的实施例4的芯片电阻器。在同图所示的芯片电阻器A4中，导电体膜31a不覆盖电阻体1的端面10c的全部表面。只覆盖其一部分。采用这种结构，也可以在电阻体1的端面10c上形成钎焊弧角Hf。
图13表示根据本发明的实施例5的芯片电阻器。同图所示的芯片电阻器A5中的导电体膜31a覆盖电阻体1的端面10c和一对侧面10d的一部分。采用这种结构，如同图中的虚线所示，可以形成从芯片电阻器A5向三个方向扩展的钎焊弧角Hf。
在上述各个实施例中，导电体膜是通过延伸电极的一部分形成的，但本发明不是仅限于此。例如，通过进行电镀处理形成导电体膜也可以，准备由钎焊的浸润性好的材质制成的膜，通过将它与电阻体粘接形成导电体膜也可以。另外，导电体膜可用与电极相同的材质制成，这对提高生产性能是希望的。然而，如果有钎焊的浸润性比电阻体高的材质，则用与电极不同的材料，制成导电体膜也可以。
采用本发明，一个芯片电阻器可以具有二对以上的电极，在电极增多的情况下，只使用其中的一部分电极的使用方法也是可以的。
上述的制造方法是首先准备平板状的电阻体材料，将它分割，得到多个芯片电阻器；但本发明不是仅限于此。例如，不使用平板状的电阻体材料，而是一开始就使用条状的电阻体材料也可以。
如上所述，本发明也可以改变成其他的各种形态。在不偏离本发明的思想和范围的条件下，这些改变以及技术人员自身知道的所有改变，都包含在以下的权利要求书中。
Claims (11)
1.一种芯片电阻器，其特征为，具有：
包含第一主面、与所述第一主面相反的第二主面、在所述第一主面和所述第二主面之间延伸的第一端面、和与所述第一端面相反的第二端面的芯片状电阻体；和
在所述第一主面上，在互相分开的状态下设置的至少两个第一电极，
分别在所述第一端面上形成有第一导电体膜，在所述第二端面上形成有第二导电体膜，这些导电体膜具有比所述电阻体高的钎焊浸润性，
所述第一导电体膜和所述第二导电体膜，分别与所述至少两个第一电极中的分别接近于所述第一端面和所述第二端面的一个电极一体地连接。
2.一种芯片电阻器，其特征为，具有：
包含第一主面、与所述第一主面相反的第二主面、在所述第一主面和所述第二主面之间延伸的第一端面、和与所述第一端面相反的第二端面的芯片状电阻体；和
在所述第一主面上，在互相分开的状态下设置的至少两个第一电极，
分别在所述第一端面上形成有第一导电体膜，在所述第二端面上形成有第二导电体膜，这些导电体膜具有比所述电阻体高的钎焊浸润性，
它还具有在所述第二主面上在相互分开的状态下设置的、同时经所述电阻体配置在与所述第一电极相对的位置上的至少两个第二电极，所述第一导电体膜与所述至少两个第一电极中的接近所述第一端面的一个电极一体地连接，所述第二导电体膜，与所述至少两个第二电极中的接近所述第二端面的一个电极一体地连接。
3.如权利要求2所述的芯片电阻器，其特征为，
所述第一电极和所述第二电极用相同的材料制成。
4.如权利要求1或2所述的芯片电阻器，其特征为，
它还具有在所述电阻体的所述第一主面上形成的第一绝缘层，所述第一绝缘层按照覆盖所述至少两个第一电极之间的区域的方式来设置。
5.如权利要求4所述的芯片电阻器，其特征为，
所述第一绝缘层与所述至少两个第一电极连接。
6.如权利要求2所述的芯片电阻器，其特征为，
它还具有在所述电阻体的所述第二主面上形成的第二绝缘层，所述第二绝缘层按照覆盖所述至少两个第二电极之间的区域的方式来设置。
7.如权利要求1或2所述的芯片电阻器，其特征为，
它还具有覆盖所述电极和所述导电体膜的钎焊料层。
8.一种芯片电阻器的制造方法，其特征为，具有下列工序：
准备包含电阻体材料和在该电阻体材料的主面上相互分开设置的多个电极层的电阻器集合体，
通过将所述电阻器集合体分割成多个芯片电阻器，使各个芯片电阻器包含具有主面与两个端面的电阻体，和在所述主面上形成的至少两个电极，
在所述各个芯片电阻器的所述电阻体的所述两个端面上形成导电体膜，
所述导电体膜具有比所述电阻体高的钎焊浸润性。
9.如权利要求8所述的芯片电阻器的制造方法，其特征为，
所述导电体膜是在分割所述电阻器集合体时，通过沿着所述电阻器集合体的分割面，使所述电极层部分地延伸而形成的。
10.如权利要求9所述的芯片电阻器的制造方法，其特征为，
所述电阻器集合体的分割是通过对所述电阻体材料进行冲裁或切断进行的。
11.如权利要求8所述的芯片电阻器的制造方法，其特征为，
所述电极层是在通过厚膜印刷在所述电阻体材料的所述主面上布图形成绝缘层后，通过在所述主面中没有形成所述绝缘层的区域上，进行金属电镀而形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123656 | 2003-04-28 | ||
| JP2003123656A JP4047760B2 (ja) | 2003-04-28 | 2003-04-28 | チップ抵抗器およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1542871A CN1542871A (zh) | 2004-11-03 |
| CN1331164C true CN1331164C (zh) | 2007-08-08 |
Family
ID=33501484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100373658A Expired - Lifetime CN1331164C (zh) | 2003-04-28 | 2004-04-27 | 芯片电阻器及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7193499B2 (zh) |
| JP (1) | JP4047760B2 (zh) |
| CN (1) | CN1331164C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637914A (zh) * | 2015-02-28 | 2015-05-20 | 立昌先进科技股份有限公司 | 多功能表面黏着型电子组件及其制法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006060387A1 (de) * | 2006-12-20 | 2008-06-26 | Isabellenhütte Heusler Gmbh & Co. Kg | Widerstand, insbesondere SMD-Widerstand, und zugehöriges Herstellungsverfahren |
| US20100236054A1 (en) * | 2007-08-30 | 2010-09-23 | Kamaya Electric Co., Ltd. | Method and apparatus for manufacturing metal plate chip resistors |
| JP4537465B2 (ja) * | 2008-02-18 | 2010-09-01 | 釜屋電機株式会社 | 抵抗金属板低抵抗チップ抵抗器の製造方法 |
| JP5544839B2 (ja) * | 2009-11-24 | 2014-07-09 | コーア株式会社 | 抵抗器の抵抗値調整方法 |
| JP6134507B2 (ja) * | 2011-12-28 | 2017-05-24 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| JP6457172B2 (ja) * | 2013-10-22 | 2019-01-23 | Koa株式会社 | 抵抗素子の製造方法 |
| TWI501363B (zh) * | 2014-01-10 | 2015-09-21 | Sfi Electronics Technology Inc | 一種小型化表面黏著型二極體封裝元件及其製法 |
| US9396849B1 (en) | 2014-03-10 | 2016-07-19 | Vishay Dale Electronics Llc | Resistor and method of manufacture |
| KR101630035B1 (ko) * | 2014-04-25 | 2016-06-13 | 삼성전기주식회사 | 모바일 기기용 저항 조립체 및 그 제조 방법 |
| KR101973420B1 (ko) * | 2014-10-06 | 2019-04-29 | 삼성전기주식회사 | 다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판 |
| KR20160052283A (ko) * | 2014-11-04 | 2016-05-12 | 삼성전기주식회사 | 저항 소자, 그 제조방법 및 저항 소자의 실장 기판 |
| KR101670140B1 (ko) * | 2014-12-15 | 2016-10-27 | 삼성전기주식회사 | 저항 소자, 그 제조방법 및 저항 소자의 실장 기판 |
| JP6495724B2 (ja) * | 2015-04-15 | 2019-04-03 | Koa株式会社 | チップ抵抗器およびその製造方法 |
| JP7018251B2 (ja) * | 2015-05-21 | 2022-02-10 | ローム株式会社 | チップ抵抗器 |
| TWM516215U (zh) * | 2015-09-23 | 2016-01-21 | Yageo Corp | 弓形分流器電阻 |
| US10083781B2 (en) * | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| WO2017188307A1 (ja) * | 2016-04-27 | 2017-11-02 | パナソニックＩｐマネジメント株式会社 | チップ抵抗器およびその製造方法 |
| WO2018013671A1 (en) * | 2016-07-12 | 2018-01-18 | Advense Technology Inc. | A nanocomposite force sensing material |
| US10242774B2 (en) | 2017-04-27 | 2019-03-26 | Samsung Electro-Mechanics Co., Ltd. | Chip resistance element and chip resistance element assembly |
| US10763017B2 (en) | 2017-05-23 | 2020-09-01 | Panasonic Intellectual Property Management Co., Ltd. | Metal plate resistor and method for manufacturing same |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| JP6562375B1 (ja) * | 2017-12-01 | 2019-08-21 | パナソニックＩｐマネジメント株式会社 | 金属板抵抗器およびその製造方法 |
| CN108666057B (zh) * | 2018-04-03 | 2024-04-30 | 广东风华高新科技股份有限公司 | 一种片式电阻器及其制备方法 |
| DE102018115205A1 (de) * | 2018-06-25 | 2020-01-02 | Vishay Electronic Gmbh | Verfahren zur Herstellung einer Vielzahl von Widerstandsbaueinheiten |
| CN108987010A (zh) * | 2018-07-10 | 2018-12-11 | 广东风华高新科技股份有限公司 | 一种油位电阻片及其制造方法 |
| CN109411166A (zh) * | 2018-10-18 | 2019-03-01 | 南京萨特科技发展有限公司 | 一种合金电阻器及其制造方法 |
| JP7546360B2 (ja) * | 2020-01-27 | 2024-09-06 | Koa株式会社 | 抵抗器 |
| TWI718972B (zh) * | 2020-07-07 | 2021-02-11 | 旺詮股份有限公司 | 具有精準電阻值之微型電阻元件的製作方法 |
| US11641717B2 (en) * | 2021-08-30 | 2023-05-02 | International Business Machines Corporation | Soldering of end chip components in series |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10144505A (ja) * | 1996-11-07 | 1998-05-29 | Tdk Corp | チップ形サーミスタ |
| JP2001167907A (ja) * | 1992-11-30 | 2001-06-22 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JP2002057010A (ja) * | 2000-08-07 | 2002-02-22 | Koa Corp | 抵抗器の製造方法および抵抗器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
| JP3058097B2 (ja) * | 1996-10-09 | 2000-07-04 | 株式会社村田製作所 | サーミスタチップ及びその製造方法 |
| JP3466411B2 (ja) | 1997-03-31 | 2003-11-10 | 太陽誘電株式会社 | チップ抵抗器 |
| TW414898B (en) * | 1997-10-06 | 2000-12-11 | Tdk Corp | Electronic device and its production |
| JP2000114009A (ja) | 1998-10-08 | 2000-04-21 | Alpha Electronics Kk | 抵抗器、その実装方法および製造方法 |
| JP2001176701A (ja) | 1999-12-17 | 2001-06-29 | Tateyama Kagaku Kogyo Kk | 抵抗器とその製造方法 |
| JP4722318B2 (ja) * | 2000-06-05 | 2011-07-13 | ローム株式会社 | チップ抵抗器 |
| JP4138215B2 (ja) | 2000-08-07 | 2008-08-27 | コーア株式会社 | チップ抵抗器の製造方法 |
| JP2002222701A (ja) * | 2001-01-25 | 2002-08-09 | Matsushita Electric Ind Co Ltd | チップ状電子部品およびチップ抵抗器 |
| JP3703725B2 (ja) * | 2001-03-01 | 2005-10-05 | 寛治 大塚 | バス終端方法、終端抵抗器、配線基板およびその製造方法 |
| JP3846312B2 (ja) * | 2002-01-15 | 2006-11-15 | 松下電器産業株式会社 | 多連チップ抵抗器の製造方法 |
| JP3869273B2 (ja) * | 2002-01-17 | 2007-01-17 | ローム株式会社 | チップ抵抗器の製造方法 |
| JP3967272B2 (ja) * | 2003-02-25 | 2007-08-29 | ローム株式会社 | チップ抵抗器 |
| JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
| JP3971335B2 (ja) * | 2003-04-08 | 2007-09-05 | ローム株式会社 | チップ抵抗器およびその製造方法 |
-
2003
- 2003-04-28 JP JP2003123656A patent/JP4047760B2/ja not_active Expired - Lifetime
-
2004
- 2004-04-27 US US10/833,940 patent/US7193499B2/en not_active Expired - Lifetime
- 2004-04-27 CN CNB2004100373658A patent/CN1331164C/zh not_active Expired - Lifetime
-
2007
- 2007-02-08 US US11/703,979 patent/US7378937B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001167907A (ja) * | 1992-11-30 | 2001-06-22 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| JPH10144505A (ja) * | 1996-11-07 | 1998-05-29 | Tdk Corp | チップ形サーミスタ |
| JP2002057010A (ja) * | 2000-08-07 | 2002-02-22 | Koa Corp | 抵抗器の製造方法および抵抗器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104637914A (zh) * | 2015-02-28 | 2015-05-20 | 立昌先进科技股份有限公司 | 多功能表面黏着型电子组件及其制法 |
| CN104637914B (zh) * | 2015-02-28 | 2018-02-13 | 立昌先进科技股份有限公司 | 多功能表面黏着型电子组件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1542871A (zh) | 2004-11-03 |
| US7193499B2 (en) | 2007-03-20 |
| JP4047760B2 (ja) | 2008-02-13 |
| US20070132545A1 (en) | 2007-06-14 |
| JP2004327907A (ja) | 2004-11-18 |
| US20040252009A1 (en) | 2004-12-16 |
| US7378937B2 (en) | 2008-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1331164C (zh) | 芯片电阻器及其制造方法 | |
| KR100857961B1 (ko) | 칩 저항기 및 그 제조 방법 | |
| US7782174B2 (en) | Chip resistor | |
| US6854176B2 (en) | Process for manufacturing a composite polymeric circuit protection device | |
| JP5210480B2 (ja) | 電気デバイス及びそのようなデバイスを製造する方法 | |
| JP3848286B2 (ja) | チップ抵抗器 | |
| JP3860515B2 (ja) | チップ抵抗器 | |
| TW200937460A (en) | Chip resistor and method of making the same | |
| JP4057462B2 (ja) | チップ抵抗器およびその製造方法 | |
| CN100568406C (zh) | 芯片电阻器的制造方法 | |
| JP3848247B2 (ja) | チップ抵抗器およびその製造方法 | |
| JP3930390B2 (ja) | チップ抵抗器の製造方法 | |
| JP3848245B2 (ja) | チップ抵抗器 | |
| JP5037288B2 (ja) | チップ抵抗器およびその製造方法 | |
| WO2023100858A1 (ja) | チップ抵抗器およびその製造方法 | |
| JP2004153160A (ja) | チップ抵抗器およびその製造方法 | |
| WO1996007188A1 (en) | Chip type thick film capacitor and method of making the same | |
| JP2006157064A (ja) | チップ抵抗器およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20070808 |