JP3703725B2 - バス終端方法、終端抵抗器、配線基板およびその製造方法 - Google Patents

バス終端方法、終端抵抗器、配線基板およびその製造方法 Download PDF

Info

Publication number
JP3703725B2
JP3703725B2 JP2001056357A JP2001056357A JP3703725B2 JP 3703725 B2 JP3703725 B2 JP 3703725B2 JP 2001056357 A JP2001056357 A JP 2001056357A JP 2001056357 A JP2001056357 A JP 2001056357A JP 3703725 B2 JP3703725 B2 JP 3703725B2
Authority
JP
Japan
Prior art keywords
dielectric loss
wiring board
loss angle
insulating substrate
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001056357A
Other languages
English (en)
Other versions
JP2002259000A (ja
Inventor
寛治 大塚
保 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
Panasonic Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
Panasonic Corp
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, Fujitsu Ltd, Panasonic Corp, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to JP2001056357A priority Critical patent/JP3703725B2/ja
Priority to TW091102603A priority patent/TW530406B/zh
Priority to US10/079,464 priority patent/US7116184B2/en
Priority to KR1020020010868A priority patent/KR100542508B1/ko
Publication of JP2002259000A publication Critical patent/JP2002259000A/ja
Application granted granted Critical
Publication of JP3703725B2 publication Critical patent/JP3703725B2/ja
Priority to US11/440,113 priority patent/US7631422B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4086Bus impedance matching, e.g. termination
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0246Termination of transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672Superposed layout, i.e. in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

【0001】
【発明の属する技術分野】
本発明は、高周波ディジタル信号を伝送するバスの終端方法、バスを終端する終端抵抗器、終端抵抗を配置した配線基板、およびその製造方法に関する。
【0002】
【従来の技術】
CPU、メインメモリ等を有するディジタルシステムにおいて、ディジタル信号すなわちパルスの周波数が高く、かつ比較的長い距離を伝送する伝送線路(以下、バス、という)では、バス端部からの反射波の影響を受けて、パルスの波形が乱される。
【0003】
例えば、パルス繰り返し周波数100MHz以上のディジタル信号では、バスの伝送時間がパルスの立ち上がり時間の1/5より長い条件になると、反射波の影響により立ち上がり波形が階段状となり、スレッシュホールド時間に大きく影響を与えることになる。
【0004】
特に、パルス繰り返し周波数200MHz以上、伝送路長200mm以上の伝送においては、この傾向が強く現れる。このため、反射波の影響を抑制するために、バスの特性インピーダンスと整合した抵抗値を有する終端抵抗器をバスの送端か終端或いは両端に挿入して、反射エネルギーを抑えることが行われる。
【0005】
近年、CPUの高速化はめざましく、1GHzの動作周波数を有するものが開発されており、この高速化はさらに進展する方向にある。
【0006】
したがって、これらCPUやメモリの高速化に合わせて、ディジタル信号の伝送を行わせるバスの高速化を図り、GHz帯域の動作周波数に対応できるバスを用意する必要がある。
【0007】
終端抵抗を挿入する反射波の抑圧方法は、メインフレームにおけるECL(Emitter Coupled Logic)回路などで20年以前から採用されてきた方法であるが、メモリ装置などの高速化に伴って、CMOS系回路においても最近採用されつつある。
【0008】
さて、パルスは、パルス繰り返し周波数を基本波とし、これに種々の周波数の高調波成分が重畳している波形であり、基本波に対して通常1桁高い正弦波周波数を想定した設計を行う必要がある。
【0009】
また、実際のパルスは、基底電圧から波高値までの立ち上がり時間Trおよびその逆の立ち下がり時間Tf、すなわち遷移時間による見かけ上の周波数ftを持っている。この見かけ上の周波数ftは、ft=1/2πRC(RCは積分時定数)の式を基に、経験上得られた換算比率「2.2RC=Tr(もしくはTf)」を用いて、ft=0.35/Tr、の式により決定される。なお、Trとしては、電圧値の10%〜90%の値の間の時間を用いるから、通常0.8を乗じて用いる。
【0010】
一方、終端抵抗器は、その抵抗値をバスの特性インピーダンスに合わせた値とし、反射波をなくすものである。しかし、終端抵抗器には、純粋の抵抗分の外に、その構造上、寄生インダクタンスおよび寄生リアクタンスによるリアクタンス成分を必然的に有している。
【0011】
したがって、終端抵抗器による反射波の抑圧作用については、ディジタル信号の高調波成分、遷移時間による見かけ上の周波数とともに、終端抵抗器の有するリアクタンス成分を考慮して確認する必要がある。
【0012】
図12,図13および図14は、この終端抵抗器の作用を確認するために、それぞれ条件を異ならせたシミュレーションの状態図およびその結果を示す図である。
【0013】
まず、図12は、同図(a)のように、伝搬遅延時間Tpd=1.5ns(プリント配線板では100mmに相当する)、特性インピーダンスZ0=50Ω、のバスT1を用い、その終端に、抵抗値50Ω、寄生インダクタンスL1=1nH、寄生キャパシタンスC1=10pFの終端抵抗器を接続する。なお、この終端抵抗器は、通常用いられる特性のチップ抵抗器を想定している。
【0014】
そして、このバスT1の始端に、次のような特性、すなわち、基底電圧V1=0v、波高値電圧V2=3.3v、立ち上がり時間Tr=5ns、立ち下がり時間Tf=5ns、パルス幅Pw=20ns、パルス周期Per=50nsのパルスiを入力する。この入力されるパルスの繰り返し周波数fは20MHzであり、遷移時間による見かけ上の周波数ftは、ft=0.35/(5ns×0.8)≒100MHzとなる。そして、バスT1の終端での出力波形iiを測定する。
【0015】
図12(b)は、この入力波形iと出力波形iiとを示している。出力波形iiは、多少オーバーシュートが認められるが、まずまず良好な波形である。この例では繰り返し周波数f=20MHz、遷移時間による見かけ上の周波数ft≒100MHzのパルスは、格別支障なく伝送できることがわかる。
【0016】
次に、図13では、図12と同じバスT1に、同じ終端抵抗器を接続した状態で、バスT1の始端に、次のような特性、すなわち、基底電圧V1=0v、波高値電圧V2=3.3v、立ち上がり時間Tr=0.5ns、立ち下がり時間Tf=0.5ns、パルス幅Pw=2ns、パルス周期Per=5nsのパルスiを入力し、バスT1の終端での出力波形iiを測定する。この入力されるパルスの繰り返し周波数fは200MHzであり、遷移時間による見かけ上の周波数ftは、ft=0.35/(0.5ns×0.8)≒1GHzとなる。
【0017】
図13(b)は、この入力波形iと出力波形iiとを示している。出力波形iiは、バスT1の伝送遅延時間Tpd(1.5ns)だけ入力波形iから遅れるとともに、終端抵抗器の寄生インダクタンスL1、寄生キャパシタンスC1による共振作用により、かなり歪んでいる。この出力波形iiでは、スレッシュホールドレベルに大きな影響を与えることになるから、パルス波形として問題を抱えている。この例では繰り返し周波数f=200MHz、遷移時間による見かけ上の周波数ft≒1GHzのパルスは、良好に伝送することができないことがわかる。
【0018】
次に、図14では、図12、図13と同じバスT1に、同じ終端抵抗器を接続した状態で、バスT1の始端に、次のような特性、すなわち、基底電圧V1=0v、波高値電圧V2=3.3v、立ち上がり時間Tr=100ps、立ち下がり時間Tf=100ps、パルス幅Pw=400ps、パルス周期Per=1nsのパルスiを入力し、バスT1の終端での出力波形iiを測定する。この入力されるパルスの繰り返し周波数fは1GHzであり、遷移時間による見かけ上の周波数ftは、ft=0.35/(100ps×0.8)≒5GHzとなる。
【0019】
図14(b)は、この入力波形iと出力波形iiとを示している。出力波形iiは、バスT1の伝送遅延時間Tpd(1.5ns)だけ入力波形iから遅れるとともに、終端抵抗器の寄生インダクタンスL1、寄生キャパシタンスC1による共振作用により、図13(b)におけるよりも、さらに激しく歪んでいる。当然に、この出力波形iiでは、スレッシュホールドレベルに大きな影響を与えることになるし、殆どパルスの体をなしていないから、パルス波形として利用することができない。この例では繰り返し周波数f=1GHz、遷移時間による見かけ上の周波数ft≒5GHzのパルスは、その波形を全く伝送することができないことがわかる。
【0020】
図12ないし図14のシミュレーション結果から、伝送されるパルスの繰り返し周波数fおよび遷移時間による見かけ上の周波数ftが高くなるにつれて、出力波形iiの歪みが大きくかつ激しくなることがわかる。これは、終端抵抗器の抵抗値をバスの特性インピーダンスに整合させても、終端抵抗器が有する寄生インダクタンスL1、寄生キャパシタンスC1によるリアクタンス成分により周波数特性をもって影響を受けることを示している。
【0021】
ここで、終端抵抗器として用いられる、通常のチップ抵抗器が持っている寄生インダクタンスL1、寄生キャパシタンスC1(図12などの、1nH、10pF)をそれぞれ1/10に小さくして同様にシミュレーションを行う。
【0022】
図15は、寄生インダクタンスL1、寄生キャパシタンスC1を小さくしてシミュレーションを行う図であり、同図(a)は図14(a)と比較して、終端抵抗器の寄生インダクタンスL1(100pH)、寄生キャパシタンスC1(1pF)が小さくなっているだけで、その他は全く同様である。
【0023】
このシミュレーション結果は、図15(b)の入力波形iと出力波形iiとに示されている。出力波形iiは、バスT1の伝送遅延時間Tpd(1.5ns)だけ入力波形iから遅れるが、ほぼ入力波形と相似形であり、歪みは殆ど発生していない。
【0024】
したがって、終端抵抗器の寄生インダクタンスL1および寄生キャパシタンスC1を、通常用いられるチップ抵抗器のそれらより小さく、例えば1/10に小さくできれば、上例のような繰り返し周波数f=1GHz、遷移時間による見かけ上の周波数ft≒5GHzのパルスを、支障なく伝送することができる。
【0025】
【発明が解決しようとする課題】
しかしながら、終端抵抗器は、チップ抵抗器が用いられ、配線基板上に形成されたバスを終端するように配置されるディスクリート部品であり、現状でも外形寸法は1mm×0.5mm程度に小さくされている。チップ抵抗器のリアクタンス成分、すなわち寄生インダクタンスL1、寄生キャパシタンスC1は、そのチップ抵抗器の長さおよび幅寸法に関係した大きさとなるから、これら寸法の大きさをさらに小さくし、例えば図15のようにそのリアクタンス成分を1桁低減する程度に小さくすることは、非常に困難であり、殆ど不可能である。
【0026】
また、もしチップ抵抗器のリアクタンス成分、すなわち寄生インダクタンスL1、寄生キャパシタンスC1を著しく低減できたとしても、半田付けなどの接続プロセスにおいて、リアクタンス(例えば、200pH、3pF)が発生するから、接続プロセスなど実装技術上に問題が生じる。
【0027】
そこで、本発明は、以上のような問題点に鑑み、従来の終端抵抗器を使用しながら、GHz帯の繰り返し周波数のディジタル信号を伝送することができる、高周波ディジタル信号を伝送するバスの終端方法、バスを終端する終端抵抗器、終端抵抗を配置した配線基板、およびその製造方法を提供することを目的とする。
【0028】
【課題を解決するための手段】
請求項1のバス終端方法は、絶縁性基板8a上に設けたディジタル信号を伝送するバス1の終端部にチップ型の終端抵抗器2を接続し、このチップ型の終端抵抗器2の周囲もしくは近傍に、前記絶縁性基板8aの誘電体損失角δより、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角δを有する絶縁物を配置し、前記終端部に到達した前記ディジタル信号の高調波成分及び遷移時間による見かけ上の高周波成分を含む高周波成分エネルギーを前記絶縁物で損失エネルギーとして吸収することを特徴とする。
【0029】
この請求項1のバス終端方法によれば、バス線路の終端における信号線とそれとペアになるグランド(場合によっては電源)にそれぞれ電極を有し、この電極間にチップの終端抵抗がはんだ付けなどの方法で取り付けられている。そのチップの終端抵抗の絶縁物基板あるいはその周辺の絶縁物は伝送されるディジタル信号周波数において大きな誘電体角損失を有する絶縁物である。信号伝送バスの最終レシーバ分岐の後のバス線路を流れる信号は不要なものであり、熱エネルギーなどで消滅させる必要がある。信号のエネルギーはバスの特性インピーダンスに応じたものであり、これを完全に消滅させるため、特性インピーダンスと同じ抵抗値を持つ終端抵抗を取り付けている。抵抗に寄生するリアクタンスのため、高周波の高調波成分は反射するが、終端抵抗の近傍に誘電体損失角の大きい材料を配置することで、この寄生リアクタンス成分も熱エネルギーとして消滅させることができる。これにより不要な信号の反射エネルギーをいかなる周波数成分においても減衰させる。
【0030】
請求項2のバス終端方法は、請求項1のバス終端方法において、前記大きい誘電体損失角δを有する絶縁物は、イオン修飾添加物を有するガラス材料を含むことを特徴とする。
【0031】
この請求項2のバス終端方法によれば、チップの抵抗を伝送線路終端部に取り付け、例えばそのチップ抵抗器を覆うように前記大きい誘電体損失角を有するガラス粉末を主体的に含む熱可塑または熱硬化性有機物ペーストをポッティングし、乾燥または硬化させる。前記寄生リアクタンス成分はチップ抵抗そのものに寄生しているため、その周辺を覆うことにより、信号エネルギーが出す電磁界が誘電体角損失の影響を直接受け、高周波の高調波成分が熱エネルギーになって消滅する。
【0032】
請求項3のバス終端方法は、請求項1のバス終端方法において、前記大きい誘電体損失角δを有する絶縁物は、水酸基を含む熱硬化性有機材料であることを特徴とする。
【0033】
この請求項3のバス終端方法によれば、チップの抵抗を伝送線路終端部に取り付け、例えばそのチップ抵抗器を覆うように前記大きい誘電体損失角を有する水酸基を含む熱硬化性有機物をポッティングし、乾燥または硬化させる。前記寄生リアクタンス成分はチップ抵抗そのものに寄生しているため、その周辺を覆うことにより、信号エネルギーが出す電磁界が誘電体角損失の影響を直接受け、高周波の高調波成分が熱エネルギーになって消滅する。
【0034】
請求項4の終端抵抗器は、ガラス基材21と、このガラス基材の1面に形成されている抵抗膜22と、この抵抗膜上の両端部に形成されている一対の電極24とからなる終端抵抗器2であって、前記ガラス基材は、イオン修飾添加物を含み、大きい誘電体損失角δを有することを特徴とする。
【0035】
この請求項4の終端抵抗器によれば、ガラス基材21の誘電体損失角δは配線基板の誘電体損失角δより大きいから、入力されたディジタル信号の高調波成分および遷移時間による見かけ上の高周波成分のエネルギーが、誘電正接tanδの大きい終端抵抗器自体の基板に損失エネルギーとして吸収される。したがって、この終端抵抗器を配線基板状のペア伝送路の終端に接続することによりパルス波形の歪みを少なくすることが出来る。
【0038】
請求項の配線基板は、絶縁性基板8aと、この絶縁性基板上に形成されているペア伝送路1と、このペア伝送路の終端部に、導電接続されたチップ型の終端抵抗器2と、この終端抵抗器を覆うように形成されており、前記絶縁性基板8aの誘電体損失角δより、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角δを有する絶縁物9と、を備えることを特徴とする。
【0039】
この請求項の配線基板によれば、配線基板上のペア伝送路の終端部に配置された終端抵抗器2を、大きい誘電体損失角を有する絶縁物9で覆うことにより、終端抵抗器2に入力されたディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分を、前記覆っている絶縁物9で損失エネルギーとして吸収させる。これにより、終端抵抗器に存在する寄生リアクタンス成分による共振エネルギーを減少させて、ペア伝送路上のディジタル信号のパルス波形の歪みを少なくする。
【0040】
請求項の配線基板は、絶縁性基板8aと、この絶縁性基板上に形成されているペア伝送路1と、このペア伝送路の終端部に、導電接続されたチップ型の終端抵抗器2と、この終端抵抗器および前記終端部側のペア伝送路を覆うように形成されており、前記絶縁性基板8aの誘電体損失角δより、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角δを有する絶縁物9と、を備えることを特徴とする。
【0041】
この請求項の配線基板によれば、配線基板上のペア伝送路1の終端部に配置された終端抵抗器2の外、この終端部側のペア伝送路1をも、大きい誘電体損失角δを有する絶縁物9で覆っている。したがって、終端抵抗器に入力される以前にも、ディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収するから、さらにパルス波形の歪みを少なくする。
【0042】
請求項の配線基板は、請求項5または6の配線基板において、前記大きい誘電体損失角を有する絶縁物9は、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料であることを特徴とする。
【0043】
請求項の配線基板は、請求項5または6の配線基板において、前記大きい誘電体損失角を有する絶縁物9は、水酸基を含む熱硬化性有機材料であることを特徴とする。
【0044】
請求項の配線基板は、請求項5または6の配線基板において、前記大きい誘電体損失角を有する絶縁物9は、少なくともイオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合した材料であることを特徴とする。
【0045】
これら請求項7〜9の配線基板によれば、終端抵抗器2、或いは終端抵抗器と終端部側ペア伝送路1を覆う、大きい誘電体損失角を有する絶縁物9を、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料、水酸基を含む熱硬化性有機材料或いはこれらを混合した材料とするから、それぞれ好適にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収する。
【0046】
請求項10の配線基板は、請求項5乃至9のいずれかの配線基板において、前記終端抵抗器は、イオン修飾添加物を含み、配線基板材料の誘電体損失角より大きい誘電体損失角δを有するガラス基材と、このガラス基材の1面に形成されている抵抗膜と、この抵抗膜上の両端部に形成されている一対の電極とから構成されていることを特徴とする。
【0047】
この請求項10の配線基板によれば、大きい誘電体損失角を有する絶縁物9で終端抵抗器2、或いは終端抵抗器と終端部側ペア伝送路1を覆うとともに、終端抵抗器自体の基板を大きい誘電体損失角を持つガラス基材で形成しているから、さらに効果的にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収する。
【0048】
請求項11の配線基板の製造方法は、ペア伝送路が形成されている絶縁性基板8aを準備する工程と、前記ペア伝送路の終端部にチップ型の終端抵抗器2を載置し接続する工程と、前記絶縁性基板の誘電体損失角δより、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角δを有する粘性液状の有機物ポッティング樹脂を用意する工程と、前記粘性液状の有機物ポッティング樹脂9を前記終端抵抗器2とその周囲または前記終端抵抗器とその周囲および前記終端部側のペア伝送路1に滴下してポッティングする工程と、その有機物ポッティング樹脂を硬化する工程と、を有することを特徴とする。
【0049】
この請求項11の配線基板の製造方法によれば、ペア伝送路の終端部に終端抵抗器2を接続した後に、大きい誘電体損失角δを有する粘性液状の有機物ポッティング樹脂9を終端抵抗器など所要の箇所にポッティングするのみでよいから、簡単な工程にて、高周波成分のエネルギーを吸収する配線基板を製造することが出来る。また、前記ポッティング樹脂として、イオン修飾添加物を有するガラス粉末と有機樹脂とを混合したもの、イオン修飾添加物を有するガラス粉末と有機樹脂とを混合したもの、イオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合したもの、とすることが出来る。
【0050】
請求項12の配線基板は、所定の部分の誘電体損失角が少なくとも伝送されるパルス信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性基板と、この絶縁性基板の前記所定の部分或いはその近傍に、終端部が位置するように形成されているペア伝送路と、このペア伝送路の前記終端部に導電接続されているチップ型の終端抵抗器と、を備えていることを特徴とする。
【0051】
この請求項12の配線基板によれば、絶縁性基板のうち、少なくとも終端抵抗器が配置される部分の誘電体損失角が、伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされていることにより、終端抵抗器に入力されたディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分を、前記絶縁性基板のうち誘電体損失角が大きくされている基板部分で、損失エネルギーとして吸収させる。これにより、通常の伝送路におけるパルス伝送に何ら悪影響を与えることなく、終端抵抗器に存在する寄生リアクタンス成分による共振エネルギーを減少させて、ペア伝送路上のディジタル信号のパルス波形の歪みを少なくする。
【0052】
請求項13の配線基板は、請求項12の配線基板において、前記所定の部分は、前記ペア伝送路の終端部および前記終端部側のペア伝送路が対応するように形成されていることを特徴とする。
【0053】
この請求項13の配線基板によれば、絶縁性基板のうち誘電体損失角が大きくされている基板部分は、ペア伝送路の終端部(終端抵抗器の設置される部分)および前記終端部側のペア伝送路の部分とされているから、終端抵抗器に入力される以前にも、ディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収するから、さらにパルス波形の歪みを少なくする。
【0054】
請求項14の配線基板は、請求項12または13の配線基板において、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料で形成されていることを特徴とする。
【0055】
請求項15の配線基板は、請求項12または13の配線基板において、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、水酸基を含む熱硬化性有機材料で形成されていることを特徴とする。
【0056】
請求項16の配線基板は、請求項12または13の配線基板において、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、少なくともイオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合した材料で形成されていることを特徴とする。
【0057】
これら請求項14〜16の配線基板によれば、終端抵抗器、或いは終端抵抗器と終端部側ペア伝送路に対応する、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料、水酸基を含む熱硬化性有機材料或いはこれらを混合した材料とするから、それぞれ好適にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収する。
【0058】
請求項17の配線基板は、請求項12乃至16のいずれかの配線基板において、前記終端抵抗器は、イオン修飾添加物を含み、配線基板材料の誘電体損失角より大きい誘電体損失角δを有するガラス基材と、このガラス基材の1面に形成されている抵抗膜と、この抵抗膜上の両端部に形成されている一対の電極とから構成されていることを特徴とする。
【0059】
この請求項17の配線基板によれば、終端抵抗器、或いは終端抵抗器と終端部側ペア伝送路に対応する、前記絶縁性基板の所定の部分の誘電体損失角が、伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされているとともに、終端抵抗器自体の基板を大きい誘電体損失角を持つガラス基材で形成しているから、さらに効果的にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収する。
【0060】
請求項18の配線基板の製造方法は、未硬化状態の熱硬化性の絶縁性基板8aを準備する工程と、この絶縁性基板の所定の位置に、所定の寸法の孔8bをあける工程と、誘電体損失角δが、少なくとも伝送されるディジタル信号周波数領域において、前記絶縁性基板の誘電体損失角δより大きい、未硬化状態にある熱硬化性の絶縁性の板状部材7を形成する工程と、前記板状部材を、前記絶縁性基板に形成された前記所定の寸法の孔に合致する寸法に切断して、個々の埋め込み部材7aを形成する工程と、前記埋め込み部材を、前記絶縁性基板に形成された前記所定の寸法の孔に埋め込み、加熱して、所定の部分の誘電体損失角が少なくとも伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性混合型基板を形成する工程と、前記絶縁性混合型基板に、ペア伝送路を、その終端部が誘電体損失角が大きくされている前記所定の部分に位置するように形成する工程と、前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、を有することを特徴とする。
【0061】
この請求項18の配線基板の製造方法によれば、未硬化状態の熱硬化性の絶縁性基板8aの所定の位置に、所定の寸法の孔8bをあける一方、誘電体損失角が前記絶縁性基板の誘電体損失角より大きい、未硬化状態にある熱硬化性の絶縁性の板状部材7を形成し、前記所定の寸法の孔8bに合致する寸法に切断する。この切断された埋め込み部材を、前記絶縁性基板に形成された前記孔8bに埋め込み、加熱して、所定の部分の誘電体損失角が少なくとも伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性混合型基板を形成する。以後の工程は、ペア伝送路を、その終端部が誘電体損失角が大きくされている前記所定の位置になるように配置した上で、通常の配線基板の製造工程にて、製造する。これにより、終端抵抗器が配置される部分の誘電体損失角が、他の部分より大きくされた混合型絶縁基板を用いた配線基板を製造することが出来る。
【0062】
また、前記絶縁性基板の誘電体損失角より大きい、未硬化状態にある熱硬化性の絶縁性の板状部材7として、イオン修飾添加物を有するガラス粉末と有機樹脂とを混合したもの、イオン修飾添加物を有するガラス粉末と有機樹脂とを混合したもの、イオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合したもの、とすることが出来る。
【0063】
請求項19の配線基板の製造方法は、請求項18の配線基板の製造方法において、前記所定の寸法の孔8bは、複数のペア伝送路に対して共通にあけられていることを特徴とする。
【0064】
この請求項19の配線基板の製造方法によれば、複数のペア伝送路(例えば、64ペア)について共通にあけられ、これに対応する埋め込み部材も共通に形成され埋め込まれるから、製造が容易になる。
【0065】
請求項20の配線基板の製造方法は、請求項18の配線基板の製造方法において、前記所定の寸法の孔8bは、複数のペア伝送路に対して、その終端部および前記終端部側のペア伝送路が対応するように、共通にあけられていることを特徴とする。
【0066】
この請求項20の配線基板の製造方法によれば、複数のペア伝送路(例えば、64ペア)について共通にあけられ、これに対応する埋め込み部材も共通に形成され埋め込まれるから、製造が容易になる。また、終端部側のペア伝送路が対応する部分も同時に共通の埋め込み部材で埋め込まれるから、終端抵抗器に入力される以前にも、高周波成分のエネルギーが吸収され、さらにパルス波形の歪みを少なくする。
【0067】
請求項21のバス終端方法は、絶縁性基板上に設けたディジタル信号を伝送するバスの終端部にチップ型の終端抵抗器を接続し、この終端抵抗器の周囲もしくは近傍に、磁性体を混入した絶縁物を配置し、前記終端部に到達した前記ディジタル信号の高調波成分及び遷移時間による見かけ上の高周波成分を含む高周波成分エネルギーを前記絶縁物で損失エネルギーとして吸収することを特徴とする。
【0068】
請求項22の配線基板は、絶縁性基板と、この絶縁性基板上に形成されているペア伝送路と、このペア伝送路の終端部に、導電接続されたチップ型の終端抵抗器と、この終端抵抗器および前記終端部側のペア伝送路を覆うように形成されており、磁性体と有機樹脂とを混合した絶縁物と、を備えることを特徴とする。
【0069】
請求項23の配線基板の製造方法は、ペア伝送路が形成されている絶縁性基板を準備する工程と、前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、磁性体が混入された粘性液状の有機物ポッティング樹脂を用意する工程と、前記粘性液状の有機物ポッティング樹脂を前記終端抵抗器とその周囲、または前記終端抵抗器とその周囲および前記終端部側のペア伝送路に滴下してポッティングする工程と、その有機物ポッティング樹脂を硬化する工程と、を有することを特徴とする。
【0070】
請求項24の配線基板は、磁性体と有機樹脂とを混合した材料で形成されている絶縁部材が、所定の部分に形成されている、絶縁性基板と,この絶縁性基板の前記所定の部分或いはその近傍に、終端部が位置するように形成されているペア伝送路と、このペア伝送路の前記終端部に導電接続されているチップ型の終端抵抗器と、を備えていることを特徴とする。
【0071】
請求項25の配線基板の製造方法は、未硬化状態の熱硬化性の絶縁性基板を準備する工程と、この絶縁性基板の所定の位置に、所定の寸法の孔をあける工程と、磁性体と有機樹脂とを混合した材料で形成されており、未硬化状態にある熱硬化性の絶縁性の板状部材を形成する工程と、前記板状部材を、前記絶縁性基板に形成された前記所定の寸法の孔に合致する寸法に切断して、個々の埋め込み部材を形成する工程と、前記埋め込み部材を、前記絶縁性基板に形成された前記所定の寸法の孔に埋め込み、加熱して、絶縁性混合型基板を形成する工程と、前記絶縁性混合型基板に、ペア伝送路を、その終端部が前記所定の部分に位置するように形成する工程と、前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、を有することを特徴とする。
【0072】
これら請求項21のバス終端方法、請求項22の配線基板、請求項23の配線基板の製造方法、請求項24の配線基板、請求項25の配線基板の製造方法は、誘電体材料であるガラス粉末に代えて、磁性体損失角δ′の大きい磁性体材料を用いることにより、不要な信号の反射エネルギーをいかなる周波数成分においても減衰させることが出来る。また、誘電体材料としてガラス粉末を用いた各請求項と同様な作用効果を得ることが出来る。
【0073】
【発明の実施の形態】
高周波ディジタル信号を配線基板上のバスで伝送する場合に、配線基板としては、損失低減、波形劣化防止のために、通常誘電体損失角δの小さい材料が用いられる。また、バス終端での反射をなくすために、このバスの終端部に、バスにインピーダンス整合した終端抵抗器を接続する。しかし、終端抵抗器は寄生リアクタンス成分(寄生インダクタンスL1,寄生キャパシタンスC1)を有するから、高周波ディジタル信号の各高調波成分や遷移時間による見かけ上の高周波数成分により、伝送された高周波ディジタル信号のパルス波形に歪みを引き起こすことになる。
【0074】
本発明では、配線基板上に設けたバスの端部にチップ型の終端抵抗を接続し、この終端抵抗の周囲もしくは近傍に誘電体損失角δの大きい絶縁物を配置し、主に高周波成分のエネルギーを吸収させることにより、通常形状の終端抵抗器を使用しながらGHz帯のディジタル信号を支障なく伝送することを基本的な考え方としている。
【0075】
まず、本発明の説明に先立って、誘電体角損失について説明する。絶縁物は通常、電位に対して配向する分極構造を持っている。この分極構造には、空間電荷分極、双極子分極、イオン分極、電子分極がある。
【0076】
空間電荷分極は、誘電率や導電率の急変する部分にイオンや電荷が集積し、見掛け上大きな誘電分極を示し、この空間電荷分布などが移動する。
【0077】
双極子分極は、永久双極子(有機物では極性基)を持つ分子を電界中に置くと、永久双極子(極性基)が電界の方向に配向する。
【0078】
イオン分極は、イオン結晶のように結合にイオン性がある場合に、それらの原子間の相対的位置が電界により変位する。
【0079】
電子分極は、正電荷を持った原子核と電子雲との重心が相対的にずれて分極を生じる。
【0080】
全ての分極構造は電界の変化に追従しなければならないが、大きな空間や質量を持つ配向は追従速度が遅くなる。遅れて追従するということは、その共振条件を乱し、その分が熱エネルギーとなって損失する。その追従の遅れ角、すなわち誘電体損失角δは、次のように複素誘電率で表すことができる。
κsθ-j δ=κ*=κ´−jκ″=ε*/ε0=(1/ε0)(ε´−jε″)
κ´=κscosδ、κ″=κssinδ、
tanδ=κ″/κ´=ε″/ε´ (1)
なお、κsθ-j δは複素誘電率のベクトル値であり、ε*は複素比誘電率、ε0は真空中の誘電率、ε´は複素比誘電率の実数部、ε″は複素比誘電率の虚数部(誘電損率)、tanδは誘電正接、である。
【0081】
さて、終端抵抗器に印加される電圧V0が誘電体損失の影響を受けるが、その損失分電圧Vlossは、電圧V0に対して、ωε″V0/ε0(=ω(ε´/ε0)V0tanδ=ωεr0tanδ)、で表される。また、損失エネルギーPは、損失分電圧Vlossと電流Iとの積で表されるから、電流Iを印加される電圧V0と合成インピーダンスZで表すと、ωεr(V02tanδ/Z、で表現できる。なお、ωは角周波数、εrは比誘電率である。また、合成インピーダンスZは周波数特性を持つ。
【0082】
このように、絶縁物の損失エネルギーPは、誘電体損失角δ(誘電正接tanδ)、誘電率εがそれぞれ大きいほど大きくなり、また、角周波数ωが高いほど大きくなる。したがって、周波数の高い高調波成分や遷移時間による見かけ上の高周波数成分のエネルギーは、絶縁体の損失エネルギーPとして多くの部分が吸収されてしまうことになり、高周波数になるほどエネルギーの吸収割合である損失率が高くなる。
【0083】
ところで、全ての誘電体における分極は電界の変化(周波数)に追従しなければならないが、その物質の空間や質量に応じて追従速度が遅くなる。したがって、分極構造が周波数特性を持つ。しかし、誘電体損失角δ(したがって誘電正接tanδ)は非常に難しい単位であり、高周波領域においては未だその全貌が明らかになっていない。
【0084】
ただ、概括的には、分極には前述のように、空間電荷分極、双極子分極、イオン分極、電子分極があるが、その分極の種類に応じて固有振動周波数f0をそれぞれ持っている。誘電体にかかる電界の周波数fが、その誘電体分極の固有振動周波数f0より十分に低い場合(f≦f0)には比誘電率は特定のほぼ一定値を持ち、誘電体損失角δ(したがって誘電正接tanδ)はその電界周波数fに応じた値を示す。逆に、誘電体にかかる電界の周波数fが、その誘電体分極の固有振動周波数f0を大きく越えた場合(f≧f0)には比誘電率はほぼ1になり、誘電体損失角δ(したがって誘電正接tanδ)は、ほぼ0になる。
【0085】
図1は、種々の分極構造にかかる分極率α(すなわち比誘電率)の周波数特性を示す図である。この図1のように、双極子分極はGHz以上の帯域では固有振動周波数を超えており、比誘電率はほぼ1になり、誘電体損失角δ(したがって誘電正接tanδ)は、ほぼ0になる。本発明で主に取り扱う周波数は1GHz以上であり、誘電率の大きなチタン酸バリウムなどの、原子の位置が転移的に変化する双極子タイプの分極構造を持つ誘電体は、結果として誘電正接tanδが0になるから使用しても意味がない。
【0086】
一方、イオン分極は、図1のように、その固有振動周波数が赤外線領域にあるから、GHz帯では電界の変化に遅れつつも追従するから、本発明の誘電体材料として使用することができる。
【0087】
ただ、食塩など代表的なイオン結晶は、水に溶けること、水溶液にイオン導電性があること、腐食性が強いこと、等から電子部品材料として利用できない。
【0088】
しかし、ガラスの中の陽イオン添加物はイオン化された状態で修飾されているため、イオン化合物が混入している物質であり、本発明の誘電体材料として利用できる。例えば、ソーダライムガラス(通常の窓ガラス)は、比誘電率は3ないし4であり、誘電正接tanδは0.02程度で10GHzまで延びていて、さらにその先の高周波数領域でも原理的にみて赤外線領域まで同様の特性値が保持されている。
【0089】
ガラスを誘電体材料として使用する場合には、ガラスの溶融温度がほぼ800℃であるため半田付けを行っている場所には、ガラスを溶かして終端抵抗の周囲や近傍に着けることはできない。この場合には、イオン修飾添加物の多いガラス粉末を、有機ペーストやBステージ材料(熱硬化性樹脂でまだ熱硬化させていない状態のもの)に高濃度(例えば、60〜80重量%)に混合させてコーティング法などでつけることができる。
【0090】
また、図1中に破線で示した特性は、熱硬化性の有機質材料であるエポキシ樹脂の分極率−周波数特性を示している。エポキシ樹脂のように熱硬化性の高分子有機材料は賦形後に化学反応を起こさせ3次元の網状構造を生起させることにより硬化させるものである。このうち水酸基(OH)を多く含むものは、図のようにGHz(109)帯を越えても分極率(したがって誘電率)が高く、また誘電正接tanδも大きい値を示す。
【0091】
したがって、本発明の誘電体材料として、水酸基(OH)を多く含むエポキシ樹脂などの熱硬化性高分子有機材料は好適である。また、このエポキシ樹脂などにイオン分極の大きいガラスを混合して用いることも、さらに望ましい形態となる。
【0092】
さて、次に図面を参照しつつ、本発明の実施の形態について説明する。
【0093】
図2は、本発明の第1の実施の形態のバス終端方法が適用される、信号伝送バスシステムの回路構造図である。図2のように、ペア伝送路1は、配線基板8の絶縁層8aの上層に配置された信号伝送路1aと、絶縁層8aの下層に信号伝送路1aと対向するように配置された信号伝送路1bとからなり、スタックトペア線路を構成している。
【0094】
なお、配線基板8の絶縁層8aは、伝送されるディジタル信号の波形劣化を少なくすること、誘電損失を少なくして発熱を抑えることなどの要請から、通常、誘電体損失角δ(誘電正接tanδ)の小さい材料が用いられる。このことは、本実施の形態に限らず、他の実施の形態においても同様である。
【0095】
信号伝送路1a,1bのドライバ回路3側の端部には互いに対向しないように曲折したパッド電極1cおよびコンタクト電極1dがそれぞれ設けられている。同様に、信号伝送路1a、1bの終端側の端部には、互いに対向しないように曲折したパッド電極1eおよびコンタクト電極1fがそれぞれ設けられている。さらに、絶縁層8aの上層には、絶縁層8aに設けられたビアホールにより信号伝送路1bのコンタクト電極1dにコンタクトしているパッド電極1g、およびビアホールにより信号伝送路1bのコンタクト電極1fにコンタクトしているパッド電極1hが設けられている。
【0096】
そして、ドライバ回路3を含むドライバチップ(図示せず)が、ペア信号伝送路1のパッド電極1c、1gにフリップチップボンディングまたはワイヤボンディングされている。また、ペア信号伝送路1の途中には、ペア分岐抵抗4aのチップとこのペア分岐抵抗4aから延びるペア分岐路4bとを有する分岐路4が設けられている。そして、ペア分岐路4bの先端部には、レシーバ回路5が設けられている。なお、ペア信号伝送路1からペア分岐抵抗4a間での距離は、できるだけ短い距離とされ、かつペア分岐抵抗4aを高い抵抗値とすることにより、分岐路4を設けることによるディジタル信号の反射を実質的になくしている。
【0097】
このペア信号伝送路1の終端に、インピーダンス整合された終端抵抗器2が設けられる。この終端抵抗器2はチップ抵抗器であり、ペア伝送路1のパッド電極1e、1hにフリップチップボンディング等により接続されている。
【0098】
本発明では、ペア伝送路1の端部に接続した終端抵抗器2の周囲もしくは近傍に前述のような誘電体損失角δ、したがって誘電正接tanδの大きい絶縁物を配置する。少なくとも絶縁層8aの誘電体損失角δ(誘電正接tanδ)より、ペア伝送路1を伝送されるディジタル信号周波数の領域において出来るだけ大きい誘電体損失角δ(誘電正接tanδ)を有する絶縁物を使用することが好ましい。
【0099】
この絶縁物の配置の方法としては、チップ抵抗器の基板自体を誘電正接tanδの大きい絶縁物で形成すること、チップ抵抗器を誘電正接tanδの大きい絶縁物でコーティングすること、チップ抵抗器を配置しているその部分の絶縁層8aの基板材質を誘電正接tanδの大きい絶縁物とすること、等が採用できる。
【0100】
これらの手段により、チップ抵抗器2に入力されたディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分のエネルギーを、誘電正接tanδの大きい絶縁物の損失エネルギーPとして吸収する。この吸収されたエネルギーは、熱として逃げるため、リアクタンスのようにエネルギーが元に戻ることはなく、一方通行で発散していく。電磁放射もしたがってない。これにより、チップ抵抗器2に存在する寄生インダクタンスL1、寄生キャパシタンスC1による共振エネルギーを減少させて、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくする。
【0101】
ディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分は、そのパルス波形を形成する上で重要な要素であるから、ペア伝送路1上では必ず存在している必要がある。したがって、これらの周波数成分を吸収する誘電正接tanδの大きい絶縁物は、終端抵抗器2の周囲およびその近傍にのみ配置することとし、ペア伝送路1のディジタル信号を伝送させる部分には配置してはならない。
【0102】
なお、配線基板8は、単層構造として形成することができるが、通常複数の基板をそれぞれ形成し、それら基板を重ね合わせて多層構造の配線基板として形成される。この場合には、図2の基板8は最上層の基板として形成される。また、配線基板8には、以上のようなディジタルシステムのビット数に応じて多数(例、64)のペア伝送路1が平行して配置されている。
【0103】
また、バス構造としては、図2のスタックトペア線路の外、マイクロストリップ線路や、コプレーナ線路、ストリップ線路等のバスにも同様に適用することができる。
【0104】
図3は、本発明のバス終端方法における、バス終端部、すなわち終端抵抗器2およびその周囲などに配置された誘電体損失角δ(すなわち誘電正接tanδ)の大きい絶縁物の等価回路(同図(a))、およびその誘電正接tanδの大きい絶縁物の熱エネルギー損失コンダクタンス(G=I/V)の周波数特性(同図(b))の典型例を示すものである。
【0105】
この図3(a)のように、終端抵抗器2は、抵抗値R1がバス1の特性インピーダンスZ0に等しく設定されてインピーダンス整合されており、これに寄生インダクタンスL1と寄生キャパシタンスC1が付随している。そして、バス1と終端抵抗器2との接続点にコンダクタンスGfが接続される。
【0106】
このコンダクタンスGfは、終端抵抗器の周囲などに配置された誘電正接tanδの大きい絶縁物のエネルギー吸収特性を表すものであり、図3(b)に示されるように周波数が高くなるにしたがって大きく増加する、周波数特性を有している。なお、f1ないしf9は、パルス波形の基本波ないし第9次高調波の周波数を示している。
【0107】
また、図4は、パルス波形の各周波数成分毎の波高値を例示するものであり、パルス波形は例えば、基本波周波数f1(1GHz)を100%とすると、第3次高調波f3を30%、第5次高調波f5を13%、第7次高調波f7を5.0%、第9次高調波f9を3.0%のように、各次高調波を含んでいる。図示していないが、このほか遷移による見かけ上の周波数成分(例えば、3.5GHz、80%)を含んでいる。
【0108】
図3,図4の等価回路および特性図を参照すると、ペア伝送路1を伝搬してきたディジタル信号は終端抵抗器2に入力され、そのエネルギーの多くはインピーダンス整合された抵抗R1に吸収され、信号の反射を防止する。ただ、終端抵抗器2の寄生インダクタンスL1および寄生キャパシタンスC1によるリアクタンス(ωL1,1/ωC1)は周波数特性を持つから、高調波周波数成分、遷移時間による見かけ上の高周波数成分に対して大きな共振作用を呈することになる。しかし、この大きな共振作用を呈する高調波周波数成分電磁界が、終端抵抗器2の周囲などに配置されている誘電正接tanδの大きい絶縁物に印加される結果、高周波数成分等のエネルギーが、誘電正接tanδの大きい絶縁物で損失エネルギーPとして吸収される。この吸収作用は、図3のコンダクタンスGfとして等価的に表されているように、周波数の上昇につれて著しく増加する周波数特性を有している。
【0109】
したがって、周波数特性を持つ終端抵抗器2の寄生インダクタンスL1および寄生キャパシタンスC1によるリアクタンスの共振作用を、この誘電正接tanδの大きい絶縁物での吸収作用、すなわち周波数特性を持つ損失エネルギーPによりキャンセルする。これにより、従来の終端抵抗器を使用しながら、GHz帯の繰り返し周波数のディジタル信号を伝送するバスを、適切に終端することができる。
【0110】
また、誘電正接tanδの大きい絶縁物で高周波エネルギーを吸収するから、チップ抵抗器の半田付けなどの接続プロセスにおいて、多少の寄生インダクタンスや寄生キャパシタンスの発生を許容することが出来る。したがって、GHz帯の高周波ディジタルシステムにおいても、従前と同様の接続手法が採用でき、実装技術が容易となる。この点は、本発明の他の実施の形態においても同様である。
【0111】
次に、本発明の第2の実施の形態である、終端抵抗器およびその製造方法について説明する。
【0112】
まず、図5(a)に示すように、基板21を準備する。この基板21としては、陽イオン添加物がイオン化された状態で修飾されているガラス板が用いられる。このガラス基板21は、大きい誘電体損失角δを有する。少なくとも本発明の終端抵抗器が設けられる配線基板の誘電体損失角より、その伝送される周波数領域において大きい誘電体損失角δを持つ材料が使用される。このガラスには、イオン結合性の酸化物、例えばナトリウム(Na)、カリウム(K)、ストロンチウム(Sr)、カルシウム(Ca)、マグネシウム(Mg)、バリウム(Ba)等が含まれているものがよく、これらイオン結合性の酸化物が多ければ多いほどイオン結合量が多くなり、したがって誘電正接tanδが大きくなる。通常の板ガラス成分、瓶ガラス成分、型押しガラス成分等は、全て本発明の目的に合うガラスといえる。
【0113】
この基板21の一主面に、タンタル(Ta)、クロム(Cr)等の抵抗膜である金属薄膜22をスパッタリングなどにより付着させ、さらにその上に銅(Cu)、ニッケル(Ni)等の電極金属層23を重ねてスパッタリングなどにより付着させる。
【0114】
つぎに、図5(b)に示すように、電極金属層23をフォトリソグラフィーでパターニングして、電極金属24を形成する。そして、図中1点鎖線で示されるように、ダイシング機により電極金属24をその中心線に沿って縦方向にそれぞれ切断するとともに、一定の寸法になるように横方向にも切断し、個々の終端抵抗器2を形成する。
【0115】
この終端抵抗器2は、図5(c)に示されるように、基板21として、陽イオン添加物がイオン化された状態で修飾されているガラスが用いられている。そのガラスの誘電正接tanδは、配線基板の誘電正接tanδより大きくなっている。このガラスの基板21の上に、抵抗膜22が形成されており、その上の両端部に金属電極24が形成された、チップ抵抗器として、構成される。この終端抵抗器2は、前述の図2のように、ペア信号路1の終端に設けられているパッド電極1e、1hに、フェースダウンしてフリップチップボンディングなどにより接続される。
【0116】
このように、ペア信号路1の終端に、本発明の終端抵抗器2が接続されることにより、入力されたディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分のエネルギーの一部が、誘電正接tanδの大きい、抵抗器自体の基板21の損失エネルギーPとして吸収される。したがって、抵抗器2に存在する寄生インダクタンス、寄生キャパシタンスによる共振エネルギーが減少され、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくすることができる。
【0117】
また、この終端抵抗器は、ダンピング抵抗としても使用できる。この終端抵抗器をダンピング抵抗に使用することにより、EMI(電磁気干渉)で問題となる高調波成分のリアクタンスによる暴走(共振作用による)を防止することが出来る。
【0118】
次に、本発明の第3の実施の形態である、配線基板およびその製造方法について、図6および図7を参照して説明する。
【0119】
まず、図6(a)のように、絶縁層8aの表面と裏面に、信号伝送路1aと信号伝送路1bとが対向して設けられ、スタックトペア線路のペア伝送路1を構成した、基板8′を用意する。また、その信号伝送路1a、1bの終端側の端部には、互いに対向しないように曲折したパッド電極1eおよびコンタクト電極1fがそれぞれ設けられ、さらに、絶縁層8aの上層には、絶縁層8aに設けられたビアホールにより信号伝送路1bのコンタクト電極1fにコンタクトしているパッド電極1hが設けられている。
【0120】
この基板8′は、次のように形成される。通常の誘電正接tanδが小さい基板材料、例えばエポキシ系の未硬化樹脂をガラス繊維布に含浸させたプリプレーグと呼ばれるBステージ基板に、表裏面から銅箔を接合し、Bステージ基板を硬化させて、銅張り積層板を形成する。この銅張り積層板を、フォトリソグラフィーで銅箔のパターニングを行い、必要とされる数のペア伝送路を形成する。そしてビアホールをあけメッキなどでコンタクト電極1fとパッド電極1hの導通を取る。なお、配線基板8が多層構造である場合には、基板8′を最上層とし、他の基板を通常のプリプレーグをそれぞれ挟んで加熱加圧して、多層配線の構造を完成する。この多層構造の点は、本実施の形態の外、他の実施の形態についても同様である。
【0121】
つぎに、図6(b)のように、ペア伝送路1の終端部であるパッド電極1eとパッド電極1hに、終端抵抗器2を載置し、その配線電極をフリップチップボンディングによりパッド電極1e、1hに接続する。この終端抵抗器2としては、通常のチップ抵抗器を使用することもできるが、図5に示した本発明の実施の形態にかかるチップ抵抗器、すなわち陽イオン添加物がイオン化された状態で修飾されている、誘電正接tanδが大きなガラスの基板21の上に、抵抗膜22が形成されており、その上の両端部に金属電極24が形成されたチップ抵抗器、を好適に使用することができる。
【0122】
つぎに、陽イオン添加物がイオン化された状態で修飾されているガラス粉末(平均粒径が約10μm程度のものが好ましい)を、シランカップリング剤溶液に浸漬し、その後乾燥させるシランカップリング処理を施す。このガラスには、イオン結合性の酸化物、例えばナトリウム(Na)、カリウム(K)、ストロンチウム(Sr)、カルシウム(Ca)、マグネシウム(Mg)、バリウム(Ba)等が含まれているものがよく、これらイオン結合性の酸化物が多ければ多いほどイオン結合量が多くなり、したがって誘電正接tanδが大きくなる。通常の板ガラス成分、瓶ガラス成分、型押しガラス成分等は、全て本発明の目的に合うガラスといえる。
【0123】
このガラス粉末を60ないし80重量%と、臭素(Br)化エポキシを少量含むビスフェノールFタイプエポキシ樹脂(プライマー)を約20重量%と、その他フェノールなどの硬化剤、反応性希釈剤、酢酸ビニールやダイマー酸等の可塑剤などを、スクリュウ混合機で混合し、誘電正接tanδの大きなガラス粉末を混入した粘性液状の有機物ポッティング樹脂を形成する。臭素(Br)化エポキシは、遊離Brがイオン結合となっているため、これを含ませることにより、全体としてのイオン結合量が増加する。この結果、誘電正接tanδを大きくすることができる。
【0124】
この誘電正接tanδの大きなガラス粉末を混入した粘性液状の有機物ポッティング樹脂9を、図6(c)のように、液状樹脂ディスペンサにより終端抵抗器2やその周囲に滴下し、終端抵抗器2およびその周辺をポッティングし、硬化させてコーティング構造を得る。
【0125】
このポッティングに際して、配線基板上に多数のペア伝送路1(例えば、64ビット系のシステムでは、64の伝送路)が平行して形成されているが、これら多数のペア伝送路1に対して、一括してポッティングし、硬化させてコーティング構造を得ることができる。なお、その他、ペア伝送路などの配線基板表面は通常、ソルダーレジストなどの保護膜が形成されている。
【0126】
また、粘性液状の有機物ポッティング樹脂9として、水酸基を含む熱硬化性有機材料を用いることが出来る。エポキシ樹脂のように熱硬化性の高分子有機材料は賦形後に化学反応を起こさせ3次元の網状構造を生起させることにより硬化させるものであるが、このうち水酸基(OH)を多く含むものは、GHz(109)帯を越えても分極率(したがって誘電率)が高く、また誘電正接tanδも大きい値を示すから、好適に使用できる。
【0127】
また、さらに、粘性液状の有機物ポッティング樹脂9として、前述のようなイオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合した材料を用いることも、さらに望ましい形態となる。
【0128】
このコーティングされた状態が、図7に模式的に示されている。同図(a)はその配線基板8の終端抵抗器2近傍の部分を側面側から見た図であり、同図(b)は同じく終端側から見た図である。
【0129】
この実施の形態によれば、配線基板上のペア伝送路の終端部に配置された終端抵抗器2に、前述のように誘電正接tanδの大きなガラス粉末を混入したもの、水酸基を含む熱硬化性有機材料を用いたもの等の粘性液状の有機物ポッティング樹脂9をポッティングし、硬化させることにより、終端抵抗器2をコーティングできる。このコーティングにより、チップ抵抗器2に入力されたディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分のエネルギーを、誘電正接tanδの大きい絶縁物の損失エネルギーPとして吸収する。チップ抵抗器2に存在する寄生インダクタンスL1、寄生キャパシタンスC1による共振エネルギーを減少させて、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくする。
【0130】
また、終端抵抗器2自体を、図5に示した本発明の実施の形態にかかるチップ抵抗器とすることが出来、この場合にはさらに、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくすることができる。
【0131】
次に、本発明の第4の実施の形態である、配線基板およびその製造方法について、図8を参照して説明する。
【0132】
この実施の形態では、図6,図7で説明した第3の実施の形態とほぼ同様な製造方法により、配線基板が形成される。ただ、異なる点は、誘電正接tanδの大きなガラス粉末を混入したもの、水酸基を含む熱硬化性有機材料を用いたもの等の粘性液状の有機物ポッティング樹脂9をポッティングし、硬化させてコーティングする範囲に、終端抵抗器2およびその周辺の外、さらに、終端部につながるペア伝送路1自体をも、含ませていることである。
【0133】
この場合、そのペア伝送路部分はソルダーレジストなどに代えてほぼ同厚の有機物ポッティング樹脂9にて覆われることになるが、ペア伝送路1の途中での特性インピーダンスの変化を低減するため、有機物ポッティング樹脂9の誘電体損失角δは大きくかつその誘電率は線路(ペア伝送路)中の絶縁材料と近似していることが望ましい。この点は、他の実施の形態においても同様である。
【0134】
このように、終端抵抗器2に加えて終端部につながるペア伝送路1自体をコーティングすることにより、チップ抵抗器2に入力される以前にも、ディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分のエネルギーを、誘電正接tanδの大きい絶縁物の損失エネルギーPとして吸収する。したがって、チップ抵抗器2に存在する寄生インダクタンスL1、寄生キャパシタンスC1による共振エネルギーをさらに減少させて、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくする。
【0135】
このコーティングする終端部につながるペア伝送路1の範囲は、ペア伝送路1の終端側から、その終端側に最も近い分岐路4(ペア分岐抵抗4aのチップとこのペア分岐抵抗4aから延びるペア分岐路4bとを有する)が設けられている手前までである。この間の配線のグランド(ペア線路)に対する容量成分の損失分がコンダクタ成分Gfとなる。加えて、抵抗器近傍のポッティング樹脂は抵抗器の容量成分の損失分がコンダクタンスGfとなり、加算された容量で損失電流Iが流れることになる。
【0136】
これにより、ペア伝送路1を伝送されるパルス波形を利用する装置では、ディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分は、コーティング構造によりいささかも減衰されることはなく、伝送されたパルス波形を完全に利用することができる。
【0137】
次に、本発明の第5の実施の形態である、配線基板およびその製造方法について、図9を参照して説明する。
【0138】
まず、図9(a)のように、通常の誘電正接tanδが小さい基板材料、例えばエポキシ系の未硬化樹脂をガラス繊維布に含浸させたプリプレーグと呼ばれるBステージ基板8″を用意する。
【0139】
次に、このBステージ基板8″上の終端抵抗器2が配置される各位置をパンチして、所定寸法の面積の孔8bをあける。
【0140】
一方、陽イオン添加物がイオン化された状態で修飾されているガラス粉末(平均粒径が約10μm程度のものが好ましい)を、シランカップリング剤溶液に浸漬し、その後乾燥させるシランカップリング処理を施す。このガラスには、イオン結合性の酸化物、例えばナトリウム(Na)、カリウム(K)、ストロンチウム(Sr)、カルシウム(Ca)、マグネシウム(Mg)、バリウム(Ba)等が含まれているものがよく、これらイオン結合性の酸化物が多ければ多いほどイオン結合量が多くなり、したがって誘電正接tanδが大きくなる。通常の板ガラス成分、瓶ガラス成分、型押しガラス成分等は、全て本発明の目的に合うガラスといえる。
【0141】
このガラス粉末を60ないし80重量%と、臭素(Br)化エポキシを少量含むエポキシノボラック樹脂(プライマー)を約20重量%と、その他フェノールなどの硬化剤、アミンなどの硬化促進剤、酢酸ビニールやダイマー酸等の可塑剤などを、スクリュウ混合機で混合し、その後ガラス繊維に含浸させながら押し出し機で、板状に形成する。図9(b)に示されるように、この板状に形成された基板が、誘電正接tanδの大きなガラス粉末を混入した、プリプレーグと呼ばれる未硬化状態の熱硬化性基板7である。この熱硬化性基板7の誘電体損失角δ(誘電正接tanδ)は大きい値であり、少なくとも伝送されるディジタル信号の周波数領域において、通常の基板領域であるBステージ基板8″より大きい誘電体損失角δを持っている。
【0142】
つぎに、誘電正接tanδの大きなガラス粉末を混入した、未硬化状態の熱硬化性基板7を、通常材料の基板8″に設けられた孔8bに合致する寸法になるように、図9(b)に1点鎖線で示されるように縦方向および横方向に切断して、個々の埋め込み基板7aに分離する。
【0143】
つぎに、埋め込み基板7aを、通常材料の基板8″に設けられた孔8bに順次埋め込む。なお、このとき、接着剤により、仮止めするようにしてもよい。これにより、通常材料の未硬化状態の熱硬化性基板8″の各終端抵抗器2が配置される位置に、誘電正接tanδの大きなガラス粉末を混入した、未硬化状態の熱硬化性の埋め込み基板7aが配置された、未硬化状態の熱硬化性の混合型基板が、形成される。
【0144】
この後、この混合型基板の表裏面に、スタックトペア線路のペア伝送路や、各コンタクト電極、パッド電極が形成される工程、および、その後、終端抵抗器を載置し、その配線電極をフリップチップボンディングによりパッド電極に接続する工程を経て、本実施の形態の配線基板が完成する。ただ、これらの工程は、図6および図7を参照して説明した、第3の実施の形態における工程と同様の工程で実施されるので、繰り返しの記載をさけるため、省略する。
【0145】
また、誘電正接tanδの大きな未硬化状態の熱硬化性基板7として、水酸基を含む熱硬化性有機材料を用いることが出来る。エポキシ樹脂のように熱硬化性の高分子有機材料は賦形後に化学反応を起こさせ3次元の網状構造を生起させることにより硬化させるものであるが、このうち水酸基(OH)を多く含むものは、GHz(109)帯を越えても分極率(したがって誘電率)が高く、また誘電正接tanδも大きい値を示すから、好適に使用できる。
【0146】
また、さらに、誘電正接tanδの大きな未硬化状態の熱硬化性基板7として、前述のようなイオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合した材料を用いることも、さらに望ましい形態となる。
【0147】
この実施の形態によれば、未硬化状態の熱硬化性の絶縁性基板8aの所定の位置に、所定の寸法の孔8bをあける一方、誘電体損失角δが前記絶縁性基板の誘電体損失角δより大きい、未硬化状態にある熱硬化性の絶縁性の板状部材7を形成し、前記所定の寸法の孔8bに合致する寸法に切断する。この切断された埋め込み部材を、前記絶縁性基板に形成された前記孔8bに埋め込み、加熱して、所定の部分の誘電体損失角が少なくとも伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性混合型基板を形成する。以後の工程は、ペア伝送路を、その終端部が誘電体損失角が大きくされている前記所定の位置になるように配置した上で、通常の配線基板の製造工程にて、製造する。これにより、終端抵抗器が配置される部分の誘電体損失角が、他の部分より大きくされた混合型絶縁基板を用いた配線基板を製造することが出来る。
【0148】
また、配線基板において、終端抵抗器2が配置される位置の基板のみが、誘電正接tanδの大きな材料で形成されているから、通常の伝送路におけるパルス伝送に何ら悪影響を与えることなく、ディジタル信号の高調波成分および遷移時間による見かけ上の高周波数成分のエネルギーを、誘電正接tanδの大きい絶縁物の損失エネルギーPとして吸収する。したがって、チップ抵抗器2に存在する寄生インダクタンスL1、寄生キャパシタンスC1による共振エネルギーをさらに減少させる。すなわち、この誘電体損失の大きい基板に形成された配線のグランド(ペア線路)に対する容量成分の損失分がコンダクタンスGfとなり、抵抗器の容量に加算された損失電流Iが流れることになる。その結果、ペア伝送路1上のディジタル信号のパルス波形の歪みが少なくなる。
【0149】
さらに、本実施の形態においても、図6および図7を参照して説明した、第3の実施の形態における、誘電正接tanδの大きなガラス粉末を混入した粘性液状の有機物ポッティング樹脂9を、図6(c)のように、液状樹脂ディスペンサにより終端抵抗器2やその周囲に滴下し、終端抵抗器2およびその周辺をポッティングし、硬化させてコーティング構造を得る工程を付加すること、ができる。
【0150】
また、終端抵抗器2自体を、図5に示した本発明の実施の形態にかかるチップ抵抗器とすることが出来、この場合にはさらに、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくすることができる。
【0151】
また、図8を参照して説明した、第4の実施の形態における、誘電正接tanδの大きなガラス粉末を混入した粘性液状の有機物ポッティング樹脂9等をポッティングし、硬化させてコーティングする範囲に、終端抵抗器2およびその周辺の外、さらに、終端部につながるペア伝送路1自体をも、含ませて、終端抵抗器2に加えて終端部につながるペア伝送路1自体をコーティングする工程を付加することも、できる。
【0152】
したがって、この場合には、チップ抵抗器2に存在する寄生インダクタンスL1、寄生キャパシタンスC1による共振エネルギーをさらに減少させて、ペア伝送路1上のディジタル信号のパルス波形の歪みを少なくする。
【0153】
次に、本発明の第6の実施の形態である、配線基板およびその製造方法について、図10を参照して説明する。
【0154】
この第6の実施の形態においては、図9の第5の実施の形態と次の点で異なっている。すなわち、図9(a)では通常材料の基板8″に設ける孔8bを各ペア伝送路1に対応して個々に設けているが、本実施の形態では多数のペア伝送路1に対して一括して設ける。このため図10(a)のように、細長形状の孔8bとなる。
【0155】
また、孔8bの細長形状に伴って、誘電正接tanδの大きなガラス粉末を混入した、未硬化状態の熱硬化性基板7を、通常材料の基板8″に設けられた孔8bに合致する寸法になるように、図10(b)に1点鎖線で示されるように例えば横方向に切断して、細長の埋め込み基板7aに分離する。この埋め込み基板7aを、通常材料の基板8″に設けられた孔8bに埋め込み、必要に応じて接着剤により仮止めする。
【0156】
なお、孔8bおよび埋め込み基板7aの幅を、図11(a)、(b)に示すように、伝送路方向に広くして、終端抵抗器2が配置される位置およびその周辺の外、さらに、終端部につながるペア伝送路1自体が配置される位置をも、含ませることができる。この場合、終端部につながるペア伝送路1自体が配置される位置の範囲は、ペア伝送路1の終端側から、その終端側に最も近い分岐路が設けられている手前までである。
【0157】
これにより、通常材料の未硬化状態の熱硬化性基板8″の各終端抵抗器2が配置される位置、或いはさらに終端部につながるペア伝送路1自体が配置される位置に、一括して、誘電正接tanδの大きなガラス粉末を混入した、未硬化状態の熱硬化性の埋め込み基板7aが配置された、未硬化状態の熱硬化性の混合型基板が、形成される。この場合、細長の埋め込み基板7a、或いは、幅広の埋め込み基板7の埋め込まれる位置は、終端抵抗器の配置される位置と同様に、パルス波形が伝送される位置ではないので、何ら問題はない。
【0158】
この実施の形態によれば、第5の実施の形態と同様の作用効果を得ることができる外、埋め込み基板7,7aと通常材料の基板8″とからなる混合基板の製造が容易になる。
【0159】
また、以上に説明した本発明の誘電体材料に代えて、磁性体材料を用いることが出来る。
【0160】
磁性体材料を用いる場合には、磁性体損失角δ′は、誘電体損失角δの式(1)と同様に表すことが出来る。
tanδ′=μ″/μ′ (1′)
なお、μ′は複素比透磁率の実数部、μ″は複素比透磁率の虚数部、tanδ′は磁性正接である。
【0161】
終端抵抗器の寄生リアクタンス(寄生静電容量Cおよび寄生インダクタンスL)および抵抗Rは、抵抗チップ内に埋め込まれていて、それぞれ物理的に分離されたものではないから、透磁率は寄生静電容量Cを流れる電流にも、寄生インダクタンスL、抵抗Rを流れる電流にも効くため、合成電流Iが損失の対象になる。この合成電流Iに対して、ωμ″/μ0分(=ωμrtanδ′)だけ損失となる。
【0162】
合成電流Iを印加される電圧V0と合成インピーダンスZで表すと、損失分電流Ilossはωμrtanδ′V0/Zで表される。また、損失エネルギーP′は、損失分電流Ilossと印加される電圧V0との積で表されるから、ωμrtanδ′(V02/Z、で表現できる。なお、ωは角周波数、μrは比透磁率である。
【0163】
このように、損失エネルギーP′は、磁性体損失角δ′、比透磁率μがそれぞれ大きいほど大きくなり、また、角周波数ωが高いほど大きくなる。したがって、周波数の高い高調波成分や遷移時間による見かけ上の高周波数成分のエネルギーは、損失エネルギーP′として多くの部分が吸収されてしまうことになり、高周波数になるほどエネルギーの吸収割合である損失率が高くなる。
【0164】
ただ、透磁率が大きくなると、反射率が大きくなるという欠点を有するため、透磁率があまり大きくなく、磁性体損失角δ′が出来るだけ大きい磁性体材料が望ましい。すなわち、フェリ磁性共鳴を示す材料がよい。この磁性体材料としては、Ni−Zn系フェライト、Ni−Al系フェライト、Li−Fe系フェライト、ガーネット系(R3Fe5O12;R=Mg、Ni、Y)フェライト、Co−Cu系プラナ型フェライトがよい。また、Ni−Cu系フェライトでNiの一部をCo,Cu,Mg,Mn、Feなどで置換したものもよい。
【0165】
具体的な適用の仕方としては、上記各磁性体材料を粉末とし、粒子状に独立して有機物に埋め込んで絶縁体として使用することが望ましい。
【0166】
したがって、誘電体材料としてガラス粉末を用いる各実施の形態において、ガラス粉末に代えて、上述の磁性体材料の粉末を用いることが出来る。この場合にも、同様の作用効果を得ることが出来る。各々の具体例は、ガラス粉末に代えて磁性体材料の粉末を用いる点が異なるのみであるから、個々の態様の説明は省略する。
【0167】
【発明の効果】
本発明の請求項1のバス終端方法によれば、終端抵抗の近傍に誘電体損失角の大きい材料を配置することにより、終端抵抗器に寄生するリアクタンス成分により反射する高周波成分を抵抗器の容量と誘電体角損失の大きい基板上の配線の容量による損失電流で熱エネルギーとして消滅させる。これにより不要な信号の反射エネルギーをいかなる周波数成分においても減衰させることができる。
【0168】
本発明の請求項2、3のバス終端方法によれば、終端抵抗の近傍に配置する、大きい誘電体損失角を有する絶縁物を、イオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料、或いは水酸基を含む熱硬化性有機材料とするから、それぞれ好適にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収することが出来る。
【0169】
本発明の請求項4の終端抵抗器によれば、入力されたディジタル信号の高調波成分および遷移時間による見かけ上の高周波成分のエネルギーが、誘電正接tanδの大きい終端抵抗器自体の基板に損失エネルギーとして吸収される。したがって、この終端抵抗器を配線基板上のペア伝送路の終端に接続することによりパルス波形の歪みを少なくすることが出来る。
【0171】
本発明の請求項の配線基板によれば、配線基板上のペア伝送路の終端部に配置された終端抵抗器を、大きい誘電体損失角を有する絶縁物で覆うことにより、終端抵抗器に入力されたディジタル信号の高周波成分および遷移時間による見かけ上高周波成分を、前記覆っている絶縁物で損失エネルギーとして吸収する。これにより、終端抵抗器に存在する寄生リアクタンス成分による共振エネルギーを減少させて、ペア伝送路上のディジタル信号のパルス波形の歪みを少なくすることが出来る。
【0172】
本発明の請求項の配線基板によれば、配線基板上のペア伝送路の終端部に配置された終端抵抗器の外、この終端部側のペア伝送路をも、大きい誘電体損失角を有する絶縁物で覆っている。したがって、終端抵抗器に入力される以前にも、ディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収するから、さらにパルス波形の歪みを少なくすることが出来る。
【0173】
本発明の請求項7〜9の配線基板によれば、終端抵抗器、或いは終端抵抗器と終端部側ペア伝送路を覆う、大きい誘電体損失角を有する絶縁物を、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料、水酸基を含む熱硬化性有機材料或いはこれらを混合した材料とするから、それぞれ好適にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収することが出来る。
【0174】
本発明の請求項10の配線基板によれば、大きい誘電体損失角を有する絶縁物で終端抵抗器、或いは終端抵抗器と終端部側ペア伝送路を覆うとともに、終端抵抗器自体の基板を大きい誘電体損失角を持つガラス基材で形成しているから、さらに効果的にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収することができる。
【0175】
本発明の請求項11の配線基板の製造方法によれば、ペア伝送路の終端部に終端抵抗器を接続した後に、大きい誘電体損失角δを有する粘性液状の有機物ポッティング樹脂を終端抵抗器など所要の箇所にポッティングするのみでよいから、簡単な工程にて、高周波成分のエネルギーを吸収する配線基板を製造することが出来る。
【0176】
本発明の請求項12の配線基板によれば、絶縁性基板のうち、少なくとも終端抵抗器が配置される部分の誘電体損失角が、伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされていることにより、終端抵抗器に入力されたディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分を、前記絶縁性基板のうち誘電体損失角が大きくされている基板部分で、損失エネルギーとして吸収する。したがって、通常の伝送路におけるパルス伝送に何ら悪影響を与えることなく、終端抵抗器に存在する寄生リアクタンス成分による共振エネルギーを減少させて、ペア伝送路上のディジタル信号のパルス波形の歪みを少なくすることが出来る。
【0177】
本発明の請求項13の配線基板によれば、絶縁性基板のうち誘電体損失角が大きくされている基板部分は、ペア伝送路の終端部および前記終端部側のペア伝送路の部分とされているから、終端抵抗器に入力される以前にも、ディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収するから、さらにパルス波形の歪みを少なくすることが出来る。
【0178】
本発明の請求項14〜16の配線基板によれば、終端抵抗器、或いは終端抵抗器と終端部側ペア伝送路に対応する、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、イオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料、水酸基を含む熱硬化性有機材料或いはこれらを混合した材料とするから、それぞれ好適にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収することが出来る。
【0179】
本発明の請求項17の配線基板によれば、終端抵抗器、或いは終端抵抗器と終端部側ペア伝送路に対応する、前記絶縁性基板の誘電体損失角が大きくされている所定の部分の誘電体損失角が、伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされているとともに、終端抵抗器自体の基板を大きい誘電体損失角を持つガラス基材で形成しているから、さらに効果的にディジタル信号の高周波成分および遷移時間による見かけ上の高周波成分のエネルギーを吸収することが出来る。
【0180】
本発明の請求項18の配線基板の製造方法によれば、未硬化状態の熱硬化性の絶縁性基板の所定の位置に、所定の寸法の孔をあける一方、誘電体損失角が前記絶縁性基板の誘電体損失角より大きい、未硬化状態にある熱硬化性の絶縁性の板状部材を形成し、前記所定の寸法の孔に合致する寸法に切断する。この切断された埋め込み部材を、前記絶縁性基板に形成された前記孔に埋め込み、加熱して、所定の部分の誘電体損失角が少なくとも伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性混合型基板を形成する。以後の工程は、ペア伝送路を、その終端部が誘電体損失角が大きくされている前記所定の位置になるように配置した上で、通常の配線基板の製造工程にて、製造する。これにより、終端抵抗器が配置される部分の誘電体損失角が、他の部分より大きくされた混合型絶縁基板を用いた配線基板を製造することが出来る。
【0181】
本発明の請求項19の配線基板の製造方法によれば、複数のペア伝送路(例えば、64ペア)について共通にあけられ、これに対応する埋め込み部材も共通に形成され埋め込まれるから、製造が容易になる。
【0182】
本発明の請求項20の配線基板の製造方法によれば、複数のペア伝送路(例えば、64ペア)について共通にあけられ、これに対応する埋め込み部材も共通に形成され埋め込まれるから、製造が容易になる。また、終端部側のペア伝送路が対応する部分も同時に共通の埋め込み部材で埋め込まれるから、終端抵抗器に入力される以前にも、高周波成分のエネルギーが吸収され、さらにパルス波形の歪みを少なくすることが出来る。
【0183】
本発明の請求項21のバス終端方法、請求項22の配線基板、請求項23の配線基板の製造方法、請求項24の配線基板、請求項25の配線基板の製造方法によれば、誘電体材料であるガラス粉末に代えて、磁性体損失角δ′の大きい磁性体材料を用いることにより、不要な信号の反射エネルギーをいかなる周波数成分においても減衰させることが出来る。また、誘電体材料としてガラス粉末を用いた各請求項と同様な作用効果を得ることが出来る。
【図面の簡単な説明】
【図1】種々の分極構造にかかる分極率の周波数特性を示す図。
【図2】本発明の第1の実施の形態のバス終端方法が適用される、信号伝送バスシステムの回路構造図。
【図3】本発明における、バス終端部に配置される絶縁物の等価回路およびその損失コンダクタンスGfの周波数特性を示す図。
【図4】パルス波形の各周波数成分毎の波高値を例示する図。
【図5】本発明の第2の実施の形態である、終端抵抗器およびその製造方法を示す図。
【図6】本発明の第3の実施の形態である、配線基板の製造方法を示す図。
【図7】本発明の第3の実施の形態である、配線基板を示す図。
【図8】本発明の第4の実施の形態である、配線基板およびその製造方法を示す図。
【図9】本発明の第5の実施の形態である、配線基板およびその製造方法を示す図。
【図10】本発明の第6の実施の形態である、配線基板およびその製造方法を示す図。
【図11】本発明の第6の実施の形態の変形例を示す図。
【図12】終端抵抗の第1のシミュレーションの状態図および結果を示す図。
【図13】終端抵抗の第2のシミュレーションの状態図および結果を示す図。
【図14】終端抵抗の第3のシミュレーションの状態図および結果を示す図。
【図15】終端抵抗の第4のシミュレーションの状態図および結果を示す図。
【符号の説明】
1 ペア伝送路
2 終端抵抗器
3 ドライバ回路
4 分岐路
5 レシーバ回路
7 埋め込み用熱硬化性基板
8 配線基板
8a 絶縁層
8b 埋め込み用孔
9 ポッティング樹脂
Gf 損失コンダクタンス
21 抵抗用基板
22 金属薄膜(抵抗層)
23 電極金属層
24 金属電極

Claims (25)

  1. 絶縁性基板上に設けたディジタル信号を伝送するバスの終端部にチップ型の終端抵抗器を接続し、
    このチップ型の終端抵抗器の周囲もしくは近傍に、前記絶縁性基板の誘電体損失角より、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角を有する絶縁物を配置し、前記終端部に到達した前記ディジタル信号の高調波成分及び遷移時間による見かけ上の高周波成分を含む高周波成分エネルギーを前記絶縁物で損失エネルギーとして吸収する
    ことを特徴とするバス終端方法。
  2. 請求項1のバス終端方法において、前記大きい誘電体損失角を有する絶縁物は、イオン修飾添加物を有するガラス材料を含むことを特徴とするバス終端方法。
  3. 請求項1のバス終端方法において、前記大きい誘電体損失角を有する絶縁物は、水酸基を含む熱硬化性有機材料であることを特徴とするバス終端方法。
  4. ガラス基材と、このガラス基材の1面に形成されている抵抗膜と、この抵抗膜上の両端部に形成されている一対の電極とからなる終端抵抗器であって、
    前記ガラス基材は、イオン修飾添加物を含み、大きい誘電体損失角を有することを特徴とする終端抵抗器。
  5. 絶縁性基板と、
    この絶縁性基板上に形成されているペア伝送路と、
    このペア伝送路の終端部に、導電接続されたチップ型の終端抵抗器と、
    この終端抵抗器を覆うように形成されており、前記絶縁性基板の誘電体損失角より、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角を有する絶縁物と、
    を備えることを特徴とする配線基板。
  6. 絶縁性基板と、
    この絶縁性基板上に形成されているペア伝送路と、
    このペア伝送路の終端部に、導電接続されたチップ型の終端抵抗器と、
    この終端抵抗器および前記終端部側のペア伝送路を覆うように形成されており、前記絶縁性基板の誘電体損失角より、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角を有する絶縁物と、
    を備えることを特徴とする配線基板。
  7. 請求項5または6の配線基板において、前記大きい誘電体損失角を有する絶縁物は、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料であることを特徴とする配線基板。
  8. 請求項5または6の配線基板において、前記大きい誘電体損失角を有する絶縁物は、水酸基を含む熱硬化性有機材料であることを特徴とする配線基板。
  9. 請求項5または6の配線基板において、前記大きい誘電体損失角を有する絶縁物は、少なくともイオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合した材料であることを特徴とする配線基板。
  10. 請求項5乃至9のいずれかの配線基板において、前記終端抵抗器は、イオン修飾添加物を含み、配線基板材料の誘電体損失角より大きい誘電体損失角を有するガラス基材と、このガラス基材の1面に形成されている抵抗膜と、この抵抗膜上の両端部に形成されている一対の電極とからから構成されていることを特徴とする配線基板。
  11. ペア伝送路が形成されている絶縁性基板を準備する工程と、
    前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、
    前記絶縁性基板の誘電体損失角より、少なくとも伝送されるディジタル信号周波数領域において大きい誘電体損失角を有する粘性液状の有機物ポッティング樹脂を用意する工程と、
    前記粘性液状の有機物ポッティング樹脂を前記終端抵抗器とその周囲、または前記終端抵抗器とその周囲および前記終端部側のペア伝送路に滴下してポッティングする工程と、
    その有機物ポッティング樹脂を硬化する工程と、
    を有することを特徴とする配線基板の製造方法。
  12. 所定の部分の誘電体損失角が少なくとも伝送されるパルス信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性基板と,
    この絶縁性基板の前記所定の部分或いはその近傍に、終端部が位置するように形成されているペア伝送路と、
    このペア伝送路の前記終端部に導電接続されているチップ型の終端抵抗器と、 を備えていることを特徴とする配線基板。
  13. 請求項12の配線基板において、前記所定の部分は、前記ペア伝送路の終端部および前記終端部側のペア伝送路が対応するように形成されていることを特徴とする配線基板。
  14. 請求項12または13の配線基板において、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、少なくともイオン修飾添加物を有するガラス粉末と有機樹脂とを混合した材料で形成されていることを特徴とする配線基板。
  15. 請求項12または13の配線基板において、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、水酸基を含む熱硬化性有機材料で形成されていることを特徴とする配線基板。
  16. 請求項12または13の配線基板において、前記絶縁性基板の誘電体損失角が大きくされている所定の部分は、少なくともイオン修飾添加物を有するガラス粉末と水酸基を含む熱硬化性有機材料とを混合した材料で形成されていることを特徴とする配線基板。
  17. 請求項12乃至16のいずれかの配線基板において、前記終端抵抗器は、イオン修飾添加物を含み、配線基板材料の誘電体損失角より大きい誘電体損失角を有するガラス基材と、このガラス基材の1面に形成されている抵抗膜と、この抵抗膜上の両端部に形成されている一対の電極とから構成されていることを特徴とする配線基板。
  18. 未硬化状態の熱硬化性の絶縁性基板を準備する工程と、
    この絶縁性基板の所定の位置に、所定の寸法の孔をあける工程と、
    誘電体損失角が、少なくとも伝送されるディジタル信号周波数領域において、前記絶縁性基板の誘電体損失角より大きい、未硬化状態にある熱硬化性の絶縁性の板状部材を形成する工程と、
    前記板状部材を、前記絶縁性基板に形成された前記所定の寸法の孔に合致する寸法に切断して、個々の埋め込み部材を形成する工程と、
    前記埋め込み部材を、前記絶縁性基板に形成された前記所定の寸法の孔に埋め込み、加熱して、所定の部分の誘電体損失角が少なくとも伝送されるディジタル信号周波数領域において、それ以外の部分の誘電体損失角より、大きくされている絶縁性混合型基板を形成する工程と、
    前記絶縁性混合型基板に、ペア伝送路を、その終端部が誘電体損失角が大きくされている前記所定の部分に位置するように形成する工程と、
    前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、
    を有することを特徴とする配線基板の製造方法。
  19. 請求項18の配線基板の製造方法において、前記所定の寸法の孔は、複数のペア伝送路に対して共通にあけられていることを特徴とする配線基板の製造方法。
  20. 請求項18の配線基板の製造方法において、前記所定の寸法の孔は、複数のペア伝送路に対して、その終端部および前記終端部側のペア伝送路が対応するように、共通にあけられていることを特徴とする配線基板の製造方法。
  21. 絶縁性基板上に設けたディジタル信号を伝送するバスの終端部にチップ型の終端抵抗器を接続し、
    このチップ型の終端抵抗器の周囲もしくは近傍に、磁性体を混入した絶縁物を配置し、前記終端部に到達した前記ディジタル信号の高調波成分及び遷移時間による見かけ上の高周波成分を含む高周波成分エネルギーを前記絶縁物で損失エネルギーとして吸収する
    ことを特徴とするバス終端方法。
  22. 絶縁性基板と、
    この絶縁性基板上に形成されているペア伝送路と、
    このペア伝送路の終端部に、導電接続されたチップ型の終端抵抗器と、
    この終端抵抗器および前記終端部側のペア伝送路を覆うように形成されており、磁性体と有機樹脂とを混合した絶縁物と、
    を備えることを特徴とする配線基板。
  23. ペア伝送路が形成されている絶縁性基板を準備する工程と、
    前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、
    磁性体が混入された粘性液状の有機物ポッティング樹脂を用意する工程と、
    前記粘性液状の有機物ポッティング樹脂を前記終端抵抗器とその周囲、または前記終端抵抗器とその周囲および前記終端部側のペア伝送路に滴下してポッティングする工程と、
    その有機物ポッティング樹脂を硬化する工程と、
    を有することを特徴とする配線基板の製造方法。
  24. 磁性体と有機樹脂とを混合した材料で形成されている絶縁部材が、所定の部分に形成されている、絶縁性基板と,
    この絶縁性基板の前記所定の部分或いはその近傍に、終端部が位置するように形成されているペア伝送路と、
    このペア伝送路の前記終端部に導電接続されているチップ型の終端抵抗器と、 を備えていることを特徴とする配線基板。
  25. 未硬化状態の熱硬化性の絶縁性基板を準備する工程と、
    この絶縁性基板の所定の位置に、所定の寸法の孔をあける工程と、
    磁性体と有機樹脂とを混合した材料で形成されており、未硬化状態にある熱硬化性の絶縁性の板状部材を形成する工程と、
    前記板状部材を、前記絶縁性基板に形成された前記所定の寸法の孔に合致する寸法に切断して、個々の埋め込み部材を形成する工程と、
    前記埋め込み部材を、前記絶縁性基板に形成された前記所定の寸法の孔に埋め込み、加熱して、絶縁性混合型基板を形成する工程と、
    前記絶縁性混合型基板に、ペア伝送路を、その終端部が前記所定の部分に位置するように形成する工程と、
    前記ペア伝送路の終端部にチップ型の終端抵抗器を載置し接続する工程と、
    を有することを特徴とする配線基板の製造方法。
JP2001056357A 2001-03-01 2001-03-01 バス終端方法、終端抵抗器、配線基板およびその製造方法 Expired - Lifetime JP3703725B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001056357A JP3703725B2 (ja) 2001-03-01 2001-03-01 バス終端方法、終端抵抗器、配線基板およびその製造方法
TW091102603A TW530406B (en) 2001-03-01 2002-02-15 Method of terminating bus, bus termination resistor, and wiring substrate having terminated buses and method of its manufacture
US10/079,464 US7116184B2 (en) 2001-03-01 2002-02-22 Method of terminating bus, bus termination resistor, and wiring substrate having terminated buses and method of its manufacture
KR1020020010868A KR100542508B1 (ko) 2001-03-01 2002-02-28 버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법
US11/440,113 US7631422B2 (en) 2001-03-01 2006-05-25 Method of manufacturing wiring substrate having terminated buses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001056357A JP3703725B2 (ja) 2001-03-01 2001-03-01 バス終端方法、終端抵抗器、配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002259000A JP2002259000A (ja) 2002-09-13
JP3703725B2 true JP3703725B2 (ja) 2005-10-05

Family

ID=18916394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001056357A Expired - Lifetime JP3703725B2 (ja) 2001-03-01 2001-03-01 バス終端方法、終端抵抗器、配線基板およびその製造方法

Country Status (4)

Country Link
US (2) US7116184B2 (ja)
JP (1) JP3703725B2 (ja)
KR (1) KR100542508B1 (ja)
TW (1) TW530406B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254155A (ja) 2003-02-21 2004-09-09 Kanji Otsuka 信号伝送装置および配線構造
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP2005286305A (ja) * 2004-03-02 2005-10-13 Mitsubishi Electric Corp 光半導体装置
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
JP5053579B2 (ja) * 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
JP6305184B2 (ja) * 2014-04-17 2018-04-04 日置電機株式会社 電流センサおよび測定装置
US10282340B2 (en) 2014-12-17 2019-05-07 The Boeing Company Pin-configurable internal bus termination system
US9825605B2 (en) * 2016-01-02 2017-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. High frequency signal termination device
KR101804781B1 (ko) * 2016-09-27 2018-01-10 현대자동차주식회사 영상 시스템
US11430587B2 (en) * 2019-01-15 2022-08-30 Smiths Interconnect Americas, Inc. High frequency spiral termination

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL31921A (en) * 1969-03-27 1973-03-30 Elstein B Production of copper compounds and copper powder
JPS5930323B2 (ja) 1976-12-27 1984-07-26 日本電気株式会社 ストリツプ線路用無反射終端
US4164668A (en) * 1977-05-12 1979-08-14 International Business Machines Corporation Method of correcting the voltage coefficient of resistors implanted or diffused in a semiconductor substrate
JPS5915394B2 (ja) * 1978-08-31 1984-04-09 富士通株式会社 厚膜微細パタ−ン生成方法
JPS6048294A (ja) 1983-08-29 1985-03-15 株式会社ダイフク マニピユレ−タア−ム
US4860166A (en) * 1983-09-06 1989-08-22 Raytheon Company Integrated circuit termination device
JPS6048294U (ja) 1984-07-31 1985-04-04 株式会社トキメック 電波吸収板体
JPH05129805A (ja) 1991-11-08 1993-05-25 Fujitsu Ltd 膜抵抗終端器
JPH05218222A (ja) 1992-02-03 1993-08-27 Toshiba Corp 樹脂封止型高周波用半導体装置及びその組立て方法
JPH05335776A (ja) 1992-06-02 1993-12-17 Riken Corp 誘電複合体
JPH0730052A (ja) 1993-06-23 1995-01-31 Hitachi Ltd 電子計算機用モジュール基板
US5955938A (en) * 1995-03-09 1999-09-21 Sumitomo Metal (Smi) Electronics Devices, Inc. RuO2 resistor paste, substrate and overcoat system
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
JP3698828B2 (ja) * 1996-08-29 2005-09-21 富士通株式会社 信号伝送システム、半導体装置モジュール、入力バッファ回路、及び半導体装置
JPH10145074A (ja) 1996-11-07 1998-05-29 Nec Corp 不要放射吸収体
US6118350A (en) * 1998-11-10 2000-09-12 Gennum Corporation Bus through termination circuit
JP3803204B2 (ja) 1998-12-08 2006-08-02 寛治 大塚 電子装置
US6271678B1 (en) * 1999-06-28 2001-08-07 Cisco Technology Inc. Transmission line terminator for signal integrity and EMI control
JP2001016004A (ja) 1999-07-01 2001-01-19 Tdk Corp 終端器
TW523857B (en) * 2001-12-06 2003-03-11 Siliconware Precision Industries Co Ltd Chip carrier configurable with passive components
JP2005129805A (ja) 2003-10-24 2005-05-19 Hitachi Ltd 半導体装置の製造方法
FI20031680A0 (fi) * 2003-11-19 2003-11-19 Raute Oyj Laitteisto liimoitettua puuta sisältävän levytuotteen kuumentamiseksi

Also Published As

Publication number Publication date
KR100542508B1 (ko) 2006-01-11
JP2002259000A (ja) 2002-09-13
TW530406B (en) 2003-05-01
US20060226927A1 (en) 2006-10-12
KR20020070865A (ko) 2002-09-11
US20020184426A1 (en) 2002-12-05
US7631422B2 (en) 2009-12-15
US7116184B2 (en) 2006-10-03

Similar Documents

Publication Publication Date Title
US7631422B2 (en) Method of manufacturing wiring substrate having terminated buses
JP6407186B2 (ja) 電子回路パッケージ
JP5988004B1 (ja) 電子回路パッケージ
JP6328698B2 (ja) 電子回路パッケージ
JP6376230B2 (ja) 電子回路パッケージ
JP5988003B1 (ja) 電子回路パッケージ
US9548279B2 (en) Connection member, semiconductor device, and stacked structure
WO2017128872A1 (zh) 一种贴片天线单元及天线
CN103650132B (zh) 无线模块
CN101728369B (zh) 表面可安装的集成电路封装方法
JP2018019057A (ja) 電子回路パッケージ
JP7166226B2 (ja) アンテナ装置および製造方法
CN103563071B (zh) 配线基板及使用配线基板的高频模块
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
JP3563260B2 (ja) チップ型インピーダンス素子
JP2009010004A (ja) 積層プリント基板とその製造方法
JP4845274B2 (ja) 配線基板及びその製造方法
CN112038779B (zh) 天线半导体封装装置及其制造方法
JPH0730052A (ja) 電子計算機用モジュール基板
JP5455703B2 (ja) 高周波伝送構造およびそれを用いたアンテナ
Zhu et al. Investigation of shorting vias for suppressing common-mode radiation in different frequency range
TW201352128A (zh) 電磁干擾屏蔽材料、電磁干擾屏蔽裝置、電磁干擾屏蔽裝置製造方法、可屏蔽電磁干擾之封裝模組及電子產品

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050720

R150 Certificate of patent or registration of utility model

Ref document number: 3703725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term