KR100542508B1 - 버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법 - Google Patents

버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100542508B1
KR100542508B1 KR1020020010868A KR20020010868A KR100542508B1 KR 100542508 B1 KR100542508 B1 KR 100542508B1 KR 1020020010868 A KR1020020010868 A KR 1020020010868A KR 20020010868 A KR20020010868 A KR 20020010868A KR 100542508 B1 KR100542508 B1 KR 100542508B1
Authority
KR
South Korea
Prior art keywords
termination
dielectric loss
wiring board
loss angle
insulating substrate
Prior art date
Application number
KR1020020010868A
Other languages
English (en)
Other versions
KR20020070865A (ko
Inventor
간지 오쯔까
다모쯔 우사미
Original Assignee
간지 오쯔까
가부시끼가이샤 르네사스 테크놀로지
마쯔시다덴기산교 가부시키가이샤
가부시끼가이샤 도시바
닛본 덴끼 가부시끼가이샤
로무 가부시키가이샤
산요덴키가부시키가이샤
소니 가부시끼 가이샤
오끼 덴끼 고오교 가부시끼가이샤
후지쯔 가부시끼가이샤
다모쯔 우사미
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 간지 오쯔까, 가부시끼가이샤 르네사스 테크놀로지, 마쯔시다덴기산교 가부시키가이샤, 가부시끼가이샤 도시바, 닛본 덴끼 가부시끼가이샤, 로무 가부시키가이샤, 산요덴키가부시키가이샤, 소니 가부시끼 가이샤, 오끼 덴끼 고오교 가부시끼가이샤, 후지쯔 가부시끼가이샤, 다모쯔 우사미 filed Critical 간지 오쯔까
Publication of KR20020070865A publication Critical patent/KR20020070865A/ko
Application granted granted Critical
Publication of KR100542508B1 publication Critical patent/KR100542508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0246—Termination of transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Memory System (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

배선 기판 상에 형성된 버스의 일 단부에 종단 저항기가 설치된다. 이 종단 저항기 주변에 큰 유전체 손실각을 가지는 절연물을 설치하여 그 주변의 고주파 전자파를 흡수한다. 이러한 구성은, 종래의 종단 저항기를 사용하여 ㎓ 대의 디지털 신호를 성공적으로 전송하게 한다.
버스 종단, 종단 저항기, 배선 기판, 페어 전송로, 점성 액상 포팅 수지

Description

버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법{METHOD OF TERMINATING BUS, AND WIRING SUBSTRATE HAVING TERMINATED BUSES AND METHOD OF ITS MANUFACTURE}
도 1a 및 1b는 제1 종단기를 사용하는 시뮬레이션, 및 이 시뮬레이션의 결과를 나타내는 도.
도 2a 및 2b는 제2 종단기를 사용하는 시뮬레이션, 및 이 시뮬레이션의 결과를 나타내는 도.
도 3a 및 3b는 제3 종단기를 사용하는 시뮬레이션, 및 이 시뮬레이션의 결과를 나타내는 도.
도 4a 및 4b는 제4 종단기를 사용하는 시뮬레이션, 및 이 시뮬레이션의 결과를 나타내는 도.
도 5는 서로 다른 분극 형태의 주파수 특성을 나타내는 도.
도 6은 본 발명에 제1 실시예로서, 버스 시스템의 종단 방법을 나타내는 도.
도 7a 및 7b는 본 발명에 따라 버스의 종단부에 배치된 종단 저항기 및 절연물의 등가 회로, 및 이 등가 회로의 손실 컨덕턴스(Gf)의 관찰된 고주파수 특성을 나타내는 도.
도 8은 펄스의 파고치로 펄스의 주파수 스펙트럼을 나타내는 도.
도 9a 내지 9c는 본 발명의 제2 실시예로서, 종단 저항기 및 종단 저항기의 제조 방법을 나타내는 도.
도 10a 내지 10c는 본 발명의 제3 실시예로서, 본 발명에 따른 배선 기판의 제조 방법을 나타내는 도.
도 11a 및 11b는 도 10a 내지 10c의 방법에 의해 제조된 배선 기판을 나타내는 도.
도 12a 및 12b는 본 발명의 제4 실시예로서, 다른 배선 기판 및 그 제조 방법을 나타내는 도.
도 13a 내지 13c는 본 발명의 제5 실시예로서, 다른 제조 방법에 의해 제조된 다른 배선 기판의 부분 구조를 나타내는 도.
도 14a 내지 14c는 본 발명의 제6 실시예로서, 다른 제조 방법에 의해 제조된 또다른 배선 기판의 부분 구조를 나타내는 도.
도 15a 내지 15b는 도 14에 도시된 배선 기판의 변형례를 나타내는 도.
<도면의 주요부분에 대한 부호의 설명>
1 : 페어 전송로(버스)
1a, 1b : 신호 전송로
1c, 1e, 1g, 1h : 패드 전극
1d, 1f : 콘택트 전극
2 : 종단 저항기(칩 저항기)
3 : 구동 회로
4 : 분기로
4a : 페어 분기 저항
4b, 4c : 페어 분기로
5 : 수신 회로
7 : 열경화성 기판(절연성 판상 부재)
7a : 매립 기판 부재
8, 8', 8" : 배선 기판
8a : 절연성 기판(절연층)
8b : 홀
9 : 점성 액상 포팅 수지(소산성 절연물)
21 : 유리 기판
22 : 금속 박막(저항막)
23 : 전극층
24 : 금속 전극
C1 : 기생 커패시턴스
L1 : 기생 인덕턴스
R : 저항
본 발명은 고주파 디지털 신호를 전송하는 버스의 종단 방법, 버스를 종단시키는 종단 저항기, 종단된 버스를 가지는 배선 기판, 및 그 제조 방법에 관한 것이다.
CPU, 기억 장치 등을 가지는 디지털 시스템에 있어서, 펄스 또는 디지털 신호 또는 펄스는, 신호의 주파수가 높고 버스가 비교적 길 때, 전송로(이하, 버스라 함)의 종단부에서 신호의 반사파에 의해 영향을 받는다. 이 반사파는 펄스의 파형을 왜곡시킨다.
예를 들어, 100 ㎒의 펄스 반복 주파수를 가지는 디지털 신호는, 버스의 전송 시간이 펄스의 상승 시간의 1/5 을 초과할 때, 계단형 펄스로 변형된다. 이러한 펄스의 변형은 디지털 신호의 임계 시간에 크게 영향을 준다. 특히, 펄스 반복 주파수가 200 ㎒ 이상이고 버스의 길이가 200 ㎜ 이상일 때, 이러한 경향은 강하게 나타난다.
반사파의 영향을 억제하기 위해서, 버스의 특성 임피던스와 정합시킨 저항치를 가지는 종단 저항기를 버스의 송단(starting point) 또는 종단(terminating point), 또는 양단에 삽입하여, 파형의 반사 에너지를 억제시킨다.
최근에, CPU, 입출력 장치 및 기억 장치는 점점 더 고속화되고 있다. 이들 중의 일부는 1 ㎓ 정도의 동작 주파수를 가진다. 이러한 CPU의 고속화는 계속되고 있다.
따라서, 이러한 CPU 및 장치의 고속화의 관점에서, 이러한 CPU 및 장치로의 고주파 디지털 신호의 전송 및 CPU 및 장치로부터의 디지털 신호의 전송을 확보할 수 있는 버스가 요구된다.
종단 저항기의 사용은, 20년 전부터 ECL(emitter coupled logic; 이미터 결합 논리) 회로의 분야에서, 예를 들어, 반사파를 억제하는 방법으로 알려졌다. 이러한 접근 방법은, 기억 장치가 고속화됨에 따라 CMOS 회로에서도 최근에 사용되었다.
펄스 신호는 펄스의 소정의 반복 주파수인 기본 주파수, 및 기본 파형 상에 중첩된 추가의 고조파 성분을 포함한다. 따라서, 버스의 설계에 있어서, 기본 파형보다 10 배 높은 주파수를 가지는 파형을 상정하는 것이 필요하다.
또한, 실제의 펄스는 기저 전압으로부터 파고 전압까지의 상승하는 유한의 상승 시간(Tr), 및 파고 전압으로부터 기저 전압까지의 하강하는 유한의 하강 시간(Tf)을 가진다. 따라서, 펄스는, 외견상의 천이 시간(Tr 및 Tf)을 가짐으로써, 이 외견상의 천이 시간과 관련된 외견상의 주파수(ft)를 가진다. 외견상의 주파수(ft)는 이론상으로는 다음과 같다.
ft = 1/2πRC
여기서, RC는 n 적분의 시정수이다.
주파수(ft)는 경험상 얻어진 환산 비율에 의해 다음과 같이 수정된다.
ft = 0.35/Tr
여기서, Tr는 다음과 같다.
Tr = 2.2RC
통상, Tr의 값은 파고 값의 10 내지 90%에 이르는 펄스의 기간으로 설정된다. 따 라서, Tr는 계산할 때 0.8을 곱하여 사용한다.
이론적으로는, 종단 저항기는 버스의 특성 임피던스를 정합시켜 버스의 반사파를 최소화하는 저항을 가진다. 그러나, 실제에 있어서, 순수한 저항에 더하여, 종단 저항기는, 구조상 발생되는 기생 인덕턴스 및 기생 커패시턴스에 의한 리액턴스를 가진다.
따라서, 종단 저항기에 의해 반사파를 억제하기 위해서, 고조파 성분 및 펄스의 천이 시간과 관련된 외견상의 주파수에 따라 종단 저항기 자체의 리액턴스를 고려할 필요가 있다.
도 1a 내지 3b는 상이한 조건 하에서 종단 저항기의 시뮬레이팅한 회로를 나타낸다. 또한, 이 시뮬레이션의 결과를 나타낸다.
도 1a는 50 Ω의 저항, 1 nH의 기생 인덕턴스(L1) 및 10 ㎊의 기생 커패시턴스로 결합된 시뮬레이팅한 종단 저항기를 나타낸다. 이 저항기는 Zo=50 Ω의 특성 임피던스를 가지는 버스(T1)의 종단부에 접속된다. 도 1a에 도시된 바와 같이, 전송 지연 시간(Tpd)은 1.5 ㎱이다. 여기에 나타낸 예에서, 종단 저항기는 평균 특성을 가지는 통상의 칩 저항기라고 가정한다.
동작시, 버스(T1)에는, 기저 전압 V1 = 0 V, 파고 전압 V2 = 3.3 V, 상승 시간 Tr = 5 ㎱, 하강 시간 Tf = 5 ㎱, 펄스폭 Pw = 20 ㎱ 및 펄스 주기 Per = 50 ㎱를 가지는 펄스를 입력한다. 반복 주파수(f)는 20 ㎒라고 가정한다. 외견상의 주파수(ft)는 다음과 같이 천이 시간으로부터 결정된다.
ft = 0.35/(5㎱ ×0.8) ≒ 100 ㎒
도시된 바와 같이, 버스(T1)의 종단부에서 출력 파형 "ⅱ"을 측정한다.
도 1b는 입력 파형 "i" 과 출력 파형 "ⅱ"을 각각 나타낸다. 출력 파형 "ⅱ"은 약간의 오버슈트를 가지지만, 양호한 파형을 가진다. 따라서, 버스는 100 ㎒의 외견상의 주파수 및 20 ㎒의 반복 주파수(f)를 가지는 펄스를 만족스럽게 전송할 수 있다.
도 2a는 도 1a와 같이 동일한 버스(T1)가 동일한 종단 저항기로 종단된 시뮬레이션을 나타낸다. 동작시, 버스(T1)에는, 기저 전압 V1 = 0 V, 파고 전압 V2 = 3.3 V, 상승 시간 Tr = 0.5 ㎱, 하강 시간 Tf = 0.5 ㎱, 펄스폭 Pw = 2 ㎱ 및 펄스 주기 Per = 5 ㎱를 가지는 펄스를 입력한다. 반복 주파수(f)는 200 ㎒라고 가정한다. 외견상의 주파수(ft)는 다음과 같이 천이 시간으로부터 결정된다.
ft = 0.35/(0.5㎱ ×0.8) ≒ 1 ㎓
버스(T1)의 종단부에서 출력 파형 "ⅱ"을 측정한다.
도 2b는 입력 파형 "i"을 결과로서의 출력 파형 "ⅱ"과 비교한다. 도 2에서 알 수 있는 바와 같이, 출력 파형 "ⅱ"은 입력 파형 "i"으로부터 전송 지연 시간(Tpd(1.5 ㎱)) 만큼 지연되고, 출력 파형 "ⅱ"은 종단 저항기의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)에 의해 상당히 왜곡된다. 이러한 출력 파형 "ⅱ"은 펄스 신호의 임계 레벨에 크게 영향을 준다는 점에서 문제점이 있다. 이 예에서, 약 1 ㎓의 외견상의 주파수를 가지는 200 ㎒의 반복 주파수(f) 하에서는 양호하게 전송될 수 없다.
도 3a에서는, 도 1a 및 2a와 동일한 종단 저항기는 동일한 버스(T1)의 송단 에 접속된다. 동작시, 버스에는, 기저 전압 V1 = 0 V, 파고 전압 V2 = 3.3 V, 상승 시간 Tr = 100 ㎰, 하강 시간 Tf = 100 ㎰, 펄스폭 Pw = 400 ㎰ 및 펄스 주기 Per = 1 ㎱를 가지는 펄스를 입력한다. 버스(T1)의 종단부에서 출력 파형 "ⅱ"을 측정한다. 펄스의 반복 주파수는 1 ㎓이다. 외견상의 주파수(ft)는 다음과 같이 천이 시간으로부터 결정된다.
ft = 0.35/(100 ㎰ ×0.8) ≒ 5 ㎓
도 3b는 입력 파형 "i" 및 출력 파형 "ⅱ"을 각각 나타낸다. 도 3b에서 알 수 있는 바와 같이, 출력 파형 "ⅱ"은 입력 파형 "i"으로부터 버스(T1)의 전송 지연 시간(Tpd(1.5 ㎱)) 만큼 지연되고, 도 2b의 파형과 비교하여 종단 저항기의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)에 의해 더욱 더 왜곡된다. 당연히, 상당히 왜곡된 출력 파형 "ⅱ"은 임계 레벨에 악영향을 주므로, 출력 파형 "ⅱ"은 신호로서 사용될 수 없다. 따라서, 반복 주파수 f = 1 ㎓, 및 천이 시간과 관련된 외견상의 주파수 ft ≒ 5 ㎓의 조건 하에서는, 버스는 신호를 완전하게 전송할 수 없다.
도 1a 내지 도 3b에 나타낸 시뮬레이션의 결과로부터 알 수 있는 바와 같이, 펄스의 출력 파형 "ⅱ"의 왜곡은 반복 주파수(f), 및 천이 시간과 관련된 외견상의 주파수(ft)를 증가시킨다. 이러한 시뮬레이션은, 종단 저항기의 저항이 버스의 특성 임피던스와 임피던스 정합된다 하더라도, 출력 파형 "ⅱ"이 종단 저항기 자체의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)에 의해 영향을 받는다는 것을 나타낸다.
그러나, 통상의 기생 인덕턴스 및 커패시턴스(L1 = 1 nH 및 C1 = 10 ㎊, 도 1a)의 1/10 밖에 안 되는 칩형의 종단 저항기를 사용하는 버스에 대해 유사한 시뮬레이션을 행할 수 있다.
도 4a는 감소된 기생 인덕턴스 L1 = 100 pH 및 감소된 기생 커패시턴스 C1 = 1 ㎊를 가지는 시뮬레이션 회로를 나타낸다. 이 회로의 파라미터의 나머지는 도 3a에 도시된 것과 동일하다.
도 4b는 이 시뮬레이션의 결과인 입력 파형 "i" 및 출력 파형 "ⅱ"을 각각 나타낸다. 도 4b에서 알 수 있는 바와 같이, 출력 파형 "ⅱ"은 입력 파형 "i"으로부터 버스(T1)의 전송 지연 시간(Tpd(1.5 ㎱)) 만큼 지연되고, 약간 왜곡된 입력 파형과 거의 동일한 파형을 가진다.
따라서, 칩 저항기의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)가, 예를 들어, 종래의 값보다 1/10로 충분히 감소된다고 가정하면, 반복 주파수(f)가 1 ㎓이고 외견상의 주파수(ft)가 약 5 ㎓일 때, 펄스는 버스를 통해 성공적으로 전송될 수 있다.
그러나, 종단 저항기는 칩 저항기가 사용되어, 버스를 종단시키기 위해 배선 기판 상에 장착된 디스크리트 부품이다. 따라서, 칩 저항기의 리액턴스, 즉, 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)는 칩 저항기의 길이 및 폭에 따라 좌우된다. 통상의 칩 저항기는 1.0 ㎜ ×0.5 ㎜ 정도의 작은 크기를 가진다. 따라서, 도 4a에 도시된 시뮬레이션에 의해 제안된 바와 같이 리액턴스를 1/10로 감소시키기 위해서 크기를 감소시키는 것이 곤란하고 거의 불가능하다.
저항기의 리액턴스 성분, 즉, L1 및 C1은 원하는 만큼 크기 감소에 의해 충분히 감소된다면, 저항기의 솔더링이 추가의 리액턴스(예, 200 pH 및 3 ㎊)를 야기하기 때문에, 다른 기술상의 문제점이 발생된다.
따라서, 본 발명의 목적은, 상술한 문제점을 해결하여, 종래의 종단 저항기를 사용하여 효과적인 버스 종단 방법을 제공함으로써, 1 ㎓ 정도의 높은 반복 주파수 하에서 고주파 디지털 신호를 성공적으로 전송하기 위한 것이다.
본 발명의 다른 목적은, 버스의 반사파를 효과적으로 억제할 수 있는 종단 저항기를 제공하는 것이다.
본 발명의 또다른 목적은, 버스를 종단하는 종단 저항기가 장착된 배선 기판을 제공하는 것이다.
본 발명의 또다른 목적은, 이러한 종단 저항기 및 배선 기판의 제조 방법을 제공하는 것이다.
본 발명의 한 태양에 따르면,
디지털 신호를 전송하기 위해 절연성 기판 상에 형성된 버스(1)의 일 단부에 종단 저항기(2)를 접속시키는 단계; 및
종단 저항기의 주위에 적어도 디지털 신호의 주파수 영역에서 절연성 기판의 유전체 손실각보다 큰 유전체 손실각(δ)을 가지는 절연물을 설치하는 단계를 포함하는 버스 종단 방법이 제공되며,
절연물은 종단 저항기 주위의 고주파 전자파 에너지를 흡수하기 위해 채용된다.
버스 종단 방법에 따르면, 칩형의 종단 저항기가 전극들간에 솔더링되도록 버스의 종단부 및 대응하는 접지선(또는 일부 경우에는 전원선) 상에 전극이 장착된다. 절연성 기판 및/또는 종단 저항기가 주변에 설치된 절연물은, 디지털 신호의 주파수 범위에서 큰 유전체 손실각을 가지도록 된다(이러한 절연물은 이하 소산성 절연물이라 한다). 버스의 최종의 수신기 분기 후의 버스를 통과하는 신호는 불필요해진다. 따라서, 예를 들어, 열로 변환하여 신호를 제거하는 것이 필요하다. 신호의 에너지는 버스의 특성 임피던스에 따라 좌우된다. 에너지를 완전히 소산시키기 위해서, 버스의 종단에 접속된 종단 저항기는 버스의 특성 임피던스와 임피던스 정합된다. 저항기의 기생 리액터스 때문에, 펄스의 고주파수 성분은 반사된다. 그러나, 고주파수 반사파는, 종단 저항기 주변에 설치되고 큰 유전체 손실각을 가지는 유전 재료에 의해 열로 효과적으로 변환된다.
큰 유전체 손실각(δ)을 가지는 절연물은 이온 수식 첨가물(modified ionized additive)을 함유하는 유리 재료를 포함할 수도 있다. 이와 같이, 전송로의 종단에 장착된 칩형의 종단 저항기를 큰 유전체 손실각을 가지는 유리 분말을 상당량 함유하는 열가소성 또는 열경화성 유기물 페이스트에 포팅하고, 이 페이스트를 건조 또는 경화시킨다. 칩 저항기를 절연물로 덮기 때문에, 신호에 의해 발생되어 절연물로 발산되는 전자계는 유전체 손실각에 의해 직접 영향을 받고 전자계의 주파수 성분은 열의 형태로 소산된다.
다른 방법으로는, 본 발명의 버스 종단 방법에 사용되는 소산성 절연물은 히드록시기를 함유하는 열경화성 유기 재료일 수도 있다. 히드록시기를 함유하는 열경화성 유기 재료에 포팅하고 가열/건조함으로써, 칩형의 종단 저항기는 소산성 절연물로 덮힐 수도 있다. 또한, 이 예에서, 칩 저항기가 전자계에 직접 영향을 주는 절연물로 덮여 있기 때문에, 전자계의 고주파수 성분은 열의 형태로 소산된다.
다른 종단 저항기(2)는, 이온 수식 첨가물을 함유하고 큰 유전체 손실각을 가지는 유리 기판(21), 유리 기판의 한 표면 상에 형성된 저항막(22), 및 저항막의 반대 단 상에 형성된 한 쌍의 전극(24)을 구비한다. 유리 기판(21)이 배선 기판의 유전체 손실각보다 큰 유전체 손실각(δ)을 가지기 때문에, 입력 디지털 신호의 고주파수 성분의 에너지 및 외견상의 천이 시간과 관련된 고주파수 성분의 에너지는 종단 저항기의 기판에 의해 흡수된다. 따라서, 펄스의 왜곡은 배선 기판상의 페어 전송로(paired transmission lines)의 종단부들간에 접속된 종단 저항기에 의해 억제된다.
본 발명의 다른 태양에 있어서,
이온 수식 첨가물을 함유하고 큰 유전체 손실각(δ)을 나타내는 유리 기판(21)을 준비하는 단계;
유리 기판의 하나의 주 표면 상에 금속 박막(22)을 저항막으로서 형성하는 단계;
금속 박막 상에 중첩된 금속 전극층(23)을 형성하는 단계;
금속 전극층을 패터닝하여 블록을 형성함으로써, 소정의 간격으로 떨어진 전극(24)을 형성하는 단계; 및
블록을 금속 전극의 중심선을 따라 세로 방향으로 잘라 긴 블록을 형성하고, 긴 블록을 소정의 간격으로 가로 방향으로 절단하는 단계를 포함하는 종단 저항기의 제조 방법이 제공된다.
이렇게 제조된 종단 저항기는 이온 수식 첨가물을 함유하고 큰 유전체 손실각(δ)을 가지는 유리 기판 상에 형성된 저항막, 및 저항막 상에 순차로 형성된 금속층 및 전극을 포함한다. 따라서, 금속 저항기는 고주파 전자파를 흡수하도록 형성된다.
본 발명의 배선 기판은,
절연성 기판(8a);
이 절연성 기판 상에 형성된 다수의 페어 전송로(1);
각각의 페어 전송로의 종단부들간에 접속된 칩형의 종단 저항기(2); 및
하나의 종단 저항기를 덮기 위해 각각 형성되고, 적어도 전송되는 디지털 신호의 주파수 범위에서 절연성 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 절연물(9)을 포함한다.
이 배선 기판에서, 종단 저항기(2)에 입력되는 디지털 신호의 고주파수 성분, 및 외견상의 천이 펄스의 고주파수 성분은 절연물(9)에 의해 전력 손실로서 흡수된다. 이는, 배선 기판 상의 각 종단 저항기(2) 및 페어 전송로의 관련된 종단을 소산성 절연물(9)로 덮음으로써 할 수 있다. 따라서, 디지털 신호의 파형의 왜곡은 종단 저항기의 기생 리액턴스를 공진시키는 성분을 감소시킴으로써 최소화될 수 있다.
본 발명의 다른 배선 기판은,
절연성 기판(8a);
절연성 기판 상에 형성된 다수의 페어 전송로(1);
각각의 페어 전송로의 종단부들간에 접속된 칩형의 종단 저항기(2); 및
각각의 종단 저항기, 및 각각의 페어 전송로의 종단부를 덮기 위해 각각 형성되고, 적어도 전송로에 의해 전송되는 디지털 신호의 주파수 범위에서 절연성 기판(8a)의 유전체 손실각보다 큰 유전체 손실각(δ)을 가지는 절연물(9)을 구비한다. 이 구성에서, 배선 기판 상에 형성된 페어 전송로(1)의 각각의 종단의 종단 저항기(2), 및 페어 전송로(1)의 종단부는 소산성 절연물(9)로 덮힌다. 따라서, 디지털 신호의 고주파수 성분은 종단 저항기로 입력되기 전에 절연물(9)에 의해 흡수됨으로써, 펄스의 파형의 왜곡을 감소시킨다.
본 발명의 배선 기판에 사용되는 소산성 절연물(9)은 적어도 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물일 수 있다.
소산성 절연물(9)은 히드록시기를 함유하는 열경화성 유기 재료일 수 있다.
소산성 절연물(9)은 이온 수식 첨가물을 함유하는 유리 분말, 및 히드록시기를 함유하는 열경화성 유기 재료의 혼합물일 수 있다.
종단 저항기(2)를 덮거나 또는 종단 저항기(2) 및 관련된 페어 전송로(1)의 종단을 덮는 소산성 절연물(9)은 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합 재료, 히드록시기를 함유하는 열경화성 유기 재료, 또는 그 혼합물일 수 있다. 따라서, 절연물(9)은 디지털 신호의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분의 에너지를 흡수한다.
본 발명의 배선 기판에 사용되는 종단 저항기는,
이온 수식 첨가물을 함유하고, 배선 기판의 유전체 손실각(δ)보다 큰 유전체 손실각을 가지는 유리 기판;
이 유리 기판의 한 표면 상에 형성된 저항막; 및
이 저항막의 대향단 상에 형성된 한 쌍의 전극을 구비한다.
본 발명의 배선 기판에 있어서, 종단 저항기(2) 및 페어 전송로(1)의 관련된 종단은 소산성 절연물(9)로 덮히고, 종단 저항기 자체는 소산성 유리 기판을 가진다. 따라서, 디지털 신호의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분은 효과적으로 흡수될 수 있다.
본 발명의 다른 태양에 있어서,
페어 전송로를 가지는 절연성 기판(8a)을 준비하는 단계;
칩형의 종단 저항기(2)를 장착하고 페어 전송로의 종단부에 접속시키는 단계;
적어도 전송로에 의해 전송되는 디지털 신호의 주파수 범위에서 절연성 기판의 유전체 손실각보다 큰 유전체 손실각(δ)을 가지는 점성 액상 유기물 포팅 수지(sticky organic potting resin)를 준비하는 단계;
점성 액상 유기물 포팅 수지 용액(9)을 각각의 종단 저항기(2) 및 그 주위에 적하시키거나, 또는 각각의 종단 저항기 및 관련된 페어 전송로(1)의 종단부 및 그 주위에 적하시켜 포팅하는 단계; 및
유기물 포팅 수지를 경화시키는 단계를 포함하는 배선 기판의 제조 방법이 제공된다.
이 방법에서, 페어 전송로(1)의 관련된 종단부에 접속된 종단 저항기(2) 상에 큰 유전체 손실각(δ)을 가지는 유기물 포팅 수지(9)의 용액을 포팅하는 것만이 요구될 수도 있다. 따라서, 고주파 전자기 에너지를 흡수할 수 있는 소산성 배선 기판을 간단한 방법으로 제조할 수 있다.
포팅 수지는 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물, 또는 이온 수식 첨가물을 함유하는 유리 분말 및 히드록시기를 함유하는 열경화성 유기 재료의 혼합물이다.
본 발명의 배선 기판은,
적어도 전송되는 펄스 신호의 주파수 영역에서 소정의 부분이 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지는 절연성 기판;
이 절연성 기판의 각각의 소정의 부분에 종단부를 가지는 페어 전송로; 및
각각의 페어 전송로의 종단부들간에 각각 접속된 칩형의 종단 저항기를 구비한다.
배선 기판에 있어서, 적어도 기판의 소정의 부분이 페어 전송로 상으로 전송되는 디지털 신호의 주파수 영역에서 기판의 나머지보다 큰 유전체 손실각을 가짐으로써, 종단 저항기로 입력되는 신호 입력의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분은 기판의 소정의 부분에 의해 흡수되거나 소산된다. 따라서, 종단 저항기의 기생 리액턴스와 상호 간섭하는 고주파수 성분의 에너지 소산 때문에, 페어 전송로 상으로 전송되는 펄스를 악화시키지 않으면서 페어 전송로 상으로 전송되는 펄스 신호의 파형의 왜곡을 최소화시킬 수 있다.
배선 기판은, 절연성 기판의 소정의 부분이 각각의 페어 전송로의 종단부로 연장하는 특징이 있다. 배선 기판에 있어서, 큰 유전체 손실각을 가지는 절연성 기판의 각각의 에너지 소산성 영역이 페어 전송로의 종단부에 걸쳐 연장하기 때문에, 소산성 영역은 종단 저항기에 입력되기 전에 디지털 펄스 신호의 고주파수 성분 및 관련된 외견상의 천이 펄스의 고주파수 성분을 잘 흡수함으로써, 펄스의 파형의 왜곡을 감소시킨다.
배선 기판의 절연성 기판의 소산성 영역은 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물로 형성된다. 다른 방법으로는, 소산성 영역은 히드록시기를 함유하는 열경화성 유기 재료로 형성된다. 다른 방법으로는, 소산성 영역은 적어도 이온 수식 첨가물을 함유하는 유리 분말, 및 히드록시기를 함유하는 열경화성 유기 재료의 혼합물로 형성된다.
다른 방법으로는, 소산성 영역은 적어도 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물, 히드록시기를 함유하는 열경화성 유기 재료, 또는 이 재료들의 혼합물로 형성된다. 이 배선 기판은 디지털 펄스 신호의 고주파수 성분 및 관련된 외견상의 천이 펄스의 고주파수 성분의 에너지를 흡수한다.
본 발명의 배선 기판에 사용되는 종단 저항기는,
이온 수식 첨가물을 함유하고, 배선 기판의 유전체 손실각보다 큰 유전체 손실각(δ)을 가지는 유리 기판;
이 유리 기판의 한 표면 상에 형성된 저항막; 및
이 저항막의 양단 상에 형성된 한 쌍의 전극을 구비한다.
배선 기판에 있어서, 절연성 기판의 소정의 소산성 영역이 디지털 펄스 신호의 주파수 영역에서 전송로의 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지기 때문에, 디지털 신호 및 이와 관련된 외견상의 천이 파형의 고주파수 성분은 에너지 소산성 영역에 의해 효과적으로 흡수될 수 있다.
본 발명의 또다른 태양에 있어서,
미경화 상태의 열경화성 절연성 기판(8a)을 준비하는 단계;
절연성 기판의 소정의 위치에 소정의 크기를 가지는 홀(8b)을 형성하는 단계;
적어도 전송되는 디지털 신호의 주파수 영역에서 절연성 기판의 유전체 손실각보다 큰 유전체 손실각(δ)을 가지는 미경화 상태의 열경화성 절연성 판상 부재(7)를 형성하는 단계;
절연성 기판의 각각의 홀에 끼우기 위해 절연성 판상 부재를 소정의 크기를 가지는 개별적인 매립 부재(7a)로 절단하는 단계;
각각의 홀 내에 매립 부재를 매립하고 가열하여, 적어도 전송되는 디지털 신호의 주파수 영역에서 소정의 부분이 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지는 혼합형 절연성 기판을 형성하는 단계;
각각의 페어 전송로의 종단부가 혼합형 절연성 기판의 각각의 소정에 배치되도록 페어 전송로를 형성하는 단계; 및
상기 각각의 전송로상의 종단부들간에 칩형의 종단 저항기를 배치하고 접속시키는 단계를 포함하는 배선 기판의 제조 방법이 제공된다.
이 제조 방법은, 미경화 상태의 절연성 기판(8a)의 소정의 부분에 형성된 소정의 크기를 가지는 홀(8b), 더 큰 유전체 손실각을 가지고 홀(8b) 내에 매립될 크기로 매립 부재로 절단되는 미경화 상태의 열경화성 절연성 판상 부재(7)를 제공한다. 매립 부재는 절연성 기판의 각각의 홀(8b) 내에 매립되고, 가열되어 혼합형 절연형 기판을 형성한다. 따라서, 이 기판은, 적어도 전송되는 디지털 펄스 신호의 주파수 영역에서 기판의 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지는 소정의 부분을 가진다. 후속의 제조 단계에서, 종단부가 각각의 에너지 소산성 영역에 놓이도록 페어 전송로를 기판 상에 설치한다. 이 단계를 통하여, 종단 저항기가 설치되는 에너지 소산성 영역을 가지는 혼합형 절연형 배선 기판을 제공한다.
미경화 상태의 열경화성 절연성 판상 부재(7)는, 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물, 및 이온 수식 첨가물을 함유하는 유리 분말 및 히드록시기를 함유하는 유기 열경화성 재료의 혼합물이다.
다수의 페어 전송로(예, 64쌍)에 대해 형성되는 홀은 다수의 페어 전송로에 대한 공통 홀로 통합된다. 이 경우, 매립 부재는 공통 홀 내에 용이하게 매립될 수 있는 단일 매립 부재로 통합됨으로써, 제조 과정을 간단하게 한다.
통합 홀(8b)은 각각의 페어 전송로의 각각의 종단 및 종단부에 대응하는 크기를 가진다.
이 경우, 배선 기판의 제조는, 다수(예, 64)의 페어 전송로가 페어 전송로에 대한 공통 홀 내에 끼워지는 단일 매립 기판과 관련되기 때문에, 더욱 더 간단해진다. 또한, 페어 전송로의 종단부가 매립 부재와 동시에 매립되기 때문에, 종단 저항기에 입력되기 전에 펄스의 고주파수 성분은 더 잘 흡수됨으로써, 신호의 왜곡을 감소시킨다.
본 발명의 또다른 태양에 있어서,
디지털 신호를 전송하기 위해 절연성 기판 상에 형성된 버스의 일 단부에 종단 저항기를 접속시키는 단계; 및
종단 저항기의 주위의 고주파 전자기 에너지를 흡수하기 위해 종단 저항기의 주위에 자성체로 혼합된 절연물을 설치하는 단계를 포함하는 버스 종단 방법이 제공된다.
본 발명의 배선 기판은,
절연성 기판;
이 절연성 기판 상에 형성된 다수의 페어 전송로;
각각의 페어 전송로의 종단부들간에 접속된 칩형의 종단 저항기;
각각의 종단 저항기, 및 종단 저항기에 접속된 페어 전송로의 종단부를 덮기 위해 형성되고, 자성체 및 유기 수지의 혼합물로 만들어진 절연물을 구비한다.
본 발명의 또다른 태양에 있어서,
페어 전송로를 가지는 절연성 기판을 준비하는 단계;
칩형의 종단 저항기를 장착하고 페어 전송로의 종단부들간에 접속시키는 단 계;
자성체로 혼합된 점성 액상 유기물 포팅 수지를 준비하는 단계;
점성 액상 유기물 포팅 수지를 적어도 종단 저항기 및 종단 저항기의 주위에 적하시켜 포팅하는 단계; 및
유기물 포팅 수지를 경화시키는 단계를 포함하는 배선 기판의 제조 방법이 제공된다.
본 발명의 또다른 배선 기판은,
자성체 및 유기 수지의 혼합물로 만들어져 소정의 부분에 형성된 절연 부재를 가지는 절연성 기판;
이 절연성 기판의 각각의 소정의 부분에 종단부를 가지는 페어 전송로; 및
각각의 페어 전송로의 종단부들간에 각각 접속된 칩형의 종단 저항기를 구비한다.
본 발명의 또다른 태양에 따른 배선 기판의 제조 방법은,
미경화 상태의 열경화성 절연성 기판을 준비하는 단계;
절연성 기판의 소정의 위치에 소정의 크기를 가지는 홀을 형성하는 단계;
자성체 및 유기 재료의 혼합물로 만들어진 미경화 상태의 열경화성 절연성 판상 부재를 형성하는 단계;
절연성 기판의 각각의 홀에 끼우기 위해 절연성 판상 부재를 소정의 크기를 가지는 개별적인 매립 부재로 절단하는 단계;
각각의 홀 내에 매립 부재를 매립하고 가열하여, 큰 유전체 손실각의 소정의 부분을 가지는 혼합형 절연성 기판을 형성하는 단계;
각각의 페어 전송로의 종단부가 혼합형 절연성 기판의 각각의 소정에 배치되도록 페어 전송로를 형성하는 단계; 및
각각의 전송로상의 종단부들간에 칩형의 종단 저항기를 배치하고 접속시키는 단계를 포함한다.
따라서, 본 발명에 따르면, 큰 자계 손실각을 가지는 자기 재료를 유리 분말 대신에 절연물로서 사용하여 원치 않는 고주파수 반사파를 소산시킬 수 있다.
배선 기판 상에 형성된 버스 상으로 고주파 디지털 신호의 전송을 하는 경우에 있어서, 에너지의 소산으로 인한 신호의 파형의 왜곡을 방지하기 위해 기판 재료로서 비소산성(non-dissipative) 재료를 사용한다. 이러한 비소산성 재료는 작은 유전체 손실각(δ)(이에 따라, 작은 유전 정접(tanδ)을 가짐)을 가진다. 또한, 버스의 종단부의 신호의 반사를 제거하기 위해서, 종단 저항기를 버스의 종단부에 접속시킨다. 그러나, 어떠한 종단 저항기라도 주파수에 따른 기생 리액턴스(기생 인덕턴스(L1) 및 기생 커패시턴스(C1))를 가지며, 이는, 디지털 펄스 신호의 고주파수 성분, 및 펄스의 실제 천이 시간과 관련된 외견상의 주파수의 고주파수 성분에 영향을 줌으로써, 펄스 신호의 파형의 왜곡을 가져 온다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 배선 기판 상에 형성된 버스의 단부에 종단 저항기를 접속시켜, 큰 유전체 손실각(δ)을 가지는 절연물을 종단 저항기의 주위에 배치하여 펄스의 고주파수 성분을 흡수함으로써, ㎓ 대의 신호를 성공적으로 전송하게 하는 기본적인 원칙에 근거한다. 종단 저항기는 특별할 필요가 없고, 종래의 종단 저항기를 사용한다.
우선, 본 발명의 설명에 앞서, 유전체 손실각에 대해 설명한다. 절연물은 소정의 전계 하에서 분극 구조를 나타낸다. 이러한 분극 구조는 공간 전하 분극, 쌍극자 분극, 이온 분극 및 전자 분극을 포함한다.
공간 전하 분극은, 유전율 및/또는 도전율이 급변하는 부분에 집중되어 공간 전하의 외견상의 분극을 가져오는 이온 및 전하의 균일하지 않은 편차에 기인한다.
쌍극자 분극은, 분자의 쌍극자 모멘트와 외부적으로 인가된 전계간의 상호 작용에 기인한다. 이러한 분극 분자는, 전계에 평행한 방향으로 배향한다.
이온 분극은, 전계 하에서 이온 결정의 이온의 이동으로부터 기인하며, 양이온 및 음이온의 상대적인 위치를 변화시켜 외견상의 쌍극자를 발생시킨다.
전자 분극은, 인가된 전계 하에서 각 원자의 원자핵 주위로 전자의 상대적인 이동으로부터 기인하여, 원자 분극을 만든다.
분극 구조는 인가된 전계의 변화에 따라야 한다. 그렇지 않으면, 분극 전계에 비해 지연된다. 그 결과, 공간 전하의 분극 및 중량이 큰 분자의 분극은 느리다. 느린 분극은 물리적 시스템에 존재하는 공진 모드를 방해하고, 열의 형태로 에너지를 소산시킨다. 인가된 전계에 대해 분극의 지연된 위상각을 유전체 손실각이라고 하면, 다음과 같은 식에 의해 구한다.
κsθ-jδ= κ* = κ' - jκ" = ε*/ε0 = (1/ε0)(ε' - jε")
κ' = κs cosδ
κ" = κs sinδ
tanδ= κ"/κ' = ε"/ε' (1)
여기서, δ는 유전체 손실각이고, κsθ-jδ는 복소 유전율의 벡터값이고, ε*는 복소 비유전율이고, ε0 는 진공중의 유전율이고, ε' 및 ε"는 각각 복소 비유전율의 실수부 및 허수부이고, tanδ는 유전 정접이라고 한다.
종단 저항기에 인가된 전압(V0)은 유전체 손실에 의해 영향을 받으며, 다음과 같은 양이다.
ωε"V0 /ε0 (= ω(ε'/ε0)V0 tanδ= ωεr V0 tanδ)
여기서, ω는 각주파수이고, εr 는 비유전율이다. 전력 손실(P)은 전압 손실(Vloss)과 전류(I)의 곱이고, 전압(V0)과 합성 임피던스(Z)로 나타낸 전류(I)는 다음과 같다.
I = ωεr (V0)2 tanδ/Z
합성 임피던스(Z)는 주파수 특성을 가진다.
따라서, 전력 손실(P)은 유전체 손실각(δ), 유전율(ε) 및 각주파수(ω)에 따라 증가한다. 따라서, 펄스의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분의 에너지는 전력 손실(P)로서 절연물에 의해 흡수된다.
상술한 바와 같이, 분극 구조가 공간 전하 또는 큰 중량의 분자를 포함한다 면, 전계에 대한 분극의 응답은 느리다. 즉, 재료의 분극 구조는 재료의 구조에 따른 주파수 특성을 가진다. 달리 설명하면, 유전체 손실각(δ)은 각주파수(ω)의 증가에 따라 증가하지만, 아직 명확하게 알려지진 않았다.
살펴본 바와 같이, 4개의 서로 다른 형태의 분극(공간 전하, 쌍극자, 이온 및 전하 분극)이 있다. 4개의 형태의 분극은 각각의 고유 진동 주파수(f0)를 가진다. 유전체에 인가된 전계의 주파수(f)가 유전체의 고유 진동 주파수보다 상당히 낮다면(f < f0), 비유전율은 거의 일정하고, 전력 손실도 일정하다. 이와는 반대로, 유전체에 인가된 전계의 주파수(f)가 유전체의 고유 진동 주파수보다 상당히 높다면(f > f0), 비유전율은 약 1이고, 유전체 손실각(δ)은 약 0 이다.
도 5는 4개의 서로 다른 형태의 분극에 대한 분극율(α)(즉, 비유전율)의 주파수 특성을 나타낸다. 도 5에서 알 수 있는 바와 같이, 쌍극자 분극의 분극율은 약 1이 되고, 쌍극자 분극이 고유 진동 주파수를 넘어있음을 나타낸다. 이 주파수 영역에서, 유전체 손실각(δ)은 약 0 이다. 본 발명이 주로 1 ㎓ 이상의 범위에 관한 것이기 때문에, 티탄 바륨과 같은 유전체는, 원자의 천이로 인한 쌍극자 형태의 분극 구조를 나타내고 유전체 손실각이 1 ㎓ 이상에서 거의 0 이므로, 사용할 필요가 없다.
한편, 도 5에 도시된 바와 같이, 이온 분극은 적외선 영역에서 발생하고, ㎓ 대역에서 지연된 분극을 나타낸다. 따라서, 본 발명의 소산성 유전체 재료로 사용할 수 있다.
특히 염화나트륨과 같은 이온 결정은 수용성이고, 그 수용액은 이온 전도에 의해 도전성이고, 부식성이 강하다. 따라서, 이온 결정은 전자 장치의 부품 재료로서 사용할 수 없다.
그러나, 유리 중의 양이온 첨가물은 이온화된 상태에서 변형되므로, 본 발명에서 절연물을 함유하는 바람직한 이온으로서 사용할 수 있다. 예를들어, 소다 유리(통상의 유리)는 3 내지 4의 비유전율을 가지고, 10 ㎓ 까지 올라가는 주파수 범위에서 약 0.02의 유전 정접(tanδ)을 가진다. 분극의 성질을 고려하면, 이러한 특성들을 적외선 영역에까지도 유지할 수 있다.
소산성 유전체 재료로서 유리를 사용하면, 유리의 연화점이 약 800 ℃ 이므로, 종단 저항기를 기판에 솔더링할 경우에, 유리를 연화 또는 용융시킴으로써 종단 저항기에 인접한 영역에 장착할 수 없다. 이러한 경우, 유리를 분말의 형태로 사용할 수 있다. 이온 수식 첨가물이 많은 유리 분말을, 유기 페이스트 또는 B 스테이지 재료(미경화 상태의 열경화성 수지)와 60 내지 80 중량% 정도로 혼합시키고, 공지의 코팅법을 사용하여 종단 저항기의 영역에 장착한다.
도 5에 도시된 파선은 이러한 열경화성 유기 재료의 전형적인 예인 에폭시 수지의 분극율-주파수 특성 곡선을 나타낸다. 에폭시 수지와 같은 열경화성 고분자 유기 재료는 화학 반응을 통해 3차원 망상 구조를 만들 목적으로 장착한 후 경화시킨다. 도 5에 도시된 바와 같이, 열경화성 고분자 유기 재료 중에서, 히드록시기를 함유하는 유기 재료가 1 ㎓(109 ㎐) 이상에서 충분히 높은 분극율(이에 따른 큰 유전율) 및 큰 유전 정접(tanδ)을 가진다.
따라서, 히드록시기를 많이 함유하는 에폭시 수지와 같은 열경화성 고분자 유기 재료는 본 발명의 절연물로서 적합하다. 절연물로서의 다른 바람직한 재료는, 상술한 바와 같이 에폭시 수지와 혼합된 큰 이온 분극을 가지는 유기 재료이다. 또한, 희토류 원소의 산화물을 함유하는 유리는 본 발명에 적합하다.
[실시예]
이하, 첨부 도면을 참조하여 본 발명의 실시예를 설명한다.
도 6에서는, 본 발명의 제1 실시예의 버스 종단 방법이 적용된 통상의 신호 전송 버스 시스템이 도시된다. 도 6에 도시된 바와 같이, 일련의 페어 전송로(1)(스택 페어 전송로라고도 함)는, 배선 기판(8)의 절연층(8a) 상에 배치된 제1 신호 전송로(1a), 및 절연층(8a)의 하층으로 제1 신호 전송로(1a)와 평행하게 배치된 제2 신호 전송로(1b)를 포함한다.
절연층(8a)은 신호 전송로 상으로 전송된 디지털 신호의 파형의 왜곡 및 유전체 손실에 의한 열 발생 모두를 억제하기 위해서 작은 유전체 손실각을 가지는 절연층인 것이 바람직하다. 이는, 이 실시예뿐만 아니라 본 발명의 다른 실시예에서도 적용된다.
구동 회로(3)에 근접한 신호 전송로(1a 및 1b)의 단부에는, 패드 전극(1c) 및 콘택트 전극(1d)이 서로 대향하지 않도록 설치된다. 유사하게는, 제1 및 제2 신호 전송로(1a 및 1b)의 종단부에는, 패드 전극(1e) 및 콘택트 전극(1f)이 서로 대향하지 않도록 각각 설치된다. 절연층(8a)의 상층에는, 절연층(8a) 내에 형성된 비어 홀을 통해 제2 신호 전송로(1b)의 콘택트 전극(1d)과 접촉하는 패드 전극(1g), 및 비어 홀을 통해 제2 신호 전송로(1b)의 콘택트 전극(1f)과 접촉하는 패드 전극(1h)이 설치된다.
구동 회로(3)를 가지는 구동 칩(도시안함)은, 구동 회로(3)가 페어 전송로(1)의 패드 전극(1c 및 1g)에 접속되도록 플립 칩 본딩 또는 와이어 본딩된다. 페어 전송로(1)의 도중에는, 페어 분기 저항(paired branch resistor chips)(4a), 및 이 페어 분기 저항으로부터 연장하는 페어 분기로(paired branch lines)(4b)을 포함하는 분기로(4)가 설치된다. 페어 분기로(4b)의 단부에는, 수신 회로(5)가 설치된다. 분기로(4)에 의한 신호의 반사를 최소화하기 위해서, 페어 전송로(1)와 페어 분기 저항(4a)간의 거리를 가능한 한 짧게 하는 것이 바람직하고, 페어 분기 저항(4a)의 저항은 가능한 한 크게 하는 것이 바람직하다.
페어 전송로(1)의 종단부에는, 임피던스 정합된 종단 저항기(2)가 설치된다. 이 종단 저항기(2)는, 예를 들어, 플립 칩 본딩법에 의해 페어 전송로(1)의 패드 전극(1e 및 1h)에 접속된 칩 저항기이다.
본 발명에 따르면, 큰 유전체 손실각(δ)을 가지는 절연물은, 페어 전송로(1)의 종단부에 접속된 종단 저항기(2)의 주위 또는 근처에 설치된다. 절연물은, 페어 전송로(1)을 통해 전송된 디지털 신호의 주파수 영역에서 적어도 절연층(8a)의 유전체 손실각보다 큰 유전체 손실각을 가지는 것이 바람직하다.
절연물에 의한 만족스러운 절연은 3가지 방법으로 구현될 수 있다. 즉, (1) 칩 저항기 자체의 기판은 큰 유전 정접(tanδ)을 가지는 절연물로 만들어져야 하 고, (2) 칩 저항기는 큰 유전 정접(tanδ)을 가지는 절연물로 코팅되어야 하고, (3) 칩 저항기 하층의 절연층(8a)은 큰 유전 정접(tanδ)을 가지는 절연물로 만들어져야 한다.
이와 같은 방법으로, 종단 저항기(2)로 입력되는 디지털 펄스 신호의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분의 에너지는, 소산성(dissipative) 절연물에 의해 전력 손실(P)로서 흡수될 수 있다. 이 흡수된 에너지는, 리액턴스에 의해 흡수된 에너지와는 달리, 종단 저항기로 다시 돌아오지 않도록, 열의 형태로 소산된다. 페어 전송로에 영향을 주는 다른 관계되는 전자 방사는 없다. 따라서, 칩 저항기(2)의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)의 공진 에너지를 감소시켜, 페어 전송로(1) 상의 펄스 신호의 왜곡을 최소화할 수 있다.
디지털 신호의 고주파수 성분 및 외견상의 천이 펄스는 펄스 신호의 중요한 성분이고, 페어 전송로(1) 상에 반드시 존재하여야 한다. 따라서, 소산성 절연물을 종단 저항기(2)의 주위에만 제한시키는 것이 필요하다. 절연물은 페어 전송로(1)를 따라 연장되어서는 안된다.
배선 기판(8)은 단층 구조일 수 있지만, 한 기판을 다른 기판 상에 적층함으로써 형성된 다층 구조가 바람직하다. 다층 구조의 경우, 최상위층은 도 6에 도시된 기판(8)으로서 사용된다. 도 6이 일련의 페어 전송로(1)를 나타내지만, 실제에 있어서, 디지털 시스템의 비트수에 따라 다수(예, 64)의 페어 전송로(1)가 평행하게 배치된다.
본 발명은, 도 6에 도시된 것 이외에, 예를 들어 마이크로 스트립 선로, 코 플레이너(coplanar) 선로 및 스트립 선로를 포함하는 다른 형태의 버스 선로에 적용될 수도 있다.
도 7a는 버스 시스템의 종단부의 등가 회로를 나타내며, 종단 저항기(2), 및 이 종단 저항기 주위에 배치된 큰 유전체 손실각(δ)을 가지는 소산성 절연물을 포함한다. 도 7b는 소산성 절연물의 콘덕턴스(G = I/V)의 주파수 특성을 나타낸다.
도 7a에 도시된 종단 저항기(2)는 버스(1)의 특성 임피던스(Zo)에 정합된 저항(R1)을 가진다. 임피던스(Zo)는 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)로 이루어진다. 콘덕턴스(Gf)는 버스(1) 및 종단 저항기의 노드에 접속된다.
콘덕턴스(Gf)는 종단 저항기의 주위에 배치된 종단 저항기(2), 및 이 종단 저항기 주위에 배치된 큰 유전 정접(tanδ)을 가지는 소산성 절연물의 흡수 특성을 나타낸다. 도 7b에 도시된 바와 같이, 콘덕턴스(Gf)는 주파수가 높아짐에 따라 증가한다. 또한, 가로축에 도시된 f1 내지 f9는 9차 고조파까지 펄스의 기수 고조파를 나타낸다.
도 8은 기본 파형(f1)(1 ㎓)을 참조하여 상대적인 파고치의 관점에서 펄스의 전형적인 주파수 스펙트럼을 나타낸다. 도 8에 도시된 예에서, 펄스는 기본 파형에 더하여, 3차 고조파(주파수(f3)에서 30%), 5차 고조파(f5에서 13%), 7차 고조파(f7에서 5%) 및 9차 고조파(f9에서 3.0%)를 포함한다. 도 8에 도시되지는 않았지만, 펄스는 외견상의 펄스 천이와 관련된 외견상의 주파수의 3.5 ㎓ 성분을 더 포함하며, 이는 기본 파형의 80%에 이른다.
도 7a 및 7b의 등가 회로, 및 도 8에 도시된 주파수 특성 곡선으로부터 알 수 있는 바와 같이, 페어 전송로(1)로부터 종단 저항기(2)로 전송되는 디지털 신호의 에너지의 상당량이 임피던스 정합된 저항(R1)에 의해 흡수됨으로써, 펄스의 반사를 억제한다. 그러나, 펄스 및 외견상의 천이의 고주파수 성분은, 주파수 특성을 가지는 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)로 인한 리액턴스(ωL1 및 1/ωC1)와의 강한 공진을 여전히 나타낸다. 본 발명에 따르면, 이러한 고주파수 성분은 종단 저항기(2) 주위에 배치된 소산성 절연물에 의해 전력 손실(P)로서 제거된다. 도 7a의 콘덕턴스(Gf)로 나타낸 에너지의 흡수는 주파수(f)가 커짐에 따라 현저하게 증가한다.
따라서, 주파수 특성을 가지는 소산성 절연물은, 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)와 공진하는 고주파 파형을 전력 손실(P)로서 제거한다. 이와 같이, ㎓대의 디지털 신호를 전송하는 버스는, 본 발명에 따라 종래의 종단 저항기를 사용하여 적당하게 종단시킬 수 있다.
추가적인 기생 인덕턴스 및 커패시턴스는 칩 저항기를 기판에 솔더링함으로써 발생할 수 있지만, 동일한 소산성 절연물에 의해 제거할 수 있다. 따라서, ㎓대에서 동작하는 디지털 시스템에 대해 종래의 장착법을 본 발명에 사용할 수 있다. 이는 본 발명의 다른 실시예에도 마찬가지다.
다음, 본 발명의 제2 실시예에 따라, 종단 저항기 및 그 제조 방법을 설명한다.
우선, 도 9a에 도시된 바와 같이, 기판(21)을 준비한다. 기판은 수정된 양이온 첨가물이 첨가된 유리 플레이트일 수도 있다. 이러한 유리 기판(21)은 큰 유 전체 손실각(δ)을 가진다. 소산성 절연물은, 본 발명에 따른 종단 저항기를 지지하는 배선 기판의 유전체 손실각(δ)보다 큰 유전체 손실각(δ)을 가져야 한다. 유리 플레이트는 나트륨(Na), 칼륨(K), 스트론튬(St), 칼슘(Ca), 마그네슘(Mg), 바륨(Ba) 등의 이온 결합성 산화물을 가능한한 많이 함유하는 것이 바람직하다. 유리 플레이트가 많은 산화물을 함유할수록, 이온 결합량이 많아짐으로써, 플레이트의 유전 정접(tanδ)은 증가한다. 플레이트 유리, 병 유리, 프레스 유리를 포함하는 통상의 유리는 본 발명의 목적에 합치된다.
다음, 기판(21)의 주표면에는, 탄탈륨(Ta) 및/또는 크롬(Cr)의 금속성 저항막(22)을 예를 들어 스퍼터링에 의해 설치한다. 기판에는, 예를 들어 구리(Cu) 또는 니켈(Ni)의 금속 전극층(23)을 더 포함한다.
그 후, 도 9b에 도시된 바와 같이, 전극층(23)의 패터닝을 위한 포토리소그래피 과정을 거쳐, 긴 전극(24)을 형성한다. 그 후, 기판을 긴 전극의 세로 중심선을 따라 다이싱 머신으로 우선 절단하고, 횡단 방향(긴 전극(24)에 수직이 방향)으로 소정의 간격으로 절단함으로써, 소정의 크기를 가지는 개별의 칩형의 종단 저항기(2)로 절단한다.
여기에 도시된 예에서, 각각의 칩형의 종단 저항기(2)는, 도 9c에 도시된 바와 같이 변형된 양이온 첨가물을 함유하는 유리 기판(21)을 가진다. 유리의 유전 정접(tanδ)은 배선 기판의 유전 정접(tanδ)보다 크다. 칩형의 종단 저항기는 유리 기판(21)에 중첩하는 저항막(22) 상에 형성된 한 쌍의 금속 전극(24)을 가진다. 종단 저항기(2)는, 도 6에 도시된 바와 같이 페어 전송로(1)의 종단부에 설치된 패 드 전극(1e 및 1h)에, 아래로 대향하는, 즉, 기판에 대향하는 종단 저항기의 주표면과 플립 칩 본딩에 의해, 접착한다.
그 후, 페어 전송로(1)에 입력되는 디지털 신호 및 외견상의 천이의 고주파수 성분의 에너지의 일부는 종단 저항기(2) 자체의 유전성 기판(21)에 의해 흡수된다. 그 후, 이러한 흡수는, 종단 저항기의 기생 인덕턴스 및 커패시턴스를 공진시키는 에너지를 감소시킴으로써, 페어 전송로(1) 상의 신호의 왜곡을 감소시킨다.
종단 저항기를 댐핑 저항기(damping resostor)로서 사용하여 고주파 전자기 상호 간섭(EMI; electromagnetic interference)의 문제점, 특히, 종단 저항기의 리액턴스와 다른 고주파수 성분간의 공진을 방지할 수 있다.
다음, 도 10a 내지 10c, 11a 및 11b를 참조하여, 본 발명의 제3 실시예를 설명한다. 이 실시예는 배선 기판 및 그 제조 방법에 관한 것이다.
우선, 도 10a에 도시된 바와 같이, 기판(8')에는, 상부 및 하부 절연층(8a) 상에 서로 대향하는 다수의 스택트 쌍의 신호 전송로(1a 및 1b)를 각각 설치한다. 각각의 신호 전송로(1a 및 1b)의 종단부에는, 패드 전극(1e) 및 콘택트 전극(1f)을 서로 대향하지 않도록 설치한다. 또한, 절연층(8a) 상에는, 절연층(8a) 내에 형성된 비어 홀을 통해 신호 전송로(1b)의 콘택트 전극(1f)과 접속되는 패드 전극(1h)을 설치한다.
기판(8')을 다음과 같은 방법으로 제조한다. 우선, 예를 들어, 통상의 유전 정접(tanδ)을 가지는 미경화 상태의 에폭시 수지에 유리 직세포(fiber fabric)를 함침(impregnating)시킴으로써, B 스테이지 기판(프리프레그(prepreg)라고 함)을 형성한다. 둘째, B 스테이지 기판 상에는, 상부 및 하부로부터 구리 박막을 접합시키고, 경화시켜 구리 도금의 적층판을 형성한다. 셋째, 적층판의 구리 박막을 포토리소그래피 기술에 의해 패터닝하여 필요한 페어 전송로를 형성한다. 최종으로, 기판(8') 내에 비어 홀을 형성하여, 비어 홀을 통해 각각의 콘택트 전극(1f) 및 패드 전극(1h)을 접속시키는 도전성 패드를 형성한다. 배선 기판(8)이 다층 구조를 가지는 경우, 기판(8')을 최상층으로 하여, 이웃층들간에 프리프레그를 사이에 끼어 적층한다. 이 층들을 가압 하에 가열한다. 이러한 다층 구조는 본 발명의 다른 기판에 동일하게 적용할 수 있다.
다음, 도 10b에 도시된 바와 같이, 각각의 페어 전송로(1)의 종단부들간에, 즉, 패드 전극들(1e 및 1h)간에, 종단 저항기(2)를 설치한다. 종단 저항기의 배선 전극을 플립 칩 본딩에 의해 대응하는 패드 전극(1e 및 1h)과 접속시킨다. 통상의 칩 저항기를 종단 저항기(2)로서 사용할 수 있지만, 도 9c에 도시된 본 발명의 칩 저항기로서, 이온 수식 첨가물을 함유하고 큰 유전 정접(tanδ)을 가지는 유리 기판(21) 상에 증착된 저항막(22) 상에 형성된 한 쌍의 금속 전극(24)을 가지는 칩 저항기를 사용하는 것이 바람직하다.
다음, 변형된 이온화 양이온 첨가물을 함유하는 유리 분말(약 10 ㎛의 바람직한 입자 크기를 가짐)을, 실란 커플링제 용액(agent solution)에 침지하여, 실란 커플링 처리를 행한 후, 건조시킨다. 유리 플레이트는 나트륨(Na), 칼륨(K), 스트론튬(St), 칼슘(Ca), 마그네슘(Mg), 바륨(Ba)과 같은 이온 결합성의 산화물을 가능한 한 많이 함유하는 것이 바람직하다. 산화물을 많이 함유할수록, 이온 결합량이 많아짐으로써, 플레이트의 유전 정접(tanδ)는 증가한다. 플레이트 유리, 병 유리, 프레스 유리를 포함하는 통상의 유리는 전체가 본 발명의 목적에 합당하다.
60 내지 80 중량%의 유리 분말, 및 브롬화 에폭시를 소량 함유하는 약 20 중량%의 비스페놀 F형 에폭시 수지(프라이머)를, 페놀 경화제, 반응성 희석제, 비닐 아세테이트 또는 다이머산과 같은 가소제를 포함하는 첨가물과 함께, 스크류 혼합기에서 혼합하여, 큰 유전 정접(tanδ)을 가지는 점성 액상 유기물 포팅 수지(9)를 형성한다. 브롬화 에폭시는 유리(遊離)된 이온 결합 브롬 원자를 함유하여, 수지의 전체 이온 결합량을 증가시킴으로써, 큰 유전 정접(tanδ)을 제공한다.
기판(8')을 포팅함에 있어서, 점성 액상 유기물 포팅 수지(9)를 액체 디스펜서에 의해 종단 저항기(2) 및 종단 저항기의 주위에 떨어뜨리고, 경화시켜 절연물 코팅된 구조를 얻는다.
에폭시 수지의 기판(8')의 포팅 및 가열은, 배선 기판(8') 상에 설치된 페어 전송로(1)(예, 64 비트 시스템에 대해 64쌍) 모두에 대해 동시에 행할 수 있다. 페어 전송로의 표면을 예를 들어 솔더 레지스트 보호막으로 덮을 수 있다.
다른 열경화성 유기물 포팅 수지(9)는 히드록시기를 함유하는 열경화성 유기 재료이다. 에폭시 수지와 같은 열경화성 고분자 유기 재료를, 주조한 후 화학 반응을 통해 3차원 망상 구조를 만들면서 경화시킬 수 있다. 열경화성 고분자 유기 재료 중에서, 히드록시기를 함유하는 것이, 1 ㎓(109 ㎐)를 넘어서 충분히 큰 분극율(이에 따라 큰 유전율) 및 큰 유전 정접(tanδ)을 가진다. 따라서, 본 발명의 기판으로서 사용할 수 있다.
상술한 유리 분말, 및 히드록시기를 함유하는 열경화성 유기 재료와 혼합된 점성 액상 유기물 포팅 수지(9)가 바람직하다.
도 11은 본 발명의 코팅된 종단 저항기(2)를 개략적으로 나타낸다. 특히, 도 11a는 배선 기판(8)의 종단 저항기(2)를 측면에서 바라본 단면도이고, 도 11b는 종단측에서 바라본 단면도이다.
따라서, 본 발명에 따르면, 페어 전송로의 종단부에 접속된 종단 저항기(2)를, 큰 유전 정접(tanδ)을 가지는 유리 분말과 혼합되거나, 또는 히드록시기를 함유하는 열경화성 유기 재료와 혼합된 점성 액상 유기물 포팅 수지(9)로 포팅하여 코팅한 후, 경화시킨다. 이 코팅 때문에, 칩 저항기(2)에 입력되는 디지털 펄스 신호의 고주파수 성분 및 외견상의 천이 펄스외 고주파수 성분의 에너지는 소산성 절연물에 의해 전력 손실(P)로서 흡수된다. 따라서, 칩 저항기(2)의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)의 공진 에너지의 감소를 통하여, 페어 전송로(1) 상의 펄스 신호의 왜곡을 최소화할 수 있다.
종단 저항기(2) 자체가 도 9c의 칩 저항기로서, 페어 전송로(1) 상의 디지털 펄스 신호의 왜곡을 감소시킬 수도 있다.
다음, 도 12a 및 12b를 참조하여, 본 발명의 제4 실시예를 설명한다. 이 실시예는 배선 기판 및 그 제조 방법에 관한 것이다.
이 실시예에서는, 도 10a 내지 11b를 참조하여 설명한 제3 실시예와 유사한 방법으로 배선 기판을 형성한다. 다만, 다른 점은, 제4 실시예에서는, 종단 저항기(2)와 관련된 페어 전송로(1)의 종단부는 소산성 포팅 수지를 포팅하고 경화시켜 코팅하는 범위인 종단 저항기(2)의 주변에 포함되고, 포팅 수지는 큰 유전 정접(tanδ)을 가지는 유리 또는 히드록시기를 함유하는 열경화성 유기 재료와 혼합된 점성 액상 유기물 포팅 수지(9)라는 것이다.
이 실시예에서는, 페어 전송로(1)의 종단부를 솔더 레지스트 대신에 거의 동일한 두께의 유기물 포팅 수지(9)로 덮는다. 페어 전송로(1)의 도중에서의 특성 임피던스의 변화를 감소시키기 위해서, 포팅 수지(9)는 전송로 도중의 절연물과 근사한 큰 유전체 손실각(δ)을 가진다. 이는, 다른 실시예에서도 마찬가지다.
종단 저항기(2), 및 이 종단 저항기(2)에 접속된 전송로(1)의 종단을 포팅 수지(9)로 코팅함으로써, 디지털 신호의 고주파수 성분 및 관련된 외견상의 천이 펄스의 고주파수 성분의 에너지를, 칩 저항기(2)에 입력되기 전에 소산상 절연물에 의해 손실 전력(P)으로서 흡수한다. 따라서, 칩 저항기(2)의 기생 인덕턱스(L1) 및 기생 커패시턴스(C1)의 공진 에너지를 더욱 감소시킴으로써, 페어 전송로(1) 상의 펄스 신호의 왜곡을 더욱 최소화한다.
도 12에 도시된 바와 같이, 유기 수지로 코팅되는 페어 전송로(1)의 종단부는, 페어 전송로의 단부로부터 단부에 가장 가까운 분기로(4) 바로 전의 지점까지 연장하는 부분이다. 접지(페어 전송로)에 비해 그 부분에 대한 손실 커패시턴스는 콘덕턴스(Gf)에 이른다. 또한, 종단 저항기(2)의 손실 용량은 콘덕턴스(Gf)에 기여한다. 콘덕턴스 전체는 손실 전류(I)를 결정한다.
따라서, 이러한 페어 전송로(1)를 사용하는 디지털 펄스 시스템에서는, 디지털 신호의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분은 소산성 절연물의 코팅에 의해 영향을 받지 않음으로써, 이 신호들이 페어 전송로 상으로 확실하게 전송되고 완전히 이용할 수 있다.
다음, 도 13a 내지 13c를 참조하여, 본 발명의 제5 실시예를 설명한다. 이 실시예는 배선 기판 및 그 제조 방법에 관한 것이다.
우선, 도 13a에 도시된 바와 같이, 통상의 유전 정접(tanδ)을 가지는 미경화 상태의 에폭시 수지에 유리 세직포를 함침시킴으로써 B 스테이지 프리프레그 기판(8")을 준비한다.
다음, B 스테이지 기판(8")의 소정의 위치에 펀칭하여 필요한 수의 홀(8b)을 형성하며, 이 홀은 종단 저항기(2)를 설치할 정도로 적당한 소정의 크기를 가진다.
한편, 변형된 이온화 양이온 첨가물을 함유하는 유리 분말(약 10 ㎛의 바람직한 입자 크기를 가짐)을, 실란 커플링제 용액에 침지하고, 실란 커플링 처리를 행한 후, 건조시킨다. 유리 플레이트는 나트륨(Na), 칼륨(K), 스트론튬(St), 칼슘(Ca), 마그네슘(Mg), 바륨(Ba)과 같은 이온 결합성의 산화물을 가능한 한 많이 함유하는 것이 바람직하다. 산화물을 많이 함유할수록, 이온 결합량이 많아짐으로써, 플레이트의 유전 정접(tanδ)은 증가한다. 플레이트 유리, 병 유리, 프레스 유리를 포함하는 통상의 유리는 전체가 본 발명의 목적에 합당하다.
60 내지 80 중량%의 유리 분말, 및 브롬화 에폭시를 소량 함유하는 약 20 중량%의 비스페놀 F형 에폭시 수지(프라이머)를, 페놀 경화제, 반응성 희석제, 비닐 아세테이트 또는 다이머산과 같은 가소제를 포함하는 첨가물과 함께, 스크류 혼합기에서 혼합한다. 결과로서의 혼합물은 유리 직세포와 함께 압출기로부터 압출되어 섬유를 함침시킴으로써, 소산성 수지의 판상 부재를 형성한다. 이 판상 부재는 큰 유전 정접(tanδ)을 가지는 유리 분말을 함유한다. 이는, 프리프레그라고 하는 도 13b에 도시된 미경화 상태의 열경화성 기판(7)이다. 미경화 상태의 열경화성 기판(7)의 유전체 손실각(δ)은 전송되는 디지털 신호의 주파수 영역에서 통상의 B 스테이지 기판의 유전체 손실각보다 크다.
다음, 큰 유전 정접(tanδ)을 가지는 유리 분말을 함유하는 미경화 상태의 열경화성 기판(7)을, 통상의 절연물로 만들어진 통상의 기판(8") 내에 형성된 각각의 홀(8b)에 끼워 맞출 각각의 매립 기판 부재(7a)로 절단한다. 도 13b에 점선으로 나타낸 바와 같이 세로 및 가로 방향으로 기판(7)을 절단함으로써 행할 수 있다.
이 매립 기판 부재(7a)를 기판(8")의 각각의 홀(8b)에 차례로 매립한다. 이 매립 기판 부재(7a)는, 위치를 일시 고정시키기 위해 홀 내에 접착시킬 수 있다. 이와 같이, 큰 유전 정접(tanδ)을 가지는 유리 분말을 함유하는 미경화 상태의 매립 기판 부재를 각각의 종단 저항기(2)가 장착될 통상의 미경화 상태의 열경화성 기판(8")의 영역에 배치된, 미경화 상태의 열경화성 혼합형 절연형 기판을 형성한다.
본 발명의 배선 기판은, 혼합형 절연형 기판의 상부 및 하부 표면 상에 스택트 쌍의 전송로, 콘택트 전극 및 패드 전극을 형성하는 공정, 및 종단 저항기를 배 치하고, 종단 저항기의 배선 전극을 관련된 패드 전극에 본딩 칩 방법에 의해 본딩하는 후속의 공정을 통하여 완성한다. 이 과정은 도 10a 내지 11b를 참조하여 제3 실시에에서 설명한 바와 동일한 방법으로 행한다. 따라서, 이 과정의 상세한 설명은 여기에서 생략한다.
히드록시기를 함유하는 유기 열경화성 재료는 큰 유전 정접(tanδ)을 가지는 미경화 상태의 열경화성 기판으로 대체할 수 있다. 에폭시 수지와 같은 열경화성 고분자 유기 재료를, 주조한 후 화학 반응을 통해 3차원 망상 구조를 만들면서 경화시킬 수 있다. 열경화성 고분자 유기 재료 중에서, 히드록시기를 함유하는 것이, 1 ㎓(109 ㎐)를 넘어서 충분히 큰 분극율(이에 따라 큰 유전율) 및 큰 유전 정접(tanδ)을 가진다. 따라서, 이 재료들은 본 발명의 기판으로서 적당한 재료이다.
미경화 상태의 열경화성 기판(7)은, 이온 수식 첨가물을 함유하는 유리 분말 및 히드록시기를 함유하는 미경화 상태의 열경화성 유기 재료를 포함하는 혼합물인 수지인 것이 더욱 바람직하다.
상술한 바와 같이, 이 실시예에서는, 미경화 상태의 열경화성 절연성 기판(8a)에는, 소정의 위치에 소정의 크기를 가지는 홀(8b)을 설치한다. 한편, 기판(8a)보다 큰 유전체 손실각(δ)을 가지는 미경화 상태의 열경화성 절연성 판상 부재(7)를 형성한다. 판상 부재(7)를 기판(8a)의 대응하는 홀(8b)에 끼워 맞출 각각의 매립 부재로 자른다. 매립 부재(7a)를 각각의 홀(8b)에 매립하고 가열함으로 써, 소정의 부분이 적어도 전송로에 의해 전송되는 디지털 신호의 주파수 영역에서 기판의 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지는 혼합형 절연형 기판을 얻는다. 그 후, 페어 전송로의 종단부를 유전체 손실각이 큰 소정의 부분에 배치한다. 후속의 공정은 통상의 제조 공정에 의해 행한다. 이러한 과정을 통해, 종단 저항기에 대해 상당히 향상된 소산성 영역을 가지는 혼합형 절연형 배선 기판을 제공한다.
이 배선 기판에 있어서, 종단 저항기(2)가 배치되는 영역에만 상당한 소산성 기판을 설치함으로써, 전송로에 의한 펄스 전송에 어떠한 악영향을 주지 않으면서, 디지털 신호의 고주파수 성분 및 외견상의 천이 펄스의 고주파수 성분을 이 영역에서만 상당히 흡수한다. 따라서, 각각의 칩 저항기(2)의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)를 공진시키는 에너지를 더욱 더 감소시킨다. 따라서, 접지(소산성 영역을 벗어난 페어 전송로)에 비해 향상된 소산성 기판 영역의 전송로의 손실 커패시턴스는 그 영역의 추가적인 콘덕턴스(Gf)를 가져오며, 저항기에 추가적인 전류를 제공한다. 따라서, 디지털 펄스 신호는 페어 전송로(1) 상에서 더 적은 왜곡을 가진다.
도 10a 내지 11b에 도시된 제3 실시예로 설명한 종단 저항기에 절연물 코팅된 구조를 추가하는 과정이 본 발명의 실시에에 사용될 수도 있다. 이러한 과정은, 큰 유전 정접(tanδ)을 가지는 유리 분말과 혼합된 점성 액상 유기물 포팅 수지(9)를 종단 저항기(2) 및 그 주변에 액상 수지 디스펜서에 의해 떨어뜨려 포팅하고, 코팅부를 경화시킴으로써 행한다.
종단 저항기(2) 자체를 도 9c의 칩 저항기로 만듬으로써, 페어 전송로(1) 상의 디지털 펄스 신호의 왜곡을 더욱 더 감소시킬 수 있다.
도 12a 및 12b에 도시된 제4 실시예에서처럼, 페어 전송로의 종단부의 코팅부를 종단 저항기 및 그 주변과 함께 큰 유전 정접(tanδ)을 가지는 유리 분말과 혼합된 점성 액상 유기물 포팅 수지(9)로 코팅하고 경화시키는 과정은 본 발명에 추가될 수도 있다.
따라서, 이 실시예에서는, 칩 저항기(2)의 기생 인덕턴스(L1) 및 기생 커패시턴스(C1)를 공진시키는 에너지를 더욱 더 감소시켜 펄스의 왜곡을 최소화할 수 있다.
다음, 도 14a 내지 14c를 참조하여, 본 발명의 제6 실시예를 설명한다. 이 실시예는 배선 기판 및 그 제조 방법에 관한 것이다.
이 실시예는 다음과 같은 점에서 제5 실시예와 다르다. 이 실시예에서는, 도 13a에 도시된 상술한 실시예에서 개별적으로 형성된 홀(8b)과는 대조적으로, 도 14a에 도시된 바와 같이, 전체 페어 전송로(1) 에 대해 긴 홀(8b)을 형성한다.
큰 유전 정접(tanδ)을 가지는 유리 분말과 혼합된 미경화 상태의 열경화성 기판(7)을 도 14b의 점선으로 나타낸 바와 같이 세로 방향으로 잘라, 기판(8") 내에 형성된 각각의 홀(8b)에 끼워 맞출 긴 매립 기판 부재(7a)를 만든다.
매립 기판 부재(7a)를 기판(8")의 각각의 홀(8b) 내에 차례로 매립하고, 필요한 만큼 접착제로 일시 고정시킨다.
이 과정에서, 매립 기판 부재(7a)는, 종단 저항기뿐만 아니라 종단 저항기의 주변 및 페어 전송로의 종단부에까지 연장하도록, 페어 전송로의 세로 방향으로 더욱 긴 폭을 가질수도 있다. 매립 기판 부재(7a)에 의해 덮혀지는 페어 전송로(1)의 종단부는 페어 전송로의 단부로부터 단부에 가장 가까운 분기로(4) 바로 전의 지점까지 연장하는 부분이다.
따라서, 페어 전송로(1)의 전체 종단부를 덮는 통상의 미경화 상태의 기판(8")의 영역 및 종단 저항기(2)에 대한 영역에 걸쳐 미경화 상태의 매립 기판 부재(7a)를 설치함으로써, 혼합형 절연형 기판을 얻을 수 있다. 더 길고 넓은 매립 기판 부재(7a)는, 기판이 펄스 신호를 전송하는 페어 전송로의 종단부를 넘어서 연장하지 않기 때문에, 펄스의 전송에 있어서 아무런 문제점이 없다.
제6 실시예는 간단해진 매립 기판 부재(7a) 및 통상의 기판(8")을 사용하면서, 제5 실시예와 동일한 효과를 제공한다. 이는, 이러한 혼합형 절연형 기판을 더욱 용이하게 제조할 수 있다는 것을 나타낸다.
상술한 유전체 재료 대신에 자성 재료를 사용할 수 있다.
자성 재료를 사용하는 경우, 식 (1)과 유사한 식 (1')에 의해 정의되는 자성체 손실각(δ')으로 전력 손실을 구한다.
tanδ' = μ"/μ' (1')
여기서, μ' 및 μ"는 복소 비투자율의 실수부 및 허수부이고, tanδ'는 재료의 자성 정접이다.
종단 저항기의 기생 리액턴스(기생 커패시터(C) 및 기생 인덕턴스(L)로 인함) 및 저항(R)은 물리적으로 분리될 수 없는 형태로 저항기 내에 포함되며, 투자 율은 기생 커패시터(C), 기생 인덕턴스(L) 및 저항을 통과하는 전류에 영향을 주어, 합성 전류(I)가 리액턴스에 의해 영향을 받는다. 구체적으로 설명하면, 합성 전류(I)는 인자 ωμ"/μ0 (=ωμr tanδ')에 의해 감소되거나 손실된다.
입력 전류(I) 및 인가 전압(V0)을 가하면, 합성 임피던스(Z)에 의해 전류 손실은, Iloss = ωμr tanδ'V0/Z로 얻는다. 전력 손실(P')은 전류 손실(I loss)과 인가 전압(V0)으로 얻으며, ωμr tanδ'(V0)2/Z로 표현되며, 여기서, ω는 각주파수이고, μr 는 비투자율이다.
따라서, 전력 손실(P')은 자성체 손실각(δ'), 비투자율(μr) 및 각주파수(ω)가 증가함에 따라 증가한다. 따라서, 펄스의 가장 높은 고주파수 성분 및 외견상의 천이 파형의 가장 높은 고주파수 성분의 에너지는 각주파수(ω)에 따라 증가하는 전력 손실(P')로서 절연물에 의해 흡수된다.
그러나, 투자율이 증가함에 따라 반사율이 커지는 결점 때문에, 가장 큰 자성체 손실각(δ')을 가지면서 큰지 않은 투자율을 가지는 자성체 재료를 사용하는 것이 최선책이다. 즉, 이러한 형태의 자성체 재료는 페리 자성(ferri-magnetic) 공진을 나타내는 재료가 바람직하다. 예를 들어, Ni-Zn 페라이트, Ni-Al 페라이트, Li-Fe 페라이트, 가닛(R3Fe5O12; R = Ma, Ni 또는 Y) 페라이트 및 Co-Cu 페라이트를 포함한다. 또한, Ni-Cu 페라이트에서 Ni를 Co, Cu, Mg, Mn 및 Fe로 부분적으 로 치환하여 사용할 수 있다.
이 예에서, 상술한 자성 재료를 미세 입자로 분말화하여 유기 재료에 매립하는 것이 바람직하다.
이러한 자성 재료의 분말은 상술한 실시예에서의 유리 분말에 대신하여 사용할 수 있다. 이 경우에도, 자성체 재료로부터 동일한 효과를 얻을 수 있다. 자성체 재료를 상술한 실시예에서의 유리 분말과 동일한 방법으로 사용할 수 있기 때문에, 자성체 재료의 사용의 상세한 설명은 생략한다.
이상, 상술한 바와 같이, 본 발명에 따르면, 종래의 종단 저항기를 사용하여 효과적인 버스 종단 방법을 제공함으로써, 1 ㎓ 정도의 높은 반복 주파수 하에서 고주파 디지털 신호를 성공적으로 전송할 수 있으며, 버스의 반사파를 효과적으로 억제할 수 있다.

Claims (26)

  1. 버스 종단 방법에 있어서,
    절연성 기판상에 설치된, 디지털 신호를 전송하는 버스의 종단부에 칩형의 종단 저항기를 접속하고,
    상기 칩형의 종단 저항기의 주위 혹은 근방에, 적어도 전송되는 디지털 신호 주파수 영역에서 상기 절연성 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 절연물을 배치하고, 상기 종단부에 도달하는 상기 디지털 신호의 고조파 성분 및 천이 시간에 의한 외견상의 고주파 성분을 포함하는 고주파 성분 에너지를 상기 절연물에서 손실 에너지로서 흡수하는
    것을 특징으로 하는 버스 종단 방법.
  2. 제1항에 있어서,
    상기 절연물은 이온 수식 첨가물(modified ionized additive)을 함유하는 유리 재료를 포함하는 것을 특징으로 하는 버스 종단 방법.
  3. 제1항에 있어서,
    상기 절연물은 히드록시기(hydroxyl radical)를 함유하는 열경화성 유기 재료를 포함하는 것을 특징으로 하는 버스 종단 방법.
  4. 삭제
  5. 삭제
  6. 배선 기판에 있어서,
    절연성 기판;
    상기 절연성 기판 상에 형성된 다수의 페어 전송로(paired transmission line);
    각각의 페어 전송로의 종단부들에 도전 접속된 칩형의 종단 저항기; 및
    하나의 종단 저항기를 덮도록 각각 형성되고, 적어도 전송되는 디지털 신호의 주파수 범위에서 상기 절연성 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 절연물을 포함하는 것을 특징으로 하는 배선 기판.
  7. 배선 기판에 있어서,
    절연성 기판;
    상기 절연성 기판 상에 형성된 다수의 페어 전송로;
    각각의 페어 전송로의 종단부들간에 접속된 칩형의 종단 저항기; 및
    각각의 종단 저항기 및 각각의 페어 전송로의 종단부를 덮도록 각각 형성되고, 적어도 상기 전송로에 의해 전송되는 디지털 신호의 주파수 범위에서 상기 절연성 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 절연물을 포함하는 것을 특징으로 하는 배선 기판.
  8. 제6항 또는 제7항에 있어서,
    상기 절연물 각각은 적어도 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물인 것을 특징으로 하는 배선 기판.
  9. 제6항 또는 제7항에 있어서,
    상기 절연물 각각은 히드록시기를 함유하는 열경화성 유기 재료인 것을 특징으로 하는 배선 기판.
  10. 제6항 또는 제7항에 있어서,
    상기 절연물 각각은 적어도 이온 수식 첨가물을 함유하는 유리 분말, 및 히드록시기를 함유하는 열경화성 유기 재료의 혼합물인 것을 특징으로 하는 배선 기판.
  11. 제6항 또는 제7항에 있어서,
    상기 종단 저항기 각각은,
    이온 수식 첨가물을 함유하고, 상기 배선 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 유리 기판;
    상기 유리 기판의 한 표면 상에 형성된 저항막; 및
    상기 저항막의 양단부에 형성된 한 쌍의 전극을 포함하는 것을 특징으로 하는 배선 기판.
  12. 배선 기판을 제조하는 방법에 있어서,
    페어 전송로가 형성된 절연성 기판을 준비하는 단계;
    상기 페어 전송로의 종단부에 칩형의 종단 저항기를 장착하고 접속시키는 단계;
    적어도 상기 전송로에 의해 전송되는 디지털 신호의 주파수 범위에서 상기 절연성 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 점성 액상 유기물 포팅 수지(sticky organic potting resin solution)를 준비하는 단계;
    상기 점성 액상 유기물 포팅 수지를 상기 종단 저항기 및 상기 종단 저항기의 주위에 적하시켜 포팅하는 단계; 및
    상기 유기물 포팅 수지를 경화시키는 단계를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  13. 배선 기판에 있어서,
    적어도 전송되는 펄스 신호의 주파수 영역에서 소정의 부분이 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지는 절연성 기판;
    상기 절연성 기판의 상기 각각의 소정의 부분에 종단부를 가지는 페어 전송로; 및
    상기 각각의 페어 전송로의 종단부들간에 각각 접속된 칩형의 종단 저항기
    를 포함하는 것을 특징으로 하는 배선 기판.
  14. 제13항에 있어서,
    상기 절연성 기판의 상기 소정의 부분 각각은 상기 각각의 페어 전송로의 종단부측으로 연장되는 것을 특징으로 하는 배선 기판.
  15. 제13항 또는 제14항에 있어서,
    상기 큰 유전체 손실각을 가지는 상기 절연성 기판의 상기 소정의 부분의 각각은, 적어도 이온 수식 첨가물을 함유하는 유리 분말 및 유기 수지의 혼합물로 형성되는 것을 특징으로 하는 배선 기판.
  16. 제13항 또는 제14항에 있어서,
    상기 큰 유전체 손실각을 가지는 상기 절연성 기판의 상기 소정의 부분의 각각은 히드록시기를 함유하는 열경화성 유기 재료로 형성되는 것을 특징으로 하는 배선 기판.
  17. 제13항 또는 제14항에 있어서,
    상기 큰 유전체 손실각을 가지는 상기 절연성 기판의 상기 소정의 부분의 각각은 적어도 이온 수식 첨가물을 함유하는 유리 분말 및 히드록시기를 함유하는 열경화성 유기 재료의 혼합물로 형성되는 것을 특징으로 하는 배선 기판.
  18. 제13항 또는 제14항에 있어서,
    상기 종단 저항기 각각은,
    이온 수식 첨가물을 함유하고, 상기 배선 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 유리 기판;
    상기 유리 기판의 한 표면 상에 형성된 저항막; 및
    상기 저항막의 양단부에 형성된 한 쌍의 전극을 포함하는 것을 특징으로 하는 배선 기판.
  19. 배선 기판을 제조하는 방법에 있어서,
    미경화 상태(pre-hardened)의 열경화성 절연성 기판을 준비하는 단계;
    상기 절연성 기판의 소정의 위치에 각각 소정의 크기를 가지는 홀들을 형성하는 단계;
    적어도 전송되는 디지털 신호의 주파수 영역에서 상기 절연성 기판의 유전체 손실각보다 큰 유전체 손실각을 가지는 미경화 상태의 열경화성 절연성 판상 부재를 형성하는 단계;
    상기 절연성 판상 부재를 상기 절연성 기판의 각각의 홀에 합치하도록 소정의 크기를 가지는 개별적인 매립 부재로 절단(dicing)하는 단계;
    상기 각각의 홀 내에 상기 매립 부재를 매립하고 가열하여, 적어도 전송되는 디지털 신호의 주파수 영역에서 소정의 부분이 나머지 부분의 유전체 손실각보다 큰 유전체 손실각을 가지는 혼합형 절연성 기판을 형성하는 단계;
    각각의 페어 전송로의 종단부가 상기 혼합형 절연성 기판의 각각의 소정 부분에 배치되도록 상기 페어 전송로를 형성하는 단계; 및
    상기 각각의 페어 전송로의 종단부들간에 칩형의 종단 저항기를 배치하고 접속시키는 단계
    를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  20. 제19항에 있어서,
    상기 홀은 다수의 상기 페어 전송로에 대해 공통 홀로 통합되는 것을 특징으로 하는 배선 기판의 제조 방법.
  21. 제19항에 있어서,
    상기 홀은 상기 각각의 페어 전송로의 각각의 종단부 및 종단부 측에 대응하는 공통 홀로 통합되는 것을 특징으로 하는 배선 기판의 제조 방법.
  22. 버스를 종단시키는 방법에 있어서,
    절연성 기판상에 설치된, 디지털 신호를 전송하는 버스의 종단부에 칩형의 종단 저항기를 접속하고,
    상기 칩형의 종단 저항기의 주위 혹은 근방에, 자성체를 혼입한 절연물을 배치하여, 상기 종단부에 도달하는 상기 디지털 신호의 고조파 성분 및 천이 시간에의한 외견상의 고주파 성분을 포함하는 고주파 성분 에너지를 상기 절연물에서 손실 에너지로서 흡수하는
    것을 특징으로 하는 버스 종단 방법.
  23. 배선 기판에 있어서,
    절연성 기판;
    상기 절연성 기판 상에 형성된 다수의 페어 전송로;
    각각의 페어 전송로의 종단부들간에 각각 접속된 칩형의 종단 저항기; 및
    각각의 종단 저항기, 및 상기 종단 저항기에 접속된 상기 페어 전송로의 종단부측을 덮도록 형성되고, 자성체 및 유기 수지의 혼합물로 만들어진 절연물
    을 포함하는 것을 특징으로 하는 배선 기판.
  24. 배선 기판을 제조하는 방법에 있어서,
    페어 전송로가 형성된 절연성 기판을 준비하는 단계;
    각각의 페어 전송로의 종단부들간에 칩형의 종단 저항기를 장착하고 접속시키는 단계;
    자성체와 혼합된 점성 액상 유기물 포팅 수지를 준비하는 단계;
    상기 점성 액상 유기물 포팅 수지를 적어도 상기 종단 저항기 및 상기 종단 저항기의 주위에 적하시켜 포팅하는 단계; 및
    상기 유기물 포팅 수지를 경화시키는 단계
    를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
  25. 배선 기판에 있어서,
    자성체 및 유기 수지의 혼합물로 만들어져 소정의 부분에 형성된 절연 부재를 가지는 절연성 기판;
    상기 절연성 기판의 상기 소정의 부분측에 배치된 종단부를 가지는 페어 전송로; 및
    각각의 상기 페어 전송로의 종단부들간에 각각 접속된 칩형의 종단 저항기
    를 포함하는 것을 특징으로 하는 배선 기판.
  26. 배선 기판을 제조하는 방법에 있어서,
    미경화 상태의 열경화성 절연성 기판을 준비하는 단계;
    상기 절연성 기판의 소정의 위치에 소정의 크기를 가지는 홀을 형성하는 단계;
    자성체 및 유기 재료의 혼합물로 만들어진 미경화 상태의 열경화성 절연성 판상 부재를 형성하는 단계;
    상기 절연성 판상 부재를 상기 절연성 기판의 각각의 홀에 합치하도록 소정의 크기를 가지는 개별적인 매립 부재로 절단하는 단계;
    상기 각각의 홀 내에 상기 매립 부재를 매립하고 가열하여, 큰 유전체 손실각의 소정의 부분을 가지는 혼합형 절연성 기판을 형성하는 단계;
    종단부가 상기 각각의 소정 부분에 배치되도록 페어 전송로를 형성하는 단계; 및
    상기 각각의 페어 전송로의 종단부들간에 칩형의 종단 저항기를 배치하고 접속시키는 단계
    를 포함하는 것을 특징으로 하는 배선 기판의 제조 방법.
KR1020020010868A 2001-03-01 2002-02-28 버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법 KR100542508B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001056357A JP3703725B2 (ja) 2001-03-01 2001-03-01 バス終端方法、終端抵抗器、配線基板およびその製造方法
JPJP-P-2001-00056357 2001-03-01

Publications (2)

Publication Number Publication Date
KR20020070865A KR20020070865A (ko) 2002-09-11
KR100542508B1 true KR100542508B1 (ko) 2006-01-11

Family

ID=18916394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020010868A KR100542508B1 (ko) 2001-03-01 2002-02-28 버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7116184B2 (ko)
JP (1) JP3703725B2 (ko)
KR (1) KR100542508B1 (ko)
TW (1) TW530406B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004254155A (ja) 2003-02-21 2004-09-09 Kanji Otsuka 信号伝送装置および配線構造
JP4047760B2 (ja) * 2003-04-28 2008-02-13 ローム株式会社 チップ抵抗器およびその製造方法
JP2005286305A (ja) * 2004-03-02 2005-10-13 Mitsubishi Electric Corp 光半導体装置
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
JP5053579B2 (ja) * 2006-06-28 2012-10-17 寛治 大塚 静電気放電保護回路
JP6305184B2 (ja) * 2014-04-17 2018-04-04 日置電機株式会社 電流センサおよび測定装置
US10282340B2 (en) 2014-12-17 2019-05-07 The Boeing Company Pin-configurable internal bus termination system
US9825605B2 (en) * 2016-01-02 2017-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. High frequency signal termination device
KR101804781B1 (ko) * 2016-09-27 2018-01-10 현대자동차주식회사 영상 시스템
WO2020150272A1 (en) * 2019-01-15 2020-07-23 Smiths Interconnect Americas, Inc. High frequency spiral termination

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164668A (en) * 1977-05-12 1979-08-14 International Business Machines Corporation Method of correcting the voltage coefficient of resistors implanted or diffused in a semiconductor substrate
US4860166A (en) * 1983-09-06 1989-08-22 Raytheon Company Integrated circuit termination device
JPH0730052A (ja) * 1993-06-23 1995-01-31 Hitachi Ltd 電子計算機用モジュール基板
JPH10145074A (ja) * 1996-11-07 1998-05-29 Nec Corp 不要放射吸収体
US6118350A (en) * 1998-11-10 2000-09-12 Gennum Corporation Bus through termination circuit
US6184737B1 (en) * 1996-08-29 2001-02-06 Fujitsu Limited Signal transmission with reduced ringing of signals

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL31921A (en) * 1969-03-27 1973-03-30 Elstein B Production of copper compounds and copper powder
JPS5930323B2 (ja) 1976-12-27 1984-07-26 日本電気株式会社 ストリツプ線路用無反射終端
JPS5915394B2 (ja) * 1978-08-31 1984-04-09 富士通株式会社 厚膜微細パタ−ン生成方法
JPS6048294A (ja) 1983-08-29 1985-03-15 株式会社ダイフク マニピユレ−タア−ム
JPS6048294U (ja) 1984-07-31 1985-04-04 株式会社トキメック 電波吸収板体
JPH05129805A (ja) 1991-11-08 1993-05-25 Fujitsu Ltd 膜抵抗終端器
JPH05218222A (ja) 1992-02-03 1993-08-27 Toshiba Corp 樹脂封止型高周波用半導体装置及びその組立て方法
JPH05335776A (ja) 1992-06-02 1993-12-17 Riken Corp 誘電複合体
US5955938A (en) * 1995-03-09 1999-09-21 Sumitomo Metal (Smi) Electronics Devices, Inc. RuO2 resistor paste, substrate and overcoat system
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
JP3803204B2 (ja) 1998-12-08 2006-08-02 寛治 大塚 電子装置
US6271678B1 (en) * 1999-06-28 2001-08-07 Cisco Technology Inc. Transmission line terminator for signal integrity and EMI control
JP2001016004A (ja) 1999-07-01 2001-01-19 Tdk Corp 終端器
TW523857B (en) * 2001-12-06 2003-03-11 Siliconware Precision Industries Co Ltd Chip carrier configurable with passive components
JP2005129805A (ja) 2003-10-24 2005-05-19 Hitachi Ltd 半導体装置の製造方法
FI20031680A0 (fi) * 2003-11-19 2003-11-19 Raute Oyj Laitteisto liimoitettua puuta sisältävän levytuotteen kuumentamiseksi

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164668A (en) * 1977-05-12 1979-08-14 International Business Machines Corporation Method of correcting the voltage coefficient of resistors implanted or diffused in a semiconductor substrate
US4860166A (en) * 1983-09-06 1989-08-22 Raytheon Company Integrated circuit termination device
JPH0730052A (ja) * 1993-06-23 1995-01-31 Hitachi Ltd 電子計算機用モジュール基板
US6184737B1 (en) * 1996-08-29 2001-02-06 Fujitsu Limited Signal transmission with reduced ringing of signals
JPH10145074A (ja) * 1996-11-07 1998-05-29 Nec Corp 不要放射吸収体
US6118350A (en) * 1998-11-10 2000-09-12 Gennum Corporation Bus through termination circuit

Also Published As

Publication number Publication date
TW530406B (en) 2003-05-01
US7116184B2 (en) 2006-10-03
JP2002259000A (ja) 2002-09-13
JP3703725B2 (ja) 2005-10-05
US20020184426A1 (en) 2002-12-05
KR20020070865A (ko) 2002-09-11
US20060226927A1 (en) 2006-10-12
US7631422B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
US7631422B2 (en) Method of manufacturing wiring substrate having terminated buses
JP3866265B2 (ja) キャパシタ内蔵型プリント基板およびその製造方法
CN109074900B (zh) 高频多层互连衬底及其制造方法
US20180226366A1 (en) Semiconductor package and manufacturing method thereof
US7060350B2 (en) Composite magnetic material and magnetic molding material, magnetic powder compression molding material, and magnetic paint using the composite magnetic material, composite dielectric material and molding material, powder compression molding material, paint, prepreg, and substrate using the composite dielectric material, and electronic part
CN108668436B (zh) 具有电子组件的基板
CN103650132B (zh) 无线模块
US11367561B2 (en) Coil component
KR100451454B1 (ko) 자성수지침투가공재와그제조방법및그를이용한프린트배선기판
JP2006521708A (ja) ３次元全有機相互接続構造体の作製方法
WO2002091515A1 (en) Transmission line type components
CN110189899B (zh) 线圈组件
US20200413544A1 (en) Circuit board and method for manufacturing the same
CN108807360A (zh) 半导体封装设备和制造半导体封装设备的方法
CN110246669B (zh) 线圈组件
CN110931227A (zh) 线圈组件
US11252812B2 (en) Electronic device module
US6739027B1 (en) Method for producing printed circuit board with embedded decoupling capacitance
CN112185657A (zh) 线圈组件
KR102460079B1 (ko) 솔리드 스테이트 드라이브의 미디어 서버 모듈
US20220287174A1 (en) Circuit board
JP4508540B2 (ja) 配線基板および電子装置
KR20040073999A (ko) 도전성 부여 수지계 재료를 사용한, 저가 안테나 및송수신기 또는 전자 회로 패키지내의 전자기 흡수부 및 그제조 방법
CN112750590A (zh) 线圈组件
JP4173433B2 (ja) 高熱伝導性プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 14