JPH0730052A - 電子計算機用モジュール基板 - Google Patents

電子計算機用モジュール基板

Info

Publication number
JPH0730052A
JPH0730052A JP15215593A JP15215593A JPH0730052A JP H0730052 A JPH0730052 A JP H0730052A JP 15215593 A JP15215593 A JP 15215593A JP 15215593 A JP15215593 A JP 15215593A JP H0730052 A JPH0730052 A JP H0730052A
Authority
JP
Japan
Prior art keywords
noise
transmission
signal
electronic computer
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15215593A
Other languages
English (en)
Inventor
Koichi Shinohara
浩一 篠原
Akira Tanaka
明 田中
Hitoshi Yoshitome
等 吉留
Masao Inoue
雅雄 井上
Takao Oba
隆夫 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15215593A priority Critical patent/JPH0730052A/ja
Publication of JPH0730052A publication Critical patent/JPH0730052A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【目的】 電子計算機の信号線のインピーダンスに不連
続な部分が存在することによる及び電源のイングクタン
スに起因して発生する同時切替ノイズを低減すること。 【構成】 電子計算機の信号線を伝わる信号の周波数と
信号線に発生する主要なノイズの周波数は異なる。そこ
で電子計算機を構成するモジュール基板にノイズの周波
数成分のみを回路的に伝送させないように構成し、また
は上記モジュール基板の信号線等の導線近傍に電波吸収
材を設けることにより、発生しているノイズの周波数と
信号線上を波形が伝播しにくくなる周波数を合わせるよ
うに構成する。 【効果】 電子計算機の信号線に発生しているノイズが
低減されることによって、信号の立上がり時間を早める
ことができ、演算速度の高速化が達成できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＬＳＩを搭載する基板
やコネクタなどの接続部から構成された計算機の実装構
造に係り、特に電子計算機の信号伝送系を構成するモジ
ュール基板に関する。
【０００２】
【従来の技術】モジュール基板に使用されるコネクタと
しては、挿入型コネクタ、面付けタイプのコネクタ、コ
ネクタのピンの特性インピーダンスを５０Ω付近に調整
したコネクタなどが知られている。
【０００３】樹脂とガラスクロスやガラスフィラなどを
複合化した材料を絶縁材としたプリント板が知られてい
る。
【０００４】またアルミナをフィラとして、ガラスをマ
トリックスとした材料を絶縁材としたセラミック基板が
知られている。
【０００５】更にノイズを防止する手段として、信号の
反射をなくすために終端抵抗を回路部に設置すること
や、通信機の分野ではノイズフィルタのような部品を設
置することが行われていた。
【０００６】
【発明が解決しようとする課題】近年、ワークステーシ
ョンなどの中小型計算機の演算速度が高速化するのと共
に、同時に切り替わる論理回路の増加によって、同時切
替ノイズの発生が問題となってきている。
【０００７】ＬＳＩの出力回路が同時に切替わると、電
源線又はグランド線には、同時切替本数にほぼ比例した
電流が流れる。
【０００８】この電源系に発生するノイズ△Ｖは、電源
からＬＳＩまでのコネクタなどの配線のイングクタンス
をＬとすると、抵抗やキャパシタンスの影響を考えない
場合には、△Ｖ＝ーＬｄＩ／ｄｔ（Ｉ：電流）と表され
る。つまりノイズ△Ｖは、イングクタンスＬ及び電流Ｉ
の時間変化に比例して発生する。したがってこの電源線
に発生するノイズ△Ｖを低減するためにイングクタンス
Ｌを下げることは、当然のことながら有効である。
【０００９】しかしコネクタなどのイングクタンスを下
げることは容易ではない。
【００１０】また電源線及びグランド線に発生するノイ
ズの影響で、状態遷移がない信号系にもノイズが発生す
る。これは状態遷移がない出力回路の電源線及びグラン
ド線と、動作している出力回路の電源線及びグランド線
が共通となっているため、電源線及びグランド線のイン
グクタンスの影響で発生したノイズが、信号線にも伝わ
り、ノイズとなるものである。
【００１１】そして、この状態遷移がない信号線に発生
するノイズの主要な周波数成分は、信号線の周囲の誘電
率及び配線長さ等によって決まるほぼ一定の値となる。
【００１２】本発明はこのような事情に鑑みてなされた
ものであり、電子計算機の信号線のインピーダンスの大
きさの不連続な部分が存在すること及び電源線のインダ
クタンスに起因して発生する同時切替ノイズの低減を図
った電子計算機用モジュール基板を提供することを目的
とする。
【００１３】
【課題を解決するための手段】信号線に発生するノイズ
について詳細に検討した結果、ノイズの周波数は、ある
特定の周波数成分が主要なものであることが判った。こ
れは信号によって誘導されるノイズの中で、信号系の長
さや信号の伝播速度によって決まるある周波数のノイズ
の成分のみが残り、その他は減衰してしまうためだと考
えられる。
【００１４】また信号波形をフーリエ級数展開によって
周波数成分に分解して得られるものと、ノイズの主要な
成分は異なる周波数成分から構成されていることが判明
した。
【００１５】ＬＳＩを搭載した基板をコネクタ等のイン
グクタンスを有する部材を介して、ボードに接続するよ
うな場合、二つ以上のＬＳＩ間で信号の授受をする時に
は、あるＬＳＩのドライバの出力回路から信号線に発生
したノイズ電流は、コネクタ及び信号線を通して他のＬ
ＳＩの入力回路に伝わり、電源線またはグランド線を通
って、その電流ループは閉じる。
【００１６】そこで、電源線または信号系を含む電流ル
ープのどこかで、ノイズの周波数成分のみが伝送されな
いようにすれば、信号波形のみを伝送できてノイズをな
くすことが可能となる。つまり、信号線に発生するノイ
ズが伝播する経路のどこかで、ノイズの周波数成分のみ
を回路的に伝送しないようにするか、または、ノイズ周
波数成分のみを周囲のの媒質によって吸収してしまうこ
とによって、目的は達成される。
【００１７】ノイズを防止する手段として、ノイズフィ
ルタや終端抵抗のような部品をモジュール基板に搭載す
ることは、従来から行われていた。
【００１８】しかし現在の電子計算機では配線本数が多
く、かつ高密度に実装されるようになってきて、それら
の部品を搭載する領域が確保できなくなってきた。また
終端抵抗を薄膜で形成するようなことも行われている
が、コストが高くなってしまう欠点があった。
【００１９】そこで、コネクタなどの電気的接続部品や
プリント板、セラミック基板にそのようなノイズを防止
する機能をもたせることを考えた。
【００２０】コネクタの伝送特性を数ＧＨｚ 程度まで
測定した結果、ある周波数において信号の伝送量が非常
に少なくなることが判明した。これは、コネクタの伝送
線とその周囲のイングクタンス及びキャパシタンスの関
係で、ある特定の周波数で信号が伝送されにくくなるも
のと考えられる。
【００２１】そこで伝送線の周囲の電気的構造を変える
ことによって、伝送量が小さくなる周波数をコントロー
ルできるのではないかと考えた。その一つの方法として
検討した結果、リード線またはコネクタピンなどの伝送
線近傍に伝送線の幅より幅が広い導体層を形成すること
によって、伝送量が小さくなる周波数を変化させられる
ことが判明した。
【００２２】この導体層は、金属板または金属膜であれ
ばよく、伝送線に絶縁層を介して存在していればよい。
そして伝送量が極小となる周波数を変化させるには、導
線と導体層の間の絶縁層の厚さと導体層の幅を変えれば
よいことが判明した。
【００２３】またこの導体層には以下に示すようなこと
が要求される。コネクタピンまたはリードなどの導線
は、図３に示すように複数本からなり、信号線、グラン
ド線、電源線などに割り当てられる。導線近傍に絶縁層
を介して形成される導体層は、一つにつながっている
と、絶縁層が薄くなった場合、電源線とグランド線の間
で絶縁破壊を起こす可能性が出てくるので一つにつなが
っているのは好ましくない。少なくとも電源線付近の導
体層とグランド線付近の導体層は、電気的に分離されて
いる方がよい。そしてこの二つの導体層間の間隙は、絶
縁破壊を起こさない程度にあけておく必要がある。
【００２４】なお、導体層は導線近傍にあればよく、零
電位またはある電源電位にしておく必要はなく、電気的
に浮いている状態、つまり電位が定まらない状態でよ
い。
【００２５】このような実装構造とすることによって、
信号の伝送量が極小を示す周波数が変化する理由として
は、伝送線の周囲のキャパシタンスやイングクタンスが
変化したことによるものと考えられる。
【００２６】そこで伝送線の周囲の導体層の配置を絶縁
層の厚さ、金属層の幅、長さに応じて調整して回路に発
生するノイズの周波数に一致させることにより、ノイズ
を伝送しないようにすることが可能となる。
【００２７】なお絶縁層は絶縁性のものなら何でもよい
が、取り扱いの点から有機物が良い。導体層は、導電性
のものならよく、抵抗率の小さな金属がよい。そして本
発明に係るモジュール基板の実装構造、すなわち導線と
導体層の間に絶縁層が存在する実装構造は、伝送線の片
側だけでもよく、両側すなわち絶縁層を介して導線を導
体層ではさむようにしてもよい。
【００２８】以上は回路的な工夫によって、ノイズを防
止する方法であるが、その他の方法として、ノイズの周
波数において吸収を示すような電波吸収材を伝送線の周
囲に配置してもよい。具体的には、コネクタのピンやワ
イヤボンディングのワイヤ部などの電気的接続部の周囲
に、樹脂中に分散した電波吸収材を充填すること、また
は有機物を絶縁材としたプリント板やセラミックを絶縁
材とした基板の絶縁材中に電波吸収材をフィラとして複
合化すればよい。
【００２９】なお電波吸収材は、電界のエネルギを吸収
するような誘電体でも、磁界のエネルギを吸収するよう
な磁性体でもどちらでもよい。また電波吸収材は、ある
周波数の交流電流または交流電圧を一定量以上吸収する
ようなものであればよく、セラミックスや金属、有機物
など何でもよい。
【００３０】またあるＬＳＩの出力バッファから出され
た信号を、他のＬＳＩの入力バッファで受けるような回
路で、終端抵抗を用いない場合には、出力バッファの出
力インピーダンスは低く、入力バッファの入力インピー
ダンスは高くなるようになる。このような伝送線にノイ
ズが乗った場合には、伝送線の出力バッファ側では、ノ
イズ電流が最大で、入力バッファ側では、ノイズ電圧が
最大となる。よってノイズを効果的に低減するには、ノ
イズ電流が大きな所では電流による磁界のエネルギを吸
収するような物質を配置し、ノイズ電圧が最大となる所
では電界のエネルギを吸収するような物質を配置した方
がよい。
【００３１】ここでいうノイズとは、信号系に存在する
周波数成分の中で、情報伝達に不必要な周波数成分をい
い、伝送理論から信号系に発生する主要なノイズの周波
数ｆは、ｆ＝Ｃ／√（Ｅｒ）×４／Ｌ×ｎ（ｎ＝１，
３，５，・・・）となる。ここでＣは真空中の光の速
度、Ｅｒは信号が伝送される信号線の周囲の媒質の比誘
電率、Ｌはノイズが発生している信号線において、ある
ＬＳＩの出力バッファから他のＬＳＩの入力バッファま
での長さを示す。つまり、信号線に発生するノイズの主
成分は、回路の配線長さ等の実装構造によって決まるあ
る値となる。そしてこのノイズの周波数は、一般的な配
線では、数十ＭＨｚ 〜数ＧＨｚ となる。
【００３２】ＬＳＩ間のドライバ側からレシーバ側を見
た時の伝送線のインピーダンスは、終端抵抗等によって
完全に終端されて、反射波が生じない場合には、伝送線
の特性インピーダンスに等しい。
【００３３】しかし終端抵抗がない場合や、終端抵抗が
伝送線の特性インピーダンスに一致していない場合に
は、インピーダンスの大きさの分布が不連続な部分で、
反射波を生じてしまう。そしてその反射波の影響でドラ
イバ側からレシーバ側を見た伝送線の定常状態でのイン
ピーダンスは周波数と共に変化する。このインピーダン
スの大きさの差が大きい場合には、インピーダンスが小
さくなったある特定な周波数において、ノイズが伝送線
の中に発生しやすくなる。よってドライバ側からレシー
バ側を見たインピーダンスの周波数に対する変化はでき
るだけ小さくなるようにする必要がある。
【００３４】このインピーダンスの最小値は、通常、伝
送線の特性インピーダンスの１／２以下となるため、イ
ンピーダンスが最小となる周波数でのノイズ電流は、完
全に終端されたものに対して２倍以上伝送線に流れやす
くなる。よって完全に終端されたものと同じ程度にノイ
ズを抑制するには、インピーダンスが最小となり、ノイ
ズが発生しやすくなる周波数で、少なくとも伝送量を１
／２以下にするような実装構造とすればよい。または、
インピーダンスが最小になる原因が反射波によるもので
あるため、反射波を生じないようにする実装構造とすれ
ばよい。その一つには、例えば電波吸収材を利用して反
射波を生じないようにすればよい。
【００３５】
【作用】電子計算機の信号線には、信号線のインピーダ
ンスの大きさの分布に不連続な部分が存在すること及び
電源線のイングクタンスに起因してノイズが発生する。
そして、信号線に発生する主要なノイズは信号線におけ
るインピーダンスの大きさの分布が不連続な部分で反射
を繰り返し、ある特定な周波数となる。この周波数は、
信号線の長さ、配線パターン、信号線の周囲の絶縁体の
誘電率によって決定される。
【００３６】（１）そこで信号線のどこかにイングクタ
ンス及びキャパシタンス等で回路を形成し、発生してい
るノイズの周波数において、ノイズが信号線を通過しに
くいようにすることによりノイズを低減できる。
【００３７】（２）また発生しているノイズの周波数に
おいて、ノイズを吸収する電波吸収材を信号線の周囲に
近接させることにより、ノイズを除去し、信号線に発生
しているノイズを低減できる。
【００３８】（３）また発生しているノイズの周波数に
おいて、ノイズを吸収する電波吸収材と導線から終端構
造体を作り、ＬＳＩのレシーバ近傍に設置する。そして
ノイズの周波数における終端構造体の配線のインピーダ
ンスを信号線のインピーダンスに一致させることによ
り、ＬＳＩのレシーバからのノイズの反射がなくなり、
ノイズを低減することができる。
【００３９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００４０】〔実施例１〕まず電気回路的に本発明の原
理的な確認をした。コネクタの導線と導線の間に１００
ｐＦのチップコンデンサをリード線で接続した。導線の
片側は信号線に、もう一方はグランド線に相当する。こ
のコネクタについて、ベクトルネットワークアナライザ
を用いて伝送特性（ＳパラメータのＳ21）を測定した。
測定系は等価回路的には図２に示すようになる。ここで
リード線を含んだチップコンデンサの回路定数は、イン
グクタンスが１０ｎＨ、電極抵抗は、０．０５Ωであっ
た。図１に測定結果を示す。図１から判るように１６０
ＭＨｚ の周波数で、図２に示す等価回路の１次側から
２次側への信号は、約１％に減衰した。
【００４１】次にこのコネクタを１００〜２００ＭＨｚ
のノイズが発生しているＬＳＩパッケージのコネクタ
として適用した。このコネクタを用いることによって、
信号線に発生している１００〜２００ＭＨｚ のノイズ
は、１０％に低減できた。また基本周波数約３０ＭＨｚ
の信号波形は、ほとんど減衰していなかった。
【００４２】本実施例では本発明の原理を確認するため
に、コネクタにチップコンデンサを接続したが、実際に
は量産性などの点で問題がある。この場合にはコネクタ
部分にチップコンデンサと電気的に同じ効果をもつよう
な構造を形成すればよい。つまり、信号線に発生してい
るノイズの主要な成分を伝送しないような構造とすれば
よい。
【００４３】〔実施例２〕まずコネクタを用意する。コ
ネクタは図３に示すようにピッチが１．９ｍｍで４６本
並んでいて、その列を１列とすると４列並んでいるもの
である。コネクタピン３は、４列が樹脂で固定されてい
る。コネクタピン３の断面は０．５ｍｍ角である。この
コネクタの伝送特性を測定したところ、図２に示す等価
回路上で１次側から２次側への伝送量は、１．５ＧＨz
において極小値を示し、約５％であった。
【００４４】次に厚さ０．５ｍｍのポリイミドフィルム
２をパラジウム処理した後にＮｉを１μｍ，Ｃｕを４μ
ｍの厚さに無電解メッキで膜を形成した。そしてフォト
リソプロセスを用いてパターニングして、幅５０μｍの
溝を形成した。次にカップリング剤の蒸気中で処理した
後に、ポリイミドを塗布し、熱処理をして、１０μｍ厚
さのポリイミド層を形成した。
【００４５】次に上記で作製した導体層を形成したポリ
イミドフィルム２をコネクタピン３にシリコーン樹脂系
接着剤で接着し、図３に示すようなコネクタを作製し
た。
【００４６】このコネクタの伝送特性を測定したとこ
ろ、１次側から２次側への伝送量は、１．５ＧＨｚ 以
外に２．８ＧＨｚ においても極小値を示した。２．８
ＧＨｚにおける１次側から２次側への伝送量は約５％で
あった。導体層を絶縁層を介して接着したこのコネクタ
を、２．８ＧＨｚ のノイズが発生しているモジュール
に適用したところ、ノイズ量は１００ｍＶから５ｍＶに
低減した。
【００４７】〔実施例３〕実施例２と同様にして厚さ
０．２ｍｍのポリイミドフィルムをパラジウム処理した
後に、Ｎｉを１μｍ、Ａｕを２μｍの厚さに無電解メッ
キで膜を形成した。そしてフォトリソプロセスを用いて
パターニングして、幅３０μｍの溝を形成した。
【００４８】このようにして作製した導体層を長さ５ｍ
ｍに切断し、図４に示すようにＬＳＩパッケージ７のリ
ード部５にシリコーン樹脂系接着剤で接着した。
【００４９】ＬＳＩのリード部分を通ったＬＳＩ側から
基板の配線への伝送量は、１ＧＨｚにおいて極小値を示
し約１０％であった。この接続構造を用いることによっ
て、１ＧＨｚ のノイズは約１０％に低減した。
【００５０】〔実施例４〕厚さ０．５ｍｍのポリイミド
フィルム上に実施例２と同様にして、Ｎｉを０．５μｍ
メッキした後にＣｕを１μｍメッキした。さらにフォト
リソプロセスを用いてパターニングした。パターニング
して形成した溝の幅は２０μｍであった。次にその上に
ポリイミドを０．５μｍ塗布した。作製した導体層は、
電気的に絶縁されており、ある特定の電位に接続されて
いない。
【００５１】次にＴＡＢ方式に用いられるフィルムリー
ド８上に上記で作製したフィルム、つまり導体層を形成
したポリイミドフィルムを図５に示すようにポリイミド
系接着剤で接着した。ＴＡＢ接続部分を通ったＬＳＩ側
から基板の配線への伝送量は予め、１ＧＨｚ において
極小値を示し、約５％であった。この接続構造を用いる
ことによって、１．２ＧＨｚ のノイズは約２０％に低
減した。
【００５２】〔実施例５〕以上の実施例は回路的な工夫
によって、ある周波数のノイズを伝送しないようにする
方法である。次に電波吸収材によってノイズを伝送しな
いようにする方法について検討した。電波吸収材は平均
粒径１μｍのフェライト粉末を使用した。この粉末をエ
ポキシ系樹脂と混合して、実施例１で使用したコネクタ
に充填した。ここで使用したコネクタは、４列の伝送路
を固定するために図６のように樹脂で固定してある。し
かし伝送路の一部は露出しているため、その部分に充填
した。充填した概要を示したものが図６である。
【００５３】このコネクタの伝送特性を測定した結果１
２０ＭＨｚ で最も高い吸収を示した。この吸収を示す
周波数は、フェライトの材料組成や添加量などによって
調整が可能である。この電波吸収材を伝送線まわりに配
置したコネクタを、ＬＳＩを実装しているプリント板と
プリント板の接続に用いた。
【００５４】電波吸収材を適用しない場合には、１００
〜１５０ＭＨｚ のノイズが状態繊維がない信号線に発
生していたが、電波吸収材を用いたコネクタを適用する
ことにより、１００〜１５０ＭＨｚ のノイズは約２０
％に低減した。
【００５５】本実施例では、市販されているコネクタを
用いたため空隙部に電波吸収材を充填したが、コネクタ
の製造段階まで遡れば、コネクタの固定に用いている樹
脂４中に電波吸収材を添加するようにしてもよい。
【００５６】〔実施例６〕ワイヤーボンディング法を用
いて、ＬＳＩを実装しているモジュール基板を用意し
た。このモジュール基板の信号線には約２００ＭＨｚ
のノイズが発生していた。このノイズは、ドライバの出
力バッファから出された信号が、レシーバ側の入力バッ
ファに達した時、レシーバ側の入力インピーダンスが、
伝送線の特性インピーダンスと一致しないことによっ
て、反射が起こるために発生するものである。そこで、
この反射波を生じないようにするために、ワイヤーボン
ディング周辺に電波吸収材を配置した。
【００５７】電波吸収材は、実施例５で使用した平均粒
径１μｍのフェライト粉末をシリコーンゲル中に分散し
たものを用いた。次にこの混合物をワイヤボンディング
２４のワイヤ部へ充填した。このモジュールの実装構造
の概要を図７に示す。
【００５８】ＣＰＵの論理ＬＳＩとＲＡＭは、アルミ板
１６上に接着剤で接着してある。またアルミ板１６上に
はＣｕを配線導体とし、ポリイミドを絶縁体とした薄膜
多層回路１３が形成されている。信号線に発生している
約３００ＭＨｚ のノイズは、４０％に低減して計算機
は誤動作を起こさないようになった。
【００５９】信号波形をフーリエ級数展開して得られる
周波数成分は、１５０ＭＨｚ にピークを有している。
【００６０】これに対してノイズの主要成分は約３００
ＭＨｚ である。そして本実施例で適用したフェライト
粉末とシリコーンゲルの混合物は約３００ＭＨｚ に吸
収ピークを有するものである。よって、信号成分を余り
減衰させることなしにノイズ成分のみを除去することが
可能となる。
【００６１】〔実施例７〕プリント板にＬＳＩ７や冷却
フィン１７等を実装して、モジュールを作製した。モジ
ュール基板は、図８に示すように内部に配線がなされた
多層プリント板の中央部に穴があけられており、ＬＳＩ
チップ７が冷却フィン１７に接着されている。 また、
ＬＳＩとプリント板は、ワイヤボンディング２４で電気
的接続がされている。プリント板と他のプリント板１２
の接続は、コネクタ１５を用いている。 次にワイヤボ
ンディング部２４に実施例６で使用したフェライト粉末
を添加したシリコーンゲルを充填した。
【００６２】このようにフェライト粉末を分散したシリ
コーンゲルを充填することにより、モジュールに発生し
ている３００ＭＨｚ のノイズは、約３０％に低減でき
た。
【００６３】〔実施例８〕レジン中にフェライト粉末を
混合してプリント板を作製した。次にこのプリント板に
メッキプロセス等の一般的方法で配線を形成し、多層プ
リント板を作製した。
【００６４】次にこのプリント板を用いて実施例７で作
製したものと同様にしてモジュールを制作した。このプ
リント板を使用することにより、モジュールに発生して
いる４００ＭＨｚ のノイズは約１０％に低減できた。
【００６５】〔実施例９〕一般に市販されている平均粒
径５μｍのホウケイ酸ガラス粉と平均粒径５μｍのフェ
ライト粉末をガラス粉末８０重量％、フェライト粉末２
０重量％の混合比で配合した。この粉末１００重量部に
アクリル系の水溶性バインダ２０重量部、分散剤１〜２
重量部、蒸留水１００重量部を加え、ボールミルで２４
時間、湿式混合してスラリーを作る。
【００６６】次に真空脱気処理により適当な粘度に調整
する。次にこのスラリーをドクターブレードを用いてシ
リコーンコートしたポリエステルフィルム上に０．５ｍ
ｍ厚さに塗布し、その後乾燥してグリーンシートを作製
した。次にグリーンシートに１００μｍφの穴をあけ、
銀ペーストを埋め込んだ。
【００６７】更にこのグリーンシートに銀ペーストでラ
イン配線及び表面パターンを印刷した。使用した銀ペー
ストは有機物を除いた成分の９５％以上が銀である一般
の銀ペーストである。
【００６８】次に作製したグリーンシートを３０層、積
層した後、熱間プレスにより圧着した、圧着条件は、温
度１２０℃、圧力は３０〜５０ｋｇｆ／ｍｍ2である。
このようにして作製した積層板を、バインダ抜きのため
１００℃／ｈ以下の昇温速度で昇温し、９００℃で１時
間、焼成した。雰囲気は大気中である。
【００６９】更に薄膜多層回路１３を積層し、ＬＳＩを
接続してモジュールを作製した。モジュールの概要を図
９に示す。
【００７０】ガラスセラミックスのフィラとしてフェラ
イトを用いているため伝送線に発生している１５０ＭＨ
ｚ のノイズをフェライトが吸収し、ノイズ量は約５０
％に低減した。
【００７１】〔実施例１０〕セラミックス原料として平
均粒径１μｍのＡｌ2 Ｏ3 粉末９９重量％とＭｇ０粉末
１重量％の混合化の原料粉末１００重量部に、アクリル
系の水溶性バインダ２０重量部、分散剤１〜２重量部、
蒸留水１００重量部を加えボールミルで２４時間、湿式
混合してスラリーを作る。
【００７２】次に真空脱気処理により適当な粘度に調整
する。次にそのスラリーをドクターブレードを用いてシ
リコーンコートしたポリエステルフィルム上に１ｍｍ厚
さに塗布し、その後乾燥してグリーンシートを作製し
た。
【００７３】次にグリーンシートに１００μｍφの穴を
あけ、タングステンペーストを埋め込んだ。使用したタ
ングステンペーストは、有機物を除いた成分の９５％以
上がタングステンである一般のタングステンペーストで
ある。
【００７４】更に、作製したグリーンシートを４層、積
層した後、熱間プレスにより圧着した。圧着条件は温度
１２０℃、圧力は３０〜５０ｋｇｆ／ｍｍ2である。こ
のようにして作製した積層板をバインダ抜きのため１０
０℃／ｈ以下の昇温速度で昇温し１６００℃で１時間、
焼成した。雰囲気は水蒸気を含んだ窒素中である。
【００７５】次に作製したアルミナ基板上に銅導体をメ
タライズし、アルミをメッキして、Ｔａ2Ｏ5をスパッタ
した。更にＴａ2Ｏ5をパターニングした後にアルミをス
パッタして電極とし、薄膜コンデンサ２８を形成した。
【００７６】更にゾルゲル法で作製した平均粒径０．１
μｍのフェライト粉末をフィラとして樹脂の中に５０重
量％添加してシート化した。そしてそのシートに通常の
プロセスで配線を形成し、アルミナ基板１８上に圧着し
た。次にフィラを含まずに有機系シート２６を作製し
た。そして、その有機系シートにビアホール及び配線を
形成し、接着シートを介して圧着し、積層した。
【００７７】更にＬＳＩチップ７と冷却フィン１７を接
続して図１０のモジュールを作製した。また上記と同様
にして図１１のモジュールを作製した。フェライトをフ
ィラとして含んだ有機絶縁層を設けたことにより、この
層でノイズが吸収されるため、多層板中の３５０ＭＨｚ
のノイズは、約５０％に減少した。
【００７８】図１４に電気回路的に本実施例の原理を示
す。つまり、ドライバ３５としレシーバ３６を接続する
伝送線の周囲に電波吸収材を含む絶縁材が近接している
構造となっている。
【００７９】〔実施例１１〕実施例１０と同様にアルミ
ナのグリーンシートに穴をあけ、タングステンペースト
を埋め込んだ。更にタングステンペーストでグランド層
を印刷し、焼成してアルミナ基板１８を作製した。
【００８０】次にゾルゲル法で作製した平均粒径０．１
μｍのペロブスカイト型結晶構造を有する誘電体粉末３
０重量％と平均粒径０．１μｍのフェライト系磁性体粉
末３０重量％をフィラとして樹脂の中に添加してシート
化した。そのシートに通常のフォトリソグラフィープロ
セスで配線を形成した。そのシートをアルミナ基板上に
接着シートを介して接着し、終端構造体とした。
【００８１】次に実施例１０と同様にフィラを含まない
有機系シート２６を作製した。更に通常のフォトリソグ
ラフィープロセスで配線を形成して信号配線を形成し
た。そして接着シートを介して基板に圧着した。
【００８２】次に圧着した有機系シートにビアホール２
５を形成し、終端構造体と電気的に接続した。更に上記
と同様にＬＳＩ７を接着し、ワイヤボンディングで基板
の配線と接続した。図１５に電気回路的な接続状況を示
す。つまり、有機系シート上の信号配線は、ＬＳＩのレ
シーバ３５に接続されている。
【００８３】更に終端構造体４０上の配線は、信号配線
に電気的に並列に接続されている。終端構造体４０上の
配線のインピーダンスは、低周波では高いインピーダン
ス特性を有する。しかし高周波ではある特定の値の特性
インピーダンスとなる。また終端構造体４０上の配線を
伝わる信号またはノイズ波形の減衰も比較的大きい。図
１５の構成で終端構造体４０の配線の特性インピーダン
スＺ2の大きさは、１０ＭＨｚ 〜１ＧＨｚ で信号配線
の特性インピーダンスＺ1とほぼ同じ５０Ωであった。
【００８４】終端構造体４０を設けたことにより、レシ
ーバ部における反射が少なくなった。そして信号配線上
に反射される反射波が少なくなったことで、ＬＳＩのド
ライバ３５から見た配線のインピーダンスは、ほぼ一定
となった。信号及びノイズの周波数において、ドライバ
側から見たインピーダンスがほぼ一定となったことで、
反射をくり返すことによって発生ノイズは、約５０％に
低減した。
【００８５】〔実施例１２〕平均粒径１μｍのフェライ
ト粉末とエポキシ樹脂からなる混合物を作製した。次に
図１２に示すようにフリップチップ接続２０により基板
に接続されているパッケージに充填した。発生している
ノイズ量は、この混合物を充填することにより、約５０
０ＭＨｚ のノイズは約２０％に低減した。ＬＳＩ近傍
のノイズ電流が大きい箇所に、磁界のエネルギを吸収す
るタイプの電波吸収材を配置することにより、電波吸収
材の量に対する効果は最も大きかった。
【００８６】〔実施例１３〕電波吸収材としてフェライ
ト粉末を使用した。平均粒径１μｍのフェライト粉末と
エポキシ樹脂を混合し厚さ２ｍｍのシート３４とした。
【００８７】次にこのシートにドリルを用いて、モジュ
ール基板のピンを通すための直径０．３ｍｍの穴をあけ
た。次にこの穴をあけたシートを図１３に示すように、
セラミック多層回路基板のピン２３に通した。
【００８８】作製したシート３４は、約３００ＭＨｚ
のノイズを吸収した。このシート３４を用いることによ
り、信号線に発生するノイズは４０％に低減した。
【００８９】〔実施例１４〕電子計算機の信号線に発生
しているノイズの周波数（約１００ＭＨｚ ）におい
て、最も吸収が大きいノイズフィルタを信号線上にはん
だで接着した。ノイズフィルタの使用により、信号線上
のノイズは約３０％に低減した。
【００９０】信号線に発生するノイズが大きくなると、
ノイズと信号の区別がつかなくなり、計算機が正常に動
作できなくなる。そこで本実施例では回路的工夫または
電波吸収材の使用により、信号線に発生しているノイズ
を低減した。
【００９１】一般的にノイズは、信号の立上がり時間を
小さくしたり、ＬＳＩ内の回路の同時切替本数を多くす
ればするほど大きくなる。そしてこのノイズは、ある許
容レベル以下にしなければならない。つまりノイズを低
減できれば、立上がり時間を小さくしたり、同時切替本
数を増加させることができるため、演算速度の高速化が
達成できる。
【００９２】
【発明の効果】以上に説明したように本発明によれば、
電子計算機を構成するモジュール基板にノイズの周波数
成分のみを回路的に伝送させないように構成し、または
上記モジュール基板の信号線等の導線近傍に電波吸収材
を設けることにより、発生しているノイズの周波数と信
号線上を波形が伝播しにくくなる周波数を合わせるよう
にしたので、電子計算機の信号線のインピーダンスに不
連続な部分があることによる影響と電源のイングクタン
スの影響で発生する同時切替ノイズを低減することがで
きる。
【図面の簡単な説明】
【図１】周波数と信号線上の波形の伝送量の関係を示す
特性図である。
【図２】信号線上のノイズを伝送させないようにする回
路モデルを示す図である。
【図３】金属層の設置により特定周波数のノイズを伝送
しないようにしたコネクタの概要図である。
【図４】導体層の設置により、特定周波数のノイズを伝
送しないようにしたＬＳＩパッケージの概要図である。
【図５】導体層の設置により、特定周波数のノイズを伝
送しないようにしたＴＡＢ接続部の概要図である。
【図６】電波吸収材の使用により、特定周波数のノイズ
を伝送しないようにしたコネクタの概要図である。
【図７】電波吸収材をワイヤボンディング部に使用する
ことにより、特定周波数のノイズを伝送しないようにし
たモジュールの概要図である。
【図８】電波吸収材をワイヤボンディング部に使用する
ことにより、特定周波数のノイズを伝送しないようにし
たモジュールの概要図である。
【図９】セラミック多層回路基板のフィラとして電波吸
収材を使用したモジュールの概要図である。
【図１０】有機系薄膜多層回路基板の有機シートのフィ
ラとして電波吸収材を使用したモジュールの概要図であ
る。
【図１１】有機系薄膜多層回路基板の有機シートのフィ
ラとして電波吸収材を使用したモジュールの概要図であ
る。
【図１２】フリップチップ接続部の周囲に電波吸収材を
充填したモジュールの概要図である。
【図１３】セラミック多層回路基板の電気信号入出力用
のピンの周囲に電波吸収材をフィラとした有機系シート
を設けたモジュールの概要図である。
【図１４】信号線のノイズを電波吸収材で吸収する方法
の原理図である。
【図１５】レシーバ近くに設置した終端構造体の原理図
である。
【符号の説明】
１ 金属層 ２ ポリイミドフィルム ３ コネクタピン ４ 固定用樹脂 ５ パッケージリード ６ 基板 ７ ＬＳＩ ８ フィルムリード ９ シリコーン樹脂 １０ フェライト粉末 １１ 電波吸収体 １２ プリント板 １３ 薄膜多層回路 １４ エポキシ樹脂 １５ コネクタ １６ アルミ板 １７ 冷却フィン １８ アルミナ基板 １９ はんだ ２０ フリップチップ接続 ２２ セラミック多層回路基板 ２３ 電気信号入出力用ピン ２４ ワイヤボンディング ２５ ビアホール ２６ 有機系シート ２７ フェライト添加薄膜シート ２８ 薄膜コンデンサ ２９ メッシュ状冷却フィン ３０ キャリア基板 ３１ スルーホール ３２ 配線導体 ３３ 導体層 ３４ 電波吸収材添加シート ３５ ドライバ ３６ レシーバ ３７ 配線 ３８ グランド層 ３９ 伝送線 ４０ 終端構造体 ４１ シリコーン樹脂
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 9/00 Ｍ (72)発明者 井上 雅雄 神奈川県海老名市下今泉810番地 株式会 社日立製作所オフィスシステム事業部内 (72)発明者 大場 隆夫 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 ＬＳＩのドライバから信号波形を出力
    し、ＬＳＩのレシーバで信号波形を受けて情報伝達をす
    る電子計算機の信号伝送系を構成するモジュール基板に
    おいて、信号またはノイズ波形の伝送量をドライバの出
    力エネルギに対するレシーバ入力エネルギとすると、情
    報伝達に必要な信号波形の伝送量をＡ、情報伝達に不必
    要なある特定周波数のノイズ波形の伝送量をＢとする場
    合、信号の伝送量に対するノイズの伝送量の比：Ｂ／Ａ
    が５０％以下であることを特徴とする電子計算機用モジ
    ュール基板。
  2. 【請求項２】 信号波形をフーリエ級数展開して得られ
    る成分の主要な成分の伝送量をＡ、ノイズ波形をフーリ
    エ級数展開して得られる成分の主要な成分の伝送量をＢ
    とすると伝送量に対するノイズの伝送量の比：Ｂ／Ａが
    ５０％以下であることを特徴とする請求項１に記載の電
    子計算機用モジュール基板。
  3. 【請求項３】 ＬＳＩのドライバから信号波形を出力
    し、ＬＳＩのレシーバで信号波形を受けて情報伝達をす
    る電子計算機の信号伝送系を構成するモジュール基板に
    おいて、伝送量をドライバの出力エネルギに対するレシ
    ーバの入力エネルギとすると、１０ＭＨｚ 〜１０ＧＨ
    ｚ の周波数の範囲で、最大伝送量に対する最小伝送量
    の比が、５０％以下であることを特徴とする電子計算機
    用モジュール基板。
  4. 【請求項４】 ＬＳＩのドライバから信号波形を出力
    し、ＬＳＩのレシーバで信号波形を受けて情報伝達をす
    る電子計算機の信号伝送系を構成するモジュール基板に
    おいて、ドライバ側からレシーバ側を見た時の伝送線の
    インピーダンスの最大値（Ｚmax）に対する最小値（Ｚm
    in）の比（Ｚmin/Ｚmax ）が、１０ＭＨｚ 〜１０ＧＨ
    ｚ の範囲で０．５以上で有ることを特徴とする電子計
    算機用モジュール基板。
  5. 【請求項５】 ノイズの周波数が１０ＭＨｚ 〜１０Ｇ
    Ｈｚ であることを特徴とする請求項１に記載の電子計
    算機用モジュール基板。
  6. 【請求項６】 電気回路的にノイズを伝送しないように
    する構造を、伝送系内に設けることを特徴とした請求項
    １に記載の電子計算機用モジュール基板。
  7. 【請求項７】 ノイズの伝送量を小さくする構造が、コ
    ネクタ、リード、ピン、フリップチップ接続部などの電
    子部品と、電子部品の電気的接続部、または基板に設け
    られたことを特徴とする請求項１に記載の電子計算機用
    モジュール基板。
  8. 【請求項８】 ノイズの伝送量を小さくする構造が、コ
    ネクタ、リードなどの電気的接続部の近傍に有機物を介
    して金属を近接させた構造であることを特徴とする請求
    項１に記載の電子計算機。
  9. 【請求項９】 ノイズの伝送量を小さくする方法とし
    て、ノイズの周波数において、ノイズを吸収する電波吸
    収材を含む絶縁材が、部品と部品の電気的接続部または
    基板の伝送路に近接して設けられていることを特徴とす
    る請求項１に記載の電子計算機用モジュール基板。
  10. 【請求項１０】 ＬＳＩのドライバから信号波形を出力
    し、ＬＳＩのレシーバで信号波形を受けて情報伝達をす
    る電子計算機の信号伝送系において、レシーバ近傍の信
    号線と並列に、電波吸収材を含む絶縁材から構成された
    終端構造体が形成されていることを特徴とする電子計算
    機用モジュール基板。
  11. 【請求項１１】 電波吸収材を含む絶縁材と伝送部から
    なる回路の特性インピーダンスが１０ＭＨｚ 〜１ＧＨ
    ｚ において伝送路の特性インピーダンスにほぼ一致す
    るように構成したことを特徴とする請求項９または請求
    項１０のいずれかに記載の電子計算機用モジュール基
    板。
  12. 【請求項１２】 信号またはノイズ波形の吸収量をドラ
    イバの出力エネルギに対する電波吸収材の吸収エネルギ
    とすると、信号波形の吸収量をＣ、ノイズ波形の吸収量
    をＤとした場合、ノイズ波形と信号波形の吸収量の比：
    Ｃ／Ｄが５０％以下であることを特徴とする請求項９ま
    たは請求項１０のいずれかに記載の電子計算機用モジュ
    ール基板。
  13. 【請求項１３】 電波吸収材は磁性体であることを特徴
    とする請求項９または請求項１０のいずれかに記載の電
    子計算機用モジュール基板。
  14. 【請求項１４】 電波吸収材はフェライト系材料または
    ペロブスカイト型結晶構造を有する材料を含むことを特
    徴とする請求項９または請求項１０のいずれかに記載の
    電子計算機用モジュール基板。
  15. 【請求項１５】 コネクタピンより幅が広い導体層が絶
    縁材を介して形成され、前記導体層は同一層内で複数個
    に分割され、電気的に絶縁されている構造を有するコネ
    クタ。
  16. 【請求項１６】 電波吸収材と有機物からなる絶縁材
    が、コネクタピンに近接している構造を有するコネク
    タ。
JP15215593A 1993-06-23 1993-06-23 電子計算機用モジュール基板 Pending JPH0730052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15215593A JPH0730052A (ja) 1993-06-23 1993-06-23 電子計算機用モジュール基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15215593A JPH0730052A (ja) 1993-06-23 1993-06-23 電子計算機用モジュール基板

Publications (1)

Publication Number Publication Date
JPH0730052A true JPH0730052A (ja) 1995-01-31

Family

ID=15534231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15215593A Pending JPH0730052A (ja) 1993-06-23 1993-06-23 電子計算機用モジュール基板

Country Status (1)

Country Link
JP (1) JPH0730052A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542508B1 (ko) * 2001-03-01 2006-01-11 간지 오쯔까 버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법
JPWO2006098076A1 (ja) * 2005-03-15 2008-08-21 株式会社村田製作所 回路基板
JP2012511702A (ja) * 2008-12-13 2012-05-24 ヴァレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー レーダセンサ上の接続プラグおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100542508B1 (ko) * 2001-03-01 2006-01-11 간지 오쯔까 버스 종단 방법, 버스를 종단시킨 배선 기판 및 그 제조 방법
US7116184B2 (en) 2001-03-01 2006-10-03 Kanji Otsuka Method of terminating bus, bus termination resistor, and wiring substrate having terminated buses and method of its manufacture
US7631422B2 (en) 2001-03-01 2009-12-15 Kanji Otsuka Method of manufacturing wiring substrate having terminated buses
JPWO2006098076A1 (ja) * 2005-03-15 2008-08-21 株式会社村田製作所 回路基板
JP4803173B2 (ja) * 2005-03-15 2011-10-26 株式会社村田製作所 回路基板
JP2012511702A (ja) * 2008-12-13 2012-05-24 ヴァレオ・シャルター・ウント・ゼンゾーレン・ゲーエムベーハー レーダセンサ上の接続プラグおよびその製造方法

Similar Documents

Publication Publication Date Title
JP5285842B2 (ja) 集積回路実装基板および電力線通信装置
US9326377B2 (en) Printed wiring board
US7339260B2 (en) Wiring board providing impedance matching
CN106332434B (zh) 柔性线路板及其制作方法
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US8582312B2 (en) Electronic circuit board and power line communication apparatus using it
KR20090128578A (ko) 다층프린트배선판
US20040048420A1 (en) Method for embedding an air dielectric transmission line in a printed wiring board(PCB)
TWI706696B (zh) 具有與電磁吸收材料耦合之短柱的印刷電路板
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
JPH0730052A (ja) 電子計算機用モジュール基板
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
US6344667B1 (en) Wiring board with reduced radiation of undesired electromagnetic waves
JP2002259000A (ja) バス終端方法、終端抵抗器、配線基板およびその製造方法
CN203015272U (zh) 印制电路板
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
JP3935638B2 (ja) 多層配線基板
JPH06216501A (ja) プリント配線板及びプリント配線板用部材
JP4031999B2 (ja) 配線基板
JPS6369295A (ja) 配線基板
Benedict et al. PCB design for EMI/EMC compliance
JP3940537B2 (ja) 多層配線基板
JPH02168663A (ja) キヤリア基板