JP3971335B2 - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法 Download PDFInfo
- Publication number
- JP3971335B2 JP3971335B2 JP2003103843A JP2003103843A JP3971335B2 JP 3971335 B2 JP3971335 B2 JP 3971335B2 JP 2003103843 A JP2003103843 A JP 2003103843A JP 2003103843 A JP2003103843 A JP 2003103843A JP 3971335 B2 JP3971335 B2 JP 3971335B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- insulating layer
- electrodes
- chip
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の属する技術分野】
本願発明は、チップ抵抗器およびその製造方法に関する。
【0002】
【従来の技術】
従来のチップ抵抗器の一例としては、図11に示すようなものがある(特許文献1参照。)。図示されたチップ抵抗器Bは、金属製のチップ状の抵抗体90の下面90bに、一対の電極91が空隙部93を介して離間して設けられた構成を有している。各電極91の下面には、実装時のハンダ付け性をよくするための手段として、ハンダ層92が形成されている。
【0003】
このチップ抵抗器Bは、図12に示すような方法により製造される。まず、同図(a)に示すように、抵抗体90および電極91のそれぞれの材料として、2枚の金属板90’,91’を準備し、同図(b)に示すように、金属板90’の下面に金属板91’を重ねあわせて接合する。次いで、同図(c)に示すように、金属板91’の一部を機械加工によって切削し、空隙部93を形成する。その後は、同図(d)に示すように、金属板91’の下面にハンダ層92’を形成してから、同図(e)に示すように、金属板90’,91’を切断する。このことにより、チップ抵抗器Bが製造される。
【0004】
【特許文献1】
特開2002−57009号公報(図1、図3)
【0005】
【発明が解決しようとする課題】
チップ抵抗器Bを回路基板などの実装対象物に面実装する作業は、たとえば真空吸着式のホルダを利用して行なわれる。チップ抵抗器Bが実装対象物に投入されるときには、この投入動作による慣性や、上記ホルダから離反させるための空気供給などにより、チップ抵抗器Bには、衝撃力が加えられる場合がある。一方、このチップ抵抗器Bは、一対の電極91を支点とした両端支持梁状の構造を有している。したがって、上記衝撃力は、抵抗体90のうち一対の電極91に直接支持された箇所に挟まれている部分(以下、電極間部分という)に大きな曲げ応力を発生させ、抵抗体90の電極間部分が曲げられたり、もしくは折られたりするなど、抵抗体90に損傷を与える虞れがある。このような事態が生じたのでは、チップ抵抗器Bの抵抗値に大きな誤差が生じたり、もしくはその導通が阻害されてしまい、チップ抵抗器Bを利用して構成される電気回路の仕様に狂いが生じるといった不具合が発生する。特に、チップ抵抗器は、これを利用して構成される電気回路をより高密度なものとするために、小型化の要請が強く、その大きさはたとえば数mm角程度とされており、また厚みも薄くされる場合が多いために、上記不具合を解消すべく充分な強度を確保することが困難なものとなっていた。
【0006】
また、チップ抵抗器Bは、抵抗体90の下面90bのうち、一対の電極91間の領域は絶縁保護されていない構造となっている。よってハンダを利用してチップ抵抗器Bを所望箇所に面実装するときには、各電極91の下方からはみ出したハンダの一部が、抵抗体90の下面90bに付着する場合があった。このような事態によっても、抵抗値に大きな誤差が生じ、上記電気回路の仕様に狂いを生じてしまう。このような不具合は、チップ抵抗器Bの低抵抗化が図られて、抵抗値の誤差を少なくする必要性が高くなるほどより深刻となる。
【0007】
さらに、上記従来技術においては、チップ抵抗器Bの製造作業が煩雑であり、その生産性が悪いという不具合もあった。より具体的には、従来においては、空隙部93の形成は、機械加工により行なっている。また、その加工は、一対の電極91間の寸法s6を精度良く仕上げなければならない。このため、上記加工はかなり慎重に行なう必要があり、チップ抵抗器Bの生産性が悪くなっていた。さらに、上記従来技術においては、切削加工を経てチップ抵抗器Bが製造されるために、その切削加工精度に起因する電極間抵抗値の誤差も発生していた。
【0008】
本願発明は、上記した事情のもとで考え出されたものであって、小サイズ化を図る場合であっても実装時の衝撃などに起因して抵抗体が容易に損傷するようなことが無く、抵抗値に大きな誤差が発生するといった不具合を適切に解消することが可能なチップ抵抗器を提供することをその課題としている。また、本願発明は、そのようなチップ抵抗器を効率良く、かつ適切に製造することが可能なチップ抵抗器の製造方法を提供することを他の課題としている。
【0009】
【発明の開示】
上記課題を解決するため、本願発明では、次の技術的手段を講じている。
【0010】
本願発明の第1の側面によって提供されるチップ抵抗器は、チップ状の抵抗体と、この抵抗体の表面または裏面に間隔を隔てて設けられた複数の電極と、を備えているチップ抵抗器であって、上記抵抗体の表裏面のうち、上記複数の電極間の領域を覆う絶縁層を備えており、かつ上記絶縁層の厚みは、上記電極の厚み以下であり、上記絶縁層と上記各電極との厚みの差は、上記抵抗体の電極間部分が荷重を受けることにより厚み方向に撓み、かつ上記電極間部分に発生する最大曲げ応力が上記抵抗体の弾性限度に達すると仮定したときの上記電極間部分の最大撓み寸法よりも小であり、上記抵抗体は、上記表面および上記裏面が離間する方向、および上記複数の電極が離間する方向のいずれに対しても直角である方向に離間する1対の側面を有しており、上記1対の側面は、追加の絶縁層によって覆われていることを特徴としている。
【0011】
【0012】
このような構成によれば、次のような効果が得られる。
【0013】
第1に、チップ抵抗器は、抵抗体の電極間部分が絶縁層により支持される構造を有するために、チップ抵抗器に負荷される荷重が上記複数の電極だけでなく上記絶縁層によっても負担されることとなり、実装時の衝撃力により容易に損傷することが無い。したがって、抵抗体の損傷に起因して抵抗値に大きな誤差が生じたり、チップ抵抗器の導通が阻害されることを防止可能である。
【0014】
第2に、本願発明においては、上記抵抗体の複数の電極間の領域は絶縁層によって覆われているために、従来技術とは異なり、それらの領域にハンダが誤って付着する虞れが無くなる。したがって、抵抗体への不当なハンダ付着に起因して抵抗値に大きな誤差が発生しないようにし、チップ抵抗器を利用して構成される電気回路の仕様に大きな狂いが生じるといったことを適切に解消することができる。また、上記1対の側面にハンダが誤って付着することによる不具合を解消することができる。
【0015】
第3に、複数の電極間の寸法を絶縁層によって規定することが可能である。上記絶縁層をたとえば後述する厚膜印刷などの手法を用いて形成すれば、その幅を所望の幅に正確に仕上げることができる。したがって、上記一対の電極の間隔については高い精度で所望の寸法に設定することが可能となる。チップ抵抗器の定格抵抗値を目標抵抗値に近づけるための条件としては、電極間の寸法を所定の正確な寸法に仕上げることが要求されるが、上記構成によれば、そのような条件を満たすのに好適となる。
【0016】
本願発明の好ましい実施の形態においては、上記絶縁層は、厚膜印刷により形成されたものである。このような構成によれば、上記絶縁層の形成を正確かつ容易に行なうことが可能であり、その厚みを大きくすることも容易である。したがって、製造コストを抑制するのに好適である。また、上記絶縁層を割れや剥離などが容易に生じないものにすることもできる。
【0017】
本願発明の好ましい実施の形態においては、上記複数の電極としては、二対以上の電極が設けられている。このような構成によれば、たとえば上記二対以上の電極のうち、一対の電極については電流測定に利用し、また他の一対の電極については電圧測定に利用することによって、本願発明にかかるチップ抵抗器を電流の精密測定を行なうための抵抗器とすることが可能となり、一対の電極を設けただけの場合には得られない用途または機能を具備させることができる。さらに、上記二対以上の電極を偏った配置とする場合には、上記チップ抵抗器は、上記電極のみによって支持されるだけでなく、上記絶縁層によっても補助的に支持されることとなる。したがって、このようなチップ抵抗器が基板上に載置されたときには、上記チップ抵抗器が大きく傾くことなどが無く安定させることが可能であり、ハンダ付けをより確実に行なうことができる。
【0018】
本願発明の第2の側面によって提供されるチップ抵抗器の製造方法は、プレート状の抵抗体材料の表面または裏面に、第2の方向に延びる絶縁層を第2の方向と直交する第1の方向に所定間隔で形成する工程と、上記抵抗体材料の上記絶縁層が形成された面のうち、上記絶縁層が形成されていない領域に、上記絶縁層と略同一厚みの導電層を形成する工程と、上記抵抗体材料をチップ状の複数の抵抗体に分割する工程とを有し、かつ、上記抵抗体材料の分割は、上記各抵抗体の上記導電層が形成された面において上記導電層の一部が上記絶縁層の一部を第1の方向に挟んで離間する複数の電極として形成されるように、第2の方向に並ぶ複数の領域をチップ状に打ち抜くことにより行なうことを特徴としている。
【0019】
上記絶縁層の形成は、厚膜印刷により行なう構成とすることができる。
【0020】
本願発明に係るチップ抵抗器の製造方法によれば、本願発明の第1の側面によって提供されるチップ抵抗器を効率良く、かつ適切に製造することができる。上記チップ抵抗器は、上記抵抗体材料から複数個取りできるために、その生産性は一層良好となる。
【0021】
本願発明に係るチップ抵抗器の製造方法によれば、従来技術とは異なり、金属板の一部に切削加工を施すことによって一対の電極を形成するといった必要はないため、製造作業の効率が良い。したがって、チップ抵抗器のコストをより低減することができる。また、打ち抜き(ブランキング: blanking )によれば、打ち抜かれた製品の寸法誤差を非常に小さくすることが可能である。したがって、上記構成によれば、上記抵抗体材料を高い寸法精度で所望のサイズに仕上げるのに好適となる。また、打ち抜きは、作業性良く行なうことが可能であり、チップ抵抗器の生産性を高めるのにも好ましい。
【0022】
本願発明の好ましい実施の形態においては、上記導電層の形成は、メッキ処理により行なうことができる。このような製造方法によれば、上記導電層の厚みを所定の寸法に正確に仕上げることが可能であり、上記電極と上記絶縁層との厚みを略同一とすることも容易である。
【0024】
本願発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【0025】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【0026】
図1および図2は、本願発明に係るチップ抵抗器の製造方法によって製造されるチップ抵抗器の一例を示している。これらの図によく表われているように、チップ抵抗器A1は、抵抗体1、第1および第2の絶縁層2A,2B、ならびに一対の電極3を具備している。
【0027】
抵抗体1は、各部の厚みが一定で平面視長矩形状をしたチップ状の形態を持っている。その具体的な材質としては、Ni−Cu系合金、Cu−Mn系合金、Ni−Cr系合金などが挙げられるが、これらに限定されるものではなく、チップ抵抗器A1のサイズと目標抵抗値に見合った抵抗率をもつ金属材料を適宜選択すればよい。
【0028】
第1および第2の絶縁層2A,2Bは、いずれもエポキシ樹脂系の樹脂製の塗装膜である。第1の絶縁層2Aは、一対の電極3間の領域の全体を覆うように設けられている。第2の絶縁層2Bは、抵抗体1の表面10aの全体を覆うように設けられている。
【0029】
一対の電極3は、抵抗体1の裏面10bにおいてこの抵抗体1の長手軸の方向に離間して設けられている。これら一対の電極3は、後述するように、たとえば抵抗体1に銅メッキを施すことにより形成されたものである。各電極3の内端面は、第1の絶縁層2Aの両端面20に接している。すなわち、一対の電極3間の寸法は、第1の絶縁層2Aの両端面20によって規定されているのであり、第1の絶縁層2Aの幅s1と同一の寸法となって
いる。本実施形態のチップ抵抗器A1は、一対の電極3間の抵抗が、1mΩ〜100mΩ程度の低抵抗のものとして構成されている。各電極3の下面には、ハンダ付け性を良好にするためのハンダ層39が積層して形成されている。
【0030】
電極3の厚みt1と第1の絶縁層2Aの厚みt2とは、後述する範囲内において第1の絶縁層2Aの厚みt2が電極3の厚みt1以下されている。これにより、従来技術によるチップ抵抗器の構造が、一対の電極に支持された典型的な両端支持梁構造であったのに対して、本実施形態によるチップ抵抗器A1は、抵抗体1の両端が電極3に支持され、さらに抵抗体1の電極間部分が絶縁層2Aにより支持される安定した構造となっている。
【0031】
次に、チップ抵抗器A1の製造方法の一例について、図3および図4を参照して説明する。
【0032】
まず、図3(a)に示すように、抵抗体1の材料となる金属製のプレート1Aを準備する。このプレート1Aは、抵抗体1を複数個取り可能な縦横のサイズを有するものであり、全体にわたって厚みの均一化が図られたものである。同図(b)に示すように、このプレート1Aの上向きとした片面10aの全体または略全体には、第2の絶縁層2B’を形成する。この第2の絶縁層2B’の形成は、たとえば、エポキシ樹脂をベタ塗り状に厚膜印刷して行なう。この第2の絶縁層2B’の表面に標印を施す工程を行なってもよい。
【0033】
次いで、同図(c)に示すように、プレート1Aを裏表反転させて上向きとした面10bに、複数の第1の絶縁層2A’をストライプ状に並べるようにして形成する。これら第1の絶縁層2A’の形成は、第2の絶縁層2B’の形成に用いたのと同一の樹脂および装置を用いて厚膜印刷により行なう。厚膜印刷によれば、各第1の絶縁層2A’の幅などを所定の寸法に正確に仕上げることができる。また、各第1の絶縁層2A’の厚みを大きくすることも簡単に行なうことができる。
【0034】
プレート1Aの面10bのうち、複数の第1の絶縁層2A’どうしの間の領域には、図4(d)に示すように、導電層3A’とハンダ層39A’とを形成する。導電層3A’は電極3の原形となる部分であり、その形成はたとえば銅メッキにより行なう。メッキ処理によれば、導電層3A’と第1の絶縁層2A’との間に隙間を生じさせないようにして、隣り合う第1の絶縁層2A’間の領域に導電層3A’を均一に形成することが可能である。また、メッキ処理の時間調整により、導電層3A’の厚みを所定の寸法に正確に仕上げることが可能である。これにより各電極3と第1の絶縁層2Aとの厚みを略同一にすることができる。ハンダ層39A’の形成も、たとえばメッキ処理によって行なう。
【0035】
上記したメッキ処理後には、図4(e)に示すように、プレート1Aに打ち抜き加工(ブランキング)を繰り返して施し、プレート1Aを複数のチップ状の抵抗体1に分割していく。このような打ち抜き作業を繰り返して行なう場合、1つの打ち抜き用型(図示略)を繰り返して使用する。
【0036】
上記打ち抜き作業においては、第1の絶縁層2A’の一部分を挟んで、その両側に2つの導電層3A’およびハンダ層39A’の一部分が含まれるように、プレート1Aを打ち抜く。このことによって、チップ状の抵抗体1の両端部には、電極3、およびハンダ層39が形成されることとなり、上記したチップ抵抗器A1が得られることとなる。プレート1Aからは、チップ抵抗器A1を適切に複数個取りすることができる。プレート1Aの打ち抜きは、同図の仮想線で示す複数の打ち抜き領域が微小な間隔s2を隔ててマトリクス
状に並んでいくように進めればよい。
【0037】
プレート1Aを複数の抵抗体1に分割する手段として、打ち抜き手段を採用すれば、抵抗体1の縦横の寸法をほとんど誤差の無い正確な寸法に仕上げることができる。上記打ち抜き作業は1つの打ち抜き用型を繰り返して用いて行なっているために、たとえば複数の打ち抜き用型を交互に用いる場合とは異なり、複数の打ち抜き用型の寸法のバラツキに起因して複数のチップ抵抗器間に寸法のバラツキが生じるといった不具合も無くすことができる。
【0039】
図5および図6は、切断による製造方法の参考例を示している。まず、上述した打ち抜きによる製造方法の例と同様の手順により得られた、図4(d)に示されるプレート1Aを、図5に示すように、各導電層3A’や各第1の絶縁層2A’の延びる方向とは直交する方向において仮想線C1で示す箇所を切断することにより分割する。これにより、チップ抵抗器A1が直列に繋がった構成に相当するバー状の抵抗器集合体A1’が得られる。
【0040】
上記作業における仮想線C1のピッチは、抵抗器集合体A1’の幅を決定するものであり、この幅はチップ抵抗器A1の幅となるものである。チップ抵抗器A1の抵抗値は、この幅によっても規定されるものであり、この抵抗値を高精度なものとするために、仮想線C1で示された箇所が精度良く切断される。この切断により抵抗器集合体A1’の幅が精度良く仕上げられることとなり、このことは複数個のチップ抵抗器A1の幅を一括して高精度なものとすることに相当する。したがって、高精度を要する切断作業を少ない回数とすることが可能であり、作業効率の向上に好適である。
【0041】
次に、図6(a)に示す抵抗器集合体A1’を製造した後には、図6(b)に示すように、これを切断して複数のチップに分割していく。この作業は、たとえば各導電層3A’を抵抗器集合体A1’の長手方向において分断するように、同図仮想線C2で示す箇所を切断することにより行なう。これにより、導電層3A’は、チップ抵抗器A1の電極3となり、1つの抵抗器集合体A1’から複数のチップ抵抗器A1が好適に製造される。
【0042】
上述したいずれの製造方法においても、従来技術とは異なり、金属板の一部に切削加工を施すことによって一対の電極を形成するといった必要はないため、製造作業の効率が良い。したがって、チップ抵抗器A1のコストをより低減することができる。
【0043】
次にチップ抵抗器A1の作用について説明する。
【0044】
まず、このチップ抵抗器A1は、所望の実装対象領域に対し、たとえばハンダリフローの手法を用いて面実装される。このハンダリフローの手法では、実装対象領域に設けられている端子上に各電極3を接触させるようにチップ抵抗器A1を載置した状態でリフロー炉を利用して加熱する。
【0045】
上記実装時には、チップ抵抗器A1の投入は、たとえば真空吸着式のホルダを利用して行なわれ、この投入の動作に起因してチップ抵抗器A1に衝撃力が加えられる場合がある。このような場合においても、この衝撃力が一対の電極3だけでなく第1の絶縁層2Aによっても負担されるために、抵抗体1が容易に損傷することが無い。したがって、抵抗体1の損傷に起因してチップ抵抗器A1の抵抗値に大きな誤差が生じることが防止可能である。
【0046】
さらに、上記面実装時には、溶融ハンダが上記端子からはみ出す場合がある。ところが、抵抗体1の裏面10bの一対の電極3間の領域は、第1の絶縁層2Aにより覆われているために、抵抗体1のこの領域にハンダが直接付着することはない。したがって、抵抗体1への不当なハンダ付着に起因して抵抗値に大きな誤差が発生しないようにし、チップ抵抗器A1を利用して構成される電気回路に大きな狂いが生じるといったことを適切に解消することができる。
【0047】
また、このチップ抵抗器A1の表面10aは、第2の絶縁層2Bにより覆われている。このような構成によれば、この表面10aと他の部材や機器との間に不当な電気導通が生じることも防止される。
【0048】
このチップ抵抗器A1においては、既述したとおり、抵抗体1の縦横の寸法は、打ち抜き加工によって所望の寸法に高い精度で仕上げることが可能である。抵抗体1の厚みについては、プレート1Aの段階から正確に仕上げることができる。また、一対の電極3間の寸法s1は、厚膜印刷によってパターン形成される絶縁層2Aの形成工程において規定することが可能であり、その寸法精度を高めることも容易に達成することができる。
【0049】
本願発明において、第1の絶縁層2Aの厚みt2は、以下に述べる範囲内において電極3の厚みt1以下されている。まず、抵抗体1を、たとえば一対の電極3により支持された両端支持梁であって、等分布荷重が負荷されて弾性変形するものであるとみなした場合、抵抗体1に生じる最大曲げ応力σmaxおよび最大撓みδmaxは、数式1,2により与えられる。
【0050】
【数1】
【0051】
【数2】
【0052】
ここで、wは抵抗体1に負荷される等分布荷重、Eは抵抗体1の縦弾性係数、s1は電極3間の寸法、Z,Iは数式3,4により定義される抵抗体1の断面係数、および断面二次モーメントである。
【0053】
【数3】
【0054】
【数4】
【0055】
ここで、bは抵抗体1の幅、t3は抵抗体1の厚みである。数式1〜4より、最大曲げ応力σmaxが弾性限度σyに達するときの最大撓みδmaxを求めると数式5に表されるものとして得られる。
【0056】
【数5】
【0057】
そして、厚みt2が厚みt1よりも小さい場合は、数式6の関係が成立すればよい。すなわち、厚みt1,t2の差が数式6に示される範囲内にあれば、抵抗体1の電極間部分は、第1の絶縁層2Aの表面が電極3と同一高さとなるまで撓み、実装対象面がフラットな面であると仮定すると、この後は、第1の絶縁層2Aがこの実装対象面に当接することにより支持されることとなる。したがって、抵抗体1に生じる最大曲げ応力σmaxが弾性限度σyに達することが無く、厚みt1,t2が同一である場合と同様に、抵抗体1の損傷防止効果が得られる。
【0058】
【数6】
【0059】
本願発明でいう弾性限度とは、鉄鋼材料などの場合には降伏応力の意であり、また非鉄材料の場合には0.2%耐力を意味している。本実施形態においては、抵抗体1を形成するNi−Cu系合金、Cu−Mn系合金、Ni−Cr系合金などは非鉄材料であるので、弾性限度σyとしてはこれらの材料の0.2%耐力を用いるのが適切である。
【0060】
厚みt1とt2との差に許容される上記範囲の一例を挙げると、電極3間の寸法s1が5mm程度、抵抗体1の厚みt3が0.5mm程度、抵抗体1の縦弾性係数Eが130GPa程度、0.2%耐力σyが360MPa程度である場合には、数式6より、厚みt1−t2の許容範囲は約30μm未満となる。なお、ここに挙げた許容範囲は単なる一例にすぎず、上記の値に限られるものではない。抵抗体1に用いられる材質、チップ抵抗器A1のサイズ、実装対象物との位置関係、さらには抵抗体1の損傷を規定する基準として選択される撓み量もしくは応力値などにより、個々のチップ抵抗器について適切に設定されるものである。
【0061】
チップ抵抗器A1においては、第1の絶縁層の厚みは均一とされているが、たとえば、図7に示されるように、第1の絶縁層2Aのうち、一部分の厚みt2’のみを上述した範囲内としてもよい。このような構成によっても、チップ抵抗器A2に加えられる衝撃力を、一対の電極3と第1の絶縁層2Aとによって適切に負担することができる。本実施形態のように、第1の絶縁層2Aの厚みが不均一である場合には、その最大厚みが上述した範囲内であればよい。
【0062】
図8(a),(b)に示すチップ抵抗器A3は、抵抗体1の裏面に4つの電極3が設けられており、第1の絶縁層2Aはそれらの間の領域を覆っている。
【0063】
このチップ抵抗器A3においては、4つの電極3を有しているために、たとえば次のような使用が可能となる。すなわち、4つの電極3のうち、2つの電極3を一対の電流用電極として用いるとともに、残りの2つ電極3を一対の電圧用電極として用いる。電気回路の電流検出を行なう場合、一対の電流用電極3については電気回路に電流が流れるように電気回路との電気接続を図る。一対の電圧用電極3には電圧計を接続する。チップ抵抗器A3の抵抗値は既知であるため、このチップ抵抗器A3の抵抗体1における電圧降下を上記電圧計を利用して測定すると、この測定値をオームの式にあてはめることにより、抵抗体1に流れる電流の値を正確に知ることが可能となる。
【0064】
チップ抵抗器A3のように、本願発明においては、二対(4つ)の電極3を設けた構成とすることができる。もちろん、二対以上の対をなすようにそれ以上の数の電極3を設けた構成としてもかまわない。電極の総数を多くした場合、たとえばそれらのうちの一部の電極のみを使用するといった使用法も可能である。
【0065】
図9(a),(b)は、6つの電極を備えたチップ抵抗器の一例を示している。このチップ抵抗器A4は、三対の電極3a,3b,3cが設けられており、かつそれらの電極間寸法s3,s4,s5が相違したものとなっている。したがって、チップ抵抗器A4は、互いに異なる抵抗値を有する3個の抵抗器の機能を有するものとなる。このチップ抵抗器A4においては、三対の電極3a,3b,3cのうち、右側に位置するものは、抵抗体1の右側の端部に沿って配されており、左側に位置するものは、抵抗体1の左側の端部からの距離が相違した配置とされている。このように、チップ抵抗器A4に設けられた三対の電極3a,3b,3cは、その配置が対称とされないこともある。従来技術のように電極間の領域に絶縁層が形成されていない場合には、チップ抵抗器A4は、基板上に載置されたときには、3対の電極3a,3b,3cのみによって支持されるために、傾いてしまうことがあり不安定である。このような事態を生じたのでは、ハンダ付けが適正になされず、電気回路の機能に支障をきたすこととなる。
【0066】
チップ抵抗器A4においては、第1の絶縁層2Aの厚みが三対の電極3a,3b,3cと略同一とされている。したがって、チップ抵抗器A4が回路基板上に載置されたときには、第1の絶縁層2Aが基板と当接することにより、チップ抵抗器A4が支持されることとなり、チップ抵抗器A4を安定させることができる。これにより、三対の電極3a,3b,3cの全てについて、均一なハンダ付けが可能となる。
【0067】
チップ抵抗器A3,A4の製造においても、本願発明に係る製造方法を用いることができる。本願発明に係る製造方法によれば、絶縁層2Aの基となる絶縁層2A’は厚膜印刷によりパターン形成されるために、電極3の個数、形状および配置などの自由度が高く、上述したチップ抵抗器をはじめ、様々な仕様のチップ抵抗器が製造可能である。
【0068】
図10は、本願発明に係るチップ抵抗器の一例であって、一対の側面10cを覆う第3の絶縁層2Cが備えられた構成を示している。このような構成によれば、チップ抵抗器A5の側面10cは、この第3の絶縁層2Cにより覆われているために、従来技術とは異なり、側面10cにハンダが誤って付着することによる不具合を解消することができる。なお、第3の絶縁層2Cは、たとえば図6(a)に示すバー状の抵抗体材料1A’の一対の側面のそれぞれに絶縁層を形成することにより、容易に設けることができる。
【0069】
本願発明は、上述した実施形態の内容に限定されない。本願発明に係るチップ抵抗器の各部の具体的な構成は、種々に設計変更自在である。本願発明に係るチップ抵抗器は、低抵抗のものとして用いられるのに好適であるが、その抵抗値の具体的な値は限定されない。
【図面の簡単な説明】
【図1】 本願発明に係るチップ抵抗器の製造方法によって製造されるチップ抵抗器の一例を示す斜視図である。
【図2】 図1のII−II断面図である。
【図3】 (a)〜(c)は、図1に示すチップ抵抗器の製造工程の一例の一部を示す斜視図である。
【図4】 (d),(e)は、図1に示すチップ抵抗器の製造工程の一例の一部を示す斜視図である。
【図5】 図1に示すチップ抵抗器の製造工程の参考例の一部を示す斜視図である。
【図6】 (a),(b)は、図1に示すチップ抵抗器の製造工程の参考例の一部を示す斜視図である。
【図7】 本願発明に係るチップ抵抗器の製造方法によって製造されるチップ抵抗器の他の例を示す断面図である。
【図8】 (a)は、本願発明に係るチップ抵抗器の製造方法によって製造されるチップ抵抗器の他の例を示す断面図であり、(b)は、(a)の底面図である。
【図9】 (a)は、本願発明に係るチップ抵抗器の製造方法によって製造されるチップ抵抗器の他の例を示す断面図であり、(b)は、(a)の底面図である。
【図10】 本願発明に係るチップ抵抗器の一例を示す斜視図である。
【図11】 従来のチップ抵抗器の一例を示す斜視図である。
【図12】 (a)〜(e)は、従来のチップ抵抗器の製造方法の一例を示す説明図である。
【符号の説明】
A1,A2,A3,A4,A5 チップ抵抗器
1 抵抗体
1A プレート(抵抗体材料)
2A 第1の絶縁層
2B 第2の絶縁層
3 電極
10a 表面(抵抗体の)
10b 裏面(抵抗体の)
10c 側面(抵抗体の)
Claims (6)
- チップ状の抵抗体と、この抵抗体の表面または裏面に間隔を隔てて設けられた複数の電極と、を備えているチップ抵抗器であって、
上記抵抗体の表裏面のうち、上記複数の電極間の領域を覆う絶縁層を備えており、かつ上記絶縁層の厚みは、上記電極の厚み以下であり、
上記絶縁層と上記各電極との厚みの差は、上記抵抗体の電極間部分が荷重を受けることにより厚み方向に撓み、かつ上記電極間部分に発生する最大曲げ応力が上記抵抗体の弾性限度に達すると仮定したときの上記電極間部分の最大撓み寸法よりも小であり、
上記抵抗体は、上記表面および上記裏面が離間する方向、および上記複数の電極が離間する方向のいずれに対しても直角である方向に離間する1対の側面を有しており、
上記1対の側面は、追加の絶縁層によって覆われていることを特徴とする、チップ抵抗器。 - 上記絶縁層は、厚膜印刷により形成されたものである、請求項1に記載のチップ抵抗器。
- 上記複数の電極としては、二対以上の電極が設けられている、請求項1または2に記載のチップ抵抗器。
- プレート状の抵抗体材料の表面または裏面に、第2の方向に延びる絶縁層を第2の方向と直交する第1の方向に所定間隔で形成する工程と、
上記抵抗体材料の上記絶縁層が形成された面のうち、上記絶縁層が形成されていない領域に、上記絶縁層と略同一厚みの導電層を形成する工程と、
上記抵抗体材料をチップ状の複数の抵抗体に分割する工程とを有し、かつ、
上記抵抗体材料の分割は、上記各抵抗体の上記導電層が形成された面において上記導電層の一部が上記絶縁層の一部を第1の方向に挟んで離間する複数の電極として形成されるように、第2の方向に並ぶ複数の領域をチップ状に打ち抜くことにより行なうことを特徴とする、チップ抵抗器の製造方法。 - 上記絶縁層の形成は、厚膜印刷により行なう、請求項4に記載のチップ抵抗器の製造方法。
- 上記導電層の形成は、メッキ処理により行なう、請求項4または5に記載のチップ抵抗器の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103843A JP3971335B2 (ja) | 2003-04-08 | 2003-04-08 | チップ抵抗器およびその製造方法 |
KR1020057018907A KR100730851B1 (ko) | 2003-04-08 | 2004-04-07 | 칩 저항기 및 그 제조 방법 |
PCT/JP2004/005038 WO2004090915A1 (ja) | 2003-04-08 | 2004-04-07 | チップ抵抗器およびその製造方法 |
CNB2004800093049A CN100568406C (zh) | 2003-04-08 | 2004-04-07 | 芯片电阻器的制造方法 |
US10/552,301 US20060273423A1 (en) | 2003-04-08 | 2004-04-07 | Chip resistor and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003103843A JP3971335B2 (ja) | 2003-04-08 | 2003-04-08 | チップ抵抗器およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004311747A JP2004311747A (ja) | 2004-11-04 |
JP3971335B2 true JP3971335B2 (ja) | 2007-09-05 |
Family
ID=33156836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003103843A Expired - Lifetime JP3971335B2 (ja) | 2003-04-08 | 2003-04-08 | チップ抵抗器およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060273423A1 (ja) |
JP (1) | JP3971335B2 (ja) |
KR (1) | KR100730851B1 (ja) |
CN (1) | CN100568406C (ja) |
WO (1) | WO2004090915A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10312317B2 (en) | 2017-04-27 | 2019-06-04 | Samsung Electro-Mechanics Co., Ltd. | Chip resistor and chip resistor assembly |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4047760B2 (ja) * | 2003-04-28 | 2008-02-13 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP4640952B2 (ja) * | 2005-05-27 | 2011-03-02 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP4264463B2 (ja) * | 2007-08-30 | 2009-05-20 | 釜屋電機株式会社 | 金属板チップ抵抗器の製造方法及び製造装置 |
JP4537465B2 (ja) * | 2008-02-18 | 2010-09-01 | 釜屋電機株式会社 | 抵抗金属板低抵抗チップ抵抗器の製造方法 |
CN102379012B (zh) * | 2009-04-01 | 2014-05-07 | 釜屋电机株式会社 | 电流检测用金属板电阻器及其制造方法 |
US8779887B2 (en) * | 2010-05-13 | 2014-07-15 | Cyntec Co., Ltd. | Current sensing resistor |
US9305687B2 (en) | 2010-05-13 | 2016-04-05 | Cyntec Co., Ltd. | Current sensing resistor |
JP2013055130A (ja) * | 2011-09-01 | 2013-03-21 | Rohm Co Ltd | ジャンパー抵抗器 |
CN104376938B (zh) * | 2013-08-13 | 2018-03-13 | 乾坤科技股份有限公司 | 电阻装置 |
JPWO2018216455A1 (ja) | 2017-05-23 | 2020-03-26 | パナソニックIpマネジメント株式会社 | 金属板抵抗器およびその製造方法 |
CN110637346B (zh) * | 2017-07-19 | 2021-10-26 | 松下知识产权经营株式会社 | 芯片电阻器 |
CN110114843B (zh) | 2017-12-01 | 2021-07-23 | 松下知识产权经营株式会社 | 金属板电阻器及其制造方法 |
JP7270386B2 (ja) * | 2018-01-11 | 2023-05-10 | 北陸電気工業株式会社 | チップ状金属抵抗器及びその製造方法 |
CN114388208B (zh) * | 2022-01-28 | 2023-12-15 | 株洲中车奇宏散热技术有限公司 | 一种蛇形电阻弯制方法及撬棒电阻 |
US20230326633A1 (en) * | 2022-04-08 | 2023-10-12 | Cyntec Co., Ltd. | Structure of resistor device and system for measuring resistance of same |
DE102022113553A1 (de) * | 2022-05-30 | 2023-11-30 | Isabellenhütte Heusler Gmbh & Co. Kg | Herstellungsverfahren für einen elektrischen Widerstand |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4727876Y1 (ja) * | 1969-10-11 | 1972-08-24 | ||
US4706060A (en) * | 1986-09-26 | 1987-11-10 | General Electric Company | Surface mount varistor |
KR0130869B1 (ko) * | 1994-06-02 | 1998-05-15 | 김정덕 | 칲 저항기의 외부 전극 제조 방법 |
JPH0864401A (ja) * | 1994-08-26 | 1996-03-08 | Rohm Co Ltd | チップ状電子部品 |
US5604477A (en) * | 1994-12-07 | 1997-02-18 | Dale Electronics, Inc. | Surface mount resistor and method for making same |
KR980005074A (ko) * | 1996-06-10 | 1998-03-30 | 이형도 | 다면형 칩 저항기 |
TW424245B (en) * | 1998-01-08 | 2001-03-01 | Matsushita Electric Ind Co Ltd | Resistor and its manufacturing method |
JP4503122B2 (ja) * | 1999-10-19 | 2010-07-14 | コーア株式会社 | 電流検出用低抵抗器及びその製造方法 |
JP4138215B2 (ja) * | 2000-08-07 | 2008-08-27 | コーア株式会社 | チップ抵抗器の製造方法 |
-
2003
- 2003-04-08 JP JP2003103843A patent/JP3971335B2/ja not_active Expired - Lifetime
-
2004
- 2004-04-07 KR KR1020057018907A patent/KR100730851B1/ko active IP Right Grant
- 2004-04-07 WO PCT/JP2004/005038 patent/WO2004090915A1/ja active Application Filing
- 2004-04-07 US US10/552,301 patent/US20060273423A1/en not_active Abandoned
- 2004-04-07 CN CNB2004800093049A patent/CN100568406C/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10312317B2 (en) | 2017-04-27 | 2019-06-04 | Samsung Electro-Mechanics Co., Ltd. | Chip resistor and chip resistor assembly |
US10559648B2 (en) | 2017-04-27 | 2020-02-11 | Samsung Electro-Mechanics Co., Ltd. | Chip resistor and chip resistor assembly |
Also Published As
Publication number | Publication date |
---|---|
CN100568406C (zh) | 2009-12-09 |
JP2004311747A (ja) | 2004-11-04 |
CN1771568A (zh) | 2006-05-10 |
KR20050120703A (ko) | 2005-12-22 |
KR100730851B1 (ko) | 2007-06-20 |
US20060273423A1 (en) | 2006-12-07 |
WO2004090915A1 (ja) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3971335B2 (ja) | チップ抵抗器およびその製造方法 | |
JP4138215B2 (ja) | チップ抵抗器の製造方法 | |
US7755468B2 (en) | Chip resistor and manufacturing method therefor | |
KR20060118009A (ko) | 칩 저항기 및 그 제조 방법 | |
US7612429B2 (en) | Chip resistor, process for producing the same, and frame for use therein | |
JP3848286B2 (ja) | チップ抵抗器 | |
US20210057132A1 (en) | Method for manufacturing shunt resistor | |
JP2013157596A (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 | |
US20240029925A1 (en) | Resistor | |
JP4460564B2 (ja) | チップ抵抗器 | |
JP3930390B2 (ja) | チップ抵抗器の製造方法 | |
JP4189005B2 (ja) | チップ抵抗器 | |
US9530954B2 (en) | Piezoelectric element | |
JP3848245B2 (ja) | チップ抵抗器 | |
JP5037288B2 (ja) | チップ抵抗器およびその製造方法 | |
JP2017195405A (ja) | 抵抗器 | |
JP2004153160A (ja) | チップ抵抗器およびその製造方法 | |
CN110911069B (zh) | 电子组件及其制造方法 | |
CN113826173B (zh) | 电阻器 | |
JP3653076B2 (ja) | チップ抵抗器の製造方法およびそれに用いられるフレーム | |
TW201705157A (zh) | 微電阻器 | |
CN112992444A (zh) | 电阻器组件 | |
JP2004319874A (ja) | チップ抵抗器およびその製造方法 | |
JP2006157064A (ja) | チップ抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3971335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |