KR980005074A - 다면형 칩 저항기 - Google Patents

Abstract

본 발명은 칩 저항기에 있어서, 상기 칩 저항기의 각 모서리에 각각의 전극을 형성시키어 저항체를 각각 접속시키어 하나의 기판상에 4개의 저항을 형성시킴으로 인하여 실장효율을 극대화 시킬 수 있도록 한 다면형 칩 저항기에 관한 것으로 그 기술적인 구성은, 박막형인 기판(21)의 중심부에는 형성된 관통홈(25)의 외측으로 공통전극(24)이 일체로 형성되고, 이를 중심으로 공통 전극(24)과 접속되는 각 저항체(22)가 대각선으로 기판(21)상에 일체로 형성되며, 상기 기판(21)의 각 모서리에 형성된 각각의 전극(23)과 저항체(22)가 일체로 접속됨을 그 요지로 한다.

이에 따라서, 하나의 기판상에 다수의 저항체가 형성토록 되어 칩 저항기의 실장효율이 극대화됨은 물론, 이로 인하여 칩 저항기의 실장면적을 감소시킬 수 있게 되어 실장기판의 경량화 및 소형화가 가능하여 생산성이 가일층 향상되는 한편, 하나의 칩 저항기에 다수의 저항특성이 형성되어 제조원가가 절감되는 것이다.

Description

다면형 칩 저항기

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 일반적인 칩 저항기를 도시한 개략 사시도.

Claims (3)

1. 칩 저항기에 있어서, 칩 저항기(20)의 몸체인 기판(21)의 중심부에는 관통홈(25)이 형성되어 그 외측으로 저항체(22)와 접속되는 공통전극(24)이 일체로 형성되고, 이를 중심으로 각각의 저항체(22)가 대락선으로 상기 기판(21)상에 일체로 형성되며, 상기 기판(21)의 각 모서리에는 상기 각 저항체(22)와 개별 접속되는 전극(23)이 각각 일체로 형성되는 구성으로 이루어 지는 것을 특징으로 하는 다면형 칩 저항기.
2. 제1항에 있어서, 상기 기판(21) 중심부의 공통전극(24)은, 각 저항체(22)와의 접속을 용이토록 기판(21)의 상, 하면에 일체로 형성됨을 특징으로 하는 다면형 칩 저항기.
3. 제1항에 있어서, 상기 기판(21) 모서리의 각 전극(23)은, 저항체(22)와의 접속을 용의토록 기판(21)의 상, 하면에 일체로 형성됨을 특징으로 하는 다면형 칩 저항기.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.