CN100568406C - 芯片电阻器的制造方法 - Google Patents

Abstract

本发明提供一种芯片电阻器(A1)，包括：含有电极形成面(10b)的电阻(1)；设置在电极形成面(10b)上的两个电极(3)，和设置在电极形成面(10b)上的绝缘层(2A)。电极形成面(10b)含有位于两个电极(3)之间并且由绝缘层(2A)覆盖的电极间区域。绝缘层(2A)具有与电极(3)的厚度(t₁)相同或者大致相同的厚度(t₂)。

Description

芯片电阻器的制造方法

技术领域

本发明涉及芯片电阻器的制造方法。

背景技术

本发明的图11是表示日本专利申请公开第2002-57009号公报所揭示的现有技术的芯片电阻器。该芯片电阻器包括金属制的电阻90和安装在该电阻下面的一对电极91。这些电极91相互隔开规定的距离S₆。在各电极91的下面形成有焊料层92。

上述现有技术的芯片电阻器通过图12所示的方法来制造。首先，准备两块金属板90′、91′(ST1)，将金属板90′接合在金属板91′的上面(ST2)。接下来，通过机械加工来切削金属板91′的一部分而形成空隙部93(ST3)。接下来，在金属板91′的下面形成焊料层92′(ST4)。由此，得到由金属板90′、91′及焊料层92′构成的成套设备(assembly)。最后，通过切断该中间集合而能够得到期望的芯片电阻器(ST5)。

在上述芯片电阻器中，有如下的问题。如图11所示，上述芯片电阻器的电阻90通过相互间隔的电极91而支撑。由于这样的结构，在其中央部施加冲击力后，电阻90挠曲而有可能破裂。这样的冲击力，例如在使用夹头(collet)将上述芯片电阻器自动安装在电路基板上的情况下有可能发生。

发明内容

本发明是基于上述问题而做成的。因此，本发明的目的在于提供一种即使对电阻施加上述冲击力也不会破损的芯片电阻器。此外，本发明另一目的在于提供这种电阻器的制造方法。

本发明第一方面提供的芯片电阻器包括：含有电极形成面的电阻；设置在上述电极形成面上的至少两个电极，和设置在上述电极形成面上的绝缘层。上述电极形成面含有位于上述两个电极之间并且通过上述绝缘层覆盖的电极间区域。上述绝缘层具有与上述电极的厚度相同或者大致相同的厚度。

优选上述绝缘层的厚度比上述电极的厚度小。设定上述绝缘层的厚度与上述电极的厚度之差，使得在上述电阻承受负重挠曲的情况下，在上述电阻破损之前，上述绝缘层与平坦的安装面接触。

优选上述绝缘层的厚度比上述电极的厚度小。设定上述绝缘层的厚度与上述电极的厚度之差，使得其比上述电阻上产生的最大弯曲应力σ_max达到上述电阻弹性限度σy时的上述电阻的最大挠曲δ_max小。

优选通过厚膜印刷形成上述绝缘层。

本发明的第二方面提供的芯片电阻器的制造方法包括：在电阻材料部件的电极形成面上图案形成绝缘层的工序；在上述电极形成面中的没有形成上述绝缘层的区域上，形成具有与上述绝缘层的厚度相同或者大致相同的厚度的导电层的工序，和分割上述电阻材料部件成为多个芯片状电阻的工序。对上述电阻材料进行分割，使上述多个芯片状电阻的每一个含有上述绝缘层的一部分，和通过该绝缘层的一部分分隔的电极部。

优选通过厚膜印刷进行上述绝缘层的焊料的图案形成。

优选通过电镀处理进行上述导电层的形成。

优选通过冲压或者切断进行上述阻抗材料部件的分割。

附图说明

图1是表示基于本发明的第一实施例的芯片电阻器的立体图。

图2是表示沿着图1的II-II线的截面图。

图3A～3C是表示上述芯片电阻器的制造方法的工序的一部分的立体图。

图4A～4B是表示图3C的工序的后续进行的工序的立体图。

图5是表示上述芯片电阻器的其他制造方法的工序的一部分的立体图。

图6A～6B是表示图5的工序的后续进行的工序的立体图。

图7是表示基于本发明的第二实施例的芯片电阻器的截面图。

图8A是表示基于本发明的第三实施例的芯片电阻器的截面图。

图8B是表示第三实施例的芯片电阻器的底面图。

图9A是表示基于本发明的第四实施例的芯片电阻器的截面图。

图9B是表示第四实施例的芯片电阻器的底面图。

图10是表示基于本发明的第五实施例的芯片电阻器的立体图。

图11是表示现有的芯片电阻器的立体图。

图12是表示上述现有技术的芯片电阻器的制造方法。

具体实施方式

以下，参照附图对本发明的最优实施例进行具体说明。

图1以及图2是表示基于本发明的第一实施例的芯片电阻器。图示的芯片电阻器A1包括电阻1、第一绝缘层2A、第二绝缘层2B和一对电极3。

电阻1呈长矩形状且具有一定的厚度。电阻1可以使用Ni-Cu系合金、Cu-Mn系合金、Ni-Cr系合金等金属材料形成。当然，形成电阻用的金属材料并不限于这些材料，也可以使用具有适合于芯片电阻器A1的大小以及目标阻抗值的阻抗率的其他金属材料。

第一以及第二绝缘层2A、2B例如由环氧树脂构成。第一绝缘层2A被设置在电阻1的下面(电极形成面)10b上，第二绝缘层2B被设置在电阻1的上面10a上。更详细地说，电阻1的下面10b可以分为形成有两个电极3的区域和除此以外的区域(以下称为“电极间区域”)。第一绝缘层2A覆盖整个该电极间区域。另一方面，第二绝缘层2B覆盖整个电阻1的上面10a。

上述一对电极3在电阻1的长度方向上相互间隔地设置。各电极3例如由铜构成。如图2所示，各电极3与第一绝缘层2A的端面20连接。因此，两个电极3的间隔距离与第一绝缘层2A的长度s1相同。在各电极3的下面形成有用于使焊料附着性优良的焊料39。芯片电阻器A1的阻抗值(一对电极3之间的阻抗值)例如被设定在1mΩ～100mΩ的范围内。

电极3的厚度t₁与第一绝缘层2A的厚度t₂相同或者大致相同。根据这样的结构，电阻1能够通过两个电极3和绝缘层2A来支撑。所以，与现有技术的芯片电阻器(图11)相比，本发明的芯片电阻器A1即使在被施加冲击力的情况下也难以破损。

接下来，参照图3A～3C以及图4A、4B来说明芯片电阻器A1的制造方法。

首先，如图3A所示，准备整体具有均匀厚度的金属盘1A。该盘1A具有能够容下多个电阻1的大小(长度×宽)。如图3B所示，以覆盖盘1A的上面10a整体的方式来形成绝缘层2B′。绝缘层2B′的形成例如可以通过环氧树脂的厚膜印刷进行。也可以根据需要在已形成的绝缘层2B′的表面进行实施标印的工序。接下来，如图3C所示，在盘1A的下面10b上形成相互平行延伸的多个绝缘带2A′。这些绝缘带2A′在图中横向以规定的距离而相互隔开。绝缘带2A′的形成是使用如上述绝缘层2B′的形成所用的同样的树脂以及装置通过厚膜印刷而进行的。若通过厚膜印刷，则各绝缘带2A′的大小(特别是宽度)能够按照规定的尺寸加工完成。另外，能够易于进行各绝缘带2A′厚度的增减。

接下来，如图4A所示，在上述多个绝缘带2A′之间的区域形成导电层3A′，然后，再在各导电层3A′上面形成焊料层39A′。导电层3A′是成为电极3的原形的部分，其形成例如通过镀铜来进行。通过电镀处理，能够使各导电层3A′以及与其相邻的绝缘带2A′之间不产生间隙。因此，相邻的导电层3A′之间的间隔距离与绝缘带2A′的宽度相同。如上所述，绝缘带2A′的宽度通过厚膜印刷而能够按照规定的尺寸正确地加工完成。所以，相邻的导电层3A′之间的间隔距离(延伸的一对电极3的间隔距离)也能够按照规定的尺寸正确地加工完成。而且，在电镀处理中，通过调整处理时间而能够调节各导电层3A′的厚度。所以，容易使各电极3和第一绝缘层2A的厚度大致相同。焊料层39A′的形成也能够通过电镀处理来进行。

在上述电镀处理之后，如图4B所示，对盘1A反复进行冲压加工。在该冲压中，优选反复使用一个冲压模型(未图示)。由此，可以从盘1A得到多个相同的电阻。冲压作业是对如图4B所示的多个矩形区域(点划线所示)的各个来进行。这些矩形区域配置成矩阵状，相邻的矩形区域之间隔开规定的距离s2。如图所示，各矩形区域的中央部与绝缘带2A′重叠(overlap)，该中央部相邻的两个端部与焊料层39A′重叠。通过对这样的矩形区域进行冲压，而能够得到期望的芯片电阻器A1。

上述的芯片电阻器的制造方法相对现有技术的制造方法(图12)有以下优点。即，在现有技术的方法中，当设置相互隔开的一对电极91时，机械地切削了金属板91′(图12的ST3)。两个电极91的间隔距离(图11的S₆)影响芯片电阻器的阻抗值。因此，为使该阻抗值达到期望值，而有必要精确地进行对金属板91′的切削作业。但是，这样的作业费时且必须慎重进行，因此成为妨碍提高芯片电阻器的生产效率的因素。另一方面，在本发明的制造方法中，如参照图4A所作的说明，一对电极3之间的间隙距离的设定通过电镀处理而能够很容易且正确地进行。

根据本发明，作为从盘1A得到多个电阻的手段，也可以使用剪断机或者旋转式切割机来代替上述冲压(参照图4B)。在此情况下，首先，沿着图5所示的切断线C1切断图4A所示的盘1A(各切断线C1与绝缘带2A′以及导电层3A′的长度方向成直角地延伸)。由此，得到图6A所示的多个棒状电阻器集合体A1′。接下来，如图6B所示，沿着切断线C2切断各电阻器集合体A1′。由此，从一个电阻器集合体A1′得到多个芯片电阻器A1。

本发明的芯片电阻器A1，例如能够使用软焊回流的方法而安装在电路基板上。具体地说，设置于电路基板上的端子与各个电极3(焊料层39)相接触地而在该电路基板上装载芯片电阻器A1。在此状态下，在回流炉内加热电路基板以及芯片电阻器A1。之后，通过冷却固化熔融的焊料，而将芯片电阻器A1固定在电路基板上。

一般在通过软焊回流进行芯片电阻器的表面安装时，从电阻器的电极和电路基板之间有熔融的焊料溢出。在此情况下，在现有技术的芯片电阻器(图11)中，熔融焊料已附着在电阻90的下面(电极间区域)，有可能得不到期望的阻抗值。但是，在本发明的芯片电阻器A1(图1、图2)中，电阻1的电极间区域通过第一绝缘层2A所覆盖。由此，熔融焊料不会附着在电极间区域。

另外，芯片电阻器A1的上面10a被第二绝缘层2B覆盖。通过这样的结构，来防止上面10a与其他导电部件产生不应该的接触。

在本发明中，使第一绝缘层2A的厚度t₂与电极3的厚度t₁相同或者大致相同。在后者的情况下，具有t₂比t₁大(t₂＞t₁)的情况，和与其相反的情况(t₂＜t₁)。在t₂＞t₁的情况下，例如，以使第一绝缘层2A越过焊料层39的下面但不突出过下方的方式来设置t₂的大小。另一方面，在t₂＜t₁的情况下，使t₂的大小在下述的范围之内。首先，将芯片电阻器A1认为单纯支撑梁(通过一对电极3支撑电阻1的两端)，而且，认为电阻1承受等分布负重而发生弹性形变。在此情况下，在阻抗体1上产生的最大挠曲拉力σ_max以及最大挠曲δ_max通过以下的数学式1、数学式2来表示。

${\mathrm{\σ}}_{\max }=\frac{{\mathrm{wl}}^2}{8Z}...\left(1\right)$

${\mathrm{\δ}}_{\max }=\frac{5w\·{s_1}^4}{384\mathrm{EI}}...\left(2\right)$

这里，w为电阻1上负荷的等分布负重，E为电阻1的纵弹性系数，s₁为电极3之间的尺寸，Z、I为通过以下的数学式3、数学式4而定义的电阻1的截面系数以及截面二次力矩。

$Z=\frac{1}{6}{{\mathrm{bt}}_3}^2...\left(3\right)$

$I=\frac{1}{12}{{\mathrm{bt}}_3}^2...\left(4\right)$

这里，b为电阻1的宽，t3为电阻1的厚度。通过数学式1～4，求最大挠曲拉力σmax达到弹性限度σy时的最大挠曲δmax得到数学式5所示的表达式。

${\mathrm{\δ}}_{\max }=\frac{5}{24}\·\frac{{\mathrm{\σ}}_y}{E}\·\frac{{s_1}^2}{t_3}...\left(5\right)$

此外，在厚度t₂比厚度t₁小的情况下，以下数学式6的关系成立即可。即，如果厚度t₁、t₂的差在数学式6所示的范围内，挠曲电阻1的电极间部分，使第一绝缘层2A的表面与电极3达到同一高度，之后，被电路基板的安装面所支撑(假设电路基板的安装面是平坦的)。所以，电阻1上产生的最大挠曲拉力σmax达不到弹性限度σy，得到有效防止电阻1的损伤的效果。

$t_1-t_2<\frac{5}{24}\&CenterDot;\frac{{\mathrm{\&sigma;}}_y}{E}\&CenterDot;\frac{{s_1}^2}{t_3}...\left(6\right)$

本发明中的弹性限度在钢铁材料等的情况下是屈服拉力的意思，而在非钢铁材料的情况下是0.2％耐力的意思。在上述实施例中，形成电阻1的Ni-Cu系合金、Cu-Mn系合金、Ni-Cr系合金等是非铁材料。所以作为弹性限度σy使用这些材料的0.2％耐力是合适的。

上述数学式6的右边代入的数值的一例如下所述。电极3之间的尺寸s₁＝55mm，电阻1的厚度t₃＝0.5mm，电阻1的纵弹性系数E＝130GPa，及0.2％耐力σ_y＝360MPa。在此情况下，根据数学式6，t₁-t₂不到30μm。其中，这里列举的数值只不过是一个例子，而各个芯片电阻器应该适当设定。在数值设定中，例如考虑阻抗1的材质，芯片电阻器的大小、安装对象物(电路基板等)之间的相对位置关系、规定电阻1的损伤等的基准量(挠曲量、拉力值)等。

图7表示基于本发明的第二实施例的芯片电阻器A2。该电阻器A2除下述方面之外，具有与第一实施例中的芯片电阻器A1相同的结构。即，在第一实施例中，第一绝缘层2A的厚度均匀，而在第二实施例中，第一绝缘层2A的厚度不均匀。具体地说，如图7所示，第二实施例的第一绝缘层2A具有台形截面。台形的中央部的厚度(即第一绝缘层的最大厚度)t₂′与电极3的厚度t₁大致相同。通过这样的结构，对芯片电阻器A2施加的冲击力能够通过一对电极3和第一绝缘层2A承受。

图8A以及图8B表示基于本发明的第三实施例的芯片电阻器A3。从图8B可知，在芯片电阻器A3中，在电阻1的下面设置四个电极3。对于电阻1下面区域的、没有设置四个电极3的区域被第一绝缘层2A所覆盖。对于其他的结构，芯片电阻器A3与第一实施例的芯片电阻器A1实质相同。

芯片电阻器A3，例如可以如下述那样使用。即，将四个电极3中的两个电极3作为电流用电极使用，剩下的两个电极3作为电压用电极使用。在对电路的电流进行检测的情况下，一对电流用电极3在电路的电流路中串联连接。一对电压用电极3与电压计连接。由于芯片电阻器A3的阻抗值为已知，所以利用上述电压计测量该芯片电阻器A3的电阻1上的电压降。该测量值通过套用欧姆式，而能够得知电阻1上流过的电流值。

在本发明的芯片电阻器中，也可以设置多于四个的电极。在电极总数增多的情况下，例如可以仅使用其中一部分电极。

图9A及9B是表示基于本发明的第四实施例的芯片电阻器A4。如图9B所示，在电阻1的下面设置三对电极3a、3b、3c。第一对电极3a相互只间隔s3的距离。同样，第二对电极3b只距离s4，第三对电极3c相互只间隔s5的距离。在图示的例中，以s3＞s4＞s5的方式来设定，但是本发明并不局限于此。另外，对于各对电极来说，右侧的电极3a～3c沿着电阻1的右侧端配置，也可以作为其他的配置。

上述的芯片电阻器A3、A4也能够由与第一实施例的芯片电阻器A1相同的方法制造。根据相同的方法，成为绝缘层2A的基体的绝缘层2A′通过厚膜印刷而图案形成。由此，很容易对应电极3的个数、形状及配置等的相异图案。

图10表示基于本发明的第五实施例的芯片电阻器A5。该电阻器A5除了设置覆盖电阻1的两个相对的侧面10c的第三绝缘层2C之外，具有与第一实施例的电阻器A1实际相同的结构。通过这样的结构，能够防止上述侧面10c上附着熔融焊料等。通过在如图6A所示的棒状阻抗材料1A′的侧面上形成绝缘层，而容易设置第三绝缘层2C。

对本发明进行上述说明，但是也可以对其进行各种变更。对于这样的变更来说，不脱离本发明的思想及范围，本领域技术人员理解的所有变更，应该包含在以下的权利要求范围内。

Claims (5)

1.一种芯片电阻器的制造方法，其特征在于，包括：

在板状的电阻材料部件的电极形成面上，形成多个带状绝缘层的工序，形成为使得这些多个带状绝缘层在第一方向上相互分隔、并且各带状绝缘层在与所述第一方向正交的第二方向上延伸；

在所述电极形成面中的没有形成所述多个带状绝缘层的区域上，形成具有与这些绝缘层的厚度相同的厚度或比这些绝缘层的厚度大的厚度的导电层的工序；和

将所述电阻材料部件分割成多个芯片状的电阻的工序，其中，

所述电阻材料部件的分割，通过在所述电阻材料部件中将多个包括所述导电层的一部分和所述带状绝缘层的一部分的区域在所述第二方向上排列配置使得所述导电层的一部分在所述第一方向上以夹着所述带状绝缘层的一部分的状态分隔，并将所述多个区域冲压成芯片状而进行，由此，在所述多个芯片状电阻的每一个中，所述导电层的一部分形成为在所述第一方向上以隔着所述带状绝缘层的一部分的状态分隔的多个电极。

2.根据权利要求1所述的制造方法，其特征在于：

所述带状绝缘层的形成是通过厚膜印刷来进行的。

3.根据权利要求1所述的制造方法，其特征在于：

所述导电层的形成是通过电镀处理来进行的。

4.根据权利要求1～3中任一项所述的制造方法，其特征在于：

所述带状绝缘层与所述导电层的厚度之差被设定成比所述芯片状电阻产生的最大弯曲应力达到该芯片状电阻的弹性限度时的该芯片状电阻的最大挠曲小。

5.根据权利要求1～3中任一项所述的制造方法，其特征在于：

在所述多个芯片状电阻的各个中，所述带状绝缘层的所述一部分的厚度是非均匀的，该非均匀的厚度的最大值与所述导电层的厚度之差被设定成比所述各芯片状电阻产生的最大弯曲应力达到该芯片状电阻的弹性限度时的该芯片状电阻的最大挠曲小。

Images