JP3869273B2 - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP3869273B2 JP3869273B2 JP2002008523A JP2002008523A JP3869273B2 JP 3869273 B2 JP3869273 B2 JP 3869273B2 JP 2002008523 A JP2002008523 A JP 2002008523A JP 2002008523 A JP2002008523 A JP 2002008523A JP 3869273 B2 JP3869273 B2 JP 3869273B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- electrode
- material substrate
- manufacturing
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
- Y10T29/49032—Fabricating head structure or component thereof
- Y10T29/49048—Machining magnetic material [e.g., grinding, etching, polishing]
- Y10T29/49052—Machining magnetic material [e.g., grinding, etching, polishing] by etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49101—Applying terminal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
- Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【発明の属する技術分野】
本願発明は、抵抗体が薄膜として構成された角形のチップ抵抗器を製造する方法に関する。
【0002】
【従来の技術】
角形のチップ抵抗器としては、従来より図14および図15に示したものがある。これらの図に示したチップ抵抗器9は、絶縁基板90、一対の上面電極91、抵抗体92、一対の下面電極93、端面電極94、保護膜95、めっき層96を有している。このチップ抵抗器9は、縦横に延びる複数の分割溝が形成され、これらの分割溝によって縦方向および横方向に並ぶ複数のチップ抵抗器形成領域が設定された材料基板を用いて製造することができる。
【0003】
一対の上面電極91、一対の下面電極93および抵抗体92は、厚膜印刷技術を用いて個別に形成することができる。たとえば材料基板上に材料ペーストを印刷した後に材料ペーストを焼成すれば、複数のチップ抵抗器形成領域に対して、上面電極91、下面電極93、あるいは抵抗体92を一括して形成することができる。最終的には、個々のチップ抵抗器9は、分割溝に沿って材料基板を分割することにより形成される。
【0004】
【発明が解決しようとする課題】
厚膜印刷では、材料ペーストとして鉛ガラスペーストに導体粒子を分散させたものが汎用されている。しかしながら、環境問題を考慮した場合、鉛入りのガラスペーストを使用するのは好ましくない。
【0005】
また、分割溝を有する材料基板を使用した場合には、チップサイズの小型化に伴って次の問題が起こりうる。
【0006】
第1の問題は、分割溝への材料ペーストの流れ込みにより生じる問題である。材料ペーストを印刷した場合、分割溝に材料ペーストが流れ込むことがある。たとえば上面電極用の材料ペーストが縦方向に延びる分割溝に流れ込んだ場合には、縦方向に隣接する上面電極91の相互間が電気的に導通してしまうことがある。一方、材料基板上に抵抗体92を形成した後には、抵抗体92の抵抗値を測定した上で、抵抗体92の抵抗値の調整が行われる。抵抗値の測定は、一対の上面電極91の間にプローブを接触させた状態で行われる。このため、隣接する上面電極91の間が導通したならば、当該上面電極91間を繋ぐ抵抗体92は並列回路を構成することとなって、当該抵抗体92の抵抗値の測定を適切に行うことができない。とくに、チップサイズの小型化に伴って、材料基板上で隣接する上面電極91の間の距離が小さくなれば、上述した不具合が起こりやすくなる。
【0007】
一方、抵抗体用の材料ペーストや下面電極用の材料ペーストが分割溝に流れ込んだ場合には、分割溝に沿って材料基板を分割すれば、それが製品(チップ抵抗器)の周辺部に残り、体裁が悪い。分割溝に材料ペーストが流れ込んだ場合の不具合を解消するためには、材料ペーストを焼成した後にエッチングにより不要分を取り除くことが考えられる。しかしながら、チップサイズを小さくすることにともなって、分割溝の幅寸法が小さくなれば、分割溝に入り込んだ不要分を除去するのは困難であるばかりか、エッチング処理を行うのは作業効率が悪化し好ましくない。
【0008】
第2の問題は、実装不良率が大きくなるという問題である。外力を作用させて分割溝に沿って材料基板を分割した場合には、チップに欠けなどが生じて形状が悪くなる。とくに、チップサイズが小さく場合には、欠けなどが形状に与える影響が大きく、実装不良が生じやすくなる傾向にある。
【0009】
第3の問題は、歩留まりが低下するという問題である。チップを小型化する場合には、材料基板の厚みも小さくする必要がある。その場合には、材料ペーストの印刷や焼成などといった各工程において、材料基板に割れが生じやすくなる。その結果、不良率が多くなって歩留まりが低下し、製造コストが高くなってしまう。
【0010】
本願発明は、このような事情のもとに考えだされたものであって、チップ抵抗器の鉛フリー化を実現しつつ、抵抗体の抵抗値の調整を適切に行うことができ、しかも小型化しても実装不良が生じにくく、歩留まりの低下を抑制することができる製造方法を提供することを課題としている。
【0011】
【発明の開示】
本願発明では、上記した課題を解決するために次の技術的手段を講じている。
【0012】
すなわち、本願発明により提供されるチップ抵抗器の製造方法は、矩形状の絶縁基板と、この絶縁基板の上面において間隔を隔てて設けられた一対の上面電極と、これらの上面電極の全体を覆うとともにこれらの間をつなぎ、長手方向中間部が両端部より細幅とされた抵抗体と、上記絶縁基板の下面において間隔を隔てて設けられた一対の下面電極と、上記絶縁基板の端面を覆い、かつ上記上面電極と上記下面電極との間をつなぐ一対の端面電極と、を備えたチップ抵抗器を製造する方法であって、第1の方向に延びる第1切断ラインおよび上記第1の方向と直交する第2の方向に延びる第2切断ラインにより区画されたチップ抵抗器形成領域が、上記第1の方向および上記第2の方向に並ぶようにして複数設定された材料基板を用いてチップ抵抗器を製造する方法において、金属有機物ペーストを用いた印刷・焼成により、上記材料基板に対して上記上面電極および上記下面電極に対応する上面導体膜および下面導体膜を厚膜形成する上面電極形成工程および下面電極形成工程と、抵抗体成分を堆積させて上記抵抗体に対応する抵抗膜を薄膜形成する抵抗体形成工程と、導電性樹脂ペーストを用いて上記端面電極に対応する端面導体膜を厚膜形成する端面電極形成工程と、を含むことを特徴としている。
【0014】
この製造方法では、上面電極および下面電極に対応する導体膜が金属有機物ペーストを用いた印刷・焼成により形成され、抵抗体に対応する抵抗膜が堆積法により形成され、好ましくは、端面電極に対応する導体膜が導電性樹脂ペーストにより形成される。金属有機物ペーストは、金属有機物を溶剤に溶かしてペースト状としたものであり、導電性樹脂ペーストは樹脂ペースト(樹脂を溶剤に溶かしたもの)に導電性物質を分散させたものである。このため、金属有機物や導電性樹脂では、金属や導電性物質として鉛を用いる必然性はなく、しかもバインダとして鉛ガラス以外のものを用いるため、上面電極、下面電極および端面電極が鉛を含まないものとして形成することができる。また、堆積法では、抵抗成分が直接的に膜形成されるため、抵抗体形成材料に鉛を含めなければ、抵抗体も鉛を含まないものとすることができる。このように、本願発明により得られるチップ抵抗器では、各電極や抵抗体が鉛を含まないものとすることができるため、鉛フリー化を実現できる。
【0015】
好ましい実施の形態においては、上記材料基板として、上面および下面のそれぞれが平坦面とされた分割溝を有しないものを用いる。
【0016】
この製造方法では、分割溝を有しない材料基板を用いてチップ抵抗器が製造されるため、分割溝への材料ペーストの流れ込みによる問題は生じ得ない。たとえば、材料基板上で隣接する上面電極間が電気的に導通しにくくなり、抵抗体の抵抗値の測定を適切に行えるようになる。また、チップ抵抗器の周辺部に材料ペーストに起因する不要分が残るようなことも起こりにくく、体裁の悪化も抑制できる。
【0017】
そして、チップを小型化する場合には、材料基板の厚みも小さくする必要があるが、材料基板に分割溝が形成されていなければ、材料ペーストの印刷や焼成などといった各工程においても、材料基板が割れてしまうといった事態も生じにくくなる。その結果、不良率が小さくなって歩留まりが向上し、製造コストを低減することができるようになる。
【0018】
好ましい実施の形態においては、上記端面電極形成工程に先立って、上記材料基板を上記第1切断ラインに沿って切断し、上記材料基板を複数の短冊片とする切断工程をさらに含んでおり、上記上面電極形成工程は、上記材料基板の上面に、上記第1切断ラインを覆うようにして上記第1の方向に一連に延びる帯状の導体層を複数形成する作業を含んでいる。
【0019】
分割溝を有さず、仮想的な第1および第2切断ラインが設定された材料基板を用いる場合には、上面電極および下面電極形成工程において、分割溝や第1および第2切断ラインを基準としてマスクを載置することはできない。したがって、たとえば下面電極を第1の切断ラインの延びる方向に分散させて形成した場合には、マスクの位置ずれに起因して、所望通りに下面電極を形成できないことがある。このような状態で第2切断ラインに沿って短冊片を切断して個片化した場合には、各個片の下面電極がずれて形成されてしまい、回路基板などに実装できないものともなりかねない。つまり、歩留まりの低下が懸念される。
【0020】
これに対して、材料基板に対して帯状に延びる導体層を形成すれば、切断工程において短冊片とした場合、短冊片の下面における両側部に帯状に延びる導体層が形成される。したがって、短冊片を第2切断ラインに沿って切断して個片とした場合には、各個片の下面における両端部に、これらの端部を横断するようにして一対の下面電極が帯状に形成される。つまり、分割溝などの位置決め基準がない材料基板を用いたとしても、下面電極の延びる方向に関しては、位置ずれが生じず、下面電極形成不良の製品数を低減して歩留まりの低下を抑制することができる。
【0021】
ここで、上面電極および下面電極となるべき上面導体膜および下面導体膜の厚みは、たとえば2000〜3000Åとするのが好ましい。この程度の厚みでれば、回転ブレードまたはレーザを用いれば、材料基板とともに導体膜を適切に切断し、材料基板を短冊片とすることができるようになる。また、本願発明では、短冊片を上記第2切断ラインに沿って切断する追加の切断工程をさらに含んでおり、この場合にも、回転ブレードまたはレーザを用いて短冊片を適切に切断することができる。そして、外力を作用させずに、回転ブレードやレーザを用いて材料基板や短冊片を分割した場合には、チップに欠けなどが生じにくくなってチップの外形が安定し、回路基板などにチップ抵抗器を実装する場合の不良が生じにくくなる。
【0022】
好ましい実施の形態においては、上記抵抗体の形成工程は、上記抵抗体の形成工程は、上記材料基板上の略全面に抵抗体材料を堆積させた後に、エッチング処理を施すことにより行われ、上記エッチング処理は、上記上面導体膜の全体を上記抵抗膜により被覆した状態となるように行われる。上記抵抗体の形成工程は、開口部が形成されたマスクを上記材料基板上に位置させた状態で、上記開口部を介して上記材料基板上に抵抗体材料を堆積した後、マスクを除去することにより行ってもよい。
【0023】
上面導体膜の全体を覆った状態でエッチング処理を行う場合には、抵抗膜の形成において、上面導体膜が腐食してしまうことはない。一方、マスクを用いて抵抗材料を堆積させる方法では、エッチング処理する必要がないために、抵抗膜の形成において、上面導体膜が腐食してしまうことを懸念する必要はない。このため、上述した抵抗膜の形成方法では、金などの腐食しにくい材料を積極的に使用する必要がなくなり、上面導体膜を形成する際に使用する金属有機物としては、比較的に安価なレジネート銀などを使用することができるようになる。その結果、製造コストを低く抑えることができるようになる。
【0024】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照して具体的に説明する。
【0025】
図1および図2に示したチップ抵抗器Xは、本願発明に係る製造方法により得られるものである。チップ抵抗器Xは、絶縁基板10、一対の上面電極11、抵抗体12、下面電極13、端面電極14、保護膜15、およびめっき層16を有している。
【0026】
絶縁基板10は、アルミナなどの絶縁材料により、一定厚みを有する長矩形状の形態を有している。一対の上面電極11は、絶縁基板10の上面10aにおいて間隔を隔てて設けられている。抵抗体12は、これらの上面電極11の間をつなぐように絶縁基板10の上面10aに設けられている。抵抗体12の端部12aは、上面電極11の全体を覆っている。抵抗体12の中央部12bは、端部12aに比べて細幅とされている。ただし、抵抗体の形状は、図示したパターンには限定されず、たとえば単一幅やその他のパターンとしても良い。一対の下面電極13は、絶縁基板10の下面10cにおいて間隔を隔てて設けられている。端面電極14は、絶縁基板10の両端面10dに形成され、かつ上面電極11と下面電極13との間をつなぐようにして設けられている。
【0027】
保護膜15は、抵抗体12の中央部12bを覆うようにして設けられている。保護膜15は、抵抗体12の中央部12bを外力などから保護するとともにめっき層16を形成する際に導体成分が付着するのを防止し、さらには抵抗体12の剥離などを抑制するためのものである。めっき層16は、保護膜15により覆われていない抵抗体12の端部12a、端面電極14および下面電極13を覆っている。めっき層16は、抵抗体12の端部12a、端面電極14および下面電極13を外力などから保護し、抵抗体12の剥離などを抑制する。めっき層16はさらに、チップ抵抗器Xのはんだ濡れ性を改善しつつも、チップ抵抗器Xを回路基板などに実装した場合の端面電極14や下面電極13の電極食われを抑制する役割を果たすものである。
【0028】
図1および図2に示したチップ抵抗器Xは、図3に示す工程A〜Iを経て製造することができる。図4(a)に示したように、各工程A〜Iは、上面20および裏面21のそれぞれが平坦面とされた材料基板2を用いて製造される。つまり、材料基板2には、分割溝が形成されていない。この材料基板2には、第1および第2切断ライン22,23が設定されており、これらのライン22,23によって囲まれる長矩形領域がチップ抵抗器形成領域24とされている。このチップ抵抗器形成領域24は、材料基板2の縦横に複数個ずつ並んでいる。材料基板2は、たとえばアルミナなどの絶縁材料により厚みが0.1〜0.3mmに形成されている。また、抵抗器形成領域24の大きさは、50〜100mm×50〜100mmとされる。なお、第1および第2切断ライン22,23は、仮想的なものであり、材料基板2上に描かれているわけではない。もちろん、材料基板上に切断ラインを描いてもよい。
【0029】
上面電極形成工程Aおよび下面電極形成工程Bは、金属有機物ペーストを印刷・焼成することにより行われる。金属有機物としては、レジネート金やレジネート銀を使用することができる。もちろん、その他の金属有機物を使用することもできる。
【0030】
金属有機物ペーストの印刷は、材料基板2の上面20または下面21上に、開口部が形成されたマスクを載置した状態において、開口部内に金属有機物ペーストを充填した後にマスクを除去することにより行われる。焼成は、加熱炉内に印刷後の材料基板2を搬入し、たとえば800〜900℃で10〜60分加熱することにより行われる。本実施の形態では、たとえば図4(b)に示したように、上面電極11(図1および図2参照)に対応する上面導体膜30は、チップ形成領域24おいて、第2切断ライン23の延びる方向の両端部に位置するように、第1切断ライン22を横切って第2切断ライン23の延びる方向に間隔を隔てて複数設けられている。一方、図4(c)に示したように、下面電極13に対応する下面導体膜31は、第1切断ライン22に沿って延びる帯状に形成される。上面導体膜30および下面導体膜31は、たとえば厚みが2000〜3000Åに形成される。
【0031】
抵抗体形成工程Cでは、図5に示したように、上面導体膜30の全体を覆いつつも、第2の切断ライン23の延びる方向に並ぶ上面導体膜30を一連に覆うようにして抵抗体12(図1および図2参照)に対応する抵抗膜32が形成される。このような抵抗膜32は、図6および図7(a)に示したように材料基板2の上面の略全域にわたって抵抗膜32Aを形成した上で被膜4を形成し、図7(b)に示したように抵抗膜32Aにおける被膜4で覆われていない部分にエッチングにより除去することにより形成することができる。抵抗膜32Aは、たとえばスパッタや蒸着により、厚みが1000〜2000ÅのNi−Cr層やTa層を成膜することにより形成することができる。被膜4は、フォトリソグラフィの手法により形成することができる。また、図8および図9(a)に示したように、上面電極30を収容しうる開口部41が複数形成されたマスク40を材料基板2上に載置した状態で、図9(b)に示したように抵抗膜32Bを形成した後、図9(c)に示したようにマスク40を除去することにより形成することもできる。抵抗膜32Bは、たとえばスパッタや蒸着により、厚みが1000〜2000ÅのNi−Cr層やTa層を成膜することにより形成することができる。
【0032】
上面導体膜30の全体を覆うように抵抗膜32を形成する場合、エッチング処理によって、抵抗膜32の形成において、上面導体膜30が腐食してしまうことはない。一方、マスク40を用いて抵抗膜32Bを成膜する方法では、エッチング処理する必要がないために、抵抗膜32の形成において、上面導体膜30が腐食してしまうことを懸念する必要はない。このため、上述した抵抗体形成工程では、金などの腐食しにくい材料を積極的に使用する必要はなく、上面導体膜30の形成の際に使用する金属有機物としては、比較的に安価なレジネート銀などを使用することができるようになる。その結果、製造コストを低く抑えることができるようになる。
【0033】
抵抗値修正工程Dは、たとえば抵抗膜32の所定部位の抵抗値を測定しつつ、抵抗体32に対してレーザを照射することにより行われる。抵抗値の修正は、材料基板2を切断して個片化した場合に、抵抗体12(図1および図2参照)となるべき個々の領域に対して個別に行われる。
【0034】
保護膜形成工程Eは、絶縁性の高い熱硬化性樹脂を印刷した後に、これを熱硬化させることにより行われる。保護膜34は、図10に示したように抵抗体32の細幅の部分を覆うようにして行われる。熱硬化性樹脂としては、たとえばエポキシ樹脂が好ましく使用される。
【0035】
第1次切断工程Fは、レーザや回転ブレードを用いて、第1切断ライン22に沿って材料基板2を切断することにより行われる。これにより、図11に示したように材料基板2は複数の短冊片2Aに分割される。このとき、図11および図12(a)に示したように、上面導体膜30および下面導体膜31が分割されて上面導体膜30aおよび下面導体膜31aとされるが、下面導体膜31が帯状に形成されているために、下面導体膜31aも帯状とされる。一方、分割溝を有さず、仮想的な第1および第2切断ライン22,23が設定された材料基板2を用いる場合には、下面導体膜31の形成工程において、分割溝や第1および第2切断ライン22,23を基準としてマスクを載置することはできない。したがって、上面導体膜30のように第2切断ライン23の延びる方向に分散させて下面導体膜を形成した場合には、マスクの位置ずれに起因して、図12(b)および(c)に示したように、所望通りに下面導体膜31a′,31a″を形成できないことがある。このような状態で第2切断ライン23′,23″に沿って短冊片2A′,2A″を切断して個片化した場合には、各個片の下面電極がずれて形成されてしまい、回路基板などに実装できないものともなりかねない。つまり、歩留まりの低下が懸念される。
【0036】
これに対して、短冊片2Aの下面21aにおいて帯状に延びるように下面導体膜31aが形成されていれば、短冊片2Aを第2切断ライン23に沿って切断したとしても、各個片の下面における両端部に、これらの端部を横断するようにして一対の下面電極が帯状に形成される。つまり、分割溝などの位置決め基準がない材料基板を用いたとしても、下面電極の延びる方向に関しては、位置ずれが生じず、回路基板などに実装した場合の不良製品数を低減して歩留まりの低下を抑制することができる。
【0037】
端面電極形成工程Gは、たとえば短冊片の端面2aに導電性樹脂ペーストを印刷した後に、それを乾燥させることにより行うことができる。この工程により、図13に示したように短冊片2Aの端面2aの端面導体膜34が形成され、この端面導体膜34により上面導体膜30aと下面導体膜31aとの間が接続される。端面導体膜34の厚みは、たとえば10〜30μmとされる。
【0038】
第2次切断工程Hでは、第2切断ライン23に沿って短冊片2Aが切断され、複数の個片とされる。第2次切断工程Hは、第1次切断工程Fと同様にレーザや回転ブレードを用いて行うことができる。レーザや回転ブレードでの切断では、分割溝を有する材料基板を用いる場合のように、材料基板に外力を作用させる必要はない。そのため、チップに欠けなどが生じにくくなってチップの外形が安定し、回路基板などにチップ抵抗器Xを実装する場合の不良が生じにくくなる。
【0039】
めっき工程Iは、電解めっきにより行うことができる。電解めっきでは、抵抗膜32における保護膜33により覆われていない部分や端面導体膜34および下面導体膜31aの表面にめっき層35が形成される。めっき層35は、NiイオンやSnイオンを含む電解液を用いることにより、Ni層やSn層として形成することができる。Ni層やSn層の厚みは、たとえば1〜10μmとされる。
【0040】
本実施の形態では、上面電極11および下面電極13が金属有機物ペーストを用いて形成され、端面電極14が導電性樹脂ペーストを用いて形成され、抵抗体12が堆積法により形成されている。金属有機物ペーストは、金属有機物を溶剤に溶かしてペースト状としたものであり、導電性樹脂ペーストは樹脂ペースト(樹脂を溶剤に溶かしたもの)に導電性物質を分散させたものである。このため、金属有機物や導電性樹脂では、金属や導電性物質として鉛を用いる必然性はなく、しかもバインダとして鉛ガラス以外のものを用いるため、上面電極11、下面電極13および端面電極14が鉛を含まないものとして形成することができる。また、堆積法では、抵抗成分が直接的に膜形成されるため、抵抗体形成材料に鉛を含めなければ、抵抗体12も鉛を含まないものとすることができる。このように、本願発明により得られるチップ抵抗器Xでは、各電極11,13,14や抵抗体12が鉛を含まないものとすることができるため、鉛フリー化を実現できる。
【0041】
また、本実施の形態では、分割溝を有しない材料基板2を用いてチップ抵抗器Xが製造される。そのため、分割溝への材料ペーストの流れ込みによる問題は生じ得ない。たとえば、材料基板上で隣接する上面電極30,30間が電気的に導通しにくくなり、抵抗膜32の抵抗値の測定を適切に行えるようになる。また、チップ抵抗器Xの周辺部に材料ペーストに起因する不要分が残るようなことも起こりにくく、体裁の悪化も抑制できる。そして、チップを小型化する場合には、材料基板2の厚みも小さくする必要があるが、材料基板2に分割溝が形成されていなければ、材料ペーストの印刷や焼成などといった各工程においても、材料基板2が割れてしまうといった事態も生じにくくなる。その結果、不良率が小さくなって歩留まりが向上し、製造コストを低減することができるようになる。
【図面の簡単な説明】
【図1】本願発明に係る製造方法により得られるチップ抵抗器の一例を示す平面図である。
【図2】図1のII−II線に沿う断面図である。
【図3】本願発明に係るチップ抵抗器の製造方法を説明するための製造フロー図である。
【図4】上面電極形成工程および下面電極形成工程を説明するための斜視図である。
【図5】抵抗体形成工程を説明するための平面図である。
【図6】抵抗体形成工程を説明するための平面図である。
【図7】(a)は図6のVIIa−VIIa線に沿う断面図であり、(b)はエッチング後における図6のVIIa−VIIa線に沿う断面に相当する断面図である。
【図8】抵抗体形成工程を説明するための平面図である。
【図9】(a)は図8のIVa−IVa線に沿う断面図であり、(b)は(a)に示した状態からさらに膜形成した後における図8のIVa−IVa線に沿う断面に相当する断面図であり、(c)は(b)に示した状態からさらにマスク除去した後における図8のIVa−IVa線に沿う断面に相当する断面図である。
【図10】保護膜形成工程を説明するための平面図である。
【図11】第1次分割工程を説明するための平面図である。
【図12】下面電極形成方法の利点を説明するための要部平面図である。
【図13】端面電極形成工程を説明するための斜視図である。
【図14】従来の製造方法により得られるチップ抵抗器の一例を示す平面図である。
【図15】図14のXV−XV線に沿う断面図である。
【符号の説明】
X チップ抵抗器
10 絶縁基板
10a 上面(絶縁基板の)
10b 下面(絶縁基板の)
10d 端面(絶縁基板の)
11 上面電極
12 抵抗体
13 下面電極
14 端面電極
2 材料基板
22 第1切断ライン
23 第2切断ライン
30 上面導体膜(材料基板に形成された)
31 下面導体膜(材料基板に形成された)
32 抵抗膜
34 端面導体膜
40 マスク(抵抗膜形成用の)
41 開口部(マスクの)
Claims (7)
- 矩形状の絶縁基板と、この絶縁基板の上面において間隔を隔てて設けられた一対の上面電極と、これらの上面電極の全体を覆うとともにこれらの間をつなぎ、長手方向中間部が両端部より細幅とされた抵抗体と、上記絶縁基板の下面において間隔を隔てて設けられた一対の下面電極と、上記絶縁基板の端面を覆い、かつ上記上面電極と上記下面電極との間をつなぐ一対の端面電極と、を備えたチップ抵抗器を製造する方法であって、第1の方向に延びる第1切断ラインおよび上記第1の方向と直交する第2の方向に延びる第2切断ラインにより区画されたチップ抵抗器形成領域が、上記第1の方向および上記第2の方向に並ぶようにして複数設定された材料基板を用いてチップ抵抗器を製造する方法において、
金属有機物ペーストを用いた印刷・焼成により、上記材料基板に対して上記上面電極および上記下面電極に対応する上面導体膜および下面導体膜を厚膜形成する上面電極形成工程および下面電極形成工程と、
抵抗体成分を堆積させて上記抵抗体に対応する抵抗膜を薄膜形成する抵抗体形成工程と 、
導電性樹脂ペーストを用いて上記端面電極に対応する端面導体膜を厚膜形成する端面電極形成工程と、
を含むことを特徴とする、チップ抵抗器の製造方法。 - 上記材料基板として、上面および下面のそれぞれが平坦面とされた分割溝を有しないものを用いる、請求項1に記載のチップ抵抗器の製造方法。
- 上記端面電極形成工程に先立って、上記材料基板を上記第1切断ラインに沿って切断し、上記材料基板を複数の短冊片とする切断工程をさらに含んでおり、
上記下面電極形成工程は、上記材料基板の下面に、上記第1切断ラインを覆うようにして上記第1の方向に一連に延びる帯状の導体膜を形成する作業を含んでいる、請求項2に記載のチップ抵抗器の製造方法。 - 上記上面導体膜および下面導体膜は、厚みが2000〜3000Åに形成される、請求項1ないし3のいずれかに記載のチップ抵抗器の製造方法。
- 上記短冊片を上記第2切断ラインに沿って切断する追加の切断工程をさらに含んでおり、
上記追加の切断工程は、回転ブレードまたはレーザを用いて行われる、請求項3または4に記載のチップ抵抗器の製造方法。 - 上記抵抗体の形成工程は、上記材料基板上の略全面に抵抗体材料を堆積させた後に、エッチング処理を施すことにより行われ、
上記エッチング処理は、上記上面導体膜の全体を上記抵抗膜により被覆した状態となるように行われる、請求項1ないし5のいずれかに記載のチップ抵抗器の製造方法。 - 上記抵抗体の形成工程は、開口部が形成されたマスクを上記材料基板上に位置させた状態で、上記開口部を介して上記材料基板上に抵抗体材料を堆積させることにより行われる、請求項1ないし5のいずれかに記載のチップ抵抗器の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002008523A JP3869273B2 (ja) | 2002-01-17 | 2002-01-17 | チップ抵抗器の製造方法 |
US10/346,911 US7103965B2 (en) | 2002-01-17 | 2003-01-15 | Method of making chip resistor |
US11/429,348 US7352273B2 (en) | 2002-01-17 | 2006-05-05 | Chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002008523A JP3869273B2 (ja) | 2002-01-17 | 2002-01-17 | チップ抵抗器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003209006A JP2003209006A (ja) | 2003-07-25 |
JP3869273B2 true JP3869273B2 (ja) | 2007-01-17 |
Family
ID=27646761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002008523A Expired - Fee Related JP3869273B2 (ja) | 2002-01-17 | 2002-01-17 | チップ抵抗器の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7103965B2 (ja) |
JP (1) | JP3869273B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4357189B2 (ja) * | 2003-03-07 | 2009-11-04 | 株式会社リコー | 半導体装置の製造装置及び半導体装置の製造方法 |
JP4047760B2 (ja) * | 2003-04-28 | 2008-02-13 | ローム株式会社 | チップ抵抗器およびその製造方法 |
JP4889525B2 (ja) * | 2007-03-02 | 2012-03-07 | ローム株式会社 | チップ抵抗器、およびその製造方法 |
US20100236054A1 (en) * | 2007-08-30 | 2010-09-23 | Kamaya Electric Co., Ltd. | Method and apparatus for manufacturing metal plate chip resistors |
JP2013157596A (ja) | 2012-01-06 | 2013-08-15 | Rohm Co Ltd | チップ抵抗器、およびチップ抵抗器の製造方法 |
JP6144136B2 (ja) * | 2013-07-17 | 2017-06-07 | Koa株式会社 | チップ抵抗器の製造方法 |
WO2018061961A1 (ja) * | 2016-09-27 | 2018-04-05 | パナソニックIpマネジメント株式会社 | チップ抵抗器 |
DE112020005533T5 (de) * | 2019-11-12 | 2022-08-18 | Rohm Co., Ltd. | Chip-widerstand |
CN114765086A (zh) * | 2021-01-12 | 2022-07-19 | 国巨电子(中国)有限公司 | 电阻器的制造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4806159A (en) * | 1987-07-16 | 1989-02-21 | Sprague Electric Company | Electro-nickel plating activator composition, a method for using and a capacitor made therewith |
US5022263A (en) * | 1987-10-02 | 1991-06-11 | Matsushita Electric Industrial Co., Ltd. | Thermal fuel level detector |
JP3304130B2 (ja) | 1992-07-27 | 2002-07-22 | 松下電器産業株式会社 | 角形薄膜チップ抵抗器の製造方法 |
JPH07147207A (ja) | 1993-11-24 | 1995-06-06 | Matsushita Electric Ind Co Ltd | チップ抵抗器の製造方法 |
JPH07176412A (ja) | 1993-12-20 | 1995-07-14 | Matsushita Electric Ind Co Ltd | 角形チップ抵抗器の製造方法 |
US5925403A (en) * | 1994-01-31 | 1999-07-20 | Matsushita Electric Works, Ltd. | Method of coating a copper film on a ceramic substrate |
JP2954504B2 (ja) * | 1995-06-15 | 1999-09-27 | 株式会社ノリタケカンパニーリミテド | 加熱ローラの製造方法および製造装置 |
JPH0969406A (ja) | 1995-08-31 | 1997-03-11 | Matsushita Electric Ind Co Ltd | 角形薄膜チップ抵抗器の製造方法 |
US6172590B1 (en) * | 1996-01-22 | 2001-01-09 | Surgx Corporation | Over-voltage protection device and method for making same |
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JP3756612B2 (ja) * | 1997-03-18 | 2006-03-15 | ローム株式会社 | チップ型抵抗器の構造及びその製造方法 |
JP4384787B2 (ja) * | 2000-06-05 | 2009-12-16 | ローム株式会社 | チップ抵抗器 |
JP2002025802A (ja) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | チップ抵抗器 |
-
2002
- 2002-01-17 JP JP2002008523A patent/JP3869273B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-15 US US10/346,911 patent/US7103965B2/en not_active Expired - Fee Related
-
2006
- 2006-05-05 US US11/429,348 patent/US7352273B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7103965B2 (en) | 2006-09-12 |
US20030172522A1 (en) | 2003-09-18 |
US20060194402A1 (en) | 2006-08-31 |
JP2003209006A (ja) | 2003-07-25 |
US7352273B2 (en) | 2008-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529751B (zh) | 電阻器及其製造方法 | |
US7352273B2 (en) | Chip resistor | |
JP7382451B2 (ja) | チップ抵抗器 | |
US20020031860A1 (en) | Chip resistor and method for manufacturing the same | |
US7905012B2 (en) | Method for manufacturing electronic components | |
JP2003168601A (ja) | チップ抵抗器 | |
JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
JP2002313612A (ja) | チップ型抵抗器の製造方法、およびチップ型抵抗器 | |
JP2003124010A (ja) | チップ型電子部品の製造方法、およびチップ型電子部品 | |
JPH11204315A (ja) | 抵抗器の製造方法 | |
JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
JP5042420B2 (ja) | チップ抵抗器の製造方法 | |
JP6170726B2 (ja) | チップ抵抗器の製造方法 | |
JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
JPH0786012A (ja) | 角形チップ抵抗器の製造方法 | |
JP4067923B2 (ja) | チップ抵抗器の製造方法 | |
JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
JP2017050455A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JPH11111513A (ja) | チップ抵抗器の製造方法 | |
JP2022109674A (ja) | チップ抵抗器およびその製造方法 | |
JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
JP2022024701A (ja) | チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3869273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |