JP6144136B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP6144136B2
JP6144136B2 JP2013148791A JP2013148791A JP6144136B2 JP 6144136 B2 JP6144136 B2 JP 6144136B2 JP 2013148791 A JP2013148791 A JP 2013148791A JP 2013148791 A JP2013148791 A JP 2013148791A JP 6144136 B2 JP6144136 B2 JP 6144136B2
Authority
JP
Japan
Prior art keywords
groove
primary
electrode
substrate
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013148791A
Other languages
English (en)
Other versions
JP2015023095A (ja
Inventor
松本 健太郎
健太郎 松本
上兼 藤太郎
藤太郎 上兼
裕也 竹上
裕也 竹上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2013148791A priority Critical patent/JP6144136B2/ja
Priority to TW103121515A priority patent/TWI534841B/zh
Priority to CN201480040282.6A priority patent/CN105393316B/zh
Priority to US14/905,459 priority patent/US20160163433A1/en
Priority to PCT/JP2014/068350 priority patent/WO2015008679A1/ja
Publication of JP2015023095A publication Critical patent/JP2015023095A/ja
Application granted granted Critical
Publication of JP6144136B2 publication Critical patent/JP6144136B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser

Description

本発明は、シート状の大判基板を縦横の分割溝に沿って分割して得られるチップ抵抗器の製造方法に関するものである。
チップ抵抗器は、平面視矩形状の絶縁基板と、絶縁基板上に所定間隔を存して設けられた一対の電極部と、対をなす電極部どうしを橋絡する抵抗体と、抵抗体を被覆する絶縁性の保護コート等によって主に構成されており、抵抗体には抵抗値調整用のトリミング溝が形成されている。電極部は表面電極と裏面電極および両電極を橋絡する端面電極とからなり、絶縁基板の表面側で一対の表面電極が抵抗体によって橋絡されている。
通常、このようなチップ抵抗器を製造する場合、シート状の大判基板(集合基板)の片面または両面に予め縦横に延びる複数の1次分割溝と2次分割溝を形成しておき、この大判基板の片面に電極部や抵抗体や保護コート等を一括して形成した後、大判基板を1次分割溝に沿って短冊状基板にブレイク(1次分割)し、この短冊状基板に端面電極を形成してから2次分割溝に沿ってブレイク(2次分割)することにより、個片化された多数のチップ抵抗器を完成するようにしている。その際、大判基板や短冊状基板が分割溝に沿ってきれいにブレイクできないと、チップ抵抗器の端面となる分割面の形状がいびつになり易くなるため、製造歩留まりが低下してしまうことになる。
そこで従来より、大判基板の表裏両面にそれぞれ1次分割溝と2次分割溝を形成した上で、表面側に形成される1次分割溝の溝深さを裏面側に形成される1次分割溝の溝深さよりも大きく(深く)設定し、かつ、表面側に形成される2次分割溝の溝深さを裏面側に形成される2次分割溝の溝深さよりも小さく(浅く)設定するという技術が提案されている(例えば、特許文献1参照)。かかる従来技術によれば、1次分割時に表面側に深めに形成されている1次分割溝は開く向きにブレイクされるが、この表面側に形成されている2次分割溝は浅めなので、1次分割工程で懸念される2次分割溝に沿った不所望な割れを抑制することができる。また、その後の2次分割時において、表面側の2次分割溝が開く向きにブレイクされると、裏面側に深めに形成されている2次分割溝に向かって破断し易くなるので、チップ抵抗器の端面形状不良も発生しにくくなる。
特開2004−259767号公報
ところで、このようなチップ抵抗器の製造方法では、大判基板を1次分割溝に沿って短冊状にブレイクする1次分割の方が、その短冊状基板を2次分割溝に沿って個片にブレイクする2次分割よりも大きな力で分割を行う必要があるため、1次分割時に1次分割溝と2次分割溝の交差部分に欠け(チッピング)が発生し易くなる。すなわち、大判基板を1次分割溝に沿って短冊状にブレイクするとき、その1次分割溝を横切るように複数本の2次分割溝が一定間隔おきに形成されているため、これら1次分割溝と2次分割溝の交差するクロス部分が他の領域に比べて脆くなり、かかるクロス部分が1次分割時に欠けてしまう虞がある。
なお、特許文献1に開示された従来技術では、1次分割溝や2次分割溝の溝深さを相対的に表裏両面で異ならせることにより、1次分割時や2次分割時に発生する端面形状不良を低減するようにしているが、個々の1次分割溝や2次分割溝は均一の深さで形成されているだけであるため、1次分割溝と2次分割溝のクロス部分は他の領域に比べて脆くなり、1次分割時に発生するクロス部分の欠けを抑止することはできない。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、1次分割溝と2次分割溝のクロス部分に発生する欠けを抑止できるチップ抵抗器の製造方法を提供することにある。
上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、シート状の大判基板に縦横に延びる複数の1次分割溝と2次分割溝を形成する工程と、前記大判基板の片面で前記1次分割溝を跨ぐように複数対の電極を形成する工程と、前記複数対の電極に接続される複数の抵抗体を形成する工程と、少なくとも前記複数の抵抗体を覆うように保護層を形成する工程と、前記大判基板を前記1次分割溝に沿って分割して複数の短冊状基板を形成する工程と、前記短冊状基板の分割面に端面電極を形成する工程と、前記短冊状基板を前記2次分割溝に沿って分割して個々の素子を形成する工程とを備え、前記1次分割溝のうち、前記2次分割溝との交差部分を含んで前記電極が形成されない領域の溝深さを、前記電極が形成される領域の溝深さよりも大きく設定しておき、この1次分割溝側を開くように分割して前記短冊状基板を形成するようにした。
このような工程によって製造されたチップ抵抗器では、大判基板の片面に電極や抵抗体等を形成した後、その面側を開くように大判基板を1次分割溝に沿って分割するとき、まず溝深さが小さく強度のある電極形成領域から割れ始め、その後に溝深さが大きくて脆いクロス部分が分割されるので、強度の低いクロス部分に大きな負荷を掛けずに1次分割することができ、クロス部分に欠け(チッピング)は発生しなくなる。
上記したチップ抵抗器の製造方法において、電極が形成されない領域の溝深さをD1、電極が形成される領域の溝深さをD2とすると、これらがD1≧(D2+20μm)に設定されているが好ましい。
また、上記したチップ抵抗器の製造方法において、領域毎に溝深さを異にする1次分割溝を予め大判基板に形成しておき、この1次分割溝の溝深さが浅い領域を跨ぐように電極を形成しても良いが、分割溝のない大判基板に電極を30μm〜60μmの膜厚で形成した後、この電極を横切るようにレーザーを照射して1次分割溝を形成すると、溝深さを異にする1次分割溝を簡単に形成することができて好ましい。
本発明によるチップ抵抗器の製造方法では、1次分割溝の溝深さを電極の形成領域とそれ以外の領域とで異ならせてあり、大判基板の片面に電極や抵抗体等を形成した後、その面側を開くように大判基板を1次分割溝に沿って分割するとき、まず溝深さが小さく強度のある電極形成領域から割れ始め、その後に溝深さが大きくて脆いクロス部分が分割されるので、強度の低いクロス部分に大きな負荷を掛けずに1次分割することができ、クロス部分に欠け(チッピング)は発生しなくなる。
本発明のチップ抵抗器を示す平面図である。 図1のII−II線に沿う断面図である。 該チップ抵抗器の第1実施形態例に係る製造方法を示す説明図である。 図3(a)のIV−IV線に沿う拡大断面図である。 該チップ抵抗器の第2実施形態例に係る製造方法を示す説明図である。 図5(c)のVI−VI線に沿う拡大断面図である。
以下、発明の実施の形態を図面を参照しながら説明する。図1と図2に示すように、本発明によるチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面(図2では上面)の長手方向両端部に設けられた一対の表面電極3と、絶縁基板2の裏面(図2では下面)の長手方向両端部に設けられた一対の裏面電極4と、一対の表面電極3に両端部を重ね合わせて絶縁基板2の表面に設けられた抵抗体5と、抵抗体5を被覆するアンダーコート6と、アンダーコート6を被覆するオーバーコート7と、表面電極3と裏面電極4を橋絡している一対の端面電極8と、各表面電極3の一部と各裏面電極4および端面電極8を被覆するめっき層9とによって主に構成されている。
絶縁基板2はセラミック等からなり、この絶縁基板2は後述する大判基板を縦横に延びる第1および第2分割溝に沿って分割して多数個取りされたものである。表面電極3はAgペーストをスクリーン印刷して乾燥・焼成させたものであり、同じく裏面電極4もAgペーストをスクリーン印刷して乾燥・焼成させたものである。抵抗体5は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体5には抵抗値を調整するためにトリミング溝10が形成されている。アンダーコート6はガラスペーストをスクリーン印刷して焼成させたものであり、このアンダーコート6はトリミング溝10を形成する前に抵抗体5を覆うように形成されている。オーバーコート7はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、このオーバーコート7は抵抗体5にトリミング溝10を形成した後に形成されている。
端面電極8は絶縁基板2の端面と表面電極3を覆うようにスパッタリングによって形成されたものであり、この端面電極8は絶縁基板2に対する密着性が良いニクロム(Ni/Cr)からなる。めっき層9は表面電極3の一部と裏面電極4および端面電極8を覆うように電解メッキによって形成されたものであり、このめっき層9はバリヤー層となるニッケル(Ni)と錫(Sn)−鉛(Pb)や鉛フリーのSn等からなる。
次に、上記の如く構成されたチップ抵抗器1の第1実施形態例に係る製造方法について、図3と図4を参照しながら説明する。
まず、図3(a)に示すように、絶縁基板2が多数個取りされるシート状の大判基板20を準備する。この大判基板20は例えば0.5mm厚のセラミック基板(アルミナ96%基板)であり、その片面(表面)には予め1次分割溝21と2次分割溝22が縦横に延びる格子状配列で形成されている。これら1次分割溝21と2次分割溝22はいずれも断面V字形状の溝であり、2次分割溝22は均一の溝深さで直線状に延びているが、1次分割溝21は浅い部分と深い部分が交互に連続する不均一な溝深さで直線状に延びている。すなわち、図4に示すように、2次分割溝と交差するクロス部分の1次分割溝21の溝深さ(=D1)は、隣接するクロス部分で挟まれた部分の1次分割溝21の溝深さ(=D2)よりも大きく、これらはD1≧(D2+20μm)の関係に設定されている。また、D1部分の幅W1は2次分割溝22であるV字形状の溝幅W2よりも大きく、これらはW1>W2の関係に設定されている。本実施形態例の場合、0.5mm厚の大判基板20を使用している関係上、D1=130μm〜160μm、D2=80μm〜100μmとなっている。なお、大判基板20の他面(裏面)にも1次分割溝23と2次分割溝24が縦横に延びる格子状配列で形成されているが、これら第1および第2分割溝23,24の溝深さは表面側の第1および第2分割溝21,22よりも浅く、かつ、第1および第2分割溝23,24は全て均一の溝深さ(30μm〜60μm)に設定されている。
次に、各1次分割溝21に跨がるようにAgペーストをスクリーン印刷して焼成することにより、図3(b)に示すように、大判基板20の表面に複数対の表面電極3を形成する。これら表面電極3は1次分割溝21の溝深さが浅い領域(図4中のD2部分)に形成され、クロス部分を含めて1次分割溝21の溝深さが深い領域(図4中のD1部分)には、分割溝を伝って隣接する表面電極3どうしが繋がらないようにするために、表面電極3を形成しないようにすることが好ましい。なお、表面電極3は1次分割溝21の溝深さが深い領域内に形成されていれば、必ずしも表面電極3の幅寸法とD1部分の幅W1が一致していなくても良く、表面電極3の幅寸法をD1部分の幅W1よりも若干狭く設定することも可能である。図示省略されているが、大判基板20の裏面にも各1次分割溝23に跨がるように複数対の裏面電極4を形成する。
次に、対をなす表面電極3に跨がるように酸化ルテニウム系の抵抗体ペーストをスクリーン印刷して焼成することにより、図3(c)に示すように、長手方向の両端部を表面電極3に重ね合わせた複数の抵抗体5を一括形成する。
次に、各抵抗体5を個別に覆う領域にガラスペーストをスクリーン印刷して焼成することにより、各抵抗体5の上にアンダーコート6を形成した後、アンダーコート6に覆われている抵抗体5に対してレーザービームを照射してトリミング溝10を形成する。しかる後、それぞれのアンダーコート6と抵抗体5を覆う領域にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図3(d)に示すように、2次分割溝22を横切って帯状に延びるオーバーコート7を形成する。
ここまでの工程は大判基板20に対する一括処理であるが、次なる工程では、大判基板20を表裏の1次分割溝21,23に沿って短冊状にブレイク(1次分割)することにより、図3(e)に示すように、大判基板20から複数の短冊状基板30を得る。かかる1次分割作業は、大判基板20の表面側が延ばされ方向に曲げ応力を加えることによって行われ、この曲げ応力によって1次分割溝21は表面側の溝開口が開かれるようにブレイクされる。
ここで、大判基板20の表面に形成された1次分割溝21の溝深さは均一になっておらず、溝深さの大きい領域と溝深さの小さい領域とを有しているため、1次分割の際には、まず溝深さが小さく強度のある領域(図4中のD2部分)から割れ始め、その後に溝深さが大きくて脆いクロス部分(図4中のD2部分)が分割される。したがって、強度の低いクロス部分に大きな負荷を掛けずに1次分割することができ、クロス部分に欠け(チッピング)が発生することを防止できる。
次に、複数の短冊状基板30を上下方向に重ね合わせた後、この状態で各短冊状基板30の端面全体にNi/Crをスパッタリングすることにより、表面電極3と裏面電極4とを橋絡する端面電極8を形成する。しかる後、短冊状基板30を第2分割溝22,24に沿ってブレイクするという2次分割を行い、図3(f)に示すように、チップ抵抗器1と同等の大きさの個片(チップ単体)40を得る。最後に、個片化されたチップ単体40の絶縁基板2に対して電解メッキを施すことにより、表面電極3の一部と裏面電極4および端面電極8を被覆するめっき層9を形成し、図1と図2に示すようなチップ抵抗器1が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器1の製造方法では、予め大判基板20の片面に凹凸深さのある1次分割溝21を形成しておき、この1次分割溝21に跨がる複数対の表面電極3や、対をなす表面電極3に跨がる抵抗体5等を大判基板20に形成した後、その形成面側を開くように大判基板20を1次分割溝21に沿って1次分割するようにしたので、1次分割の際に、1次分割溝21は溝深さが小さく強度のある電極形成領域から割れ始め、その後に溝深さが大きくて脆いクロス部分が分割されることになる。したがって、強度の低いクロス部分に大きな負荷を掛けずに1次分割することができ、クロス部分に欠け(チッピング)が発生することを防止できる。
次に、チップ抵抗器1の第2実施形態例に係る製造方法について、図5と図6を参照しながら説明する。
この第2実施形態例においては、まず、図5(a)に示すように、絶縁基板2が多数個取りされるシート状の大判基板50を準備する。この大判基板50は例えば0.5mm厚のセラミック基板(アルミナ96%基板)であるが、この時点で大判基板50に第1および第2分割溝は形成されていない。
次に、大判基板50の片面(表面)に銅(Cu)ペーストをスクリーン印刷して焼成することにより、図5(b)に示すように、マトリックス状に配列された複数対の表面電極3を形成する。その際、表面電極3の膜厚は30μm〜60μm程度に厚いことが好ましく、本実施形態例の場合は20μmのCuペーストを2層構造とすることにより、膜厚が40μmの表面電極3を形成するようにしている。図示省略されているが、大判基板50の裏面にも同様の工程を行うことにより、マトリックス状に配列された複数対の裏面電極4を形成する。ただし、裏面電極4の膜厚は表面電極3のように厚くする必要はなく、本実施形態例の場合はAgペーストを用いて10μm厚の裏面電極4を形成している。
次に、大判基板50にレーザーを照射して分割溝を形成するというレーザースクライブ法によって、図5(c)に示すように、大判基板50の表面に1次分割溝51と2次分割溝52を縦横に延びる格子状配列で形成する。ここで、1次分割溝51は表面電極3を横断するようにレーザー照射して形成されるが、前述したように表面電極3の膜厚を厚く(40μm)形成してあるので、1次分割溝51は浅い部分と深い部分が交互に連続する不均一な溝深さで形成される。すなわち、図6に示すように、表面電極3が形成されていない領域の1次分割溝51の溝深さ(=D1)に対し、表面電極3が形成されている領域の1次分割溝51の溝深さ(=D2)は浅くなり、本実施形態例の場合はD1=140μm、D2=100μmとなることにより、1次分割溝51の溝深さに約40μmの凹凸ができる。一方、2次分割溝52は表面電極3の存しない大判基板50を縦断するようにレーザー照射して形成されるため、2次分割溝52の溝深さは均一となり、1次分割溝51と2次分割溝が交差するクロス部分の溝深さはD1となる。
また、大判基板50の他面(裏面)にもレーザースクライブ法によって1次分割溝53と2次分割溝54が形成されるが、これら第1および第2分割溝53,54の溝深さは表面側の第1および第2分割溝51,52よりも浅く、かつ、第1および第2分割溝53,54は全て均一の溝深さ(例えば40μm)に設定されている。なお、表面側の第1および第2分割溝51,52については、表面電極3の形成後の大判基板50に対してレーザー照射して形成する必要があるが、裏面側の第1および第2分割溝53,54については、表面電極3を形成する前の大判基板50に予め形成しておいても良い。
次に、対をなす表面電極3に跨がるように酸化ルテニウム系の抵抗体ペーストをスクリーン印刷して焼成することにより、図5(d)に示すように、長手方向の両端部を表面電極3に重ね合わせた複数の抵抗体5を一括形成する。
次に、各抵抗体5を個別に覆う領域にガラスペーストをスクリーン印刷して焼成することにより、各抵抗体5の上にアンダーコート6を形成した後、アンダーコート6に覆われている抵抗体5に対してレーザービームを照射してトリミング溝10を形成する。しかる後、それぞれのアンダーコート6と抵抗体5を覆う領域にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図5(e)に示すように、2次分割溝52を横切って帯状に延びるオーバーコート7を形成する。ここで、レーザースクライブ法によって分割溝を形成するタイミングとしては、表面電極3を形成した後で後述の短冊状にブレイク(1次分割)する前であれば、どのタイミングであっても良い。
ここまでの工程は大判基板50に対する一括処理であるが、次なる工程では、大判基板50を表裏の1次分割溝51,53に沿って短冊状にブレイク(1次分割)することにより、図5(f)に示すように、大判基板50から複数の短冊状基板60を得る。かかる1次分割作業は、大判基板50の表面側が延ばされ方向に曲げ応力を加えることによって行われ、この曲げ応力によって1次分割溝51は表面側の溝開口が開かれるようにブレイクされる。
ここで、大判基板50の表面に形成された1次分割溝51の溝深さは均一になっておらず、溝深さの大きい領域と溝深さの小さい領域とを有しているため、1次分割の際には、まず溝深さが小さく強度のある領域(図6中のD2部分)から割れ始め、その後に溝深さが大きくて脆いクロス部分(図6中のD1部分)が分割される。したがって、強度の低いクロス部分に大きな負荷を掛けずに1次分割することができ、クロス部分に欠け(チッピング)が発生することを防止できる。
次に、複数の短冊状基板60を上下方向に重ね合わせた後、この状態で各短冊状基板60の端面全体にNi/Crをスパッタリングすることにより、表面電極3と裏面電極4とを橋絡する端面電極8を形成する。しかる後、短冊状基板60を表裏の第2分割溝52,54に沿ってブレイクするという2次分割を行い、図5(g)に示すように、チップ抵抗器1と同等の大きさの個片(チップ単体)70を得る。最後に、個片化されたチップ単体70の絶縁基板2に対して電解メッキを施すことにより、表面電極3の一部と裏面電極4および端面電極8を被覆するめっき層9を形成し、図1と図2に示すようなチップ抵抗器1が完成する。
以上説明したように、本実施形態例に係るチップ抵抗器1の製造方法では、大判基板50の表面に膜厚が厚い(30μm〜60μm)複数対の表面電極3を形成した後、これら表面電極3を横切るように大判基板50にレーザーを照射することにより、凹凸深さのある1次分割溝51を形成し、しかる後、表面電極3の形成面側を開くように大判基板50を1次分割溝51に沿って1次分割するようにしたので、1次分割の際に、1次分割溝51は溝深さが小さく強度のある電極形成領域から割れ始め、その後に溝深さが大きくて脆いクロス部分が分割されることになる。したがって、強度の低いクロス部分に大きな負荷を掛けずに1次分割することができ、クロス部分に欠け(チッピング)が発生することを防止できる。しかも、このように凹凸深さのある1次分割溝51をレーザースクライブ法によって簡単に形成することができ、その分、チップ抵抗器1の製造工程を簡略化することができる。
1 チップ抵抗器
2 絶縁基板
3 表面電極
4 裏面電極
5 抵抗体
6 アンダーコート
7 オーバーコート
8 端面電極
9 めっき層
10 トリミング溝
20,50 大判基板
21,51 1次分割溝
22,52 2次分割溝
30,60 短冊状基板
40,70 チップ単体

Claims (3)

  1. シート状の大判基板に縦横に延びる複数の1次分割溝と2次分割溝を形成する工程と、前記大判基板の片面で前記1次分割溝を跨ぐように複数対の電極を形成する工程と、前記複数対の電極に接続される複数の抵抗体を形成する工程と、少なくとも前記複数の抵抗体を覆うように保護層を形成する工程と、前記大判基板を前記1次分割溝に沿って分割して複数の短冊状基板を形成する工程と、前記短冊状基板の分割面に端面電極を形成する工程と、前記短冊状基板を前記2次分割溝に沿って分割して個々の素子を形成する工程とを備え、
    前記1次分割溝のうち、前記2次分割溝との交差部分を含んで前記電極が形成されない領域の溝深さを、前記電極が形成される領域の溝深さよりも大きく設定しておき、この1次分割溝側を開くように分割して前記短冊状基板を形成することを特徴とするチップ抵抗器の製造方法。
  2. 請求項1の記載において、前記電極が形成されない領域の溝深さをD1、前記電極が形成される領域の溝深さをD2とすると、これらがD1≧(D2+20μm)に設定されていることを特徴とするチップ抵抗器の製造方法。
  3. 請求項1または2の記載において、前記大判基板に前記電極を30μm〜60μmの膜厚で形成した後、この電極を横切るようにレーザーを照射して前記1次分割溝を形成することを特徴とするチップ抵抗器の製造方法。
JP2013148791A 2013-07-17 2013-07-17 チップ抵抗器の製造方法 Active JP6144136B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013148791A JP6144136B2 (ja) 2013-07-17 2013-07-17 チップ抵抗器の製造方法
TW103121515A TWI534841B (zh) 2013-07-17 2014-06-23 Method of manufacturing wafer resistors
CN201480040282.6A CN105393316B (zh) 2013-07-17 2014-07-09 芯片电阻器的制造方法
US14/905,459 US20160163433A1 (en) 2013-07-17 2014-07-09 Chip-Resistor Manufacturing Method
PCT/JP2014/068350 WO2015008679A1 (ja) 2013-07-17 2014-07-09 チップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013148791A JP6144136B2 (ja) 2013-07-17 2013-07-17 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2015023095A JP2015023095A (ja) 2015-02-02
JP6144136B2 true JP6144136B2 (ja) 2017-06-07

Family

ID=52346144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013148791A Active JP6144136B2 (ja) 2013-07-17 2013-07-17 チップ抵抗器の製造方法

Country Status (5)

Country Link
US (1) US20160163433A1 (ja)
JP (1) JP6144136B2 (ja)
CN (1) CN105393316B (ja)
TW (1) TWI534841B (ja)
WO (1) WO2015008679A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
JP6731246B2 (ja) * 2015-12-18 2020-07-29 Koa株式会社 チップ抵抗器の製造方法
JP6615637B2 (ja) * 2016-02-25 2019-12-04 Koa株式会社 チップ抵抗器の製造方法
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
CN114765086A (zh) * 2021-01-12 2022-07-19 国巨电子(中国)有限公司 电阻器的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
JPH0517887Y2 (ja) * 1986-03-18 1993-05-13
JPH0682572B2 (ja) * 1989-04-05 1994-10-19 株式会社村田製作所 多連チップ抵抗器の製造方法
JPH04241401A (ja) * 1991-01-14 1992-08-28 Rohm Co Ltd セラミック製絶縁基板を備えた電子部品の製造方法
JPH0677001A (ja) * 1992-08-28 1994-03-18 Kyocera Corp チップ状電子部品及びその製造方法
JPH0687085A (ja) * 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd セラミック基板の分割方法
JP5042420B2 (ja) * 2001-09-11 2012-10-03 三菱マテリアル株式会社 チップ抵抗器の製造方法
JP3869273B2 (ja) * 2002-01-17 2007-01-17 ローム株式会社 チップ抵抗器の製造方法
JP3916136B2 (ja) * 2002-03-12 2007-05-16 株式会社住友金属エレクトロデバイス セラミック基板
JP2004153160A (ja) * 2002-10-31 2004-05-27 Rohm Co Ltd チップ抵抗器およびその製造方法
WO2004040592A1 (ja) * 2002-10-31 2004-05-13 Rohm Co., Ltd. チップ抵抗器、その製造方法およびその製造方法に用いられるフレーム
JP2005317927A (ja) * 2004-03-31 2005-11-10 Mitsubishi Materials Corp チップ抵抗器
JP2007165517A (ja) * 2005-12-13 2007-06-28 Matsushita Electric Ind Co Ltd チップ形アレイ電子部品の製造方法
JP4957737B2 (ja) * 2008-05-14 2012-06-20 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに集合部品
WO2012114673A1 (ja) * 2011-02-24 2012-08-30 パナソニック株式会社 チップ抵抗器およびその製造方法

Also Published As

Publication number Publication date
WO2015008679A1 (ja) 2015-01-22
CN105393316A (zh) 2016-03-09
US20160163433A1 (en) 2016-06-09
TWI534841B (zh) 2016-05-21
CN105393316B (zh) 2018-04-10
TW201513141A (zh) 2015-04-01
JP2015023095A (ja) 2015-02-02

Similar Documents

Publication Publication Date Title
JP6144136B2 (ja) チップ抵抗器の製造方法
JP5313289B2 (ja) 積層セラミックコンデンサ
JP6933453B2 (ja) チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法
WO2016181737A1 (ja) チップ抵抗器
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP2013074044A (ja) チップ抵抗器
WO2014109224A1 (ja) チップ抵抗器
JP2002367817A (ja) 複数の素子を有するチップ型電子部品の製造方法
JP6495724B2 (ja) チップ抵抗器およびその製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6170726B2 (ja) チップ抵抗器の製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP2017069441A (ja) チップ抵抗器
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP6688035B2 (ja) チップ抵抗器
JP5973867B2 (ja) 多連チップ抵抗器の製造方法
JP7333726B2 (ja) チップ抵抗器の製造方法
JP2012151195A (ja) チップ抵抗器の製造方法
JP6671463B2 (ja) 積層体として形成された多層アクチュエータを製造するための方法
JP2004259767A (ja) セラミック基板
JP4315293B2 (ja) 集合基板の製造方法
JP2017195284A (ja) 多連チップ抵抗器およびその製造方法
JP2016131169A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170510

R150 Certificate of patent or registration of utility model

Ref document number: 6144136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250