TW201513141A - 晶片電阻器之製造方法 - Google Patents

Abstract

本發明之課題在於提供一種能抑制於1次分割槽與2次分割槽的交叉部分產生缺損的晶片電阻器之製造方法。 於大塊基板20之單面形成具有凹凸深度的1次分割槽21，且形成橫跨該1次分割槽21之複數對表面電極3、或橫跨成對的表面電極3之電阻體5等之後，以使該形成面側裂開的方式沿1次分割槽21對大塊基板20進行1次分割，藉此，可由大塊基板20獲得複數個短條狀基板30。於該1次分割時，1次分割槽21係自槽深度小且具有強度的電極形成區域起開始分裂，之後是槽深度大且脆弱的交叉部分被分割，故而，於強度低的交叉部分無法承受大的負載而可進行1次分割，且能防止於交叉部分產生缺損(碎屑)。

Description

晶片電阻器之製造方法

本發明係關於一種沿縱橫的分割槽對片狀的大塊基板進行分割而得的晶片電阻器之製造方法。

晶片電阻器主要由如下等部件構成：俯視時呈矩形狀之絕緣基板、隔著規定間隔而設在絕緣基板上之一對電極部、將成對的電極部彼此橋接之電阻體、及被覆電阻體之絕緣性的保護塗層，且於電阻體上形成有用於調整電阻值之修整槽。電極部係由表面電極、背面電極及將兩電極橋接之端面電極構成，於絕緣基板之表面側，利用電阻體將一對表面電極橋接。

通常，於製造此種晶片電阻器時，係於片狀的大塊基板(集合基板)之單面或兩面預先形成縱橫延伸的複數個1次分割槽與2次分割槽，且於該大塊基板之單面總括地形成電極部、電阻體或保護塗層等之後，沿1次分割槽將大塊基板切斷成短條狀基板(1次分割)，於該短條狀基板上形成端面電極後沿2次分割槽進行切斷(2次分割)，藉此，製成單片化之複數個晶片電阻器。此時，若無法徹底地沿分割槽將大塊基板或短條狀基板切斷，則成為晶片電阻器之端面的分割面的形狀容易變形，故而，製造良率會下降。

因此，先前以來，提出如下技術：於大塊基板之表背兩面分 別形成1次分割槽與2次分割槽之後，將形成於表面側之1次分割槽的槽深度設定為大於(深於)形成於背面側之1次分割槽的槽深度，且將形成於表面側之2次分割槽的槽深度設定為小於(淺於)形成於背面側之2次分割槽的槽深度(例如，參照專利文獻1)。根據該先前技術，1次分割時較深地形成於表面側之1次分割槽係沿裂開的方向而被切斷，但因形成於該表面側之2次分割槽較淺，故而，能抑制1次分割步驟中所擔心之不希望出現的沿2次分割槽的分裂。而且，於之後的2次分割時，若表面側之2次分割槽沿裂開的方向而被切斷，則容易沿較深地形成於背面側之2次分割槽而斷裂，故而，亦難以產生晶片電阻器之端面形狀不良。

[先行技術文獻] [專利文獻]

[專利文獻1]日本專利特開2004-259767號公報

然而，於此種晶片電阻器之製造方法中，須使沿1次分割槽將大塊基板切斷成短條狀之1次分割的力大於沿2次分割槽將該短條狀基板切斷成單片之2次分割的力而進行分割，故而，於1次分割時，在1次分割槽與2次分割槽之交叉部分容易產生缺損(碎屑)。亦即，當沿1次分割槽將大塊基板切斷成短條狀時，以橫切該1次分割槽的方式，隔著一定間隔而形成有多條2次分割槽，故而，該等1次分割槽與2次分割槽交叉之交叉部分比其他區域更脆弱，該交叉部分於1次分割時可能會缺損。

另外，於專利文獻1所揭示之先前技術中，藉由使表背兩面 之1次分割槽或2次分割槽的槽深度相對地不同，而減少1次分割時或2次分割時產生的端面形狀不良，但僅因各個1次分割槽或2次分割槽以均勻的深度形成，故而，1次分割槽與2次分割槽之交叉部分變得比其他區域脆弱，無法抑制1次分割時會產生的交叉部分之缺損。

本發明係鑒於上述先前技術之情況而完成，其目的在於提供一種能抑制於1次分割槽與2次分割槽之交叉部分產生缺損的晶片電阻器之製造方法。

為了達成上述目的，本發明之晶片電阻器之製造方法包括如下步驟：於片狀的大塊基板上形成縱橫延伸的複數個1次分割槽與2次分割槽之步驟；於上述大塊基板之單面，以橫跨上述1次分割槽的方式形成複數對電極之步驟；形成連接於上述複數對電極之複數個電阻體之步驟；以覆蓋上述複數個電阻體的方式形成保護層之步驟；沿上述1次分割槽對上述大塊基板進行分割而形成複數個短條狀基板之步驟；於上述短條狀基板之分割面形成端面電極之步驟；及，沿上述2次分割槽對上述短條狀基板進行分割而形成各個元件之步驟；於上述1次分割槽中，將包含與上述2次分割槽之交叉部分在內的未形成上述電極的區域之槽深度設定為大於形成有上述電極的區域之槽深度，且沿上述1次分割槽進行分割而形成上述短條狀基板。

於經上述步驟而製造之晶片電阻器中，當於大塊基板之單面上形成電極或電阻體等之後，以使該面側裂開的方式沿1次分割槽將大塊基板分割時，首先自槽深度小且具有強度之電極形成區域起開始分裂，之 後是槽深度大且脆弱的交叉部分被分割，故而，於強度低的交叉部分無法承載大的負載而可進行1次分割，且於交叉部分不會產生缺損(碎屑)。

上述晶片電阻器之製造方法中，較佳為，若將未形成電極的區域之槽深度設為D1、將形成有電極的區域之槽深度設為D2，則其等設定為D1≧(D2+20μm)。

而且，上述晶片電阻器之製造方法中，亦可預先於大塊基板上形成每個區域內之槽深度不同的1次分割槽，且以橫跨該1次分割槽之槽深度淺的區域的方式形成電極，但較佳為，若於無分割槽之大塊基板上以30μm~60μm之膜厚形成電極之後，以橫切該電極的方式照射雷射而形成1次分割槽，則可簡單地形成槽深度不同的1次分割槽。

本發明之晶片電阻器之製造方法中，使電極之形成區域與除此以外之區域內的1次分割槽的槽深度不同，於大塊基板之單面形成電極或電阻體等之後，當以使該面側裂開的方式沿1次分割槽將大塊基板分割時，首先自槽深度小且具有強度之電極形成區域起開始分裂，之後是槽深度大且脆弱的交叉部分被分割，故而，於強度低的交叉部分無法承載大的負載而可進行1次分割，且於交叉部分未產生缺損(碎屑)。

1‧‧‧晶片電阻器

2‧‧‧絕緣基板

3‧‧‧表面電極

4‧‧‧背面電極

5‧‧‧電阻體

6‧‧‧底塗層

7‧‧‧保護層

8‧‧‧端面電極

9‧‧‧鍍敷層

10‧‧‧修整槽

20、50‧‧‧大塊基板

21、23、51‧‧‧1次分割槽

22、24、52‧‧‧2次分割槽

30、60‧‧‧短條狀基板

40、70‧‧‧晶片單體

D1、D2‧‧‧槽深度

W1、W2‧‧‧寬度

圖1係表示本發明之晶片電阻器的俯視圖。

圖2係沿圖1之II-II線的剖面圖。

圖3係表示該晶片電阻器之第1實施形態例中之製造方法的說明圖。

圖4係沿圖3(a)之IV-IV線的放大剖面圖。

圖5係表示該晶片電阻器之第2實施形態例中之製造方法的說明圖。

圖6係沿圖5(c)之VI-VI線之放大剖面圖。

以下，參照圖式對發明之實施形態進行說明。如圖1與圖2所示，本發明之晶片電阻器1主要由如下部件構成：正方體形狀的絕緣基板2；一對表面電極3，其設於絕緣基板2之表面(圖2中為上表面)之長度方向兩端部；一對背面電極4，其設於絕緣基板2之背面(圖2中為下表面)之長度方向兩端部；電阻體5，其兩端部重疊於一對表面電極3而設於絕緣基板2的表面上；底塗層(under coat)6，其被覆電阻體5；保護層(over coat)7，其被覆底塗層6；一對端面電極8，其將表面電極3與背面電極4橋接；及鍍敷層9，其被覆各表面電極3之一部分與各背面電極4及端面電極8。

絕緣基板2係由陶瓷等構成，且該絕緣基板2可藉由沿縱橫延伸的第1及第2分割槽對後述的大塊基板進行分割而獲得複數個。表面電極3係網版印刷Ag漿且進行乾燥、焙燒而成者，同樣，背面電極4亦係網版印刷Ag漿且進行乾燥、焙燒而成者。電阻體5係網版印刷氧化釕等電阻體漿且進行乾燥、焙燒而成者，且於該電阻體5上形成有修整槽10，以調整電阻值。底塗層6係網版印刷玻璃漿且進行焙燒而成者，該底塗層6係於形成修整槽10之前以覆蓋電阻體5的方式形成。保護層7係網版印刷環氧系樹脂漿且進行加熱硬化而成者，且該保護層7係於形成修整槽10之後形成於電阻體5上。

端面電極8係以覆蓋絕緣基板2之端面與表面電極3的方式由濺鍍而形成者，該端面電極8係由對於絕緣基板2之密接性良好的鎳鉻合金(Ni/Cr)構成。鍍敷層9係以覆蓋表面電極3之一部分與背面電極4及端面電極8的方式由電解鍍敷而形成者，且該鍍敷層9係由成為障壁層之鎳(Ni)與錫(Sn)-鉛(Pb)或無鉛的Sn等構成。

繼而，參照圖3與圖4，對於如上所述般構成的晶片電阻器1之第1實施形態例中之製造方法進行說明。

首先，如圖3(a)所示，準備可獲得複數個絕緣基板2的片狀的大塊基板20。該大塊基板20例如為厚度為0.5mm的陶瓷基板(96%氧化鋁基板)，於其單面(表面)上預先以縱橫延伸的格子狀排列而形成1次分割槽21與2次分割槽22。該等1次分割槽21與2次分割槽22均為剖面呈V字形狀的槽，2次分割槽22以均勻的槽深度呈直線狀延伸，而1次分割槽21係以淺的部分與深的部分交替地連續之不均勻的槽深度而呈直線狀延伸。亦即，如圖4所示，與2次分割槽交叉之交叉部分的1次分割槽21的槽深度(=D1)大於被鄰接之交叉部分夾住的部分的1次分割槽21的槽深度(=D2)，其等設定為D1≧(D2+20μm)的關係。而且，D1部分的寬度W1大於2次分割槽22即V字形狀的槽寬度W2，其等設定為W1>W2的關係。本實施形態例中，因使用厚度為0.5mm的大塊基板20，故滿足D1=130μm~160μm、D2=80μm~100μm。另外，於大塊基板20之另一面(背面)上亦以縱橫延伸的格子狀排列而形成1次分割槽23與2次分割槽24，但該等第1分割槽23及第2分割槽24之槽深度淺於表面側之第1分割槽21及第2分割槽22，且，第1分割槽23及第2分割槽24均設定為 均勻的槽深度(30μm~60μm)。

繼而，藉由以橫跨各1次分割槽21的方式網版印刷Ag漿且進行焙燒，從而，如圖3(b)所示，於大塊基板20之表面形成複數對表面電極3。該等表面電極3係形成於1次分割槽21之槽深度淺的區域(圖4中的D2部分)，而於包括交叉部分在內的、1次分割槽21之槽深度深的區域(圖4中的D1部分)，為了使沿分割槽而鄰接之表面電極3彼此不相連，較佳為不形成表面電極3。另外，表面電極3只要形成於1次分割槽21之槽深度深的區域內，則表面電極3的寬度尺寸與D1部分的寬度W1未必要一致，亦可將表面電極3的寬度尺寸設定為略窄於D1部分的寬度W1。雖省略圖示，但於大塊基板20之背面亦以橫跨各1次分割槽23的方式形成有複數對背面電極4。

繼而，藉由以橫跨成對的表面電極3的方式網版印刷氧化釕系的電阻體漿且進行焙燒，從而，如圖3(c)所示，總括地形成使長度方向之兩端部重疊於表面電極3的複數個電阻體5。

繼而，藉由在單獨地覆蓋各電阻體5之區域內網版印刷玻璃漿且進行焙燒，而於各電阻體5之上形成底塗層6，之後，對於被底塗層6覆蓋之電阻體5照射雷射光束而形成修整槽10。然後，藉由在各個覆蓋底塗層6與電阻體5之區域內網版印刷環氧系樹脂漿且進行加熱硬化，從而，如圖3(d)所示，形成橫切2次分割槽22而呈帶狀延伸的保護層7。

至此為止的步驟係對於大塊基板20的總括處理，但下面的步驟中，藉由沿表背的1次分割槽21、23而將大塊基板20切斷成短條狀(1次分割)，從而，如圖3(e)所示，由大塊基板20獲得複數個短條狀基板 30。該1次分割作業係藉由向大塊基板20之表面側延伸的方向施加彎曲應力而進行，利用該彎曲應力，1次分割槽21以表面側之槽開口裂開的方式被切斷。

此處，形成於大塊基板20之表面上的1次分割槽21之槽深度變得不均勻，從而具有槽深度大的區域與槽深度小的區域，故而，於1次分割時，首先自槽深度小且具有強度的區域(圖4中的D2部分)起開始分裂，之後是槽深度大且脆弱的交叉部分(圖4中的D1部分)被分割。因此，於強度低的交叉部分無法承載大的負載而可進行1次分割，能防止於交叉部分產生缺損(碎屑)。

繼而，於將複數個短條狀基板30重疊於上下方向後，在該狀態下對各短條狀基板30之端面整體濺鍍Ni/Cr，藉此，形成將表面電極3與背面電極4橋接的端面電極8。然後，進行2次分割，亦即，沿第2分割槽22、24將短條狀基板30切斷，且如圖3(f)所示，獲得與晶片電阻器1大小等同的單片(晶片單體)40。最後，藉由對已單片化的晶片單體40之絕緣基板2實施電解鍍敷，從而形成被覆表面電極3之一部分與背面電極4及端面電極8的鍍敷層9，製成如圖1與圖2所示的晶片電阻器1。

如以上說明所述，於本實施形態例中之晶片電阻器1之製造方法中，預先於大塊基板20之單面形成具有凹凸深度的1次分割槽21，且於大塊基板20上形成橫跨該1次分割槽21之複數對表面電極3、或橫跨成對的表面電極3之電阻體5等，之後，以使該形成面側裂開的方式沿1次分割槽21對大塊基板20進行1次分割，故而，於1次分割時，1次分割槽21係自槽深度小且具有強度的電極形成區域起開始分裂，之後是槽深度大 且脆弱的交叉部分被分割。因此，於強度低的交叉部分無法承載大的負載而可進行1次分割，且能防止於交叉部分產生缺損(碎屑)。

繼而，參照圖5與圖6對晶片電阻器1之第2實施形態例中之製造方法進行說明。

於該第2實施形態例中，首先，如圖5(a)所示，準備可獲得複數個絕緣基板2的片狀的大塊基板50。該大塊基板50例如為厚度為0.5mm的陶瓷基板(氧化鋁96%基板)，但此時，大塊基板50上未形成第1及第2分割槽。

繼而，於大塊基板50之單面(表面)上網版印刷銅(Cu)漿且進行焙燒，藉此，如圖5(b)所示，形成排列成矩陣狀之複數對表面電極3。此時，表面電極3之膜厚較佳為厚至30μm~60μm左右，本實施形態例中，藉由將20μm的Cu漿設為2層構造，而形成膜厚為40μm之表面電極3。雖省略圖示，但亦於大塊基板50之背面進行相同的步驟，藉此，形成排列成矩陣狀之複數對背面電極4。然而，背面電極4之膜厚無需如表面電極3般較厚，本實施形態例中係使用Ag漿來形成厚度為10μm之背面電極4。

繼而，利用雷射劃刻法，亦即，對大塊基板50照射雷射而形成分割槽，如圖5(c)所示，於大塊基板50之表面，以縱橫延伸的格子狀排列而形成1次分割槽51與2次分割槽52。此處，1次分割槽51係以橫切表面電極3的方式進行雷射照射而形成，且因表面電極3之膜厚如上所述形成得較厚(40μm)，故而，1次分割槽51係由淺的部分與深的部分交替地連續之不均勻的槽深度而形成。亦即，如圖6所示，相對於未形成表 面電極3之區域的1次分割槽51之槽深度(=D1)而言，形成有表面電極3之區域的1次分割槽51之槽深度(=D2)較淺，本實施形態例中，藉由設為D1=140μm、D2=100μm，而使1次分割槽51之槽深度形成約40μm的凹凸。另一方面，2次分割槽52係以縱切不存在表面電極3之大塊基板50的方式經雷射照射而形成，故而，2次分割槽52之槽深度均勻，1次分割槽51與2次分割槽交叉的交叉部分之槽深度為D1。

而且，於大塊基板50之另一面(背面)亦利用雷射劃刻法而形成1次分割槽53與2次分割槽54，但該等第1分割槽53及第2分割槽54之槽深度係淺於表面側之第1分割槽51及第2分割槽52，且第1分割槽53及第2分割槽54均設定為均勻的槽深度(例如40μm)。另外，關於表面側之第1分割槽51及第2分割槽52，須對於形成表面電極3之後的大塊基板50進行雷射照射而形成，而關於背面側之第1分割槽53及第2分割槽54，亦可於形成表面電極3之前的大塊基板50上預先形成。

繼而，藉由以橫跨成對的表面電極3的方式網版印刷氧化釕系的電阻體漿且進行焙燒，從而，如圖5(d)所示，總括地形成使長度方向之兩端部重疊於表面電極3的複數個電阻體5。

繼而，藉由在單獨地覆蓋各電阻體5之區域內網版印刷玻璃漿且進行焙燒，而於各電阻體5之上形成底塗層6，之後，對於被底塗層6覆蓋的電阻體5照射雷射光束而形成修整槽10。然後，藉由在各個覆蓋底塗層6與電阻體5之區域內網版印刷環氧系樹脂漿且進行加熱硬化，從而，如圖5(e)所示，形成橫切2次分割槽52而呈帶狀延伸的保護層7。此處，作為利用雷射劃刻法而形成分割槽之時序，只要為形成表面電極3之後且 切斷成後述的短條狀(1次分割)之前，則可為任一時序。

至此為止的步驟係對於大塊基板50的總括處理，但下面的步驟中，藉由沿表背的1次分割槽51、53而將大塊基板50切斷成短條狀(1次分割)，從而，如圖5(f)所示，由大塊基板50獲得複數個短條狀基板60。該1次分割作業係藉由向大塊基板50之表面側延伸之方向施加彎曲應力而進行，且利用該彎曲應力，使1次分割槽51以表面側之槽開口裂開的方式被切斷。

此處，形成於大塊基板50之表面上的1次分割槽51之槽深度並不均勻，具有槽深度大的區域與槽深度小的區域，故而，於1次分割時，首先自槽深度小且具有強度的區域(圖6中的D2部分)起開始分裂，之後是槽深度大且脆弱的交叉部分(圖6中的D1部分)被分割。因此，於強度低的交叉部分無法承載大的負載而可進行1次分割，且能防止於交叉部分產生缺損(碎屑)。

繼而，將複數個短條狀基板60重疊於上下方向之後，在該狀態下對各短條狀基板60之端面整體濺鍍Ni/Cr，藉此，形成將表面電極3與背面電極4橋接的端面電極8。然後，進行2次分割，亦即，沿表背的第2分割槽52、54而將短條狀基板60切斷，如圖5(g)所示，獲得與晶片電阻器1大小等同的單片(晶片單體)70。最後，藉由對已單片化的晶片單體70之絕緣基板2實施電解鍍敷，而形成被覆表面電極3之一部分與背面電極4及端面電極8的鍍敷層9，製成如圖1與圖2所示的晶片電阻器1。

如以上說明所述，於本實施形態例中之晶片電阻器1之製造方法中，在大塊基板50之表面形成膜厚較厚(30μm~60μm)的複數對表 面電極3，之後，以橫切該等表面電極3的方式對大塊基板50照射雷射，藉此，形成具有凹凸深度的1次分割槽51，然後，以使表面電極3之形成面側裂開的方式沿1次分割槽51對大塊基板50進行1次分割，因此，於1次分割時，1次分割槽51自槽深度小且具有強度的電極形成區域起開始分裂，之後是槽深度大且脆弱的交叉部分被分割。因此，於強度低的交叉部分無法承載大的負載而可進行1次分割，且能防止於交叉部分產生缺損(碎屑)。而且，可利用雷射劃刻法而簡單地形成如此具有凹凸深度的1次分割槽51，從而，可相應地使晶片電阻器1之製造步驟簡化。

20‧‧‧大塊基板

21、23‧‧‧1次分割槽

22、24‧‧‧2次分割槽

D1、D2‧‧‧槽深度

W1、W2‧‧‧寬度

Claims (3)

1. 一種晶片電阻器之製造方法，其特徵在於，包括如下步驟：於片狀的大塊基板上形成縱橫延伸的複數個1次分割槽與2次分割槽之步驟；於上述大塊基板之單面，以橫跨上述1次分割槽的方式形成複數對電極之步驟；形成連接於上述複數對電極之複數個電阻體之步驟；以覆蓋上述複數個電阻體的方式形成保護層之步驟；沿上述1次分割槽對上述大塊基板進行分割而形成複數個短條狀基板之步驟；於上述短條狀基板之分割面形成端面電極之步驟；及，沿上述2次分割槽對上述短條狀基板進行分割而形成各個元件之步驟；於上述1次分割槽中，將包含與上述2次分割槽之交叉部分在內的未形成上述電極的區域之槽深度設定為大於形成有上述電極的區域之槽深度，且沿上述1次分割槽進行分割而形成上述短條狀基板。
2. 如申請專利範圍第1項之晶片電阻器之製造方法，其中若將未形成上述電極的區域之槽深度設為D1、將形成有上述電極的區域之槽深度設為D2，則其等設定為D1≧(D2+20μm)。
3. 如申請專利範圍第1或2項之晶片電阻器之製造方法，其中於上述大塊基板上以30μm~60μm之膜厚形成上述電極之後，以橫切該電極的方式照射雷射而形成上述1次分割槽。