JP6479361B2 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
JP6479361B2
JP6479361B2 JP2014155057A JP2014155057A JP6479361B2 JP 6479361 B2 JP6479361 B2 JP 6479361B2 JP 2014155057 A JP2014155057 A JP 2014155057A JP 2014155057 A JP2014155057 A JP 2014155057A JP 6479361 B2 JP6479361 B2 JP 6479361B2
Authority
JP
Japan
Prior art keywords
resistor
resistance value
resistors
front electrodes
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014155057A
Other languages
English (en)
Other versions
JP2016032072A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2014155057A priority Critical patent/JP6479361B2/ja
Publication of JP2016032072A publication Critical patent/JP2016032072A/ja
Application granted granted Critical
Publication of JP6479361B2 publication Critical patent/JP6479361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、絶縁基板上に異なる抵抗値を有する複数の抵抗体が直列に形成されているチップ抵抗器に関するものである。
図6は特許文献1に開示された従来例に係るチップ抵抗器の平面図であり、このチップ抵抗器は、直方体形状の絶縁基板10と、絶縁基板10の長手方向両端部に形成された一対の表電極11,12と、これら表電極11,12間に直列に接続された第1および第2抵抗体13,14等によって主に構成されている。第1抵抗体13と第2抵抗体14は抵抗値の異なる抵抗材料を印刷・焼成して形成されたものであり、図示の例の場合、第1抵抗体13の抵抗値に比べて第2抵抗体14の抵抗値が高いものとなっている。
第1および第2抵抗体13,14にはそれぞれトリミング溝15,16が形成されており、これらトリミング溝15,16を形成することでチップ抵抗器の抵抗値調整されるようになっている。その際、抵抗値が高い方の第2抵抗体14からトリミング溝16を形成することにより、測定抵抗値が目標抵抗値よりも僅かに下回るまで抵抗値を増大させた(抵抗値の粗調整)後、抵抗値が低い方の第1抵抗体13にトリミング溝15を形成することにより、測定抵抗値を目標抵抗値に対して一致させるようにしている(抵抗値の微調整)。
このように構成されたチップ抵抗器では、異なる抵抗値の第1および第2抵抗体13,14を一対の表電極11,12間に直列に接続し、これら両抵抗体13,14のうち抵抗値が高い方(例えば第2抵抗体14)から先にトリミングを行うようにしたので、高精度の抵抗値調整を行うことができるようになっている。
特開2004−200424号公報
ところで、表電極や抵抗体を絶縁基板上に形成する場合は、スクリーンと呼ばれる製版を用いてペースト材料を転写するスクリーン印刷が一般的であり、図6に示したチップ抵抗器においては、絶縁基板10上にAgペーストをスクリーン印刷して一対の表電極11,12を形成した後、一方の表電極11に重なるように抵抗体ペーストをスクリーン印刷して第1抵抗体13を形成し、次いで、他方の表電極12と第1抵抗体13に跨るように別の抵抗体ペーストをスクリーン印刷して第2抵抗体14を形成するようにしている。
しかしながら、表電極11,12と第1抵抗体13および第2抵抗体14はそれぞれ別々の印刷工程で形成されるものであるため、これらの位置関係が常に正確に保たれるとは限らず、表電極11,12に対する第1抵抗体13や第2抵抗体14の相対位置がずれてしまうことがある。また、チップ抵抗器は大判の集合基板を縦横の分割溝に沿って個片化することによって製造されるため、スクリーンの伸び等に起因して集合基板の周辺付近に上記したような位置ずれが発生し易くなる。
図7(a)は両表電極11,12に対して第1抵抗体13と第2抵抗体14が適正位置に形成された場合を示し、図7(b)は表電極11に対して第1抵抗体13が左側へ位置ずれして形成された場合を示している。ここで、抵抗値の低い第1抵抗体13として例えば10Ω材が用いられ、抵抗値の高い第2抵抗体14として100Ω材が用いられたとすると、図7(a)の場合は、第1抵抗体13の単体部分Raと第2抵抗体14の単体部分Rbおよび両抵抗体13,14の重なり部分Rcの長さの比がRa:Rc:Rb=3:2:3の関係にあるため、Ra=3×10Ω、Rb=3×100Ω、Rc=2×(10×100)/(10+100)Ωとなる。一方、図7(b)の場合は、第1抵抗体13の単体部分Raと第2抵抗体14の単体部分Rbおよび両抵抗体13,14の重なり部分Rcの長さの比がRa:Rc:Rb=3:1:4の関係となるため、Ra=3×10Ω、Rb=4×100Ω、Rc=(10×100)/(10+100)Ωとなる。したがって、両表電極11,12間の合成抵抗値は、図7(a)の場合は、
R1=Ra+Rc+Rb=30Ω+200Ω/11+300Ω≒348Ω
となり、図7(b)の場合は、
R2=Ra+Rc+Rb=30Ω+100Ω/11+400Ω≒439Ω
となる。このように同じ形状の抵抗体13,14を印刷しても、印刷時の位置ずれによって両表電極11,12間の合成抵抗値R1,R2が相違してしまうため、トリミング溝を形成する前の初期抵抗値が大きく変動し、最悪の場合、トリミング溝の形成前に目標抵抗値を超えてしまう虞がある。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、初期抵抗値の変動を抑えて抵抗値を高精度に調整することができるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明のチップ抵抗器は、絶縁基板と、この絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、これら一対の表電極に接続されて一定間隔の隙間部を介して対向する一対の第1抵抗体と、前記隙間部に形成されて一対の前記第1抵抗体に直列接続される第2抵抗体とを備え、前記第1抵抗体と前記第2抵抗体が互いに抵抗値の異なる材料で形成されていると共に、前記第2抵抗体は前記第1抵抗体の幅方向の両側辺から突出するように前記隙間部に形成されており、前記第1抵抗体と前記第2抵抗体のうち、抵抗値が高い方の抵抗体には前記両表電極間の合成抵抗値を目標抵抗値に近づける粗調整用のトリミング溝が形成されていると共に、抵抗値が低い方の抵抗体には前記両表電極間の合成抵抗値を目標抵抗値に一致させる微調整用のトリミング溝が形成されているという構成にした。
このように構成されたチップ抵抗器では、一対の表電極間に第1抵抗体と第2抵抗体および第1抵抗体が直列に接続されており、これら第1抵抗体と第2抵抗体は互いに抵抗値の異なる抵抗材料で形成されたものであるから、第1抵抗体と第2抵抗体のうち抵抗値が高い方から先にトリミングを行うことにより、高精度の抵抗値調整を行うことができる。そして、一方の表電極に接続する第1抵抗体と他方の表電極に接続する第1抵抗体との間に存する隙間部に第2抵抗体が形成され、この第2抵抗体の両端部がそれぞれ第1抵抗体に重なり合っているため、絶縁基板上で一対の第1抵抗体に対して第2抵抗体が電流方向へ位置ずれした状態で形成されたとしても、一方の第1抵抗体と第2抵抗体の重なり部分の増加が他方の第1抵抗体と第2抵抗体の重なり部分の減少によって相殺されることにより、両表電極間の合成抵抗値は一定となり、印刷ずれに起因する初期抵抗値の変動を抑えることができる。
しかも、このチップ抵抗器では、第2抵抗体が第1抵抗体の幅方向の両側辺から突出するように隙間部に形成されているため、第1抵抗体と第2抵抗体の相対位置が電流方向と直交する幅方向にずれた場合でも、両表電極間の合成抵抗値は一定となり、印刷ずれに起因する初期抵抗値の変動を確実に抑制することができる。
本発明のチップ抵抗器は、一対の表電極間に第1抵抗体と第2抵抗体および第1抵抗体が直列に接続されており、これら第1抵抗体と第2抵抗体は互いに抵抗値の異なる抵抗材料で形成されたものであるから、第1抵抗体と第2抵抗体のうち抵抗値が高い方から先にトリミングを行うことにより、高精度の抵抗値調整を行うことができる。また、絶縁基板上で一対の第1抵抗体に対して第2抵抗体が電流方向へ位置ずれした状態で形成されたり、電流方向と直交する方向へ位置ずれした状態で形成された場合でも、両表電極間の合成抵抗値は一定となり、印刷ずれに起因する初期抵抗値の変動を確実に抑制することができる。
本発明の第1実施形態例に係るチップ抵抗器の平面図である。 該チップ抵抗器の製造方法を示す工程図である。 該チップ抵抗器における抵抗体の位置ずれ状態を示す説明図である。 本発明の第2実施形態例に係るチップ抵抗器の平面図である。 本発明の第3実施形態例に係るチップ抵抗器の平面図である。 従来例に係るチップ抵抗器の平面図である。 該チップ抵抗器における抵抗体の位置ずれ状態を示す説明図である。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の第1実施形態例に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面の長手方向両端部に設けられた一対の表電極2,3と、これら一対の表電極2,3間に直列に接続された2つの第1抵抗体4,5および1つの第2抵抗体6と、これら抵抗体4,5,6を被覆する保護層7等によって主に構成されており、第1抵抗体4と第2抵抗体6にはそれぞれトリミング溝8,9が形成されている。なお、図示省略されているが、絶縁基板1の裏面には表電極2,3に対応するように一対の裏電極が設けられており、絶縁基板1の長手方向の両端面には対応する表電極と裏電極を橋絡する端面電極が設けられている。
絶縁基板1はセラミック等からなり、この絶縁基板1は大判の集合基板を縦横の分割溝に沿って分割して多数個取りしたものである。一対の表電極2,3はAgペースト等をスクリーン印刷して乾燥・焼成させたものであり、これら表電極2,3は一定の間隔を存して対向している。
第1抵抗体4,5と第2抵抗体6は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させたものであるが、第1抵抗体4,5が抵抗値の低い抵抗材料(例えば10Ω材)を用いて形成されているのに対し、第2抵抗体6は抵抗値の高い抵抗材料(例えば100Ω材)を用いて形成されている。なお、これとは逆に第1抵抗体4,5を抵抗値の高い抵抗材料で形成し、第2抵抗体を抵抗値の低い抵抗材料で形成しても良く、要は、第1抵抗体4,5と第2抵抗体6とが抵抗値の異なる抵抗材料を用いて形成されていれば良い。
一方の第1抵抗体4は図示左側の表電極2に接続され、他方の第1抵抗体5は図示右側の表電極3に接続されており、これら両第1抵抗体4,5間には一定間隔の隙間部S(図2(c)参照)が介設されている。第2抵抗体6はこの隙間部Sに形成されており、第2抵抗体6の両端部が第1抵抗体4,5に重なることにより、両表電極2,3間に第1抵抗体4と第2抵抗体6および第1抵抗体5が直列に接続されている。
一方の第1抵抗体4にはストレートカット形状のトリミング溝8が形成されており、第2抵抗体6にはLカット形状のトリミング溝9が形成されている。これらトリミング溝8,9によって両表電極2,3間の合成抵抗値が所望の値に調整されるようになっているが、その際、抵抗値が高い方の第2抵抗体6に対してトリミング溝9を形成した後、抵抗値が低い方の第1抵抗体4に対してトリミング溝8を形成するようになっている。
保護層7はアンダーコート層とオーバーコート層の2層構造からなり、アンダーコート層はトリミング溝8,9を形成する前に第1抵抗体4,5と第2抵抗体6を覆うように形成され、オーバーコート層はトリミング溝8,9を形成した後にアンダーコート層を覆うように形成されている。なお、アンダーコート層はガラスペーストをスクリーン印刷して焼成させたものであり、オーバーコート層6はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものである。
次に、このように構成されたチップ抵抗器の製造工程について、図2を参照しながら説明する。
まず、図2(a)に示すように、絶縁基板1が多数個取りされる集合基板1Aを準備する。この集合基板1Aには予め1次分割溝と2次分割溝(いずれも図示省略)が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。なお、図2では1個分のチップ領域に相当する集合基板1Aが代表的に示されているが、実際は多数個分のチップ領域に相当する集合基板1Aに対して以下に説明する各工程が一括して行われる。
まず、集合基板1Aの表面にAgペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(b)に示すように、集合基板1Aの長手方向両端部に一対の表電極2,3を形成する。なお、これら表電極2,3は1回の印刷工程で同時に形成されるため、両表電極2,3の対向間距離はその印刷工程で使用される印刷製版の孔形状によって高精度に規定される。
図示省略されているが、この工程に前後して集合基板1Aの裏面にAgペーストをスクリーン印刷し、これを乾燥・焼成することにより、集合基板1Aの裏面に図示せぬ一対の裏電極を形成する。
次に、集合基板1Aの表面に抵抗値が低い酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(c)に示すように、左端部を表電極2に重ね合わせた第1抵抗体4と、右端部を表電極3に重ね合わせた第1抵抗体5とを同時に形成し、これら一対の第1抵抗体4,5間に一定間隔L1だけ離れた隙間部Sが確保される。その際、両第1抵抗体4,5は1回の印刷工程で同時に形成されるため、隙間部Sの間隔L1はその印刷工程で使用される印刷製版の孔形状によって高精度に規定され、表電極2,3に対する両第1抵抗体4,5の相対位置が図の左右方向(電流方向)に変動したとしても、隙間部Sの間隔L1は常に一定となる。
次に、隙間部Sを覆う領域に抵抗値が高い酸化ルテニウム等の抵抗体ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、図2(d)に示すように、両端部を第1抵抗体4と第1抵抗体5に重ね合わせた第2抵抗体6を形成する。ここで、第2抵抗体6の長さ寸法(電流方向の長さ)を隙間部Sの間隔L1に比べて十分に大きく設定することにより,隙間部Sと第2抵抗体6の相対位置がずれたとしても、第2抵抗体6の両端部が第1抵抗体4と第1抵抗体5に確実に重なるようになっている。
図2中には図示省略されているが、しかる後、両第1抵抗体4,5と第2抵抗体6を覆う領域にガラスペーストをスクリーン印刷して焼成することにより、保護層7の下層となるアンダーコート層を形成する。
次いで、一対の表電極2,3に図示せぬプローブを当てながらアンダーコート層の上からレーザ光を照射することにより、両表電極2,3間に直接続された第1抵抗体4,5と第2抵抗体6の合成抵抗値を調整する。この場合、抵抗値が高い方の第2抵抗体6から先にトリミング溝9を形成することにより、測定抵抗値が目標抵抗値よりも僅かに下回るまで抵抗値を増大させた(抵抗値の粗調整)後、抵抗値が低い方の第1抵抗体4にトリミング溝8を形成することにより、測定抵抗値を目標抵抗値に対して一致させるようにしている(抵抗値の微調整)。なお、トリミング溝8やトリミング溝9の形状は特に限定されるものではなく、例えば、トリミング溝8をストレートカット形状の代わりにLカット形状にしても良い。また、トリミング溝8は両第1抵抗体4,5の少なくとも一方に形成されていれば良く、例えば、左側の第1抵抗体4の代わりに右側の第1抵抗体5にトリミング溝8を形成したり、第1抵抗体4,5の両方にトリミング溝8を形成しても良い。
次に、アンダーコート層を覆うようにエポキシ系等の樹脂ペーストをスクリーン印刷した後、これを加熱硬化することにより、保護層7の上層となるオーバーコート層を形成する。このオーバーコート層はトリミング溝8,9を覆って外部環境から保護するためのものであり、このように第1抵抗体4,5と第2抵抗体6を2層構造の保護層7(アンダーコート層とオーバーコート層)で覆うことにより、湿度に影響されないチップ抵抗器が実現されるようになっている。
ここまでの各工程は多数個取り用の集合基板1Aに対する一括処理であるが、次なる工程では、集合基板1Aを1次分割溝に沿って短冊状に分割するという1次ブレーク加工を行うことより、複数個分のチップ領域が設けられた図示せぬ短冊状基板を得る。しかる後、短冊状基板の分割面に表電極2,3と裏電極を橋絡する図示せぬ端面電極を形成した後、短冊状基板を2次分割溝に沿って分割するという2次ブレーク加工を行うことにより、チップ抵抗器と同等の大きさの個片(チップ単体)を得る。
最後に、個片化された各チップ単体の絶縁基板1の長手方向両端部に電解メッキを施すことにより、端面電極を覆う外部メッキを形成することにより、図1に示すようなチップ抵抗器が得られる。
上記したチップ抵抗器の製造工程から明らかなように、表電極2,3と第1抵抗体4,5および第2抵抗体6はそれぞれ別々の印刷工程で形成されるため、表電極2,3に対して第1抵抗体4,5または第2抵抗体6が位置ずれした状態で形成されることにより、第1抵抗体4,5間の隙間部Sに対する第2抵抗体6の形成位置がずれてしまうことがある。ここで、一対の第1抵抗体4,5は1回の印刷工程で同時に形成されるため、隙間部Sの間隔L1はその印刷工程で使用される印刷製版の孔形状によって高精度に規定されており、しかも、これら第1抵抗体4,5は抵抗値を同じくする同一の抵抗材料からなるものである。したがって、図2(d)に示す第2抵抗体6の印刷工程において、隙間部Sに対して第2抵抗体6が左右いずれかの方向(電流方向)へ位置ずれした状態で形成されたとしても、第1抵抗体4,5のいずれか一方と第2抵抗体6の重なり部分の抵抗値増加分が他方と第2抵抗体6重なり部分の抵抗値減少分によって相殺されることになる。以下、この点について図3を参照して具体的に説明する。
図3(a)は両表電極2,3に対して第1抵抗体4,5と第2抵抗体6が適正位置に形成された場合を示し、図3(b)は両表電極2,3に対して第1抵抗体4,5が左側へ位置ずれして形成された場合を示している。ここで、抵抗値の低い方の第1抵抗体4,5とて例えば10Ω材が用いられ、抵抗値の高い方の第2抵抗体6として100Ω材が用いられたとすると、図3(a)の場合は、第1抵抗体4の単体部分Ra1:第1抵抗体4と第2抵抗体6の重なり部分Rc1:第2抵抗体6の単体部分Rb:第2抵抗体6と第1抵抗体5の重なり部分Rc2:第1抵抗体5の単体部分Ra2=2:2:2:1:1の比例関係にあるため、Ra1=2×10Ω、Rc1=2×(10×100)/(10+100)Ω、Rb=2×100Ω、Rc2=(10×100)/(10+100)Ω、Ra2=10Ωとなる。一方、図3(b)の場合は、第1抵抗体4の単体部分Ra1:第1抵抗体4と第2抵抗体6の重なり部分Rc1:第2抵抗体6の単体部分Rb:第2抵抗体6と第1抵抗体5の重なり部分Rc2:第1抵抗体5の単体部分Ra2=2:1:2:2:1の比例関係にあるため、Ra1=2×10Ω、Rc1=(10×100)/(10+100)Ω、Rb=2×100Ω、Rc2=2×(10×100)/(10+100)Ω、Ra2=10Ωとなる。したがって、両表電極2,3間の合成抵抗値は、図3(a)の場合は、
R1=Ra1+Rc1+Rb+Rc2+Ra2=20Ω+200Ω/11+200Ω+100Ω/11+10Ω≒257Ω
となり、図3(b)の場合は、
R2=Ra1+Rc1+Rb+Rc2+Ra2=20Ω+100Ω/11+200Ω+200Ω/11+10Ω≒257Ω
となる。
このように一対の第1抵抗体4,5間の隙間部Sに対して第2抵抗体6が左右方向へ位置ずれした状態で形成されると、第2抵抗体6の両端部と第1抵抗体4,5との重なり部分の面積は一方が増加した分だけ他方は減少するが、それに伴う抵抗値の増加分と減少分が左右の重なり部分で相殺されるため、両表電極2,3間の合成抵抗値R1,R2は一定となる。
以上説明したように、本実施形態例に係るチップ抵抗器は、一対の表電極2,3間に第1抵抗体4と第2抵抗体6および第1抵抗体5が直列に接続されており、これら第1抵抗体4,5と第2抵抗体6は互いに抵抗値の異なる抵抗材料で形成されたものであるから、第1抵抗体4,5と第2抵抗体6のうち抵抗値が高い方から先にトリミングを行うことにより、高精度の抵抗値調整を行うことができる。そして、一方の表電極2に接続する第1抵抗体4と他方の表電極3に接続する第1抵抗体5との間に存する隙間部Sに第2抵抗体6が形成され、この第2抵抗体6の両端部がそれぞれ第1抵抗体4,5に重なり合っているため、絶縁基板1上で一対の第1抵抗体4,5に対して第2抵抗体6が電流方向へ位置ずれした状態で形成されたとしても、一方の第1抵抗体4,5と第2抵抗体6の重なり部分の増加が他方の第1抵抗体4,5と第2抵抗体6の重なり部分の減少によって相殺されることにより、両表電極2,3間の合成抵抗値は一定となり、印刷ずれに起因する初期抵抗値の変動を抑えることができる。
図4に示す第2実施形態例に係るチップ抵抗器の場合、第2抵抗体6の幅寸法(上下方向の長さ)が第1抵抗体4,5よりも短く設定されており、それ以外の構成は第1実施形態例と基本的に同じである。
また、図5に示す第3実施形態例に係るチップ抵抗器の場合、第2抵抗体6の幅寸法が第1抵抗体4,5よりも長く設定されており、それ以外の構成は第1実施形態例と基本的に同じである。
これら第2および第3実施形態例のように、電流方向と直交する幅方向の寸法を第1抵抗体4,5と第2抵抗体6とで異ならせると、第1抵抗体4,5と第2抵抗体6の相対位置が電流方向(左右方向)にずれた場合だけでなく、幅方向(上下方向)にずれた場合も吸収されるため、印刷ずれに起因する初期抵抗値の変動をより効果的に抑えることができる。
1 絶縁基板
1A 集合基板
2,3 表電極
4,5 第1抵抗体
6 第2抵抗体
7 保護層
8,9 トリミング溝
S 隙間部

Claims (1)

  1. 絶縁基板と、この絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、これら一対の表電極に接続されて一定間隔の隙間部を介して対向する一対の第1抵抗体と、前記隙間部に形成されて一対の前記第1抵抗体に直列接続される第2抵抗体とを備え、
    前記第1抵抗体と前記第2抵抗体が互いに抵抗値の異なる材料で形成されていると共に、前記第2抵抗体は前記第1抵抗体の幅方向の両側辺から突出するように前記隙間部に形成されており、
    前記第1抵抗体と前記第2抵抗体のうち、抵抗値が高い方の抵抗体には前記両表電極間の合成抵抗値を目標抵抗値に近づける粗調整用のトリミング溝が形成されていると共に、抵抗値が低い方の抵抗体には前記両表電極間の合成抵抗値を目標抵抗値に一致させる微調整用のトリミング溝が形成されていることを特徴とするチップ抵抗器。
JP2014155057A 2014-07-30 2014-07-30 チップ抵抗器 Active JP6479361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014155057A JP6479361B2 (ja) 2014-07-30 2014-07-30 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014155057A JP6479361B2 (ja) 2014-07-30 2014-07-30 チップ抵抗器

Publications (2)

Publication Number Publication Date
JP2016032072A JP2016032072A (ja) 2016-03-07
JP6479361B2 true JP6479361B2 (ja) 2019-03-06

Family

ID=55442275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014155057A Active JP6479361B2 (ja) 2014-07-30 2014-07-30 チップ抵抗器

Country Status (1)

Country Link
JP (1) JP6479361B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498885B2 (ja) * 2014-08-05 2019-04-10 Koa株式会社 チップ抵抗器およびチップ抵抗器のトリミング方法
JP6708505B2 (ja) 2016-07-14 2020-06-10 株式会社日立プラントメカニクス 高圧水素の膨張タービン式充填システム
KR20180047411A (ko) * 2016-10-31 2018-05-10 삼성전기주식회사 저항 소자 및 저항 소자 어셈블리
CN108766689B (zh) * 2018-06-25 2020-12-22 中国振华集团云科电子有限公司 一种薄膜低阻及薄膜低阻l型调阻方法
CN114005630B (zh) * 2021-11-17 2022-05-27 浙江玖维电子科技有限公司 一种贴片电阻及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5812901U (ja) * 1981-07-16 1983-01-27 日本電気株式会社 厚膜抵抗素子
JPH028001U (ja) * 1988-06-24 1990-01-18
JPH0227710A (ja) * 1988-07-15 1990-01-30 Murata Mfg Co Ltd チップ型cr複合部品およびその製造方法
JP3074527B2 (ja) * 1998-04-22 2000-08-07 釜屋電機株式会社 チップ形ヒューズ抵抗器
JP2004200424A (ja) * 2002-12-19 2004-07-15 Aoi Electronics Co Ltd チップ抵抗器

Also Published As

Publication number Publication date
JP2016032072A (ja) 2016-03-07

Similar Documents

Publication Publication Date Title
JP6479361B2 (ja) チップ抵抗器
WO2016051939A1 (ja) 抵抗体のトリミング方法
TWI687942B (zh) 晶片電阻器及晶片電阻器之製造方法
JP6181500B2 (ja) チップ抵抗器およびその製造方法
JP6371080B2 (ja) チップ抵抗器の製造方法
JP6495724B2 (ja) チップ抵抗器およびその製造方法
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2015230922A (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP6498885B2 (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
JP6453599B2 (ja) チップ抵抗器の製造方法
JP6170726B2 (ja) チップ抵抗器の製造方法
JP2017224677A (ja) チップ抵抗器およびその製造方法
JP6731246B2 (ja) チップ抵抗器の製造方法
JP6393484B2 (ja) チップ抵抗器
JP6749752B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
TWI817476B (zh) 晶片電阻器及晶片電阻器之製造方法
JP6453598B2 (ja) チップ抵抗器
JP2022159796A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2016225572A (ja) チップ抵抗器およびその製造方法
JP6695415B2 (ja) チップ抵抗器
JP2018088497A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2022178503A (ja) チップ抵抗器
JP2018107375A (ja) チップ抵抗器
JP2015204417A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250