JP2005317927A

JP2005317927A - チップ抵抗器

Info

Publication number: JP2005317927A
Application number: JP2005068394A
Authority: JP
Inventors: Suguru Toyama; 英遠山; Toshihide Yoshida; 俊秀吉田; Hirokazu Kato; 浩和加藤; Satoru Higano; 哲日向野
Original assignee: Kamaya Electric Co Ltd; Mitsubishi Materials Corp
Current assignee: Kamaya Electric Co Ltd; Mitsubishi Materials Corp
Priority date: 2004-03-31
Filing date: 2005-03-11
Publication date: 2005-11-10
Also published as: CN1977347B; TWI447748B; HK1105713A1; WO2005096323A1; KR20070024506A; CN1977347A; KR101016475B1; TW200537532A

Abstract

【課題】電極メッキ層形成後のメッキ張り出しを極力少なくすると共に、チップの分割面をメッキ張り出しが吸収できる形状にすることにより、チップ寸法精度のさらなる向上を図ったチップ抵抗器を提供する。
【解決手段】シート状の絶縁性基板１上に複数対の電極４、５を形成し、複数対の電極４、５に接続される複数の抵抗体６を絶縁性基板１上に形成し、抵抗体６を被覆する保護膜７を形成する。絶縁性基板１をこの絶縁性基板１に縦横に形成された分割溝２、３に沿って分割してチップ状とする。両端電極にメッキ層を形成する。分割溝２、３はテーパを有しており、且つ、分割溝内において電極材および保護膜材が除去されている。
【選択図】図２

Description

本発明は、チップ抵抗器に関し、特に、寸法精度のより一層の向上を図ったチップ抵抗器に関するものである。

近年、電子部品の軽薄短小化傾向にあって、面実装タイプのチップ抵抗器においても１００５タイプ（抵抗器のサイズ１０×０．５ｍｍ）が主流となり、さらには、０６０３タイプ（抵抗器のサイズ０．６×０．３ｍｍ）、０４０２タイプ（抵抗器のサイズ０．４×０．２ｍｍ）の部品へと小型化が進んでいる。また、これに伴い、チップ部品の実装間隔も隣接間が０．２ｍｍ程度から０．１ｍｍ以下へと実装密度のアップが要求されてきている。

また、チップ抵抗器の実装機への供給・ピックアップについても、テーピング部品を使用した実装では、テーピングの角穴とのクリアランスが小さくなってきており、部品形状の精度アップが望まれている。また、近年、ゴミなどの発生が少なくクリーン化が可能なバルク実装が注目されてきているが、バルク実装においても、フィーダにて整列させて供給するため、部品形状の高精度化が望まれている。

図５〜図７は、従来工法によるチップ抵抗器の内部構造を示している。

従来では、先ず、刃型等によりセラミックス等のシート状絶縁性基板１の両面（または片面）に一次方向と二次方向（横方向と縦方向）に格子状の分割溝２、３を設けておく。
次に、この絶縁性基板１上に一次分割溝２を挟んで複数対の第１上部電極４ａと複数対の下部電極５を印刷にて形成し、次に、第１上部電極間４ａに抵抗体６を印刷にて形成し、この抵抗体６をトリミングして抵抗値を調整した後、その上に保護膜７を形成することにより、一基板上に多数の抵抗器が並設されたチップ抵抗基板が構成できる。
次に、この絶縁性基板１（即ち、チップ抵抗基板）を一次分割溝２に沿って短冊状に分割し、その分割面にスパッタや導電性ペースト等により端子電極１１を形成する。尚、上部電極については、スパッタの回り込みを防止する目的で一次分割溝２に沿って２層目（第２上部電極）を印刷・形成する場合もある。

端子電極形成後、短冊状のチップ抵抗基板を二次分割溝３に沿って分割し、チップ状とすると共に、チップ両端の各電極１１にＮｉおよびＳｎによるメッキ層８を形成し、これで、図８に示すチップ抵抗器１０を得る。

ところで、従来工法によるチップ抵抗器１０では、二次側分割面に沿った分割溝３に上部・下部電極材料や保護膜ペースト等があり、二次側分割した時に分割溝に入っている上部・下部電極により、メッキ層８の形成過程においてＮｉやＳｎメッキが成長し、チップ抵抗器１０のセラミックス側面１０ａに大きく張り出して実際に分割した形状（図７の符号Ｗ１）以上に端子電極１１が大きく成長（図７の符号Ｗ２）し、この張り出し分ｄが形状寸法精度の低下を招く要因となっていた。

このような不都合を解決する技術として特許文献１が開示されている。
特許文献１には、絶縁性基板上に多連形成した多数の抵抗器を各抵抗器に分割（チップ化）するためのスリット（分割溝）形成を保護膜形成工程よりも後に行うことにより、絶縁性基板の分割を円滑に行って分割面形状を精度良く保つことができるようにしたチップ抵抗器の製造方法が開示されている。
特開２００３−８６４０８号公報

上記特許文献１の開示技術では、スリット加工にレーザ光を用い、スリットの断面形状を鋭いＵ字溝状に形成している。

既述したように、スリットの形成を電極形成工程、または電極形成工程を含んだ保護膜形成工程より後に行うことにより、スリット内に電極材料や保護膜材料が付着・堆積するのが防止されて絶縁性基板の分割が円滑に行われるようになり、分割面形状の寸法精度を良好に保つことができるが、スリット形状を断面形状Ｕ字状としているため、チップの分割側面は垂直面となっており、この垂直面にメッキ層を形成するとメッキ成長によるメッキ張り出し分がそのままチップの幅寸法を増大させることになり、これは、チップ抵抗器の形状寸法精度をより一層向上する上で大きな妨げとなる。

本発明は、このような問題に鑑みて成されたもので、電極メッキ層形成後のメッキ張り出しを極力少なくすると共に、チップの分割面を、メッキ張り出し分が吸収できる形状にすることにより、チップ寸法精度のさらなる向上を図ったチップ抵抗器を提供することを目的としている。

すなわち、請求項１に記載の本発明は、シート状の絶縁性基板上に複数対の電極を形成し、前記複数対の電極に接続される複数の抵抗体を前記絶縁性基板上に形成し、前記抵抗体を被覆する保護膜を形成し、前記絶縁性基板をこの絶縁性基板に縦横に形成された分割溝に沿って分割してチップ状とすると共に、両端電極にメッキ層を形成して成るチップ抵抗器において、前記分割溝はテーパを有しており、且つ、分割溝内において少なくとも電極材が除去されていることを特徴としている。

また、請求項２に記載の発明は、請求項１に記載のチップ抵抗器において、前記分割溝の縁部に再付着する分割溝形成時の飛散物は、高さが３μｍ以下で幅が７μｍ以下であることを特徴としている。

また、請求項３に記載の発明は、請求項１または請求項２の何れかに記載のチップ抵抗器において、前記分割溝の形成時に分割溝の壁面に形成される溶融再凝固層の厚さが１．５μｍ以下であることを特徴としている。

また、請求項４に記載の発明は、請求項１から請求項３までの何れかに記載のチップ抵抗器において、前記分割溝のテーパが１〜７μｍであることを特徴としている。

また、請求項５に記載の本発明は、請求項１から請求項４までの何れかに記載のチップ抵抗器において、前記電極メッキ層形成後のメッキ張り出しが１０μｍ以下であることを特徴としている。

また、請求項６に記載の本発明は、請求項１から請求項５までの何れかに記載のチップ抵抗器において、前記分割溝が波長３６０ｎｍ以下のレーザ光にて加工されていることを特徴としている。

上記した請求項１に記載の構成では、電極のメッキ層形成（Ｎｉ、Ｓｎメッキ）工程において、分割溝内に電極材料が存在しないため、メッキの成長が抑制され、メッキの張り出しを極力小さく抑えることができる。
また、請求項２に記載の構成では、飛散物（ドロス等）の発生を極端に減少させることにより電極エッジ部の形状を改善することができ、特に、バルク実装時のチップ抵抗器の搬送性を向上することができる。
また、請求項３に記載の構成では、分割溝壁面の溶融再凝固層（ガラス層）の厚みを減少することにより、ガラス層の剥離を防止し、メッキ層などの断線事故を防止すると共に、ガラス層が突起状になることによるチップ抵抗器の搬送性への悪影響を回避すことができる。
また、請求項４、５に記載の構成では、分割溝の形状にテーパを付けてあるため、断面Ｕ字状の分割溝に比べて、分割面は割方向に僅かなテーパを有し、よって、僅かなメッキ張り出し分は、そのテーパにより吸収することができ、メッキの張り出しを１０μｍ以下に抑えることができると共に、電極メッキ成長を含むチップ寸法精度をより一層向上することができる。尚、ここで、テーパとは、図８において、分割溝のエッジ部から溝底部までの水平距離（ｈ）を言う。
テーパを付けた分割溝を形成するのには、レーザーパラメータおよび加工パラメータを調整し分割溝幅と分割溝深さを適正化すると良い。

以上説明したように、本発明によれば、絶縁性基板の分割溝はテーパを有し、且つ、分割溝内において電極材が除去されているので、電極メッキ層形成後のメッキ成長が抑制され、分割側面へのメッキの張り出しを極力抑えることができ、且つ、メッキ張り出し分は、分割面のテーパにより吸収することができるため、メッキ成長を含むチップ形状寸法精度を向上することができる。
寸法精度の良好なチップ抵抗器は、テーピング実装やバルク実装において、隣接間の狭い高密度実装を可能とすると共に、分割溝の形成により生じる飛散物の再付着や分割溝壁面の溶融再凝固層が極めて少ないことも合わせて、バルク実装におけるチップの搬送性を著しく向上することができる。

本発明は、チップ抵抗器において、電極メッキ層形成後のメッキ張り出しを極力小さくすることにより、チップ抵抗器の形状寸法精度の向上を図ったものであり、以下、本発明に係るチップ抵抗器の実施形態を図１〜図４に基づいて説明する。
尚、説明を簡略化するため、以下の説明において従来と共通する部材については同一の符号を用いた。

図１〜図３は本実施形態によるチップ抵抗器の内部構造を示し、図４は拡大したチップ抵抗器の外観を示している。
本実施形態のチップ抵抗器１０は、シート状のセラミックス基板に、図５〜図７で示した従来工法と同様の製造プロセスにて、上部電極４ａ、４ｂ、下部電極５の形成、および抵抗体６の形成、およびトリミングによる抵抗値の調整、および保護膜７の形成の各工程を経て、その後に基板両面に一次分割溝２および二次分割溝３をレーザ照射光により形成するものである。
溝加工に用いるレーザ光Ｌは、基板の樹脂層や電極層を切断するため、樹脂層を炭化させない波長３６０ｎｍ以下（１９０〜３６０ｎｍ）を用いるのが好ましい。

従来工法とは、この分割溝２、３の形成プロセスおよび形成手段が相違しており、図示のように、電極材料や保護膜材料を含むセラミックス基板１にレーザ光Ｌを照射すると、溝内はレーザ光Ｌによって基板上の電極材料や保護膜材料は気化し、その殆どを除去することができる。勿論、分割は円滑であり、分割面にバリ等は生じない。

ここで、図９は、上記した波長３６０ｎｍ以下のレーザ光（ＵＶレーザー）による溝加工の状態を示している。

例えば、ＹＡＧレーザー等で溝加工した場合、溝加工にて除去された飛散物（ドロス等）が分割溝２（３）の両縁に突起状に再付着する。この付着物２０は後述する電極のエッジ形状を悪化させ、バルク実装時のチップ抵抗器の搬送性に悪影響を及ぼす。本実施形態では、ＵＶレーザーを用いることにより、この飛散物の発生を極端に少なくし、付着物２０の高さＨを３μｍ以下、幅Ｗを７μｍ以下としている。これにより、電極形状が改善され、バルク実装時のチップ抵抗器の搬送性を向上することができる。

また、溝加工の際、分割溝２（３）の壁面には溶融再凝固層２１（ガラス層２１）が形成される。このガラス層２１は脆く剥離・脱落し易いため、チップ製造時に後述するメッキ層などに断線事故が発生する虞があると共に、ガラス層が突起状になることによりチップ抵抗器の搬送性に悪影響を及ぼす。本実施形態では、ＵＶレーザーを用いることにより、このガラス層２１の厚みＴを１．５μｍ以下に減少している。これにより、ガラス層の剥離・脱落を防止し、メッキ層などの断線事故を防止すると共に、分割溝の壁面の表面粗さを改善し、バルク実装時のチップ抵抗器の搬送性を向上することができる。

また、分割溝２（３）をＵＶレーザーで形成する場合、加工条件（照射ビームパラメータや加工パラメータ等）より、溝に適度なテーパ角を持たせることができる。本実施形態では、加工条件を適正化して、分割溝２、３の断面形状に故意に１〜７μｍの僅かなテーパｈを持たせるようにしている。

次に、このセラミックス基板１を一次分割溝２に沿って短冊状に分割し、その分割面にスパッタや導電性ペースト等により端面電極１１を形成する。次に、この短冊状のチップ抵抗基板をさらに二次分割溝３に沿って分割し、チップ状とする。
この時、各チップ分割面１０ａの割り出し部は、割方向に僅かなテーパを持つことになる。次に、チップ両端の各電極１１にバレルメッキ法等によりＮｉ、Ｓｎメッキ処理してメッキ層８を形成し、図４に示すチップ抵抗器１０を得る。

Ｎｉ、Ｓｎメッキ処理後、メッキ層８は二次分割溝端の上下電極から分割側面１０ａ側に成長するが、上記したように、分割溝内の電極材料や保護膜材料はレーザ照射による光化学反応や高熱で気化し、殆どが除去されているため、メッキの張り出しは極めて少なくなっており、且つ、分割溝２、３の断面形状に適度なテーパを有するため、僅かなメッキ張り出しは、このテーパにより吸収され、メッキ成長ｄを含むチップ形状Ｗ２を極力チップ分割形状Ｗ１に近いサイズに抑えることができ、これにより、形状寸法精度が極めて良好なチップ抵抗器１０を得ることができる。
テーピング実装やバルク実装において、寸法精度の良好なチップ抵抗器を用いることは、要望される隣接間の狭い高密度実装を可能にするものである。

本発明の効果を確認するために、本発明によるチップ抵抗器と従来工法によるチップ抵抗器（比較例）を各々１０個製造し、本発明品（図３参照）と比較例（図７参照）のメッキ張り出し寸法ｄを測定すると共に、それぞれ表１に示した。

尚、チップ抵抗器は０６０３タイプとし、本発明における分割溝の加工条件は以下の通りである。
ＵＶレーザ出力（ワーク位置測定出力）：０．７５Ｗ
パルス繰り返し周波数：３０ＫＨｚ
走査速度：２０ｍｍ／ｓ
走査回数：１回
分割溝の幅：１２．１μｍ
分割溝の深さ：４２μｍ

表１の結果から、メッキ張り出し寸法ｄの平均値は、比較例の１４．６μｍに対し、本発明品では、６．７μｍと半分以下に抑制することができ、且つ、本発明によればメッキ層の張り出しを１０μｍ以下に抑制できることが確認できた。

また、他の確認事項として、飛散物の大きさ（Ｈ、Ｗ）に対するチップ抵抗器の搬送性（表２）、および再凝固層の厚み（Ｔ）に対する耐剥離性（表３）、およびテーパ（ｈ）に対するメッキ張り出し状態（表４）について調査した。
尚、各表中の○印は良好状態を示し、△印は幾分劣る状態を示している。

飛散物については、表２の結果より、高さ（Ｈ）が６．２μｍ以上、幅（Ｗ）が９．１３μｍ以上であると搬送性に幾分悪影響を及ぼすことから、本発明では、飛散物の高さは３μｍ以下、幅は７μｍ以下とした。また、再凝固層については、表３の結果より、厚み（Ｔ）が１．７２μｍ以上であると耐剥離性が幾分劣下することから、本発明では、再凝固層の厚みは１．５μｍ以下とした。更に、テーパについては、表４の結果より、テーパ（ｈ）が８．３１μｍ以上であるとメッキ張り出しが幾分大きくなり、メッキ張り出し寸法１０μｍ以下を確保し難くなることから、本発明では、テーパは１〜７μｍ以下とした。

本発明に係るチップ抵抗器の内部構造を示す一次分割方向の断面図。同、チップ抵抗器の内部構造を示す二次分割方向の断面図。同、チップ抵抗器の内部構造を示すチップ端の断面図。同、チップ抵抗器の拡大外観斜視図。従来のチップ抵抗器の構造を示す一次分割方向の断面図。同、チップ抵抗器の内部構造を示す二次分割方向の断面図。同、チップ抵抗器の内部構造を示すチップ端の断面図。同、チップ抵抗器の拡大外観斜視図。レーザ光（ＵＶレーザー）による溝加工の状態を示す拡大断面図。

符号の説明

１絶縁性基板（セラミックス基板）
２分割溝（一次分割溝）
３分割溝（二次分割溝）
４上部電極
５下部電極
６抵抗体
７保護膜
８メッキ層
１０チップ抵抗器
２０飛散物（付着物）
２１溶融再凝固層（ガラス層）

Claims

シート状の絶縁性基板上に複数対の電極を形成し、前記複数対の電極に接続される複数の抵抗体を前記絶縁性基板上に形成し、前記抵抗体を被覆する保護膜を形成し、前記絶縁性基板をこの絶縁性基板に縦横に形成された分割溝に沿って分割してチップ状とすると共に、両端電極にメッキ層を形成して成るチップ抵抗器において、
前記分割溝はテーパを有しており、且つ、分割溝内において少なくとも電極材が除去されていることを特徴とするチップ抵抗器。
前記分割溝の縁部に再付着する分割溝形成時の飛散物は、高さが３μｍ以下で幅が７μｍ以下であることを特徴とする請求項１に記載のチップ抵抗器。
前記分割溝の形成時に分割溝の壁面に形成される溶融再凝固層の厚さが１．５μｍ以下であることを特徴とする請求項１または請求項２の何れかに記載のチップ抵抗器。
前記分割溝のテーパが１μｍ〜７μｍであることを特徴とする請求項１から請求項３までの何れかに記載のチップ抵抗器。
前記電極メッキ層形成後のメッキ張り出しが１０μｍ以下であることを特徴とする請求項１から請求項４までの何れかに記載のチップ抵抗器。
前記分割溝が波長３６０ｎｍ以下のレーザ光にて加工されていることを特徴とする請求項１から請求項５までの何れかに記載のチップ抵抗器。