芯片电阻器
技术领域
本发明涉及芯片电阻器(chip resistor),特别涉及谋求尺寸精度进一步提高的芯片电阻器。
本申请要求2004年3月31日提出的日本专利申请2004-104384和2005年3月11日提出的日本专利申请2005-68394相应的优先权,在此引用其内容。
背景技术
近年来,电子部件趋向于轻薄短小化,在面安装型芯片电阻器中1005型(电阻器的尺寸为10×0.5mm)成为主流产品,还进一步小型化为0603型(电阻器的尺寸为0.6×0.3mm)、0402型(电阻器的尺寸为0.4×0.2mm)的产品。此外,与此相应地,芯片部件的安装间隔也要求安装密度提升为邻接间距为从0.2mm左右到0.1mm以下。
此外,对于芯片电阻器向安装机的供给·拾起,在使用带式(taping)部件的安装中,带与方孔的间隙变小,期望部件形状的精度提高。此外,近年来,虽然灰尘等发生较少且可清洁化的散装(bulk)安装逐渐引起人们的关注,但是由于在散装安装中由送料器对直供给,所以期望部件形状的高精度化。
图5~图7示出了由现有方法制造的芯片电阻器的内部结构。
在现有技术中,首先,由刀刃型等在陶瓷等的片状绝缘基板1的两面(或者单面)上沿一次方向和二次方向(横向和纵向)设置有格子状的分割槽2、3。
接着,在该绝缘基板1上通过夹着一次分割槽2而印刷形成多对第一上部电极4a和多对下部电极5,接着,在第一上部电极4a间印刷形成电阻6,通过修整该电阻6调整电阻值后,在其上采用玻璃或树脂材料而形成保护膜7,可以构成在一基板上并列设置许多电阻器的芯片电阻基板。
接着,将该绝缘基板1(即芯片电阻基板)沿一次分割槽2分割成长方形,在该分割面利用溅射或导电性糊剂等形成端子电极11。此外,对于上部电极,出于防止溅射蔓延的目的而沿一次分割槽2印刷形成第二层(第二上部电极)。
端子电极形成后,沿二次分割槽3分割长方形的芯片电阻基板,制成芯片状,并且在芯片两端的各电极11上形成由Ni和Sn构成的镀层8,由此得到如图8中所示的芯片电阻器10。
此外,在由现有方法得到的芯片电阻器10中,还在沿二次侧分割面的分割槽3中埋设上部·下部电极或保护膜等,利用二次侧分割时进入分割槽的上部·下部电极,使镀Ni或Sn在镀层8的形成过程中生长,在芯片电阻器10的陶瓷侧面10a较大地突出,端子电极11较大地生长(图9中的标记W2)至实际分割的形状(图9中的标记W1)以上,该突出部分d是造成形状尺寸精度下降的主要原因。
专利文献1公开了解决这类问题的技术。
在专利文献1中公开了下述这样的芯片电阻器的制造方法:通过在保护膜形成步骤之后,形成用于将在绝缘基板上多列形成的许多电阻器分割成各电阻器(芯片化)的缝隙(分割槽),从而可以平滑地进行绝缘基板的分割并且精度良好地保待分割面形状。
专利文献1:特开2003-86408号公报
发明内容
在上述专利文献1的公开技术中,在缝隙加工中采用激光,将缝隙的截面形状形成为尖U字槽状。
如已经描述地那样,通过在电极形成步骤或包括电极形成步骤的保护膜形成步骤之后进行缝隙的形成,从而防止电极材料或保护膜材料在缝隙内附着·淀积,而使绝缘基板的分割平滑地进行,可以良好地保持分割面形状的尺寸精度,但是由于缝隙形状成为截面形状U字状,所以芯片的分割侧面成垂直面,在该垂直面上形成镀层时由电镀生长导致的电镀突出部分直接使芯片宽度尺寸增大,这就大大防碍了芯片电阻器的形状尺寸精度更进一步地提高。
本发明是鉴于上述这样的问题而做出的,其目的是,提供一种芯片电阻器,其通过极力减少电极镀层形成后的电镀突出,并且将芯片的分割面形成为可吸收电镀突出部分的形状,从而实现芯片尺寸精度的进一步提高。
即,根据本发明的一个方案,提供一种用于制造芯片电阻器的芯片电阻基板,其具备:片状绝缘基板;在该基板上形成的多对电极;在所述绝缘基板上形成的、与所述多对电极连接的多个电阻;覆盖所述电阻的保护膜;以及在所述绝缘基板上横向纵向形成的、且沿其将绝缘基板分割而做成芯片状的分割槽,其中,所述分割槽具有斜度(taper),并且在分割槽内至少除去电极材料。
在上述芯片电阻基板的结构中,为了其后制造芯片电阻器,沿着分割槽将绝缘基板分割而做成芯片状,在两端电极上形成镀层(镀Ni、Sn),在该步骤中由于分割槽内不存在电极材料,所以可以抑制电镀的生长,并将电镀突出抑制到尽量小。
优选地,在上述芯片电阻基板中,在所述分割槽的边缘部上再附着的分割槽形成时的散开物,其高度为3μm以下,宽度为7μm以下。
在这种结构中,通过使散开物(浮渣等)的产生极端减少,可以改善其后制造的芯片电阻器的电极边缘部的形状,特别地,可以提高散装安装时芯片电阻器的传送性。
优选地,在上述芯片电阻基板中,所述分割槽形成时在分割槽的壁面上形成的溶融再凝固层的厚度为1.5μm以下。
在这种结构中,通过减少分割槽壁面的溶融再凝固层(玻璃层)的厚度,可以防止其后制造的芯片电阻器的玻璃层的剥离,防止镀层等的断路事故,并且可以避免由于玻璃层成突起状造成的对芯片电阻器传送性的不良影响。
优选地,在上述芯片电阻基板中,所述分割槽的斜度为1μm~7μm。
在这种结构中,由于分割槽的形状带有斜度,所以与截面U字状的分割槽相比,分割面在分割方向上具有微小的斜度,由此,在其后制造的芯片电阻器中,微小的电镀突出部分可以由该斜度吸收,如下面所述地可以将电镀突出抑制在10μm以下,并且可以更进一步地提高包含电极电镀生长的芯片尺寸精度。此外,在此所谓斜度是指在图8中从分割槽的边缘部到槽底部的水平距离(h)。
优选地,在上述芯片电阻基板中,所述分割槽由波长360nm以下的激光加工。
在形成带有斜度的分割槽的过程中,可以调整激光参数和加工参数而得到适当的分割槽宽度和分割槽深度。
根据本发明的另一方案,提供一种芯片电阻器,其是沿所述分割槽将上述芯片电阻基板分割而做成芯片状的芯片电阻器,其中具备在两端电极上形成的镀层。
优选地,在上述芯片电阻器中,所述电极镀层形成后的电镀突出为10μm以下。
根据本发明的又一方案,提供一种芯片电阻器的制造方法,在片状的绝缘基板上形成多对电极,在所述绝缘基板上形成与所述多对电极连接的多个电阻,形成覆盖所述电阻的保护膜,在所述绝缘基板上横向纵向地形成分割槽,沿所述分割槽将所述绝缘基板分割而做成芯片状,并且在两端电极上形成镀层,其中,在形成所述分割槽时,该分割槽具有斜度,而且在分割槽内至少除去电极材料。
附图说明
图1是示出本发明的芯片电阻器内部结构的一次分割方向的截面图。
图2是示出本发明的芯片电阻器内部结构的二次分割方向的截面图。
图3是示出本发明的芯片电阻器内部结构的芯片端的截面图。
图4是本发明的芯片电阻器的放大外观立体图。
图5是示出现有的芯片电阻器结构的一次分割方向的截面图。
图6是示出现有的芯片电阻器内部结构的二次分割方向的截面图。
图7是现有的芯片电阻器的放大外观立体图。
图8是示出本发明的由激光(UV激光器)进行槽加工的状态的放大截面图。
图9是示出现有的芯片电阻器内部结构的芯片端的截面图。
附图标记说明
1 绝缘基板(陶瓷基板) 2 分割槽(一次分割槽)
3 分割槽(二次分割槽) 4 上部电极
5 下部电极 6 电阻
7 保护膜 8 镀层
10 芯片电阻器 20 散开物(附着物)
21 溶融再凝固层(玻璃层)
具体实施方式
本发明在芯片电阻器中,通过使电极镀层形成后的电镀突出极力减小,从而提高芯片电阻器的形状尺寸精度,下面将基于图1~图4说明根据本发明的芯片电阻器的实施方式。
此外,为了简化说明,在下面的说明中对与现有技术共同的部件采用相同的附图标记。
图1~图3示出了本实施方式的芯片电阻器的内部结构,图4示出了放大的芯片电阻器的外观。
对于本实施方式的芯片电阻器10,在片状陶瓷基板上,利用与图5~图7中示出的现有方法相同的制造工艺,经过上部电极4a、4b和下部电极5的形成、电阻6的形成、由修整进行的电阻值的调整、以及保护膜7的形成等各步骤之后,在基板两面由激光照射光形成一次分割槽2和二次分割槽3。
为了切断基板的树脂层和电极层,在槽加工中采用的激光L优选使用不会使树脂层炭化的波长360nm以下(190~360nm)的光。
所谓现有方法是指,该分割槽2、3的形成工艺和形成单元不同,如图所示,对包含电极材料或保护膜材料的陶瓷基板1照射激光L时,槽内由激光L将基板上的电极材料或保护膜材料气化,从而可以除去其大部分。当然,分割是平滑的,分割面上不会产生毛刺等。
在此,图8示出了由上述波长360nm以下的激光(UV激光器)进行槽加工的状态。
例如,由YAG激光器等进行槽加工的情况下,在槽加工中除去的散开物(毛刺等)成突起状再附着在分割槽2(3)的两边缘处。该附着物20使下述电极的边缘形状恶化,对散装安装时的芯片电阻器的传送性造成不良影响。在本实施方式中,通过使用UV激光器使该散开物的发生极端减少,使附着物20的高度H为3μm以下,宽度W为7μm以下。由此,可以改善电极形状,提高散装安装时芯片电阻器的传送性。
此外,在槽加工时,在分割槽2(3)的壁面上形成溶融再凝固层21(玻璃层21)。由于该玻璃层21脆且易剥离·脱落,所以芯片制造时担心会在下述的镀层等发生断路事故,并且由于玻璃层成突起状而会对芯片电阻器的传送性造成不良影响。在本实施方式中,通过采用UV激光器,将该玻璃层21的厚度T减小为1.5μm以下。由此,可以防止玻璃层的剥离·脱落,防止镀层等的断路事故,并且改善分割槽壁面的表面粗糙度,提高散装安装时芯片电阻器的传送性。
此外,在由UV激光器形成分割槽2(3)的情况下,根据加工条件(照射光束参数和加工参数等)可以使槽带有适当的斜角。在本实施方式中,采用适当的加工条件,从而使分割槽2、3的截面形状特意保持在1~7μm的微小斜度h。
接下来,沿一次分割槽2将该陶瓷基板1分割成长方形,并且在该分割面通过溅射或导电性糊剂等形成端面电极11。接下来,进一步地沿二次分割槽3将该长方形芯片电阻基板分割而做成芯片状。
此时,各芯片分割面10a的分割部,在分割方向上带有微小的斜度。接着,在芯片两端的各电极11上通过滚镀法等进行镀Ni、Sn处理而形成镀层8,得到如图4所示的芯片电阻器10。
镀Ni、Sn处理后,虽然镀层8自二次分割槽端的上下电极向分割侧面10a一侧生长,但是如上所述地,由于分割槽内的电极材料或保护膜材料由激光照射而起光化学反应或在高温下气化,大部分被除去,所以会使电镀突出变得极少,并且,由于分割槽2、3的截面形状具有适当的斜度,所以微小的电镀突出可以由该斜度吸收,从而能将包含电镀生长d的芯片形状W2抑制成极为接近芯片分割形状W1的尺寸,由此,可以得到形状尺寸精度极好的芯片电阻器10。
在带式安装和散装安装中,采用尺寸精度良好的芯片电阻器,就可以实现需要的邻接间距狭小的高密度安装。
实施例
为了确认本发明的效果,各制造10个根据本发明的芯片电阻器和根据现有方法的芯片电阻器(比较例),测量本发明的产品(参考图3)和比较例(参考图9)的电镀突出尺寸d,并分别在表1中示出。
此外,芯片电阻器是0603型,本发明中分割槽的加工条件如以下所示。
UV激光器输出(工作位置测量输出):0.75W
脉冲重复频率:30KHz
扫描速度:20mm/s
扫描次数:1次
分割槽的宽度:12.1μm
分割槽的深度:42μm
表1
NO | 电镀突出的尺寸d(μm) |
本发明的产品 | 比较例 |
1 | 7 | 16 |
2 | 8 | 21 |
3 | 5 | 10 |
4 | 6 | 20 |
5 | 6 | 11 |
6 | 8 | 8 |
7 | 7 | 22 |
8 | 5 | 17 |
9 | 8 | 9 |
10 | 7 | 12 |
AVE | 6.7 | 14.6 |
MAX | 8 | 22 |
MIN | 5 | 8 |
∑ | 1.2 | 5.3 |
从表1的结果可以确认,电镀突出尺寸d的平均值与比较例的14.6μm相比,在本发明产品中可以将其抑制到一半以下的6.7μm,并且根据本发明可将镀层的突出抑制到10μm以下。
此外,作为其他的确认事项,而调查与散开物的大小(H、W)相对的芯片电阻器的传送性(表2)、与再凝固层的厚度(T)相对的耐剥离性(表3)以及与斜度(h)相对的电镀突出状态(表4)。
并且,各表中的○标记表示良好状态,△标记表示有些不好的状态。
表2
NO | 散开物的高度H(μm) | 传送性 | 散开物的宽度W(μm) | 传送性 |
1 | 1.02 | ○ | 3.35 | ○ |
2 | 2.1 | ○ | 5.31 | ○ |
3 | 3.05 | ○ | 6.99 | ○ |
4 | 6.2 | △ | 9.13 | △ |
表3
NO | 再凝固层的厚度T(μm) | 耐剥离性 |
1 | 0.24 | ○ |
2 | 1.17 | ○ |
3 | 1.41 | ○ |
4 | 1.72 | △ |
表4
NO | 斜度h(μm) | 电镀突出 |
1 | 1.04 | ○ |
2 | 4.11 | ○ |
3 | 6.52 | ○ |
4 | 8.31 | △ |
对于散开物,因为根据表2的结果,高度(H)为6.2μm以上、宽度(W)为9.13μm以上时对传送性有些不良影响,所以在本发明中,散开物的高度为3μm以下,宽度为7μm以下。此外,对于再凝固层,因为根据表3的结果,厚度(T)为1.72μm以上时耐剥离性有些恶化,所以在本发明中,再凝固层的厚度为1.5μm以下。进一步地,对于斜度,因为根据表4的结果,斜度(h)为8.31μm以上时电镀突出有些大,难以确保电镀突出尺寸为10μm以下,所以在本发明中,斜度为1~7μm以下。
如上述说明,根据本发明,由于绝缘基板的分割槽具有斜度,而且在分割槽内除去电极材料,所以可以抑制电极镀层形成后的电镀生长,能极大地抑制向分割侧面的电镀突出,而且由于电镀突出部分可以由分割面的斜度吸收,所以可以提高包含电镀生长的芯片形状尺寸精度。
尺寸精度良好的芯片电阻器,可以在带式安装和散装安装中实现邻接间距狭小的高密度安装,并且加之使由分割槽的形成而产生的散开物的再附着和分割槽壁面的溶融再凝固层极其减少,从而可以显著提高在散装安装中的芯片的传送性。