CN1198492C - 制造印刷电路板的方法及用在该方法中的基板 - Google Patents

制造印刷电路板的方法及用在该方法中的基板 Download PDF

Info

Publication number
CN1198492C
CN1198492C CNB021202176A CN02120217A CN1198492C CN 1198492 C CN1198492 C CN 1198492C CN B021202176 A CNB021202176 A CN B021202176A CN 02120217 A CN02120217 A CN 02120217A CN 1198492 C CN1198492 C CN 1198492C
Authority
CN
China
Prior art keywords
conductive layer
projection
circuit pattern
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021202176A
Other languages
English (en)
Other versions
CN1387397A (zh
Inventor
铃木俊之
中川和也
小林充
塩滨英二
杉本胜
木村秀吉
桥本拓磨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001151383A external-priority patent/JP4131094B2/ja
Priority claimed from JP2001151382A external-priority patent/JP4207399B2/ja
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of CN1387397A publication Critical patent/CN1387397A/zh
Application granted granted Critical
Publication of CN1198492C publication Critical patent/CN1198492C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供了一种有效制造印刷电路板的方法及用在该方法中的基板。在该方法中，金属薄膜形成在具有凸起的基板上。然后，把金属薄膜作成图案，从而在基板上形成原始电路图案。原始电路图案包括相互隔离的第一和第二电路图案和形成在凸起上以在第一和第二电路图案之间构成临时电连接的导电层。使电流流过原始电路图案来进行电镀，以在原始电路图案上形成辅助金属膜。电镀之后，除去凸起上的导电层，以在第一和第二电路图案之间形成电绝缘。

Description

制造印刷电路板的方法及用在该方法中的基板
技术领域
本发明涉及一种制造印刷电路板的方法，该方法包括通过电镀有效地形成金属膜的步骤，从而在基板上形成多个相互隔离的电路图案。
背景技术
在制造印刷电路板的常规方法中，首先在基板上形成金属薄膜，并利用激光束除去规定区域的金属薄膜来在基板上形成金属薄膜的图案。接着，进行电镀，以在金属薄膜的图案上形成辅助的金属膜，这样就在基板上得到了加厚的电路图案。
不过，当基板上的金属薄膜的图案相互电绝缘时，电镀步骤就变得非常复杂。例如，当电路图案30与电路图案32电绝缘时，如图20所示，就需要相对于这些绝缘电路图案中的每一个单独进行电镀，以在其上形成辅助金属膜。因此，由于电镀步骤所需时间的延长而导致生产成本增加。此外，还须频繁检验电镀液的质量。
另一方面，给每一隔离的电路图案提供用于电镀的馈电线路就可在电镀的同时在隔离的电路图案上形成辅助膜。不过，在该方法中，在制造具有高密度电路图案的印刷电路板时存在局限性。也就是说，当电路图案的密度较高时，通过电镀形成的电路图案的可靠性就变差。
为了克服上述不便，美国专利US 5,494,781公开了一种制造印刷电路板的改进方法。根据该方法，可通过电镀在隔离的电路图案上同时形成辅助金属膜，而无须用馈电线路给隔离的电路图案供应电流。
也就是说，如图21A所示，通过在基板上形成金属薄膜的图案，在基板上就形成了相互隔离的电路图案(30P、32P)和在其间伸展的导电层40P。当保护膜90P形成在导电层40P上之后，进行电镀，即，使电流通过由导电层40P连接的隔离的电路图案(30P、32P)，从而在这些电路图案上同时形成辅助金属膜50P，如图21B所示。此时，由于导电层40P覆盖有保护膜90P，辅助膜50P就不形成在导电层上。电镀之后，除去保护膜90P，以露出导电层40P，并且通过软腐蚀除去导电层40P，以在隔离的电路图案(30P、32P)之间形成电绝缘，如图21C所示。
不过，由于需要在导电层40P上形成保护膜90P，所以增加了生产成本。尤其是，当在用于MID(模制互连装置)的基板上形成三维电路图案时，或制造高密度印刷电路板时，就难于在导电层上形成保护膜。此外，在电镀后导电层40P除去不充分时，恐怕会出现绝缘失败。
发明内容
因此，本发明一方面在于提供一种制造印刷电路板的方法，其特征在于，通过电镀能同时把金属膜形成在电路图案上，而无须在相互隔离的电路图案之间伸展的导电层上形成保护膜，并且电镀之后，能可靠而容易地除去导电层，以在电路图案之间形成电绝缘。
换句话说，本发明的方法包括如下步骤：
提供具有至少一个凸起和凹穴的基板；
在基板上形成第一电路图案；
在基板上形成与第一电路图案相隔离的第二电路图案；
其中，当基板具有凸起时，该方法包括如下步骤：
在凸起上形成第一导电层，以在第一和第二电路图案之间形成临时的电连接；
使电流流过由第一导电层连接的第一和第二电路图案，进行电镀，以同时在第一和第二电路图案上形成金属膜；
电镀之后，除去凸起上的第一导电层，以在第一和第二电路图案之间形成电绝缘；
其中，当基板具有凹穴时，该方法包括如下步骤：
用一种不同于基板的材料覆盖凹穴以获得一盖子部分；
在盖子部分上形成第二导电层，以在第一和第二电路图案之间形成临时的电连接；
使电流流过由第二导电层连接的第一和第二电路图案而进行电镀，以同时在第一和第二电路图案上形成金属膜；
电镀之后，除去盖子部分上的第二导电层，以在第一和第二电路图案之间形成电绝缘。
最好用整体模制法形成具有至少一个凸起和凹穴的基板。
基板最好具有多个顶部基本上相互齐平的凸起。
为了提高制造效率，特别优选通过把形成在基板上的金属薄膜制成图案，来同时形成第一电路图案、第二电路图案和第一导电层。同样，当基板具有凹穴时，最好把凹穴覆盖有材料后形成在基板上的金属薄膜制成图案，来同时形成第一电路图案、第二电路图案和第二导电层。
此外，本发明提供了一种更有效地制造印刷电路板的方法。也就是说，该方法包括：
在具有凸起的基板上形成金属薄膜；
把金属薄膜制成图案，来把原始电路图案形成在基板上，原始电路图案包括相互隔离的第一和第二电路图案以及形成在凸起上以在第一和第二电路图案之间形成临时电连接的导电层；
使电流流过原始电路图案进行电镀，以在原始电路图案上形成辅助金属膜；
电镀之后，除去凸起上的导电层以在第一和第二电路图案之间形成电绝缘。
尤其是，当需要在用于MID的基板上形成三维电路图案时或制造高密度印刷电路板时，最好使用下列制造印刷电路板的方法。
即，本发明的方法包括如下步骤：
提供具有第一表面和第二表面的基板，第一表面具有第一凸起，而第二表面以不同于第一表面的高度延伸并在其上具有第二凸起；
在第一表面上形成第一电路图案；
在第二表面上形成与第一电路图案相隔离的第二电路图案；
形成与第一和第二电路图案相隔离的第三电路图案，从而从第一表面延伸到第二表面；
在第一凸起上形成第一导电层，以在第一和第三电路图案之间形成临时的电连接；
在第二凸起上形成第二导电层，以在第二和第三电路图案之间形成临时的电连接；
使电流流过由第一和第二导电层连接的第一、第二和第三电路图案进行电镀，以在第一、第二和第三电路图案上同时形成金属膜；
电镀之后，除去第一和第二凸起上的第一和第二导电层，以在第一、第二和第三电路图案间形成电绝缘。
在上述方法中，优选第一和第二凸起这样成形，即，第一凸起的顶部与第二凸起的顶部基本上齐平，并且，第一和第二凸起上的第一和第二导电层被同时除去。
本发明在另一方面提供了一种用于本发明方法、并具有至少一个凸起和一个凹穴的基板，其适于形成导电层，以在基板上相互隔离的电路图案之间形成临时的电连接，以便通过电镀在由导电层连接的电路图案上同时形成金属膜。
尤其是，基板最好具有第一表面和第二表面，第一表面具有第一凸起，第二表面以不同于第一表面的高度延伸并具有第二凸起，第一凸起的顶部基本上与第二凸起的顶部齐平，其中，第一和第二凸起中的每一个都适于形成导电层，以在基板上相互隔离的电路图案之间形成临时的电连接，以便通过电镀在由导电层连接的电路图案上同时形成金属膜。
本发明的这些和其它目的及优点将在下面参照附图对本发明的优选实施例进行的详细说明中变得更加明显。
本发明的公开内容涉及日本专利申请2001-151382和2001-151383中包含的标的，其申请日为2001年5月21日，其公开内容在此全部引入以作参考。
附图说明
图1A和1B是本发明第一实施例中制造印刷电路板方法中使用的基板的示意透视图和横剖面图；
图2A-2D是示意透视图，示出了按照本发明第一实施例的方法；
图3A-3C是示意横剖面图，示出了在第一实施例的方法中用化学腐蚀装置除去导电层的步骤；
图4A-4C是形成在基板凸起上的导电层图案的示意透视图；
图5A和5B是示意透视图，示出了在切口切割具有导电层的凸起的步骤；
图6A和6B是示意透视图，示出了从基板上剥去具有导电层的凸起的步骤；
图7A-7G示出了形成在导电层中的多种槽口形状；
图8A和8B是透视图，示出了切割具有导电层的凸起的步骤的一种改型；
图9A和9B是透视图，示出了切割具有导电层的凸起的步骤的另一种改型；
图10A和10B是透视图，示出了切割具有导电层的凸起的步骤的又一种改型；
图11A和11B是透视图，示出了切割具有导电层的凸起的步骤的再一改型；
图12A和12B是示意横剖面图，示出了按照本发明第二实施例的制造印刷电路板的方法；
图13A和13B是按照本发明第三实施例的制造印刷电路板方法中使用的基板的示意透视图和横剖面图；
图14A-14D是示意透视图，示出了按照本发明第三实施例的方法；
图15示出了第三实施例中除去导电层步骤的一种改型；
图16是横剖面图，示出了第三实施例的方法中除去导电层步骤的又一种改型；
图17示出了第三实施例方法中从凹穴剥去带有导电层的盖子部分的步骤；
图18示出了第三实施例方法中从凹穴除去带有槽口的导电层的步骤；
图19示出了第三实施例方法中除去导电层步骤的一种改型；
图20是电路图案相互隔离的印刷电路板的透视图；
图21A-21C是示意透视图，示出了美国专利US 5,494,781中公开的一种制造印刷电路板的方法。
具体实施方式
下面根据优选实施例对本发明制造印刷电路板的方法进行详细说明。
(第一实施例)
图1A示出了第一实施例中使用的基板。基板1具有第一表面10、第二表面20以及在该第一和第二表面之间伸展的倾斜表面14，其中第一表面10具有第一凸起12，第二表面20具有第二凸起22。因此，第二表面以不同于第一表面的高度伸展。如图1B所示，这样确定第一和第二凸起(12、22)的高度，即，第一凸起12的顶部基本上与第二凸起22的顶部齐平。这些凸起最好用注入成型与基板1一体形成。
如图2A所示，相互隔离的第一和第二电路图案(30、32)分别形成在基板1的第一和第二表面(10、20)上。此外，与该第一和第二电路图案(30、32)隔离的第三电路图案34通过倾斜表面14从第一表面10延伸到第二表面20上而形成。接着，如图2B所示，把第一导电层40形成在第一凸起12上，以在第一和第三电路图案(30、34)之间形成临时的电连接，同样地，第二导电层42形成在第二凸起22上，以在第二和第三电路图案(32、34)之间形成临时的电连接。第一和第二导电层(40、42)仅在下述的电镀步骤中使用。
紧接着，如图2C所示，进行诸如镀铜之类的电镀，即，使电流通过由第一和第二导电层(40、42)连接的第一、第二和第三电路图案(30、32、34)，以在这些电路图案上同时形成具有预定厚度的辅助金属(铜)膜50。例如，当给第三电路图案34供应电流时，电流通过第一凸起12上的第一导电层40流到第一电路图案30上，同时通过第二凸起22上的第二导电层42流到第二电路图案32上。
电镀之后，除去第一和第二凸起(12、22)上的辅助金属膜50和第一、第二导电层(40、42)，以在第一、第二和第三电路图案(30、32、34)间形成电绝缘，如图2D所示。
例如，优选用化学腐蚀装置将这些导电层(40、42)和辅助金属膜50除去。在这种情况下，优点在于能够防止对基板1或电路图案(30、32、34)产生机械损坏。尤其是，如图3A-3C所示，当第一凸起12的顶部基本上与第二凸起22的顶部齐平时，可仅将这些凸起(12、22)的顶部浸渍在腐蚀溶液80中而同时除去导电层(40、42)。这就进一步提高了制造效率。
或者，可通过磨削或切割将这些导电层(40、42)和辅助金属膜50机械地除去。例如，当从基板1将各导电层(40、42)与相对应的凸起(12、22)的至少一部分一起除去时，优点在于能可靠地在电路图案之间形成电绝缘，而不会发生由凸起顶部上导电层的残留物引起的短路。此外，当第一凸起12的顶部与第二凸起22的顶部基本上齐平时，可在用砂轮以恒定切割深度切割凸起的同时除去导电层(40、42)。因此，与相对于各个凸起单独确定砂轮的最佳切割深度的情况相比，工作效率显著提高。
在上述方法中，为了提高制造效率，尤其优选第一、第二和第三电路图案(30、32、34)的形成和第一、第二导电层(40、42)的形成同时进行。也就是说，一金属薄膜首先形成在具有第一和第二凸起(12、22)的基板1上。接着，把金属薄膜制成图案，由此在基板上形成原始电路图案。原始电路图案包括相互隔离的第一、第二和第三电路图案(30、32、34)、形成在凸起12上以在第一和第三电路图案(30、34)之间形成电连接的第一导电层40以及形成在凸起22上以在第二和第三电路图案(32、34)之间形成电连接的第二导电层42。随后，使电流流过原始电路图案进行电镀，以在原始电路图案上形成辅助的金属膜50。在电镀之后，除去凸起上的导电层(40、42)，以在这些电路图案间形成电绝缘。就形成图案的方法而言，优选沿着预定的图案辐射激光束而除去金属薄膜的规定区域。根据该方法，可准确有效地形成金属薄膜的高密度图案。
在该实施例中，如图2A所示，第一、第二和第三电路图案(30、32、34)形成在基板1上。不过，在必要时，可在基板上形成辅助的电路图案。当形成这样的辅助电路图案时，基板可具有至少一个以不同于第一和第二表面的高度延伸的表面。在这种情况下，优选辅助的凸起形成在不同于第一和第二表面(10、20)的表面上，从而基本上与第一和第二凸起(12、22)齐平。
必要的话，可在单个凸起12上形成多个导电层40，如图4A-4C所示。在这种情况下，可通过减少形成在基板1上的凸起总数来提高电路设计时的灵活度。因此，就特别有效地制造出高密度的印刷电路板。此外，优点在于可在电镀之后有效地除去导电层。
凸起(12、22)可通过二次模制形成在基板的规定位置上，来代替整体模制把这些凸起形成在基板1上的情况。当凸起是由不同于基板材料的树脂材料制成时，可使用一种工具等等从基板上轻易地除去其上具有导电层的凸起。在这种情况下，可以可靠地形成电路图案之间的电绝缘。此外，由于防止了树脂材料的残留余料和碎片的出现，就能够简化随后的清洁步骤。就二次模制而言，例如，优选使用一种分配系统来通过气压从针嘴供应树脂，或使用一种喷墨系统来在规定区域喷射树脂。
作为另一种从基板除去通过二次模制形成的凸起的方法，可冲击或振动凸起、或在高速高压下将比如水或空气的流体吹到凸起上。此外，当凸起是由热膨胀系数大大不同于基板材料的树脂材料制成时，可通过交替地将冷热空气吹到凸起上而从基板上剥去带有导电层的凸起。为了易于从基板上剥去凸起，优选在基板和凸起之间提供一层比如聚乙烯、硅树脂等的分离剂。
作为本实施例的一种改型，优选在导电层的规定位置上形成槽口，以通过切割或磨削提高除去导电层的容易程度，并最大程度地避免残留余料在切割部分中出现。例如，当导电层40在直线方向贯穿凸起12相对的侧壁和顶部时，如图5A所示，优选在凸起12的各侧壁上形成导电层缩窄宽度区域41。在这种情况下，如图5B所示，带有导电层40的凸起12的上部用砂轮82在导电层缩窄宽度区域41的高度处被水平切割。或者，缩窄宽度区域41可在凸起12的对边形成在基板1上的导电层40中，如图6A所示。在这种情况下，利用工具84从基板1剥去带有导电层40的凸起12，如图6B所示，就可容易地在缩窄宽度区域41切割导电层40。图7A-7G还示出了本发明中优选的其它槽口形状。
在切割带有导电层的凸起的步骤中，为了防止残留余料或剥皮出现在切割部分，优选用如下的方法将第一导电层与凸起的一部分一起除去，即，用一切割或磨削工具切入凸起的具有第一导电层的侧面，这样该切割或磨削工具的一边缘就将第一导电层压靠在该凸起的侧面上，并且，使该切割或磨削工具沿着从凸起的具有第一导电层的侧面至不具有第一导电层的另一侧面的方向穿过凸起。例如，如图8A所示，当导电层40在凸起的顶部上以规定的角度(θ)改变导电层的方向形成在凸起12的相邻侧壁上时，优选这样切割凸起12，即，使砂轮82沿着从具有导电层的相邻侧壁之间的一边缘至不具有导电层的相邻侧壁之间的相对边缘的方向穿过凸起，从而在电路图案之间形成电绝缘，如图8B所示。或者，如图9A所示，当导电层40以U形转弯的方式形成在凸起12的侧面上而不在凸起的顶部上形成导电层时，优选这样切割凸起，即，使砂轮82从具有导电层的侧壁至不具有导电层的相对侧壁穿过凸起，从而在电路图案之间形成电绝缘，如图9B所示。
另一方面，如图10A所示，当使砂轮82沿着基本上等同于导电层40方向的方向穿过凸起而切割凸起12的上部时，就恐怕会在砂轮82穿出的凸起的侧面出现导电层40的剥皮70，如图10B所示。此外，如图11A所示，当使砂轮82沿着基本上垂直于导电层方向的方向穿过凸起而切割凸起12的上部时，就恐怕会在切割部分出现留在凸起上的导电层的残留余料71，如图11B所示。
在图8A的情况下，砂轮82的行进方向和导电层40的方向之间的角度(θ)大致为45°。为有效地防止残留预料和剥皮在切割部分出现，优选角度(θ)为0＜(θ)≤80°，更优选为0＜(θ)≤60°。在图9A的情况下，砂轮82的行进方向基本上等同于导电层40的方向。不过，由于具有U形转弯形状的导电层40形成在凸起12的端面上，并且没有导电层形成在砂轮82穿出的凸起的相对的侧面上，所以不用担心导电层40的剥皮70留在凸起上。
(第二实施例)
在该实施例中，如图12A所示，基板1的顶面用于形成相互隔离的第一和第二电路图案(30、32)。基板1在其底面上具有凸起12。此外，导电层40通过凸起12形成在基板1的底面上。第一电路图案30通过一个穿过基板1的导电销52与基板底面上的导电层40电连接。同样，第二电路图案32通过一个穿过基板1的导电销54与基板底面上的导电层40电连接。因此，使用导电销(52、54)和在销之间贯穿凸起12的导电层40，就在第一电路图案30和第二电路图案32之间实现了临时的电连接。可采用一个电镀通孔来代替导电销。
随后，进行比如镀铜的电镀，即，使电流通过由导电销(52、54)和导电层40连接的第一和第二电路图案(30、32)，以同时在基板1顶部的这些电路图案上形成具有预定厚度的辅助金属(铜)膜(未示出)。在电镀之后，凸起12上的导电层40被除去，以在第一和第二电路图案(30、32)之间形成电绝缘，如图12B所示。
在这种情况下，由于电路图案(30、32)可设计在基板1的顶面上而不用考虑需要形成凸起12的空间，所以就明显提高了电路设计时的灵活度。因此，该实施例对于形成高密度的电路图案来说是特别有效的。此外，优点在于在基板1的顶面上安装电子零件的操作不受凸起12的阻碍。而且，在利用比如砂轮82的切割工具在基板1的底面上机械除去凸起12上的导电层40的步骤中，可最大程度地减小对基板1顶面上电路图案(30、32)的损坏。这就提高了成品率。
(第三实施例)
如图13A和13B所示，第三实施例中使用的基板1在其顶面上具有凹穴13。优选该凹穴13通过注入成型与基板1一体形成。就在第一实施例中的情况而言，基板1具有第一表面10、第二表面20以及一延伸在该第一和第二表面之间的倾斜表面。因此，第二表面20以不同于第一表面10的高度延伸。凹穴13被覆盖了一种不同于基板1的材料而获得一盖子部分15，如图14A所示。例如，可利用一层电绝缘材料膜60在凹穴13上建立起桥接部分而获得盖子部分15。或者，可通过在凹穴13中填充电绝缘材料62而形成盖子部分15，这样盖子部分的顶面就基本上与盖子部分周围的基板的顶面齐平，如图15所示。
此外，如图14A所示，在基板1的顶面上形成有相互隔离的第一、第二和第三电路图案(30、32、34)。如图14B所示，导电层40、42形成在盖子部分15上，以分别在第一和第三电路图案(30、34)之间、第二和第三电路图案(32、34)之间形成临时的电连接。导电层40、42仅在下述的电镀步骤中使用。
接下来，如图14C所示，进行比如镀铜的电镀，即，使电流通过由导电层40、42连接的第一、第二和第三电路图案(30、32、34)，以同时在这些电路图案上形成辅助的金属膜50。例如，当向第三电路图案34供应电流时，电流经盖子部分15上的导电层40通到第一电路图案30上，同时通过盖子部分15上的导电层42流到第二电路图案32上。如上所述，通过在电镀之后除去盖子部分15上的导电层40、42，就在带有辅助金属膜50的第一、第二和第三电路图案(30、32、34)间实现了电绝缘。在图14D中，从凹穴13除去具有导电层(40、42)的绝缘膜60。
为了除去导电层40、42，例如可采用磨削或切割的方法。在这种情况下，优选将导电层(40、42)和盖子部分15的至少一部分一起从基板1除去。优点在于可以可靠地防止由盖子部分15上的导电层(40、42)的残留物引起的短路。或者，导电层(40、42)可通过钻孔与盖子部分的该部分一起除去。在利用电绝缘膜60形成盖子部分15的情况下，如图14A所示，由于在凹穴13的绝缘膜60下有空域，所以可通过利用穿孔机86给绝缘膜60上的导电层40穿孔而轻易地在电路图案之间形成电绝缘，如图1 6所示。此外，当用穿孔机86同时给多个导电层(40、42)穿孔时，可有效地在电路图案中间实现电绝缘。
在上述方法中，为了提高制造效率，尤其优选第一、第二和第三电路图案(30、32、34)的形成和导电层(40、42)的形成同时进行。也就是说，在凹穴13被覆盖了一种不同于基板1的材料而获得盖子部分15之后，在基板1上形成了一层金属薄膜。接着，制成金属薄膜的图案而在基板上形成原始电路图案。原始电路图案包括相互隔离的第一、第二和第三电路图案(30、32、34)、以及形成在盖子部分15上以分别在第一和第三电路图案(30、34)之间、第二和第三电路图案(32、34)之间临时形成电连接的导电层(40、42)。随后，进行电镀，即，使电流通过原始电路图案以在原始电路图案上形成辅助的金属膜50。电镀之后，盖子部分15上的导电层(40、42)被除去，以在带有辅助金属膜50的第一、第二和第三电路图案(30、32、34)之间形成电绝缘。就形成图案的方法而言，优选沿着预定的图案辐射激光束除去金属薄膜的规定区域。根据该方法，可以准确有效地形成金属薄膜的高密度图案。
必要的话，可在单个盖子部分上形成多个导电层。此时，可通过减少形成在基板中的凹穴总数来提高电路设计时的灵活度。此外，优点在于有效地在电镀之后执行除去导电层的步骤。
作为本实施例的一种改型，如图17所示，盖子部分15可由一种电绝缘树脂62形成，这样一个绝缘树脂的圆顶状凸起17就形成在凹穴13的上方，并且一个凹穴中的空域保持在圆顶状凸起17的下方。导电层40形成在圆顶状凸起17上。由于圆顶状凸起17和基板1之间的接触面积减小，所以通过将一小的外力作用到圆顶状凸起上，带有导电层40的圆顶状凸起17就轻易地从基板1上被剥去。
此外，如图18所示，优选伸展在盖子部分15上的导电层40沿着导电层的方向在盖子部分的相对端部具有槽口41。在这种情况下，槽口41之间的导电层40的区域被除去，从而在第一和第二电路图案之间形成电绝缘。这些槽口41的形成对于防止导电层40的残留余料或剥皮留在基板1上是有效的。
在凹穴13中填充电绝缘材料62形成盖子部分15时，优选将空域19置于凹穴13中盖子部分15的对边，如图19所示。就可节省电绝缘材料62的使用量。例如，通过利用切割工具将带有盖子部分15一部分的导电层40除去，在电路图案之间形成了电绝缘。或者，可使用一种插入空域19中的工具将带有导电层的盖子部分15从凹穴13中剥去。
在需要有许多盖子部分的情况下，盖子部分可通过二次模制而形成。在这种情况下，可同时在指定的凹穴中填充电绝缘材料。就二次模制而言，例如优选使用一种分配系统来通过气压从针嘴供应树脂、或使用一种喷墨系统来在规定区域喷射树脂。当使用不同于基板材料的树脂材料来形成盖子部分时，可利用一种工具等轻易地从凹穴中剥去带有导电层的盖子部分。当盖子部分具有一个可易于与工具接合的钩状物时，就进一步方便了从凹穴剥去盖子部分的步骤。此外，由于防止了树脂材料的残留余料和碎片出现，就能够简化随后的清洁步骤。
在从基板的凹穴剥去带有导电层的盖子部分的情况下，例如，优选冲击或振动盖子部分，或者在高速高压下将比如水或空气的流体吹到盖子部分上。此外，当在凹穴中填充热膨胀系数大大不同于基板材料的树脂材料而形成盖子部分时，可在盖子部分上交替地吹入冷热空气而从凹穴中剥去盖子部分。此时，优点在于防止导电层的残留余料或剥皮留在基板上。而且，为了易于从基板上剥去盖子部分，优选在凹穴中形成一层比如聚乙烯、硅树脂等的分离剂之后形成盖子部分。

Claims (19)

1.一种生产印刷电路板的方法，该方法包括如下步骤：
提供具有至少一个凸起(12)和凹穴(13)的基板(1)；
在所述基板上形成第一电路图案(30)；
在所述基板上形成与第一电路图案相隔离的第二电路图案(34)；
其特征在于，当所述基板具有凸起(12)时，该方法包括如下步骤：
在凸起上形成第一导电层(40)，以在第一和第二电路图案之间形成临时的电连接；
使电流流过由第一导电层连接的第一和第二电路图案而进行电镀，以同时在第一和第二电路图案上形成金属膜(50)；
电镀之后，除去凸起上的第一导电层，以在第一和第二电路图案之间形成电绝缘；
其中，当所述基板具有凹穴(13)时，该方法包括如下步骤：
用一种不同于所述基板的材料覆盖凹穴以获得一盖子部分(15)；
在所述盖子部分上形成第二导电层(40)，以在第一和第二电路图案(30、34)之间形成临时的电连接；
使电流流过由第二导电层连接的第一和第二电路图案而进行电镀，以同时在第一和第二电路图案上形成金属膜(50)；
电镀之后，除去所述盖子部分上的第二导电层，以在第一和第二电路图案之间形成电绝缘。
2.如权利要求1所述的方法，其特征在于，用整体模制法形成具有至少一个凸起和凹穴的所述基板。
3.如权利要求1所述的方法，其特征在于，所述基板具有顶部基本上相互齐平的多个凸起(12、22)。
4.如权利要求1所述的方法，其特征在于，通过把形成在所述基板上的金属薄膜制成图案，来同时形成第一电路图案、第二电路图案和第一导电层。
5.如权利要求1所述的方法，其特征在于，在凹穴覆盖有所述材料后把形成在所述基板上的金属薄膜制成图案，来同时形成第一电路图案、第二电路图案和第二导电层。
6.如权利要求1所述的方法，其特征在于，与凸起的至少一部分一起从所述基板除去第一导电层，以在第一和第二电路图案之间形成电绝缘。
7.如权利要求1所述的方法，其特征在于，用电绝缘材料膜(60)在凹穴(13)上建立起一个桥接部分而获得所述盖子部分(15)。
8.如权利要求1所述的方法，其特征在于，在凹穴中填充一种电绝缘材料(62)来形成所述盖子部分，这样，所述盖子部分的顶面就基本上与所述盖子部分周围的所述基板的顶面齐平。
9.如权利要求1所述的方法，其特征在于，与所述盖子部分的至少一部分一起从凹穴中除去第二导电层，以在第一和第二电路图案之间形成电绝缘。
10.如权利要求1所述的方法，其特征在于，第二导电层沿其方向在所述盖子部分的对端具有槽口(41)，并且所述槽口之间的第二导电层被除去，以在第一和第二电路图案之间形成电绝缘。
11.如权利要求1所述的方法，其特征在于，第一和第二电路图案形成在与所述基板的凸起相对的表面上，并且第一电路图案通过贯穿所述基板和凸起(12)上的第一导电层(40)的导电组件(52、54)与第二电路图案电连接。
12.如权利要求1所述的方法，其特征在于，与凸起的一部分一起除去第一导电层，即，使一切割或磨削工具切入凸起的具有第一导电层的侧面，这样切割或磨削工具的一个边缘就将第一导电层压靠在凸起的该侧面上，并使切割或磨削工具沿着从凸起的具有第一导电层的侧面至凸起的不具有第一导电层的另一侧面的方向穿过凸起。
13.一种制造印刷电路板的方法，该方法包括：
在具有凸起(12)的基板(1)上形成一金属薄膜；
把金属薄膜制成图案，从而在所述基板上形成原始电路图案，所述原始电路图案包括相互隔离的第一和第二电路图案(30、34)以及形成在凸起上以在第一和第二电路图案之间形成临时电连接的导电层(40)；
使电流通过原始电路图案进行电镀，以在原始电路图案上形成辅助金属膜(50)；
电镀之后，除去凸起上的导电层，以在第一和第二电路图案之间形成电绝缘。
14.一种产生印刷电路板的方法，包括如下步骤；
提供具有第一表面(10)和第二表面(20)的基板(1)，第一表面(10)具有第一凸起(12)，而第二表面(20)以不同于第一表面的高度延伸并在其上具有第二凸起(22)；
在第一表面上形成第一电路图案(30)；
在第二表面上形成与第一电路图案相隔离的第二电路图案(32)；
形成与第一和第二电路图案相隔离的第三电路图案(34)，从而从第一表面延伸到第二表面；
在第一凸起(12)上形成第一导电层(40)，以在第一和第三电路图案(30、34)之间形成临时的电连接；
在第二凸起(22)上形成第二导电层(42)，以在第二和第三电路图案(32、34)之间形成临时的电连接；
使电流通过由第一和第二导电层连接的第一、第二和第三电路图案，来进行电镀，以在第一、第二和第三电路图案上同时形成金属膜(50)；
电镀之后，除去第一和第二凸起上的第一和第二导电层，以在第一、第二和第三电路图案间形成电绝缘。
15.如权利要求14所述的方法，其特征在于，第一和第二凸起这样成形，即，将第一凸起(12)的顶部与第二凸起(22)的顶部基本上齐平，并且，同时除去第一和第二凸起上的第一和第二导电层。
16.如权利要求15所述的方法，其特征在于，用化学腐蚀装置(80)同时除去第一和第二凸起上的第一和第二导电层。
17.如权利要求14所述的方法，其特征在于，通过把形成在所述基板上的金属薄膜制成图案，来同时形成第一电路图案、第二电路图案、第三电路图案和导电层。
18.一种用在如权利要求1所述的方法中的基板(1)，其具有至少一个凸起(12)和凹穴(13)，并且其适于形成导电层(40)，以在所述基板上相互隔离的电路图案(30、34)之间形成临时的电连接，以便通过电镀在由导电层连接的电路图案上同时形成金属膜(50)。
19.一种用在如权利要求14所述的方法中的基板(1)，其具有第一表面(10)和第二表面(20)，第一表面具有第一凸起(12)，第二表面以不同于第一表面的高度延伸并具有第二凸起(22)，第二凸起这样成形，即第一凸起的顶部基本上与第二凸起的顶部齐平，其特征在于，第一和第二凸起中的每一个都适于形成导电层(40、42)，以在所述基板上相互隔离的电路图案(30、32、34)之间形成临时的电连接，以便通过电镀在由导电层连接的电路图案上同时形成金属膜(50)。
CNB021202176A 2001-05-21 2002-05-20 制造印刷电路板的方法及用在该方法中的基板 Expired - Fee Related CN1198492C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001151383A JP4131094B2 (ja) 2001-05-21 2001-05-21 配線基板の製造方法
JP2001151382 2001-05-21
JP2001151382A JP4207399B2 (ja) 2001-05-21 2001-05-21 配線基板の製造方法
JP2001151383 2001-05-21

Publications (2)

Publication Number Publication Date
CN1387397A CN1387397A (zh) 2002-12-25
CN1198492C true CN1198492C (zh) 2005-04-20

Family

ID=26615433

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021202176A Expired - Fee Related CN1198492C (zh) 2001-05-21 2002-05-20 制造印刷电路板的方法及用在该方法中的基板

Country Status (8)

Country Link
US (1) US6796027B2 (zh)
EP (2) EP1713312A3 (zh)
KR (1) KR100492498B1 (zh)
CN (1) CN1198492C (zh)
AT (1) ATE346483T1 (zh)
CA (1) CA2387012C (zh)
DE (1) DE60216182T2 (zh)
TW (1) TWI235024B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
US7145221B2 (en) * 2004-03-31 2006-12-05 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7270845B2 (en) * 2004-03-31 2007-09-18 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
CN100458521C (zh) * 2005-04-26 2009-02-04 友达光电股份有限公司 背光模块、串接模块及其导电块
US20070146974A1 (en) * 2005-12-23 2007-06-28 Cleopatra Cabuz Electrical circuit pattern design by injection mold
US20130048342A1 (en) * 2011-08-23 2013-02-28 Tyco Electronics Corporation Circuit board
CN103384452A (zh) * 2012-05-02 2013-11-06 力达通讯股份有限公司 线路图案的制造方法
DE102013113009A1 (de) 2013-11-25 2015-05-28 Osram Opto Semiconductors Gmbh Gehäuse für einen Halbleiterchip, Gehäuseverbund, Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
CN109479373A (zh) 2016-07-07 2019-03-15 莫列斯有限公司 模塑互连器件及制造其的方法
US10184189B2 (en) 2016-07-18 2019-01-22 ECSI Fibrotools, Inc. Apparatus and method of contact electroplating of isolated structures
CN108242477B (zh) * 2016-12-27 2020-03-24 中国科学院上海高等研究院 层转移单晶硅薄膜用籽晶衬底的微接触湿法刻蚀制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3491197A (en) * 1966-12-30 1970-01-20 Texas Instruments Inc Universal printed circuit board
US3601522A (en) * 1970-06-18 1971-08-24 American Lava Corp Composite ceramic package breakaway notch
DE2622766A1 (de) * 1976-05-21 1977-11-24 Westfaelische Metall Industrie Verfahren zur herstellung einer leiterplatte
US4604799A (en) 1982-09-03 1986-08-12 John Fluke Mfg. Co., Inc. Method of making molded circuit board
US4861640A (en) 1982-09-03 1989-08-29 John Fluke Mfg. Co., Inc. Molded circuit board and manufacturing method therefor
DE3843230C1 (en) * 1988-12-22 1989-09-21 W.C. Heraeus Gmbh, 6450 Hanau, De Process for making a metallic pattern on a base, in particular for the laser structuring of conductor tracks
JPH03183190A (ja) * 1989-12-12 1991-08-09 Satosen Co Ltd プリント配線板の製造方法
GB8928640D0 (en) * 1989-12-19 1990-02-21 Technology Applic Company Limi Electrical conductors of conductive resin
US4985116A (en) 1990-02-23 1991-01-15 Mint-Pac Technologies, Inc. Three dimensional plating or etching process and masks therefor
US5112230A (en) * 1991-01-14 1992-05-12 Motorola, Inc. Reconfigurable substrate for electric circuit connections
JPH0582959A (ja) * 1991-09-20 1993-04-02 Hitachi Chem Co Ltd 導電性回路を有する成形品
JPH0637427A (ja) * 1992-07-17 1994-02-10 Fujitsu Ltd 銅ポリイミド配線板の製造方法並びにその構造
JPH0684896A (ja) * 1992-09-02 1994-03-25 Nippon Telegr & Teleph Corp <Ntt> 配線構造体の製法
JP3153682B2 (ja) 1993-08-26 2001-04-09 松下電工株式会社 回路板の製造方法
WO1996003851A1 (en) * 1994-07-25 1996-02-08 Minnesota Mining And Manufacturing Company Microridge abrasion for selective metalization
JPH08148810A (ja) * 1994-11-16 1996-06-07 Hitachi Chem Co Ltd プリント配線板の製造法
JPH09172133A (ja) * 1995-12-19 1997-06-30 Sumitomo Kinzoku Electro Device:Kk セラミックパッケージ内部配線露出部のメッキ方法
JP2803717B2 (ja) * 1996-03-21 1998-09-24 日本電気株式会社 チップ状遮断部品及びその回路修復装置
DE19614706C2 (de) * 1996-04-13 1998-02-26 Telefunken Microelectron Verfahren zur Herstellung von elektrisch leitenden Durchführungen in metallisierten Kunststoffgehäusen
JP2919817B2 (ja) * 1997-10-20 1999-07-19 イビデン株式会社 プリント配線板の製造方法
JP3324982B2 (ja) * 1998-03-26 2002-09-17 松下電工株式会社 回路板の製造方法
JP2000101218A (ja) * 1998-09-22 2000-04-07 Matsushita Electric Works Ltd 回路板製造法

Also Published As

Publication number Publication date
EP1713312A2 (en) 2006-10-18
EP1713312A3 (en) 2009-01-14
US20020172019A1 (en) 2002-11-21
DE60216182T2 (de) 2007-09-13
EP1261243A3 (en) 2003-05-02
DE60216182D1 (de) 2007-01-04
KR100492498B1 (ko) 2005-05-30
EP1261243A2 (en) 2002-11-27
US6796027B2 (en) 2004-09-28
CA2387012A1 (en) 2002-11-21
CA2387012C (en) 2006-07-25
CN1387397A (zh) 2002-12-25
ATE346483T1 (de) 2006-12-15
TWI235024B (en) 2005-06-21
EP1261243B1 (en) 2006-11-22
KR20020088376A (ko) 2002-11-27

Similar Documents

Publication Publication Date Title
CN1302693C (zh) 具有叠置通孔的组合印刷电路板及其制造方法
CN1198492C (zh) 制造印刷电路板的方法及用在该方法中的基板
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN1029274C (zh) 具有平面构图表面的多片组件和集成电路衬底
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1392611A (zh) 半导体器件及其生产方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1499595A (zh) 半导体装置及其制造方法
CN1946270A (zh) 印制线路板、多层印制线路板及其制造方法
CN1694603A (zh) 印制电路板的电解镀金方法
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1794900A (zh) 印刷电路板及其制造方法
CN1826037A (zh) 刚柔性印刷电路板及其制造方法
CN1342035A (zh) 电路装置及其制造方法
CN1933703A (zh) 具有精细图案的印刷电路板及其制造方法
CN1747630A (zh) 基板制造方法和电路板
CN1348205A (zh) 电路装置的制造方法
CN1830234A (zh) 印刷布线板及其制造方法
CN1377219A (zh) 电路装置的制造方法
CN1592553A (zh) 制造具有过孔的线路板的方法
CN1678175A (zh) 电路部件模块及其制造方法
CN1751547A (zh) 多层基板及其制造方法
CN1842914A (zh) 互连导电层及互连导电层的制造方法
US20050081376A1 (en) Robust interlocking via
CN1607898A (zh) 电路底板的制造方法及电路底板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050420

Termination date: 20130520