CN1387239A - 电路板,半导体装置制造方法,及电镀系统 - Google Patents

电路板,半导体装置制造方法,及电镀系统 Download PDF

Info

Publication number
CN1387239A
CN1387239A CN02117695A CN02117695A CN1387239A CN 1387239 A CN1387239 A CN 1387239A CN 02117695 A CN02117695 A CN 02117695A CN 02117695 A CN02117695 A CN 02117695A CN 1387239 A CN1387239 A CN 1387239A
Authority
CN
China
Prior art keywords
layer
substrate
circuit board
electroplating
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02117695A
Other languages
English (en)
Other versions
CN1260789C (zh
Inventor
真筱直宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1387239A publication Critical patent/CN1387239A/zh
Application granted granted Critical
Publication of CN1260789C publication Critical patent/CN1260789C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1509—Horizontally held PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

一种电路板的制造方法,能够防止在抛光导电层期间导电层的剥离,该方法包括以下步骤,在基片的一面至少形成孔;在基片的一面,另一面和侧面,及孔的内表面上形成电镀供电层;通过电镀供电层的电镀在基片的一面和另一面及侧面形成形成的金属层并填埋孔;以及抛光金属层,以形成由孔中填埋的金属层组成的互连图案。

Description

电路板，半导体装置制造方法，及电镀系统
技术领域
本发明涉及电路板制造方法，半导体装置，和电镀系统，特别涉及用于安装半导体芯片的电路板制造方法，由这种电路板和安装在其上的半导体芯片等组成的半导体装置，以及能够用于该制造方法的电镀系统。
背景技术
近年来，已经提出由多个垂直叠置(stacking)的半导体芯片组成的三维安装结构。
例如，这些是通过倒装芯片焊接法等在电路板上安装半导体芯片组成的，以获得单元组件，并叠置多个这些组件而获得三维模块。
这种电路板是通过在玻璃基片或硅基片上形成由铜等组成的互连(interconnect)而制造的。
例如，如果通过倒装芯片焊接法在电路板的互连上安装的半导体芯片隆起的间距小于10μm，则电路板表面的平整度就变得很重要。从这一观点出发，已经通过在基片中形成孔或沟槽并以铜层等填埋它们，就是说波纹工艺的使用，而形成电路板的互连。
为了通过波纹工艺(damascene process)在基片上形成互连，对应于所需互连图案的孔或沟槽在基片的一面上形成，通过喷溅，无电敷镀等形成电镀供电层(电镀电流供给层)，通过这一供电层的电镀，由铜等形成的导电层填埋在孔或沟槽中，然后通过抛光在孔和沟槽之外部分的导电层被除去，从而形成由只填埋在孔或沟槽中的导电层的部件组成的所需图案的互连。
以前，通过电镀只在基片的一面上形成导电层。进而，在电镀的情形下，必须提供作为阳电极装设在电镀槽中的供电电极与作为阴电极的基片的电镀供电层之间的电镀电流，于是在供电电极固定在电镀供电层预定位置的状态下进行电镀。
然而在过去的电路板制造方法中，由于导电层只是在基片的一面上形成，而不在基片的另一面或侧面上形成，导电层和下面的电镀供电层之间的界面在基片的外围容易暴露。而且，由于电镀系统的供电电极固定在基片的电镀供电层外围部分，在由供电电极接触的部分不形成导电层。甚至在其附近，由于电镀电流密度等的波动，导电层不容易形成。就是说，在由基片的供电电极接触的电镀供电层的部分或其附近，不发生电镀，电镀供电层被暴露，其结果是导电层和电镀供电层之间的界面是暴露的。
这样，过去的电路板制造方法中，导电层和下面的电镀供电层之间的界面，在基片外围或由供电电极接触的部分或其附近，易于被暴露。例如，如果这种状态通过化学机械抛光(CMP)对导电层进行抛光，则有这样的问题，即CMP抛光材料将侵袭导电层和电镀供电层之间的界面，并从而引起导电层剥离并阻止填埋的互连有效的形成。
发明内容
本发明的一个目的是要提供电路板制造的一种方法，该方法能够防止在导电层抛光期间导电层的剥离，并提供一种电镀系统，以及由这种制造方法制造的电路板和安装在这种电路板上的半导体芯片组成的半导体装置。
为了实现这一目的，根据本发明的第一方面，提供了电路板的一种制造方法，该方法包括以下步骤，在基片的一面至少形成孔；在基片的这一面，另一面和侧面，及孔的内表面上形成电镀供电层；通过电镀供电层的电镀在基片的这一面和另一面及侧面形成金属并填埋孔层；以及抛光金属层，以形成由孔中填埋的金属层组成的互连图案。
根据本发明的这一方面，通过在基片的一面形成孔，并形成作为在基片一面，另一面和侧面，及孔的内表面上，即在基片的整个表面上延伸的连续膜的金属层，通过电镀供电层进行电镀，并抛光该金属层，形成由填埋在孔中的金属层组成的互连图案。
通过在基片整个表面作为连续膜这样形成金属层，不再有下面的电镀供电层任何暴露的部分，即金属层和电镀供电层的界面暴露部分。因而，当通过例如CMP抛光金属层时，能够防止由使用的抛光材料侵袭界面而引起的金属层的剥离。
在形成金属层的步骤中，用于向电镀供电层提供电镀电流的供电电极最好连接到基片的电镀供电层，且供电电极的连接位置在电镀期间最好有变化。
当提供电镀形成金属层时，必须进行电镀，这时在作为阳电极装设在电镀溶液中的供电电极，与作为阴电极的被电镀的物体(即供电镀的物体，或基片)的电镀供电层之间提供电镀电流。一般来说在过去，供电电极是固定在被电镀物体的电镀供电层外围的。
这时，供电电极接触的基片部分不被电镀。另外，即使在其附近，由于电流密度从其预定值偏移等，而不再能够形成良好的电镀。其结果是，如上所述，在抛光金属层的步骤中金属层易于剥离。
与此相反，根据本发明的优选实施例，由于进行电镀的同时改变供电电极接触电镀供电层的位置，故不再有任何部分由于供电电极的接触所至而没有形成金属层，并在基片的一个面和其它面及侧面上，即基片的整个表面上形成连续的电镀膜。因此，能够防止由于供电电极接触基片所发生的金属层的剥离。
而且，在以上电路板的制造方法中，最好还有这样的步骤，即在基片中形成孔的步骤之前，使基片的一面变粗糙。进而，在以上电路板的制造方法中，在基片中形成孔的步骤最好包括至少在基片外围形成哑孔(dummy hole)的步骤。
由于基片的不均匀平整度和基片上的不均匀形成，填埋基片的孔的金属层是以一定程度厚度不均匀分布而形成的，即使在基片的整个表面形成连续的金属层，金属层厚度小的部分被较快地磨光，于是在抛光中基片的这些部分首先暴露。这时，电镀供电层和金属层的区段在基片上暴露，且抛光材料侵袭到这些层之间的界面，于是电镀供电层或金属层可能从基片剥离。
然而根据本发明，形成有孔的基片表面，在基片中形成孔之前，通过形成精细的粗糙形而使其变得粗糙，于是电镀供电层形成同样的网格形。通过所得到的锚定效果(anchor effect)能够改进基片和电镀供电层之间的键合(bonding)。
而且，在形成孔的步骤中或在其前或其后的步骤，在没有形成普通孔的区域，例如基片的外围，通过形成深度比普通孔浅的哑孔，通过与以上类似的锚定效果能够改进基片与电镀供电层的键合。
为了达到以上目的，依照本发明第二方面，提供了一种电镀系统，该系统装有供盛放电镀溶液的容器，及配置在该容器中并与被电镀的物体的一个面和另一面连接的可旋转供电电极，其中在电镀期间通过供电电极的旋转使得被电镀的物体移动，从而改变被电镀物体的供电电极接触的部分。
例如，本发明的电镀系统配置有两排多个杆状供电电极，使得能够向被电镀物体的前和后表面提供电镀电流。供电电极设计为可旋转。而且，提供把被电镀物体配置在两排多个杆状供电电极之间，并转动供电电极，被电镀的物体能够移动到电镀供电层和供电电极彼此接触的状态。
因此，由因为在电镀金属层时，提供电镀电流的同时供电电极接触到被电镀物体的不同的部分，不存在由于与供电电极接触没有形成金属层的部分且金属层连续地在基片的整个表面上形成，。使用这种电镀系统，能够易于使以上电路板制造方法奏效。
附图的简要说明
从以下参照附图给出的优选实施例的说明，本发明的这些和其它目的和特征将是显而易见的，其中：
图1A到1J是根据本发明第一实施例的电路板制造方法的简化剖视图；
图2是根据本发明第一实施例的电镀系统的简化剖视图；
图3A到3E是通过在本发明第一实施例的电路板制造方法所制造的电路板上，安装半导体芯片的第一方法的简化剖视图；
图4A到4F是通过在本发明第一实施例的电路板制造方法所制造的电路板上，安装半导体芯片的第二方法的简化剖视图；
图5A到5D根据本发明第二实施例的电路板制造方法的简化剖视图；以及
图6A到6D是通过在本发明第二实施例的电路板制造方法所制造的电路板上，安装半导体芯片的方法的简化剖视图。
具体实施方式
第一实施例
首先将参照图1A到1J的简化剖视图，说明根据本发明第一实施例的电路板制造方法。
步骤1
首先，如图1A所示，制备硅基片10作为基片。
步骤2
然后，如图1B所示，硅基片10的一个表面10a被粗糙化。例如可以通过使用氟基的或其它气体的等离子蚀刻，通过苛性钠(NaOH)或氢氧化钾等强碱的处理，通过以高压喷沙粒喷沙法，或以砂纸抛光等，进行这种粗糙化。通过进行这种处理，在硅基片10的一个表面10a上形成精细的粗糙度，于是通过锚定效应而能够改进硅基片10与后来步骤中形成的层之间的键合。
步骤3
然后，如图1C所示，通过使用氟基的或其它气体的等离子蚀刻，使用化学剂的化学蚀刻，或喷沙，对硅基片10的一个表面10a进行处理，以便形成不穿过硅基片10的孔10b。例如孔10b的直径大约为5到100μm，而深度为5到500μm左右。
然后，如图1D所示，在基片10的一个表面10a上形成互连沟槽10c。某些互连沟槽10c与孔10b连接，而另一些则与孔10b是孤立的。与孔10b类似，互连沟槽10c也是通过等离子蚀刻，化学蚀刻，或喷沙形成的。例如，互连沟槽10c的宽度为1到100μm左右，而深度为5到200μm左右。注意，还能够不形成互连沟槽10c。
在形成孔10b的步骤，形成互连沟槽10c的步骤，或在这些步骤之前或之后的步骤，在没有形成孔10b或互连沟槽10c的区域，例如如图1D所示硅基片10的外围，形成比孔10b宽度较窄深度较浅的哑孔10d。注意，本实施例中，通过形成孔10b的步骤示出哑孔10d形成的例子。例如，这可以通过喷沙形成。而且，能够在外围A之外没有形成孔10b和互连沟槽10c的区域形成哑孔10d。
步骤4
然后，硅基片10被热氧化而形成厚度例如为5到1500μm的氧化硅薄膜。这时，如图1E所示，氧化硅薄膜12在硅基片10的一面10a，孔10b，互连沟槽10C及哑孔10d的内表面，硅基片10的另一面10e，及硅基片10的侧面10f形成。注意，代替热氧化，也能够通过化学蒸汽沉积(CVD)形成氧化硅薄膜12。而且，最好形成尽可能厚的氧化硅薄膜12。
然后，如图1F所示，在硅基片10的一个表面10a和另一表面10e及侧面10f，即硅基片10的整个表面上形成的氧化硅薄膜12上，通过无电敷镀形成例如厚度为0.1到5μm的镍(Ni)层14a。这时，在没有形成孔10b或互连沟槽10c的硅基片的区域被粗糙化，此外形成哑孔10d，使得通过锚定效应改进氧化硅薄膜12与Ni层14a之间的键合，基片10与Ni层14a之间的键合。
步骤5
然后，在硅基片10的整个薄膜上形成的Ni层14a上，通过无电敷镀或电镀，形成例如厚度1μm的金(Au)层或铜(Cu)层14b。
当Au层14b用作为电镀供电层时，在Au层14b上可以形成Ni或其它金属的屏障层，以防止Au扩散到后来形成的Cu层16和18。
通过以上步骤，孔10b或互连沟槽10c在硅基片10中形成，且由Ni层14a和Au层14b组成电镀供电层14通过氧化硅薄膜12在这上形成。这些层不仅在硅基片10的一个表面10a上形成，而且在其它面10e和侧面10f上形成。
电镀系统的说明
以下，将说明在稍后的步骤通过电镀用于在电镀供电层14上形成金属层的电镀系统。
图2是根据本发明的一个实施例的电镀系统简化的剖视图。
如图2所示，本实施例的电镀系统是这样配置的，其供电电极，例如七个阴电极(30a到30g)跨在含有电镀溶液的容器32中的被电镀物体(基片)34上。阴电极(30a到30g)由导电的杆状滚，轮，或球组成，并能够在预定的方向转动。通过阴电极(30a到30g)的转动，被电镀物体34的一个表面和另一表面能够向左和右移动(参见图2)，同时与阴电极(30a到30g)接触。
进而，在容器32内配置有一个网格状阳电极36，与直流电源35的正侧连接。另一方面，阴电极(30a到30g)连接到直流电源35的负侧。
本实施例的电镀系统40是这样配置的。电镀电流从阳电极36和阴电极(30a到30g)之间的直流电源35提供，且电镀层在被电镀的物体34上形成，同时被电镀的物体在与阴电极(30a到30g)持续接触中左右移动。
根据本实施例的电镀系统40是这样设计的，使得不仅在被电镀物体34的一个表面以及其它面和侧面上，即被电镀物体34的整个表面形成电镀层，而且不发生由于供电电极接触被电镀物体34的效应而没有形成电镀层的部分。
就是说，如果通过本实施例的电镀系统40，作为在被电镀物体34的一个表面和其它表面及侧面上的连续薄膜，形成电镀供电层，被电镀物体34和供电电极的部分，即阴电极(30a到30g)，在电镀期间接触有变化，使得不再有由于供电电极的效果，诸如供电电极固定在预定位置的情形，而没有形成电镀层的部分。
以下将说明使用电镀系统40用于在图1F的电镀供电层14上形成铜(Cu)层，一类金属层，的方法。
首先，如图1G所示，通过使用以上电镀系统40和例如由Meltex Inc.制造的Melplate Cu390电镀溶液的电镀，在硅基片10的整个表面上形成的Au层14b上形成例如厚度0.5到5μm的第一Cu层16。
注意，这步骤还可以使用由LeaRonal Japan Inc.制造的Copper Glean125电镀溶液的电镀形成第一Cu层16。而且，能够通过无电镀敷形成第一Cu层16。使用这种电镀溶液，能够以均匀的厚度在硅基片10上并以在孔10b或沟槽10c中良好的梯级覆盖(step coverage)形成第一Cu层16。
然后，通过使用以上的电镀系统和例如由Ebara-Udylite Co.，Ltd制造的Cu-BriteVF电镀溶液的电镀，在硅基片10的整个表面上形成的第一Cu层16上形成例如厚度为10到150μm的第二Cu层18。这样，硅基片10中的孔10b和互连沟槽10c由第一Cu层16和第二Cu层18填埋。
通过使用形成第二Cu层18的步骤中的这种电镀溶液，第二Cu层18在硅基片10的诸如孔10b或互连沟槽10c中这种凹陷部分的底部相对厚地形成，并在没有形成孔10b或互连沟槽10c的硅基片10平面部分相对薄地形成。因此，孔10b或互连沟槽10c由第二Cu层18稳定地填埋而不会出现孔隙，气孔等。
当形成第一Cu层16和第二Cu层18的步骤使用以上的电镀系统40时，能够在硅基片的一个表面10a和另一表面10e及侧面10f上连续地形成Cu层，而不会出现由于固定在电镀供电层14的供电电极的接触所至没有形成Cu层的部分。
步骤6
以下将说明，通过抛光和蚀刻等用于除去第二Cu层18或第一Cu层16的过程。
如图1G所示，在硅基片10的整个表面上形成的第二Cu层18中的一个表面10a形成的第二Cu层18，受到基础的诸如孔10b和互连沟槽10c这些凹陷部分的影响。就是说，在硅基片10的孔10b或互连沟槽10c上的第二Cu层18形成有凹陷部分18a，从硅基片10的平面部分少许下沉。
为了使凹陷部分18a平整，首先如图1H，通过机械抛光等抛光第二Cu层18，直到第二Cu层18的凹陷部分18a消失。
步骤7
然后，使用氧化硅薄膜12作为阻挡剂通过CMP抛光第二Cu层18，第一Cu层16，Au层14b和Ni层14a的其余部分。注意，还能够通过氯化铜水溶液蚀刻第二Cu层18和第一Cu层16的其余部分，然后通过铁氰化钾水溶液蚀刻Au层14b和下面的Ni层14a。
在通过CMP抛光第二Cu层18和第一Cu层16等的步骤中，由于第二Cu层18和第一Cu层16形成为覆盖硅基片10所有表面的连续薄膜，因而在一层和另一层之间没有在CMP中所使用的抛光材料会侵袭的界面，故第二Cu层18和第一Cu层16将不会剥离。
因此，如图1I所示，硅基片10的孔10b和互连沟槽10c以以下的顺序被稳定地填埋，通过Ni层14a和Au层14b的第一Cu层16和第二Cu层18。
当CMP之后形成电镀供电层的金属留在粗糙化表面时，可以进行蚀刻以除去该金属。
然后，通过背部研磨从B侧抛光图1I所示的硅基片10，直到孔10b中的Ni层14a露出。因此，如图1J所示，制造出形成有接插(connectionplug)17a和作为金属层图案的互连17b的电路板20。这时，最好进行抛光以给出30到500μm的电路板20厚度。
接插17a和互连17b，由通过电镀供电层14的电镀形成的Ni层14a和Au层14b和第一Cu层16和第二Cu层18所组成的电镀供电层14组成。就是说，接插17a和互连17b包含低电阻的Au层14b，因而能够降低电阻。
在电路板上安装半导体芯片的第一方法
图3A到3E是在通过本实施例的电路板制造方法制造的电路板上，安装半导体芯片第一方法的简化剖视图。
首先，如图3A所示，通过等离子CVD在图1J的一个表面10a和另一表面10e上形成例如厚度5nm到5μm的SiO2薄膜50和50a。注意，这一步骤不限于SiO2薄膜50和50a。而是可以通过涂敷并加热涂敷的聚酰亚胺或环氧树脂等形成聚酰亚胺薄膜或环氧树脂或其它绝缘薄膜。
然后，如图3B所示，对电路板20的第一表面10a上的SiO2薄膜形成图案而形成第一开口50b。进而，通过类似的方法对电路板20的另一表面10e的SiO2薄膜50a形成第二开口50c。
然后，如图3C所示，通过在电路板20的一个表面10a上的接插17a，互连17b及SiO2薄膜50上进行蒸汽沉积，形成铝(Al)或其它金属层。然后，对该金属层形成图案而形成顶部电极焊点52a。进而，在电路板20的另一表面10e上通过类似的方法形成底部电极焊点52b。注意，使金属层形成图案时，通过燃烧激光束对希望被蚀刻的金属层的预定区域进行整理，能够形成顶部电极焊点52a和底部电极焊点52b。注意，还能够通过电镀形成金属层的Cu层，并对该Cu层形成图案而形成顶部电极焊点52a和底部电极焊点52b。
然后，如图3D所示，制备装有由金等制成的接线凸起(stud bump)56的半导体芯片54。电路板20的接线凸起56和顶部电极焊点52a通过各向异性的导电薄膜57电连接。注意，代替装有接线凸起56的半导体芯片54，还能够制备装有焊料凸起(solder bump，未示出)的半导体芯片，并通过倒装片安装方式电连接焊料凸起与顶部电极焊点52a。
然后，如图3E所示，通过丝网印刷等对焊料阻挡薄膜58形成图案以形成第三开口58a，使得电路板20的另一表面10e的底部电极焊点52b露出。
然后，安装通过开口58a与底部电极焊点52b电连接的焊料凸起60。
由于以上而完成了由电路板20和安装在其上的半导体芯片54组成的半导体装置62。
在电路板上安装半导体芯片的第二方法
图4A到4F是在通过本实施例电路板制造方法制造的电路板上，安装半导体芯片的第二方法简化的剖视图。
首先，如图4A所示，例如通过喷溅法在图1J电路板20的接插17a和互连17b暴露的表面，形成由钽，氧化钽等制成的厚度50到500nm的阻碍金属层。然后对阻碍金属层形成图案而形成阻碍金属层图案70，使得覆盖接插17a和互连17b。
然后，在氧化硅膜12和阻碍金属层图案70上形成涂敷玻璃膜72。这时，涂敷玻璃膜72形成为如图4A中的虚线所示的粗糙形状。然后，如图4A所示，通过机械抛光或CMP抛光涂敷玻璃72的表面以使涂敷玻璃表面平坦。
然后，如图4B所示，准备在其两侧形成有由SiO组成的中间绝缘膜78和76的芯片侧硅基片74。通过芯片侧硅基片74的热氧化形成中间绝缘膜78和76，并有50到1500nm的厚度。
然后，如图4B所示，其上形成涂敷玻璃膜72的电路板20的表面，和中间绝缘层76侧的芯片侧硅基片74的表面，彼此面对面配置，并在低于用于接插17a和互连17b的金属熔点的温度下退火，以便使电路板20与芯片侧硅基片74键合。
然后，如图4C所示，通过CMP抛光中间绝缘膜78和芯片侧硅基片74的部分，以降低厚度到例如0.5到100nm左右。然后，在抛光的芯片侧硅基片的前侧上形成预定的元件，以便在硅层74a上形成芯片形成层74b。
然后，在接插17a从其露出的电路板的另一表面10e上形成由SiO2组成的前绝缘膜80。然后这被形成图案而形成第一开口80a，以便露出接插17a。
然后，如图4D所示，在芯片形成层74b上对阻挡膜(未示出)形成图案。使用该阻挡膜作为掩模，通过等离子蚀刻等对芯片形成层74b，硅层74a，中间绝缘膜76和涂敷玻璃72形成图案，以便形成第二开口90，使得阻碍金属层图案70的表面露出。然后，蚀刻芯片形成层74b的第二开口90附近以形成与第二开口90连通的凹陷部分90a。
然后，第二开口90和凹陷部分90a填以铜层等以便形成二级接插92。这一步骤可使用已知的波纹工艺进行。这时，由于与芯片形成层74b中形成的芯片连接的互连层暴露在芯片形成层74b凹陷部分90a的侧壁和底部，芯片形成层74内的芯片与二级接插92电连接。
然后，如图4E所示，形成由铜层等组成的底部电极焊点94连接到暴露在电路板另一面的接插17a。
然后，对前表面绝缘膜80和底部电极焊点94上的焊料阻挡膜96形成图案，形成第三开口96a，使得底部电极焊点94的部分露出。然后，安装焊料凸起98通过第三开口96a连接到底部电极焊点94。
当这一步骤结束时，虽然没有具体示出，但是多个芯片形成层74b，即半导体芯片，在一个电路板20上形成。
就是说，然后形成有多个芯片形成层74b的电路板20被切割而产生半导体装置62a。进而，如图4F所示，还能够使焊料凸起98与二级接插92键合，并垂直叠置多个半导体装置而获得三维安装结构，或使用它们作为单独的单元。
第二实施例
图5A到5D是根据本发明第二实施例电路板制造方法的简化剖视图。
根据第二实施例的电路板制造方法不同于第一实施例的电路板制造方法在于，不是硅基片，而是玻璃基片用作为基片。图5A到5D中，对与图1A到1J相同的部件指定相同的标号，并省略其详细说明。而且，将参照在根据第一实施例电路板制造方法中说明的步骤1到7给出说明。
步骤1
首先，如图5A所示，作为基片的类型制备石英玻璃，高硅玻璃，兰宝石玻璃，或其它玻璃基片10g。
步骤2
然后，例如通过氢氟酸(HF)的处理使玻璃基片10g的表面10a粗糙化。这种处理与第一实施例中的方法类似，以便通过锚定效应改进玻璃基片与其上形成的层之间的键合。
步骤3
如图5B所示，按与第一实施例中相同的方式，在玻璃基片10g的一个表面中形成不贯穿玻璃基片10g的孔10b，然后形成互连沟槽10c。本实施例中，能够通过等离子蚀刻，CO2激光或YAG激光形成孔10b和互连沟槽10c。注意，使用通过苛性钠(NaOH)或氢氧化钾(KOH)或其它强碱，以高压喷沙粒喷沙法等的处理，可以进行这一步骤。这时，以第一实施例相同的方式在玻璃基片没有形成孔10b和互连沟槽10c的区域，例如外围(对应于图1D的部分A)，形成哑孔(未示出)。
步骤4
本实施例中，由于使用玻璃基片，省略了形成氧化硅膜的步骤。
步骤5
然后，使用与第一实施例类似的方法，在形成有孔10b和互连沟槽10c的玻璃基片10g上形成由Ni层14a和Au层或Cu层14b组成的电镀供电层14。然后，在电镀供电层14上形成类似于第一实施例的第一Cu层16和第二Cu层18，通过使用第一实施例中说明的电镀系统40的电镀，填埋孔10b和互连沟槽10c。这时，按与第一实施例相同的方式，在玻璃基片一个表面和另一表面及侧面，即在玻璃基片的整个表面，形成这些层。
步骤6和7
然后，如图5C所示，使用与第一实施例制造方法类似的方法，通过CMP抛光第一Cu层16，第二Cu层18，Au层14b，和Ni层14a，直到玻璃基片露出，使得第一Cu层16和第二Cu层18通过Ni层14a和Au层14b被填埋在孔10b和互连沟槽10c，形成接插17a和互连17b。这时，按第一实施例相同的方式，由于在玻璃基片10g的整个表面上作为连续的膜形成第一Cu层16和第二Cu层18，当然在CMP期间不会发生这些层的剥离。
然后，通过背面研磨按第一实施例类似的方式抛光没有露出接插17a和互连17b的玻璃基片10g的另一面10e，直到露出接插17a的Ni层14a。因此，如图5D所示，形成了由玻璃基片10g组成的电路板20a，其上形成有接插17a和互连17b。这时，最好进行抛光以获得30到500μm的电路板20a的厚度ta。
在电路板上安装半导体芯片的方法
能够使用与第一实施例中所述第一和第二安装方法类似的方法，在通过第二实施例的制造方法所制造的电路板20a上安装半导体芯片等。以下将说明其中的修改。
图6A到6D用于通过第二实施例的电路板制造方法所制造的电路板上，安装半导体芯片的步骤的简化剖视图。
首先，如图6A所示，制备出通过本实施例的电路板制造方法所制造的电路板20b。注意，图6A中所示电路板20b的剖视图示出不同于图5D所示的电路板20b的部分。
然后，通过等离子处理使电路板20b的一个表面10a活化。因此，对靠近电路板20b等离子处理过的玻璃表面的部分被给予反应基团。
然后，如图6B所示，制备出厚度到10μm并形成有预定的元件的半导体芯片100。电路板20b活化的表面与半导体芯片100背面100a(没有形成元件的表面)被键合在一起。这是使用出现在靠近电路板20b的玻璃表面部分C的基(负电荷)，与例如形成半导体芯片100的Si原子之间作用的库仑力的键合而实现的。
然后，如图6C所示，通过在电路板20b和半导体芯片100上喷溅而形成由Cu，Al，Au，Cr，等组成的金属层。该金属层与电路板20b的接插17a及半导体芯片100的电极焊点连接，并被形成图案以形成互连图案110。
然后，形成保护膜(基于膜)112以覆盖半导体芯片100及互连图案110。作为这一保护膜112，可以使用通过CVD形成的磷硅酸盐玻璃(PSG)膜或SiO2膜，或者也可以使用聚酰亚胺树脂或环氧树脂等。
然后，在电路板20b的另一面10e露出的接插17a上安装由Au，Ag等组成的金属凸起114。
在这步骤结束时，虽然没有具体示出，但在单个的电路板20b上形成多个半导体芯片100。就是说，然后，在其上安装了多个半导体芯片100的电路板20b被切割而产生多个半导体装置(120...)
注意，如图6D所示，由于一个半导体装置120具有另一半导体装置120a电连接并叠置在其上，故在切割电路板20b之前，要对保护膜112预定的区域形成图案，以便形成开口112a，用于使第一半导体装置120的预定的互连图案露出。进而，如图6D所示，能够使第一半导体装置120的互连图案110与另一半导体装置120a的金属凸起114键合，以垂直叠置多个半导体装置，并获得三维安装的结构，或作为单个的单元使用这些半导体装置(120...)。
虽然以上通过第一和第二实施例详细说明了本发明，但本发明不限于以上实施例中具体所示的例子。在不超出本发明主旨范围内实施例修改是包含在本发明的范围内的。
例如，作为电镀供电层，所示的情形是在基片的整个表面形成Ni层14a和Au层14b两层，但是在基片的整个表面只形成Ni层14a和Au层14b之一即可。就是说，通过电镀在基片的整个表面能够形成第一Cu层16和第二Cu层18即可。
如上所述，根据本发明，通过在基片的一个表面形成孔，电镀供电层进行的电镀，在基片的该一个表面，另一表面和侧面及孔的内表面，即基片的整个表面上形成形成为连续膜的金属层，并抛光该金属层，形成互连，填埋孔中的金属层。
通过在基片的整个表面形成形成为连续膜的金属层，不再有下面的电镀供电层露出的部分，就是说，不再有金属层和电镀供电层之间的界面露出的部分。因而，当例如通过CMP抛光金属层时，能够防止由CMP中使用的抛光材料侵袭界面所引起的金属层剥离。
进而，在一优选实施例中，在形成金属层的步骤中，连接电极夹具用于向基片的电镀供电层提供电流，并在电镀期间变化电极夹具连接的位置。
根据本发明，由于电镀是在在电镀期间变化供电电极接触电镀供电层的位置下进行的，不再有任何由于与供电电极接触而没有形成金属层的部分，并在基片的一个表面和另一表面及侧面形成没有间断连续膜。因此，能够防止由于供电电极与基片的接触所至的金属层的剥离。
虽然已经参照为说明的目的所选择的特定实施例对本发明进行了说明，但明显的是，在不背离本发明基本概念和范围之下，业内专业人员能够对其作出各种修改。
本公开涉及包含在以下文献中的主题，日本专利申请No.2001-151027，2001年5月21日提交，其内容全部包含于此以作参考。

Claims (11)

1.一种电路板的制造方法，包括以下步骤：
在基片的一面至少形成孔；
在基片的这一面，另一面和基片的侧面，及孔的内表面上形成电镀供电层；
通过电镀供电层的电镀，在基片的这一面和另一面及侧面形成金属层并填埋上述孔；以及
抛光金属层，以形成由孔中填埋的金属层组成的互连图案。
2.如权利要求1中所述的电路板制造方法，其中通过把用于向电镀供电层提供电镀电流的供电电极连接到电镀供电层，并改变供电电极连接的位置，进行形成金属层的步骤。
3.如权利要求1中所述的电路板制造方法，其中还有在基片中形成孔的步骤之前使基片的一个表面粗糙化的步骤。
4.如权利要求1中所述的电路板制造方法，其中在基片中形成孔的步骤包括至少在所述基片的外围形成哑孔的步骤。
5.如权利要求1中所述的电路板制造方法，其中所述基片是硅基片，且所述方法还包括还包括这样的步骤，即在基片中形成孔的步骤之后和形成电镀供电层步骤之前，在硅基片的至少一个表面和孔的内表面形成氧化硅层。
6.如权利要求1中所述的电路板制造方法，其中所述基片是玻璃基片。
7.如权利要求1中所述的电路板制造方法，其中所述电镀供电层从电镀基片起由镍(Ni)层和金(Au)层按此顺序组成。
8.装有以下装置的半导体装置：
通过权利要求1到7任何之一中所述电路板制造方法制造的电路板，以及
具有与所述电路板的互连电连接的电极端子的半导体芯片。
9.一种半导体装置，其中如权利要求8所述的多个半导体装置彼此电连接地叠置。
10.一种电镀系统，该系统包括：
供盛放电镀溶液的容器，及
可旋转供电电极，配置在该容器中并与被电镀的物体的一个面和另一面电连接，其中
在电镀期间通过供电电极的旋转使得被电镀的物体移动，从而改变被电镀物体的供电电极的接触部分。
11.权利要求10中所述的电镀系统，其中在容器中还装设阳电极，所述供电电极作为阴电极，在阳电极和阴电极之间提供电镀电流。
CNB021176957A 2001-05-21 2002-05-21 电路板,半导体装置制造方法,及电镀系统 Expired - Fee Related CN1260789C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP151027/2001 2001-05-21
JP2001151027A JP3530149B2 (ja) 2001-05-21 2001-05-21 配線基板の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN1387239A true CN1387239A (zh) 2002-12-25
CN1260789C CN1260789C (zh) 2006-06-21

Family

ID=18995957

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021176957A Expired - Fee Related CN1260789C (zh) 2001-05-21 2002-05-21 电路板,半导体装置制造方法,及电镀系统

Country Status (5)

Country Link
US (1) US7114251B2 (zh)
EP (1) EP1261021A3 (zh)
JP (1) JP3530149B2 (zh)
CN (1) CN1260789C (zh)
TW (1) TW565914B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102115906A (zh) * 2009-12-30 2011-07-06 三星电机株式会社 用于电镀基板的装置和电镀基板的方法
CN104470232A (zh) * 2013-09-25 2015-03-25 深南电路有限公司 一种电路板加工方法
CN107431316A (zh) * 2015-04-13 2017-12-01 欧姆龙株式会社 端子的连接构造及使用该连接构造的电磁继电器
CN114269065A (zh) * 2020-09-16 2022-04-01 宏启胜精密电子(秦皇岛)有限公司 内埋导电线路的线路板及其制作方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833323B2 (en) * 2003-01-29 2004-12-21 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming patterned features at a semiconductor wafer periphery to prevent metal peeling
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
EP1667510B1 (en) * 2003-09-09 2013-11-06 Hoya Corporation Method for manufacturing double-sided printed glass board
JP2005223063A (ja) * 2004-02-04 2005-08-18 Seiko Epson Corp 配線基板の製造方法及び電子デバイスの製造方法
JP4850392B2 (ja) 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP4544902B2 (ja) * 2004-04-26 2010-09-15 三洋電機株式会社 半導体装置及びその製造方法
JP4558413B2 (ja) * 2004-08-25 2010-10-06 新光電気工業株式会社 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
JP4966487B2 (ja) * 2004-09-29 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4443379B2 (ja) 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7396732B2 (en) 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US7485967B2 (en) 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP4678720B2 (ja) * 2005-05-31 2011-04-27 三洋電機株式会社 回路基板およびその製造方法、半導体装置およびその製造方法
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
US8154105B2 (en) * 2005-09-22 2012-04-10 International Rectifier Corporation Flip chip semiconductor device and process of its manufacture
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4961162B2 (ja) * 2006-05-01 2012-06-27 有限会社 エスアイジェイテクノロジ 電気接続体及びカートリッジ
US8166645B2 (en) * 2006-08-23 2012-05-01 Rockwell Collins, Inc. Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
US7915527B1 (en) 2006-08-23 2011-03-29 Rockwell Collins, Inc. Hermetic seal and hermetic connector reinforcement and repair with low temperature glass coatings
US8084855B2 (en) 2006-08-23 2011-12-27 Rockwell Collins, Inc. Integrated circuit tampering protection and reverse engineering prevention coatings and methods
US8076185B1 (en) 2006-08-23 2011-12-13 Rockwell Collins, Inc. Integrated circuit protection and ruggedization coatings and methods
US8174830B2 (en) * 2008-05-06 2012-05-08 Rockwell Collins, Inc. System and method for a substrate with internal pumped liquid metal for thermal spreading and cooling
US8617913B2 (en) 2006-08-23 2013-12-31 Rockwell Collins, Inc. Alkali silicate glass based coating and method for applying
US8637980B1 (en) 2007-12-18 2014-01-28 Rockwell Collins, Inc. Adhesive applications using alkali silicate glass for electronics
US8581108B1 (en) 2006-08-23 2013-11-12 Rockwell Collins, Inc. Method for providing near-hermetically coated integrated circuit assemblies
JP5179046B2 (ja) 2006-11-22 2013-04-10 新光電気工業株式会社 電子部品および電子部品の製造方法
KR100815950B1 (ko) * 2006-12-29 2008-03-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US20080174022A1 (en) * 2007-01-22 2008-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
DE102007027434A1 (de) * 2007-06-14 2008-12-18 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Justagestrukturen für eine strukturierte Schichtabscheidung auf einem Mikrosystemtechnikwafer mittels einer Beschichtungsmaske
JP5188120B2 (ja) * 2007-08-10 2013-04-24 新光電気工業株式会社 半導体装置
TWI331488B (en) * 2007-10-09 2010-10-01 Unimicron Technology Corp Printed circuit board and fabrication method thereof
US8363189B2 (en) 2007-12-18 2013-01-29 Rockwell Collins, Inc. Alkali silicate glass for displays
US8616266B2 (en) 2008-09-12 2013-12-31 Rockwell Collins, Inc. Mechanically compliant thermal spreader with an embedded cooling loop for containing and circulating electrically-conductive liquid
US8221089B2 (en) * 2008-09-12 2012-07-17 Rockwell Collins, Inc. Thin, solid-state mechanism for pumping electrically conductive liquids in a flexible thermal spreader
US8017872B2 (en) * 2008-05-06 2011-09-13 Rockwell Collins, Inc. System and method for proportional cooling with liquid metal
US8650886B2 (en) 2008-09-12 2014-02-18 Rockwell Collins, Inc. Thermal spreader assembly with flexible liquid cooling loop having rigid tubing sections and flexible tubing sections
US8205337B2 (en) * 2008-09-12 2012-06-26 Rockwell Collins, Inc. Fabrication process for a flexible, thin thermal spreader
US8119040B2 (en) 2008-09-29 2012-02-21 Rockwell Collins, Inc. Glass thick film embedded passive material
JP5483906B2 (ja) * 2009-03-04 2014-05-07 三菱電機株式会社 半導体装置およびその製造方法
US7955873B2 (en) * 2009-03-31 2011-06-07 Infineon Technologies Ag Method of fabricating a semiconductor device
US8294280B2 (en) * 2009-05-07 2012-10-23 Qualcomm Incorporated Panelized backside processing for thin semiconductors
KR20120023082A (ko) * 2009-06-12 2012-03-12 가부시키가이샤 알박 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
JP5330115B2 (ja) * 2009-06-17 2013-10-30 浜松ホトニクス株式会社 積層配線基板
JP2011061132A (ja) * 2009-09-14 2011-03-24 Zycube:Kk インターポーザ
US8707734B2 (en) * 2009-10-19 2014-04-29 The Regents Of The University Of Michigan Method of embedding material in a glass substrate
JP5258735B2 (ja) * 2009-11-13 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
SG182081A1 (en) * 2010-12-13 2012-07-30 Rohm & Haas Elect Mat Electrochemical etching of semiconductors
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101834930B1 (ko) * 2011-02-01 2018-03-06 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
JP5864954B2 (ja) * 2011-08-26 2016-02-17 新光電気工業株式会社 基材
KR101841199B1 (ko) 2011-12-07 2018-03-23 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
CN109788657B (zh) * 2018-12-26 2021-11-16 浙江清华柔性电子技术研究院 器件的印刷制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE257176C (zh)
DE3150399A1 (de) 1981-12-15 1983-07-21 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur haftfesten metallisierung von keramischen materialien
DD257176A3 (de) * 1985-07-16 1988-06-08 Narva Rosa Luxemburg K Vorrichtung zur herstellung gleichmaessiger schichten auf metallischen oberflaechen
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
JPH11307633A (ja) 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
TW272310B (en) 1994-11-09 1996-03-11 At & T Corp Process for producing multi-level metallization in an integrated circuit
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
US5798298A (en) 1996-02-09 1998-08-25 United Microelectronics Corporation Method of automatically generating dummy metals for multilevel interconnection
US5969422A (en) * 1997-05-15 1999-10-19 Advanced Micro Devices, Inc. Plated copper interconnect structure
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
US6069068A (en) * 1997-05-30 2000-05-30 International Business Machines Corporation Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6033548A (en) 1997-07-28 2000-03-07 Micron Technology, Inc. Rotating system and method for electrodepositing materials on semiconductor wafers
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6197688B1 (en) 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
EP1055020A2 (en) 1998-02-12 2000-11-29 ACM Research, Inc. Plating apparatus and method
JP3955386B2 (ja) * 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
JP3177968B2 (ja) 1998-12-04 2001-06-18 日本電気株式会社 半導体装置及びその製造方法
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
KR100635685B1 (ko) 1998-05-25 2006-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
US6132586A (en) 1998-06-11 2000-10-17 Integrated Process Equipment Corporation Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
US6100194A (en) 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6123825A (en) * 1998-12-02 2000-09-26 International Business Machines Corporation Electromigration-resistant copper microstructure and process of making
US6424048B1 (en) 1998-12-16 2002-07-23 Seiko Epson Corporation Semiconductor chip, semiconductor device, circuit board and electronic equipment and production methods for them
US6221769B1 (en) 1999-03-05 2001-04-24 International Business Machines Corporation Method for integrated circuit power and electrical connections via through-wafer interconnects
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3358587B2 (ja) 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法
US6630059B1 (en) 2000-01-14 2003-10-07 Nutool, Inc. Workpeice proximity plating apparatus
JP2002134658A (ja) 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102115906A (zh) * 2009-12-30 2011-07-06 三星电机株式会社 用于电镀基板的装置和电镀基板的方法
CN102115906B (zh) * 2009-12-30 2013-01-02 三星电机株式会社 用于电镀基板的装置和电镀基板的方法
CN104470232A (zh) * 2013-09-25 2015-03-25 深南电路有限公司 一种电路板加工方法
CN107431316A (zh) * 2015-04-13 2017-12-01 欧姆龙株式会社 端子的连接构造及使用该连接构造的电磁继电器
CN107431316B (zh) * 2015-04-13 2019-03-29 欧姆龙株式会社 端子的连接构造及使用该连接构造的电磁继电器
US10643811B2 (en) 2015-04-13 2020-05-05 Omron Corporation Terminal connection structure and electromagnetic relay using same
CN114269065A (zh) * 2020-09-16 2022-04-01 宏启胜精密电子(秦皇岛)有限公司 内埋导电线路的线路板及其制作方法
CN114269065B (zh) * 2020-09-16 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 内埋导电线路的线路板及其制作方法

Also Published As

Publication number Publication date
CN1260789C (zh) 2006-06-21
EP1261021A2 (en) 2002-11-27
JP2002348697A (ja) 2002-12-04
TW565914B (en) 2003-12-11
US7114251B2 (en) 2006-10-03
JP3530149B2 (ja) 2004-05-24
EP1261021A3 (en) 2006-02-08
US20020170173A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN1187806C (zh) 电路装置的制造方法
CN100343965C (zh) 具有上下导电层的导通部的半导体装置及其制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1208830C (zh) 半导体芯片与布线基板及制法、半导体晶片、半导体装置
CN1722370A (zh) 半导体装置的制造方法
CN1574257A (zh) 半导体装置及其制造方法
CN1835661A (zh) 配线基板的制造方法
CN1303659C (zh) 半导体装置和层叠型半导体装置及其制造方法
CN1779962A (zh) 半导体装置及其制造方法
CN1738002A (zh) 半导体装置的制造方法
CN1213844A (zh) 电子器件及其制造方法
CN1176567C (zh) 制造多层布线板的方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1392610A (zh) 半导体器件及其生产方法
CN1392611A (zh) 半导体器件及其生产方法
CN1873980A (zh) 半导体ic、具有嵌入半导体ic的模块以及它们的制造方法
CN1523665A (zh) 半导体装置及其制造方法
CN1311528A (zh) 半导体器件及其制造方法、电路板和电子装置
CN1957464A (zh) 半导体器件、配线基板及其制造方法
CN1481658A (zh) 半导体器件用多层电路基板的制造方法
CN1917149A (zh) 半导体器件的制造方法、半导体器件及电子设备
CN1606156A (zh) 半导体器件及其制造方法
CN1433072A (zh) 配线构造及制造方法、带配线构造的半导体装置及配线基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060621

Termination date: 20210521