JP2000101218A - 回路板製造法 - Google Patents

回路板製造法

Info

Publication number
JP2000101218A
JP2000101218A JP10267162A JP26716298A JP2000101218A JP 2000101218 A JP2000101218 A JP 2000101218A JP 10267162 A JP10267162 A JP 10267162A JP 26716298 A JP26716298 A JP 26716298A JP 2000101218 A JP2000101218 A JP 2000101218A
Authority
JP
Japan
Prior art keywords
plating
hole
base layer
insulating substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10267162A
Other languages
English (en)
Inventor
Eiji Kagawa
英司 香川
Takuya Nakatani
卓也 中谷
Masahide Muto
正英 武藤
Shigeki Asaoka
茂樹 浅岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10267162A priority Critical patent/JP2000101218A/ja
Publication of JP2000101218A publication Critical patent/JP2000101218A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 絶縁性基板のスルーホール内におけるメッキ
時の断線不良が削減・回避される回路板製造法を提供す
る。 【解決手段】 絶縁性基板1の表面にスタッパリングに
よりメッキ下地層2を形成し、非回路部3となる部分に
電磁波を照射し、残存したメッキ下地層2にメッキを施
して回路部4を形成する回路板製造法において、絶縁性
基板1がスルーホール5を有しており、このスルーホー
ル5の内面に形成される導電性膜aの膜厚を逆スタッパ
リング等により厚くしたり、メッキ時のエッチングを阻
止する手段を同スルーホール5内に設けたりする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁性基板の表面
にメッキを施して回路部が形成される回路板製造法に関
するものである。
【0002】
【従来の技術】従来から、図16に示す如く、MID基
板の回路形成方法として、樹脂成形品である絶縁性基板
1の表面にメッキ下地層2を形成し、該メッキ下地層2
の非回路部3となる部分に電磁波であるレーザLを照射
して同メッキ下地層2を除去した後、残存した同メッキ
下地層2にメッキを施して回路部4を形成する回路板製
造法が知られている。
【0003】この場合、銅のスタッパリングを行って、
絶縁性基板1の表面に銅の薄膜でなるメッキ下地層2が
形成され、該メッキ下地層2に銅、ニッケル、金等のメ
ッキが施されるものである。又、図17に示す如く、レ
ーザLは絶縁性基板1の非回路部3となる部分の所定位
置に、メッキ下地層2の上から正確なパターンとなるよ
うに移動されながら照射される。すなわち、レーザ発生
機L1からガルバノミラーL2を介しFθレンズL3を通し走
査されて、絶縁性基板1上にレーザLは正確に移動され
ながら照射される。
【0004】
【発明が解決しようとする課題】しかしながら、上記従
来の技術においては、次のような問題が発生していた。
すなわち、図18(a)に示す如く、絶縁性基板1がス
ルーホール5を有するものである場合に、該スルーホー
ル5の内面に導電性膜aが形成されない箇所が現出して
断線不良を生じていた。
【0005】その原因としては、次のようなことが考え
られる。 1)スタッパリングによってスルーホール5の内面に形
成されるメッキ下地層2としての導電性膜aの膜厚が、
特に、絶縁性基板1の厚さ方向における中程部分で薄く
なる〔図18(b)〕 2)メッキの前処理として行われる硫酸処理によって、
前記導電性膜aの特に膜厚の薄い部分がエッチング除去
されてしまう〔図18(c)〕 3)スルーホール5の内部ではメッキが成長し難い 本発明は、上記各原因に着目し、上記従来の技術におけ
る問題を悉く解決するために発明されたもので、その課
題は、絶縁性基板がスルーホールを有するものである場
合に、該スルーホール内でのメッキ時における断線不良
が削減・回避される回路板製造法を提供することであ
る。
【0006】
【課題を解決するための手段】本発明の請求項1記載の
回路板製造法は、絶縁性基板の表面にスタッパリングに
よりメッキ下地層を形成し、該メッキ下地層の非回路部
となる部分に電磁波を照射して同メッキ下地層を除去し
た後、残存した同メッキ下地層にメッキを施して回路部
を形成する回路板製造法において、絶縁性基板がスルー
ホールを有するものであり、メッキを施す以前に、スタ
ッパリングを行うのと同一の導電性材料でなるトレー上
に絶縁性基板を載置し、該トレーを逆スタッパリングし
て同スルーホールの内面に導電性膜を形成することを特
徴とする。
【0007】したがって、この場合、メッキを施す以前
に通常のスタッパリングとは別に、該スタッパリングを
行うのと同一の導電性材料でなるトレー上に絶縁性基板
が載置され、該トレーが逆スタッパリングされて同スル
ーホールの内面に導電性膜が形成されるので、該導電性
膜の膜厚を厚くすることができ、メッキ液によるエッチ
ングのダメージがあっても、回路断線モード不良を軽減
することができる。
【0008】本発明の請求項2記載の回路板製造法は、
上記請求項1記載の回路板製造法において、トレーにこ
れと同一材料でなる凸起を突設し、該凸起をスルーホー
ルに挿入させた状態で逆スタッパリングを行うことを特
徴とする。
【0009】したがって、この場合は特に、上記の場合
において、トレーにこれと同一材料でなる凸起が突設さ
れ、該凸起がスルーホールに挿入された状態で逆スタッ
パリングが行われるので、同スルーホールの内面には確
実により厚く導電性膜が形成され、回路断線モード不良
を更に軽減することができる。
【0010】本発明の請求項3記載の回路板製造法は、
絶縁性基板の表面にスタッパリングによりメッキ下地層
を形成し、該メッキ下地層の非回路部となる部分に電磁
波を照射して同メッキ下地層を除去した後、残存した同
メッキ下地層にメッキを施して回路部を形成する回路板
製造法において、絶縁性基板がスルーホールを有するも
のであり、スタッパリングを行う際のターゲットにこれ
と同一材料でなる凸片を突設し、該凸片をスルーホール
に挿入させた状態でスタッパリングを行うことを特徴と
する。
【0011】したがって、この場合、スタッパリングを
行う際のターゲットにこれと同一材料でなる凸片が突設
され、該凸片がスルーホールに挿入された状態でスタッ
パリングが行われるので、同スタッパリングによってス
ルーホールの内面にも確実に導電性膜が厚く形成され、
メッキ液によるエッチングのダメージがあっても、回路
断線モード不良を軽減することができ、工程が複雑化す
ることもない。
【0012】本発明の請求項4記載の回路板製造法は、
絶縁性基板の表面にスタッパリングによりメッキ下地層
を形成し、該メッキ下地層の非回路部となる部分に電磁
波を照射して同メッキ下地層を除去した後、残存した同
メッキ下地層にメッキを施して回路部を形成する回路板
製造法において、絶縁性基板がスルーホールを有するも
のであり、スタッパリングを行う際に、まず、絶縁性基
板の全表面にスタッパリングにより所望層厚のメッキ下
地層を形成した後、同表面のスルーホールの内面以外の
部分をマスクした状態で該スルーホールの内面のみを再
びスタッパリングして、該内面に導電性膜を形成するこ
とを特徴とする。
【0013】したがって、この場合、スタッパリングが
行われる際に、まず、絶縁性基板の全表面にスタッパリ
ングにより所望層厚のメッキ下地層が形成された後、同
表面のスルーホールの内面以外の部分がマスクされた状
態で該スルーホールの内面のみが再びスタッパリングさ
れて、該内面に導電性膜が形成されるので、他のメッキ
下地層は所望層厚のままにして、スルーホールの内面に
のみ導電性膜を厚く形成することができ、メッキ液によ
るエッチングのダメージがあっても、回路断線モード不
良を軽減することができ、マスクが使用されるだけで従
前の構造設備をそのまま活用することができる。
【0014】本発明の請求項5記載の回路板製造法は、
絶縁性基板の表面にスタッパリングによりメッキ下地層
を形成し、該メッキ下地層の非回路部となる部分に電磁
波を照射して同メッキ下地層を除去した後、残存した同
メッキ下地層にメッキを施して回路部を形成する回路板
製造法において、絶縁性基板がスルーホールを有するも
のであり、スタッパリングを行う際に、まず、絶縁性基
板の全表面にスタッパリングにより所望層厚のメッキ下
地層を形成した後、スルーホール内に同スタッパリング
を行うのと同一の導電性材料でなるワイヤーを挿通し、
この状態で該ワイヤーに大電流を流し真空加熱蒸着させ
て同スルーホール該内面に導電性膜を形成することを特
徴とする。
【0015】したがって、この場合、スタッパリングが
行われる際に、まず、絶縁性基板の全表面にスタッパリ
ングにより所望層厚のメッキ下地層が形成された後、ス
ルーホール内に同スタッパリングを行うのと同一の導電
性材料でなるワイヤーが挿通され、この状態で該ワイヤ
ーに大電流が流され真空加熱蒸着されて同スルーホール
の内面に導電性膜が形成されるので、アスペクト比が大
きいスルーホールであっても、該スルーホールの内面に
導電性膜を確実に厚く形成することができ、メッキ液に
よるエッチングのダメージがあっても、回路断線モード
不良を軽減することができる。
【0016】本発明の請求項6記載の回路板製造法は、
絶縁性基板の表面にスタッパリングによりメッキ下地層
を形成し、該メッキ下地層の非回路部となる部分に電磁
波を照射して同メッキ下地層を除去した後、残存した同
メッキ下地層にメッキを施して回路部を形成する回路板
製造法において、絶縁性基板がスルーホールを有するも
のであり、スルーホール内にメッキ液が入り込むのを阻
止する詰体を埋設し、この状態でメッキを施すことを特
徴とする。
【0017】したがって、この場合、スルーホール内に
メッキ液が入り込むのを阻止する詰体が埋設された状態
でメッキが施されるので、メッキ時にメッキ液がスルー
ホール内に入り込まないようになって、同メッキ液によ
るエッチングが回避され、回路断線モード不良を軽減す
ることができる。
【0018】本発明の請求項7記載の回路板製造法は、
絶縁性基板の表面にスタッパリングによりメッキ下地層
を形成し、該メッキ下地層の非回路部となる部分に電磁
波を照射して同メッキ下地層を除去した後、残存した同
メッキ下地層にメッキを施して回路部を形成する回路板
製造法において、絶縁性基板がスルーホールを有するも
のであり、スルーホールの内面にエッチングされ難い材
料でなる保護膜を形成し、この状態でメッキを施すこと
を特徴とする。
【0019】したがって、この場合、スルーホールの内
面にエッチングされ難い材料でなる保護膜が形成された
状態でメッキが施されるので、メッキ時にメッキ液がス
ルーホール内に入り込んでも、同メッキ液によるエッチ
ングのダメージは起こり難くなり、回路断線モード不良
を軽減することができる。
【0020】本発明の請求項8記載の回路板製造法は、
絶縁性基板の表面にスタッパリングによりメッキ下地層
を形成し、該メッキ下地層の非回路部となる部分に電磁
波を照射して同メッキ下地層を除去した後、残存した同
メッキ下地層にメッキを施して回路部を形成する回路板
製造法において、絶縁性基板がスルーホールを有するも
のであり、メッキを施す際のメッキアノードにバー状部
を形成し、該バー状部をスルーホールに挿通させた状態
でメッキを施すことを特徴とする。
【0021】したがって、この場合、メッキを施す際の
メッキアノードにバー状部が形成され、該バー状部がス
ルーホールに挿通された状態でメッキが施されるので、
該スルーホール内の金属イオンの減少が防止されて、そ
の内部でもメッキは成長し易くなり、同スルーホールの
内部でのメッキ効率が向上されて、メッキ液によるエッ
チングのダメージは起こり難くなり、回路断線モード不
良を軽減することができる。
【0022】
【発明の実施の形態】図1は、本発明の請求項1に対応
する一実施形態を示しており、該実施形態の回路板製造
法は、絶縁性基板1の表面にスタッパリングによりメッ
キ下地層2を形成し、該メッキ下地層2の非回路部3と
なる部分に電磁波を照射して同メッキ下地層2を除去し
た後、残存した同メッキ下地層2にメッキを施して回路
部4を形成する回路板製造法において、絶縁性基板1が
スルーホール5を有するものであり、メッキを施す以前
に、スタッパリングを行うのと同一の導電性材料でなる
トレー6上に絶縁性基板1を載置し、該トレー6を逆ス
タッパリングして同スルーホール5の内面に導電性膜a
を形成することを特徴とするものである。
【0023】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図1(a)に示す如く、絶
縁性基板1は断面円形状のスルーホール5を有している
が、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。
【0024】次に、図1(b)に示す如く、成形品であ
る絶縁性基板1が銅製のトレー6上に載置されて、逆ス
タッパリングが行われる。この場合、上極板17との間で
スルーホール5内に発生したアルゴンプラズマがトレー
6をスタッパして、該スルーホール5の内面に銅膜でな
る導電性膜aが選択的に形成される。該導電性膜aが所
望膜厚 0.1〜2.0 μm となるまで成膜されるように、同
逆スタッパリングは行われる。
【0025】続いて、図1(c)に示す如く、スタッパ
リング、例えば、DCスタッパリング法或いはRFスタ
ッパリング法によって、絶縁性基板1の表面に銅膜で導
電性膜となるメッキ下地層2が形成される。この場合、
下極台16上に絶縁性基板1は載置され、上側の銅製のタ
ーゲット8との間でスタッパリングが行われる。絶縁性
基板1の表面に形成されるメッキ下地層2の層厚は、
0.1〜2.0 μm 程度であることが好ましい。これによっ
て、該絶縁性基板1の表面に形成されるメッキ下地層2
の層厚はそのままで、前記逆スタッパリングによって、
スルーホール5の内面の導電性膜aの膜厚のみを大きく
することが可能となっている。
【0026】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0027】次に、回路部4に給電を行い、電気銅メッ
キ、電気ニッケルメッキ、電気金メッキ等がこの順で施
されて、図1(d)に示す如く、所定厚の金属膜でなる
回路部4が形成された回路板が得られる。なお、非回路
部4に残存した金属膜は、必要に応じてソフトエッチン
グ等で除去されても良い。以上の方法により、スルーホ
ール5内で断線不良を生じることなく歩留り良くMID
基板を製造することができる。
【0028】したがって、該実施形態の回路板製造法に
おいては、メッキを施す以前に通常の図1(c)のスタ
ッパリングとは別にその前に、図1(b)に示す如く、
該スタッパリングを行うのと同一材料の銅でなるトレー
6上に絶縁性基板1が載置され、該トレー6が逆スタッ
パリングされて同スルーホール5の内面に導電性膜aが
形成されるので、該導電性膜aの膜厚を表面のメッキ下
地層2とは別途に厚くすることができ、メッキ液による
エッチングのダメージがあっても、回路断線モード不良
を軽減することができる。
【0029】又、同実施形態の回路板製造法において、
図2に示す如く、トレー6にこれと同一材料でなる凸起
7を突設し、該凸起7をスルーホール5に挿入させた状
態で逆スタッパリングを行っても良い。この場合は、本
発明の請求項2にも対応する実施形態となり、スルーホ
ール5の内面には確実により厚く導電性膜aが形成され
て、回路断線モード不良を更に軽減することができるよ
うになる。なお、それ以外は、上記図1におけると同様
であるのでその説明を省略する。
【0030】又、同実施形態の回路板製造法において、
図3に示す如く、トレー6のスルーホール5と対応する
位置にマグネットMを埋設しても良い。この場合は、プ
ラズマの回り込み性が良好となって、スルーホール5の
内面に導電性膜aが付き回り易くなり、該導電性膜aの
膜厚の均一化が図られるようになる。なお、それ以外
は、上記図1におけると同様であるのでその説明を省略
する。
【0031】又、同実施形態の回路板製造法において、
図4に示す如く、トレー6のスルーホール5と対応する
部分のみを、スタッパリングを行うのと同一の導電性材
料で形成し、すなわち、同部分の表面に銅片61を埋設し
ても良い。この場合は、トレー6の一部分だけが導電性
材料で形成されて、ランニングコストの低減が図られる
ようになる。なお、それ以外は、上記図1におけると同
様であるのでその説明を省略する。
【0032】図5は、本発明の請求項3に対応する別の
実施形態を示しており、該実施形態の回路板製造法は、
絶縁性基板1の表面にスタッパリングによりメッキ下地
層2を形成し、該メッキ下地層2の非回路部3となる部
分に電磁波を照射して同メッキ下地層2を除去した後、
残存した同メッキ下地層2にメッキを施して回路部4を
形成する回路板製造法において、絶縁性基板1がスルー
ホール5を有するものであり、スタッパリングを行う際
のターゲット8にこれと同一材料でなる凸片9を突設
し、該凸片9をスルーホール5に挿入させた状態でスタ
ッパリングを行うことを特徴とするものである。
【0033】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図5(a)に示す如く、絶
縁性基板1は断面円形状のスルーホール5を有している
が、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。
【0034】続いて、図5(b)に示す如く、スタッパ
リング、例えば、DCスタッパリング法或いはRFスタ
ッパリング法によって、絶縁性基板1の表面に銅膜で導
電性膜となるメッキ下地層2が形成される。この場合、
下極台16上に絶縁性基板1は載置され、上側の銅製のタ
ーゲット8との間でスタッパリングが行われるが、その
際、同ターゲット8に垂下突設された凸片9がスルーホ
ール5に挿入された状態でスタッパリングは行われる。
これによって、スルーホール5の内面にも付き回り良く
メッキ下地層2となる導電性膜が形成される。なお、絶
縁性基板1の表面に形成されるメッキ下地層2の層厚
は、 0.1〜2.0 μm 程度であることが好ましい。
【0035】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0036】次に、回路部4に給電を行い、電気銅メッ
キ、電気ニッケルメッキ、電気金メッキ等がこの順で施
されて、図5(c)に示す如く、所定厚の金属膜でなる
回路部4が形成された回路板が得られる。なお、非回路
部4に残存した金属膜は、必要に応じてソフトエッチン
グ等で除去されても良い。以上の方法により、スルーホ
ール5内で断線不良を生じることなく歩留り良くMID
基板を製造することができる。
【0037】したがって、該実施形態の回路板製造法に
おいては、図5(b)に示す如く、スタッパリングを行
う際のターゲット8にこれと同一材料でなる凸片9が突
設され、該凸片9がスルーホール5に挿入された状態で
同スタッパリングが行われるので、該スタッパリングに
よってスルーホール5の内面にも確実に導電性膜が厚く
形成され、メッキ液によるエッチングのダメージがあっ
ても、回路断線モード不良を軽減することができ、上記
実施形態におけるような逆スタッパリングを行うことな
く一度に処理が行われて、工程が複雑化することもな
い。
【0038】図6は、本発明の請求項4に対応する更に
別の実施形態を示しており、該実施形態の回路板製造法
は、絶縁性基板1の表面にスタッパリングによりメッキ
下地層2を形成し、該メッキ下地層2の非回路部3とな
る部分に電磁波を照射して同メッキ下地層1を除去した
後、残存した同メッキ下地層2にメッキを施して回路部
4を形成する回路板製造法において、絶縁性基板1がス
ルーホール5を有するものであり、スタッパリングを行
う際に、まず、絶縁性基板1の全表面にスタッパリング
により所望層厚のメッキ下地層2を形成した後、同表面
のスルーホール5の内面以外の部分をマスク10でマスキ
ングした状態で該スルーホール5の内面のみを再びスタ
ッパリングして、該内面に導電性膜aを形成することを
特徴とするものである。
【0039】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図6(a)に示す如く、絶
縁性基板1は断面円形状のスルーホール5を有している
が、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。
【0040】続いて、図6(b)に示す如く、スタッパ
リング、例えば、DCスタッパリング法或いはRFスタ
ッパリング法によって、絶縁性基板1の表面に銅膜で導
電性膜となるメッキ下地層2が形成される。この場合、
下極台16上に絶縁性基板1は載置され、上側の銅製のタ
ーゲット8との間でスタッパリングが行われる。絶縁性
基板1の表面に形成されるメッキ下地層2の層厚は、
0.1〜2.0 μm 程度であることが好ましい。
【0041】更に、図6(c)に示す如く、スルーホー
ル5の部分以外の表面がマスク10でマスキングされて、
再度、前記と同様にスタッパリングが行われ、同スルー
ホール5の内面に導電性膜aが形成される。該導電性膜
aが所望膜厚 0.1〜2.0 μmとなるまで成膜されるよう
に、同スタッパリングは行われる。
【0042】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0043】次に、回路部4に給電を行い、電気銅メッ
キ、電気ニッケルメッキ、電気金メッキ等がこの順で施
されて、図6(d)に示す如く、所定厚の金属膜でなる
回路部4が形成された回路板が得られる。なお、非回路
部4に残存した金属膜は、必要に応じてソフトエッチン
グ等で除去されても良い。以上の方法により、スルーホ
ール5内で断線不良を生じることなく歩留り良くMID
基板を製造することができる。
【0044】したがって、該実施形態の回路板製造法に
おいては、まず、図6(b)に示す如く、絶縁性基板1
の全表面にスタッパリングにより所望層厚のメッキ下地
層2が形成された後、図6(c)に示す如く、同表面の
スルーホール5の内面以外の部分がマスク10でマスキン
グされた状態で該スルーホール5の内面のみが再びスタ
ッパリングされて、該内面に導電性膜aが形成されるの
で、他のメッキ下地層2は所望層厚のままにして、スル
ーホール2の内面にのみ導電性膜aを厚く形成すること
ができ、メッキ液によるエッチングのダメージがあって
も、回路断線モード不良を軽減することができ、マスク
10が使用されるだけで従前の構造設備をそのまま活用す
ることができ、工法も単純である。
【0045】又、同実施形態の回路板製造法において、
図7に示す如く、図5に示した上記実施形態におけると
同様に、ターゲット8にこれと同一材料でなる凸片9を
突設し、該凸片9をスルーホール5に挿入させた状態で
再度のスタッパリングを行っても良い。この場合は、請
求項3及び4に対応する実施形態となって、両請求項
3、4に係る作用効果が奏されるようになる。なお、そ
れ以外は、上記図5におけると同様であるのでその説明
を省略する。
【0046】図8は、本発明の請求項5に対応する更に
別の実施形態を示しており、該実施形態の回路板製造法
は、絶縁性基板1の表面にスタッパリングによりメッキ
下地層2を形成し、該メッキ下地層2の非回路部3とな
る部分に電磁波を照射して同メッキ下地層2を除去した
後、残存した同メッキ下地層2にメッキを施して回路部
4を形成する回路板製造法において、絶縁性基板1がス
ルーホール5を有するものであり、スタッパリングを行
う際に、まず、絶縁性基板1の全表面にスタッパリング
により所望層厚のメッキ下地層2を形成した後、スルー
ホール5内に同スタッパリングを行うのと同一の導電性
材料でなるワイヤー11を挿通し、この状態で該ワイヤー
11に大電流を流し真空加熱蒸着させて同スルーホール5
の内面に導電性膜aを形成することを特徴とするもので
ある。
【0047】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図8(a)に示す如く、絶
縁性基板1は断面円形状のスルーホール5を有している
が、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。
【0048】続いて、図8(b)に示す如く、スタッパ
リング、例えば、DCスタッパリング法或いはRFスタ
ッパリング法によって、絶縁性基板1の表面に銅膜で導
電性膜となるメッキ下地層2が形成される。この場合、
下極台16上に絶縁性基板1は載置され、上側の銅製のタ
ーゲット8との間でスタッパリングが行われる。絶縁性
基板1の表面に形成されるメッキ下地層2の層厚は、
0.1〜2.0 μm 程度であることが好ましい。
【0049】更に、図8(c)に示す如く、スルーホー
ル5内にスタッパリングを行うのと同一の導電性材料で
ある銅で形成されたワイヤー11が挿通され、この状態で
該ワイヤー11に大電流が流され真空加熱蒸着が行われ
て、同スルーホール5の内面に導電性膜aが形成され
る。該導電性膜aが所望膜厚 0.1〜2.0 μm となるまで
成膜されるように、同真空加熱蒸着は行われる。この場
合、絶縁性基板1が載置される下極台16に開口部18が形
成されており、該開口部18においてワイヤー11がスルー
ホール5内に挿通されている。
【0050】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0051】次に、回路部4に給電を行い、電気銅メッ
キ、電気ニッケルメッキ、電気金メッキ等がこの順で施
されて、図8(d)に示す如く、所定厚の金属膜でなる
回路部4が形成された回路板が得られる。なお、非回路
部4に残存した金属膜は、必要に応じてソフトエッチン
グ等で除去されても良い。以上の方法により、スルーホ
ール5内で断線不良を生じることなく歩留り良くMID
基板を製造することができる。
【0052】したがって、該実施形態の回路板製造法に
おいては、まず、図8(b)に示す如く、絶縁性基板1
の全表面にスタッパリングにより所望層厚のメッキ下地
層2が形成された後、図8(c)に示す如く、スルーホ
ール5内に同スタッパリングを行うのと同一の導電性材
料で形成されたワイヤー11が挿通され、この状態で該ワ
イヤーに11大電流が流され真空加熱蒸着されて同スルー
ホール5の内面に導電性膜aが形成されるので、アスペ
クト比が大きいスルーホール5であっても、該スルーホ
ール5の内面に導電性膜aを確実に厚く形成することが
でき、メッキ液によるエッチングのダメージがあって
も、回路断線モード不良を軽減することができる。
【0053】図9は、本発明の請求項6に対応する更に
別の実施形態を示しており、該実施形態の回路板製造法
は、絶縁性基板1の表面にスタッパリングによりメッキ
下地層2を形成し、該メッキ下地層2の非回路部3とな
る部分に電磁波を照射して同メッキ下地層2を除去した
後、残存した同メッキ下地層2にメッキを施して回路部
4を形成する回路板製造法において、絶縁性基板1がス
ルーホール5を有するものであり、スルーホール5内に
メッキ液が入り込むのを阻止する詰体12を埋設し、この
状態でメッキを施すことを特徴とするものである。
【0054】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図9(a)に示す如く、絶
縁性基板1は断面円形状のスルーホール5を有している
が、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。
【0055】続いて、図9(b)に示す如く、スタッパ
リング、例えば、DCスタッパリング法或いはRFスタ
ッパリング法によって、絶縁性基板1の表面に銅膜で導
電性膜となるメッキ下地層2が形成される。この場合、
下極台16上に絶縁性基板1は載置され、上側の銅製のタ
ーゲット8との間でスタッパリングが行われる。絶縁性
基板1の表面に形成されるメッキ下地層2の層厚は、
0.1〜2.0 μm 程度であることが好ましい。その後、図
9(c)に示す如く、前記導電性膜が形成されたスルー
ホール5に対して、その内面と隙間なく密着する、例え
ば、A1203等のセラミックスでなる詰体12が圧入されて
埋設される。
【0056】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0057】次に、回路部4に給電を行い、電気銅メッ
キ、電気ニッケルメッキ、電気金メッキ等がこの順で施
されて、図9(d)に示す如く、所定厚の金属膜でなる
回路部4が形成された回路板が得られる。その際、スル
ーホルー5には上記詰体12が埋設されていて、該スルー
ホール5内にメッキ液が入り込むのことを防止すること
ができ、酸洗処理等でエッチングされることなくメッキ
が施される。なお、非回路部4に残存した金属膜は、必
要に応じてソフトエッチング等で除去されても良い。以
上の方法により、スルーホール5内で断線不良を生じる
ことなく歩留り良くMID基板を製造することができ
る。
【0058】したがって、該実施形態の回路板製造法に
おいては、図9(c)(d)に示す如く、スルーホール
5内にメッキ液が入り込むのを阻止する詰体12が埋設さ
れた状態でメッキが施されるので、メッキ時にメッキ液
がスルーホール5内に入り込まないようになって、同メ
ッキ液によるエッチングが回避され、回路断線モード不
良を軽減することができる。
【0059】又、同実施形態の回路板製造法において
は、図9(c)に示す如く、スルーホール5内に詰体12
を埋設するに際し、同スルーホール5内にその周面が密
着する棒状の固体物を圧入してかしめているが、図10
(c)に示す如く、スルーホール5内に樹脂を流し込み
これを硬化させ詰体12として埋設しても良い。この場合
の樹脂としては、例えば、エポキシ系樹脂等の熱硬化性
樹脂を使用することができる。又、この場合にあって
は、アスペクト比が大きいスルーホール5にも対応する
ことができ、同スルーホール5の形状に対しての自由度
が増す。なお、それ以外は、図10(a)〜(d)に示
す如く、上記図9におけると同様であるのでその説明を
省略する。
【0060】又、同実施形態の回路板製造法において
は、詰体12を導電体で形成することによって、回路の電
気抵抗の低いことを要求される場合に有効となる。これ
は、図9に示す如く、詰体12が圧入される固体物である
場合、図10に示す如く、樹脂が流し込まれ硬化されて
詰体12となる場合、いずれの場合においても同様に有効
となる。
【0061】図11は、本発明の請求項7に対応する更
に別の実施形態を示しており、該実施形態の回路板製造
法は、絶縁性基板1の表面にスタッパリングによりメッ
キ下地層2を形成し、該メッキ下地層2の非回路部3と
なる部分に電磁波を照射して同メッキ下地層2を除去し
た後、残存した同メッキ下地層2にメッキを施して回路
部4を形成する回路板製造法において、絶縁性基板1が
スルーホール5を有するものであり、スルーホール5の
内面にエッチングされ難い材料でなる保護膜13を形成
し、この状態でメッキを施すことを特徴とするものであ
る。
【0062】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図11(a)に示す如く、
絶縁性基板1は断面円形状のスルーホール5を有してい
るが、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。続いて、図
11(b)に示す如く、スタッパリング、例えば、DC
スタッパリング法或いはRFスタッパリング法によっ
て、絶縁性基板1の表面に銅膜で導電性膜となるメッキ
下地層2が形成される。この場合、下極台16上に絶縁性
基板1は載置され、上側の銅製のターゲット8との間で
スタッパリングが行われる。絶縁性基板1の表面に形成
されるメッキ下地層2の層厚は、 0.1〜2.0 μm 程度で
あることが好ましい。その後、図11(c)に示す如
く、前記導電性膜が形成されたスルーホール5に対し、
その内面にエッチングされ難い材料、例えば、金等でな
る保護膜13が形成される。
【0063】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0064】次に、回路部4に給電を行い、電気銅メッ
キ、電気ニッケルメッキ、電気金メッキ等がこの順で施
されて、図11(d)に示す如く、所定厚の金属膜でな
る回路部4が形成された回路板が得られる。その際、ス
ルーホルー5の内面には上記保護膜13が形成されてい
て、該スルーホール5内にメッキ液が入り込んでも、酸
洗処理等でエッチングされることなくメッキが施され
る。なお、非回路部4に残存した金属膜は、必要に応じ
てソフトエッチング等で除去されても良い。以上の方法
により、スルーホール5内で断線不良を生じることなく
歩留り良くMID基板を製造することができる。
【0065】したがって、該実施形態の回路板製造法に
おいては、図11(c)(d)に示す如く、スルーホー
ル5の内面にエッチングされ難い材料でなる保護膜13が
形成された状態でメッキが施されるので、メッキ時にメ
ッキ液がスルーホール5内に入り込んでも、同メッキ液
によるエッチングのダメージは起こり難くなり、回路断
線モード不良を軽減することができる。
【0066】又、同実施形態の回路板製造法において、
スルーホール5の内面にエッチングされ難い材料でなる
保護膜13を形成するに際しては、図1〜4に示した逆ス
タッパリング法を採用し、トレー6(トレー6のスルー
ホール5に対応する部分のみでも可)をエッチングされ
難い材料、例えば、金等で形成して、該逆スタッパリン
グを通常のスタッパリングを行った後、メッキを施す前
に行うことによって保護膜13を形成しても良い。この場
合、上記図1〜4に示した逆スタッパリング法における
と同様の作用効果が奏される。又、スルーホール5の内
面にエッチングされ難い材料でなる保護膜13を形成する
に際し、図6〜8に示した、通常のスタッパリングの後
に行われる再度のスタッパリング法、或いは、真空加熱
蒸着法を採用し、該再度のスタッパリングにおけるター
ゲット8(凸片9を含む)或いは真空加熱蒸着における
ワイヤー11をエッチングされ難い材料、例えば、金等で
形成して、通常のスタッパリングを行った後、メッキを
施す前に同再度のスタッパリング或いは真空加熱蒸着を
行うことによって保護膜13を形成しても良い。この場
合、上記図6〜8に示した再度のスタッパリング法、或
いは、真空加熱蒸着法におけると同様の作用効果が奏さ
れる。
【0067】又、同実施形態の回路板製造法において
は、スルーホール5の内面にエッチングされ難い材料で
なる保護膜13を形成するに際して、図12(c)(d)
に示す如く、電磁波が照射されて回路形成された後、回
路部4に給電を行いフラッシュ金メッキを施すことによ
って、スルーホール5の内面を含めた絶縁性基板1の全
表面に保護膜13を形成し、その後に、通常通り電気銅メ
ッキ、電気ニッケルメッキ、電気金メッキ等のメッキを
施しても良い。この場合、スルーホール5の内面には極
薄い金メッキによる保護膜13が形成されて、メッキの前
処理として行われる硫酸処理等によってエッチングされ
ることがなくなる。なお、それ以外は、図12(a)〜
(d)に示す如く、上記図11におけると同様であるの
でその説明を省略する。
【0068】又、同実施形態の回路板製造法において
は、スルーホール5の内面に保護膜13を形成するに際し
て、図13(c)(d)に示す如く、同保護膜13をエッ
チングされることのないSiO2等でなる不導体膜として形
成しても良い。この場合にあっても、図1〜4に示した
逆スタッパリング法を採用し、トレー6(トレー6のス
ルーホール5に対応する部分のみでも可)をSiO2等の不
導体で形成して、該逆スタッパリングを通常のスタッパ
リングを行った後、メッキを施す前に行うことによって
保護膜13を形成しても良い。この場合も、上記図1〜4
に示した逆スタッパリング法におけると同様の作用効果
が奏される。又、図6、7に示した、通常のスタッパリ
ングの後に行われる再度のスタッパリング法を採用し、
該再度のスタッパリングにおけるターゲット8(凸片9
を含む)をSiO2等の不導体で形成して、通常のスタッパ
リングを行った後、メッキを施す前に同再度のスタッパ
リングを行うことによって保護膜13を形成しても良い。
この場合も、上記図6、7に示した再度のスタッパリン
グ法におけると同様の作用効果が奏される。なお、それ
以外は、図13(a)〜(d)に示す如く、上記図11
におけると同様であるのでその説明を省略する。
【0069】又、同実施形態の回路板製造法において、
スルーホール5の内面にエッチングされることのないSi
O2等でなる不導体膜として保護膜13を形成する場合、図
14(c)(d)に示す如く、通常のスタッパリングを
行った後、絶縁性基板1の表面のスルーホール5の内面
以外の部分をマスク10でマスキングした状態とし、チャ
ンバー28内にTEOS(Si(OC2H5)4)ガスと02ガスをある混合
比で注入して、該チャンバー28内でRFプラズマCVD
法により同スルーホール5の内面にSiO2膜として成膜さ
れる保護膜13を形成しても良い。この場合、アスペクト
比が大きいスルーホール5であっても、該スルーホール
5の内面に不導体でなる保護膜13を確実に厚く形成する
ことができる。なお、それ以外は、図14(a)〜
(d)に示す如く、上記図11におけると同様であるの
でその説明を省略する。
【0070】図15は、本発明の請求項8に対応する更
に別の実施形態を示しており、該実施形態の回路板製造
法は、絶縁性基板1の表面にスタッパリングによりメッ
キ下地層2を形成し、該メッキ下地層2の非回路部3と
なる部分に電磁波を照射して同メッキ下地層2を除去し
た後、残存した同メッキ下地層2にメッキを施して回路
部4を形成する回路板製造法において、絶縁性基板1が
スルーホール5を有するものであり、メッキを施す際の
メッキアノード14にバー状部15を形成し、該バー状部15
をスルーホール5に挿通させた状態でメッキを施すこと
を特徴とするものである。
【0071】絶縁性基板1はMID基板となるもので、
ポリイミド、ポリアミド、ポリエーテルイミド、液晶ポ
リマー等の電気絶縁性材料を用い、射出成形によって3
次元形状に形成されている。図15(a)に示す如く、
絶縁性基板1は断面円形状のスルーホール5を有してい
るが、該スルーホール5は断面多角形状であっても良い
し、同絶縁性基板1に上下方向で貫通するように設けら
れるものであればその形状は限定されない。ここで、射
出成形された成形品は、アルカリ脱脂されてその表面に
付着した油分等を除去する洗浄が行われる。
【0072】続いて、図15(b)に示す如く、スタッ
パリング、例えば、DCスタッパリング法或いはRFス
タッパリング法によって、絶縁性基板1の表面に銅膜で
導電性膜となるメッキ下地層2が形成される。この場
合、下極台16上に絶縁性基板1は載置され、上側の銅製
のターゲット8との間でスタッパリングが行われる。絶
縁性基板1の表面に形成されるメッキ下地層2の層厚
は、 0.1〜2.0 μm 程度であることが好ましい。
【0073】次に、従来の技術におけると同様に、図1
6、17に示す如く、メッキ下地層2が形成された絶縁
性基板1の表面に電磁波であるレーザLが照射される。
この場合、レーザ発生機L1としては、第2或いは第3高
調波YAGレーザ、YAGレーザ等が好ましい。又、ガ
ルバノミラーL2で走査されることにより、メッキ下地層
2が形成された絶縁性基板1の表面のうち回路を形成す
る箇所である回路部4以外の部分、すなわち、回路部4
間の絶縁スペースとなる非回路部3においてレーザLは
正確に移動されながら照射される。その際、非回路部3
の少なくとも回路部4との境界領域に非回路部3のパタ
ーンに沿ってレーザLを照射することにより、非回路部
3の回路部4との境界領域のメッキ下地層2が除去され
る。
【0074】次に、回路部4に給電され電気銅メッキが
行われるが、その際、図15(c)に示す如く、メッキ
液19が貯められたメッキ槽20内に絶縁性基板1は浸漬支
持されて、メッキアノード14に形成されたバー状部15が
スルーホール5に挿通された状態で同メッキは施され
る。この場合、バー状部15がスルーホール5の内面と平
行な極板となるので、該スルーホール5の内面における
銅の析出性が向上し、よって、メッキの成長し難い同ス
ルーホール5内の断線不良を防止することができる。そ
の後、通常通りに、電気ニッケルメッキ、電気金メッキ
等がこの順で施されて、図15(d)に示す如く、所定
厚の金属膜でなる回路部4が形成された回路板が得られ
る。なお、非回路部4に残存した金属膜は、必要に応じ
てソフトエッチング等で除去されても良い。以上の方法
により、スルーホール5内で断線不良を生じることなく
歩留り良くMID基板を製造することができる。
【0075】したがって、該実施形態の回路板製造法に
おいては、電気銅メッキが施される際、図15(c)に
示す如く、メッキアノード14に形成されたバー状部15が
スルーホール5に挿通された状態で同メッキが施される
ので、該スルーホール5内の金属イオンの減少が防止さ
れて、その内部でもメッキは成長し易くなり、同スルー
ホール5の内部でのメッキ効率が向上されて、メッキ液
によるエッチングのダメージは起こり難くなり、回路断
線モード不良が軽減される。
【0076】
【発明の効果】上述の如く、本発明の請求項1記載の回
路板製造法においては、メッキを施す以前に通常のスタ
ッパリングとは別に、逆スタッパリングによってスルー
ホールの内面に導電性膜を厚く形成することができ、メ
ッキ液によるエッチングのダメージがあっても、回路断
線モード不良を軽減することができる。
【0077】又、本発明の請求項2記載の回路板製造法
においては、上記の場合に、トレーに突設された凸起が
スルーホールに挿入された状態で逆スタッパリングが行
われて、同スルーホールの内面には確実により厚く導電
性膜が形成され、回路断線モード不良を更に軽減するこ
とができる。
【0078】又、本発明の請求項3記載の回路板製造法
においては、ターゲットに突設された凸片がスルーホー
ルに挿入された状態でスタッパリングが行われ、該スタ
ッパリングによってスルーホールの内面にも確実に導電
性膜が厚く形成され、メッキ液によるエッチングのダメ
ージがあっても、回路断線モード不良を軽減することが
でき、工程が複雑化することもない。
【0079】又、本発明の請求項4記載の回路板製造法
においては、他のメッキ下地層はマスキングにより所望
層厚のままにして、スルーホールの内面にのみ導電性膜
を厚く形成することができ、メッキ液によるエッチング
のダメージがあっても、回路断線モード不良を軽減する
ことができ、マスクが使用されるだけで従前の構造設備
をそのまま活用することができる。
【0080】又、本発明の請求項5記載の回路板製造法
においては、アスペクト比が大きいスルーホールであっ
ても、該スルーホールの内面に真空加熱蒸着によって導
電性膜を確実に厚く形成することができ、メッキ液によ
るエッチングのダメージがあっても、回路断線モード不
良を軽減することができる。
【0081】又、本発明の請求項6記載の回路板製造法
においては、スルーホール内に詰体が埋設された状態で
メッキが施され、メッキ時にメッキ液がスルーホール内
に入り込まないようになって、同メッキ液によるエッチ
ングが回避され、回路断線モード不良を軽減することが
できる。
【0082】又、本発明の請求項7記載の回路板製造法
においては、スルーホールの内面にエッチングされ難い
材料でなる保護膜が形成された状態でメッキが施され、
メッキ時にメッキ液がスルーホール内に入り込んでも、
同メッキ液によるエッチングのダメージは起こり難くな
り、回路断線モード不良を軽減することができる。
【0083】又、本発明の請求項8記載の回路板製造法
においては、メッキアノードに形成されたバー状部がス
ルーホールに挿通された状態でメッキが施されて、該ス
ルーホールの内部でもメッキは成長し易くなり、メッキ
液によるエッチングのダメージは起こり難くなって、回
路断線モード不良を軽減することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は断面図、(d)は断
面図と斜視図。
【図2】同実施形態に関連する回路板製造法を示す概略
断面図。
【図3】同実施形態に関連する別の回路板製造法を示す
概略断面図。
【図4】同実施形態に関連する更に別の回路板製造法を
示す概略断面図。
【図5】別の実施形態である回路板製造法の各工程にお
ける絶縁性基板の状態を示し、(a)は斜視図と断面
図、(b)は断面図、(c)は断面図と斜視図。
【図6】更に別の実施形態である回路板製造法の各工程
における絶縁性基板の状態を示し、(a)は斜視図と断
面図、(b)は断面図、(c)は断面図、(d)は断面
図と斜視図。
【図7】同実施形態に関連する回路板製造法を示す概略
断面図。
【図8】更に別の実施形態である回路板製造法の各工程
における絶縁性基板の状態を示し、(a)は斜視図と断
面図、(b)は断面図、(c)は断面図、(d)は断面
図と斜視図。
【図9】更に別の実施形態である回路板製造法の各工程
における絶縁性基板の状態を示し、(a)は斜視図と断
面図、(b)は断面図、(c)は過程を説明する二つの
要部断面図、(d)は断面図と斜視図。
【図10】更に別の実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は過程を説明する二つ
の要部断面図、(d)は断面図と斜視図。
【図11】更に別の実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は要部断面図、(d)
は断面図と斜視図。
【図12】更に別の実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は要部断面図、(d)
は断面図と斜視図。
【図13】更に別の実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は要部断面図、(d)
は断面図と斜視図。
【図14】更に別の実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は断面図と要部断面
図、(d)は断面図と斜視図。
【図15】更に別の実施形態である回路板製造法の各工
程における絶縁性基板の状態を示し、(a)は斜視図と
断面図、(b)は断面図、(c)は断面図、(d)は断
面図と斜視図。
【図16】回路板製造法の概略工程を示す概略断面図。
【図17】回路板製造法におけるレーザ照射装置を示す
概略斜視図。
【図18】従来例である回路板製造法の問題となる過程
を示し、(a)(b)(c)各々各過程における要部断
面図。
【符号の説明】
1 絶縁性基板 2 メッキ下地層 3 非回路部 4 回路部 5 スルーホール 6 トレー 7 凸起 8 ターゲット 9 凸片 10 マスク 11 ワイヤー 12 詰体 13 保護膜 14 メッキアノード 15 バー状部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 武藤 正英 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 浅岡 茂樹 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5E317 AA24 BB01 BB03 BB12 BB13 BB15 CC33 CD27 CD32 GG20 5E343 AA07 AA16 AA18 BB23 BB24 BB44 DD23 DD25 DD43 ER25 GG20

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、メッキを施す以前に、スタッ
    パリングを行うのと同一の導電性材料でなるトレー上に
    絶縁性基板を載置し、該トレーを逆スタッパリングして
    同スルーホールの内面に導電性膜を形成することを特徴
    とする回路板製造法。
  2. 【請求項2】 トレーにこれと同一材料でなる凸起を突
    設し、該凸起をスルーホールに挿入させた状態で逆スタ
    ッパリングを行うことを特徴とする請求項1記載の回路
    板製造法。
  3. 【請求項3】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、スタッパリングを行う際のタ
    ーゲットにこれと同一材料でなる凸片を突設し、該凸片
    をスルーホールに挿入させた状態でスタッパリングを行
    うことを特徴とする回路板製造法。
  4. 【請求項4】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、スタッパリングを行う際に、
    まず、絶縁性基板の全表面にスタッパリングにより所望
    層厚のメッキ下地層を形成した後、同表面のスルーホー
    ルの内面以外の部分をマスクした状態で該スルーホール
    の内面のみを再びスタッパリングして、該内面に導電性
    膜を形成することを特徴とする回路板製造法。
  5. 【請求項5】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、スタッパリングを行う際に、
    まず、絶縁性基板の全表面にスタッパリングにより所望
    層厚のメッキ下地層を形成した後、スルーホール内に同
    スタッパリングを行うのと同一の導電性材料でなるワイ
    ヤーを挿通し、この状態で該ワイヤーに大電流を流し真
    空加熱蒸着させて同スルーホールの内面に導電性膜を形
    成することを特徴とする回路板製造法。
  6. 【請求項6】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、スルーホール内にメッキ液が
    入り込むのを阻止する詰体を埋設し、この状態でメッキ
    を施すことを特徴とする回路板製造法。
  7. 【請求項7】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、スルーホールの内面にエッチ
    ングされ難い材料でなる保護膜を形成し、この状態でメ
    ッキを施すことを特徴とする回路板製造法。
  8. 【請求項8】 絶縁性基板の表面にスタッパリングによ
    りメッキ下地層を形成し、該メッキ下地層の非回路部と
    なる部分に電磁波を照射して同メッキ下地層を除去した
    後、残存した同メッキ下地層にメッキを施して回路部を
    形成する回路板製造法において、絶縁性基板がスルーホ
    ールを有するものであり、メッキを施す際のメッキアノ
    ードにバー状部を形成し、該バー状部をスルーホールに
    挿通させた状態でメッキを施すことを特徴とする回路板
    製造法。
JP10267162A 1998-09-22 1998-09-22 回路板製造法 Pending JP2000101218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10267162A JP2000101218A (ja) 1998-09-22 1998-09-22 回路板製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10267162A JP2000101218A (ja) 1998-09-22 1998-09-22 回路板製造法

Publications (1)

Publication Number Publication Date
JP2000101218A true JP2000101218A (ja) 2000-04-07

Family

ID=17440965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10267162A Pending JP2000101218A (ja) 1998-09-22 1998-09-22 回路板製造法

Country Status (1)

Country Link
JP (1) JP2000101218A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492498B1 (ko) * 2001-05-21 2005-05-30 마츠시다 덴코 가부시키가이샤 프린트 배선판의 제조 방법
JP2006212825A (ja) * 2005-02-01 2006-08-17 Oki Data Corp 配線基板及びledヘッド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492498B1 (ko) * 2001-05-21 2005-05-30 마츠시다 덴코 가부시키가이샤 프린트 배선판의 제조 방법
JP2006212825A (ja) * 2005-02-01 2006-08-17 Oki Data Corp 配線基板及びledヘッド

Similar Documents

Publication Publication Date Title
US4943346A (en) Method for manufacturing printed circuit boards
JPH06112630A (ja) 回路配線パタ−ンの形成法
CN105744749B (zh) 于基材绝缘表面形成导电线路的方法
JP2006278950A (ja) プリント配線板およびその製造方法
JP2000101218A (ja) 回路板製造法
US6867133B2 (en) Method of manufacturing chip inductor
JP3442403B2 (ja) 電気絶縁性支持体上に金属導体路パターンを形成させる方法
CN100571490C (zh) 电子部件的制造方法
JP2003347700A (ja) 配線基板
JPH10209607A (ja) 回路板の製造方法
JP2004281838A (ja) コイルオンチップ及びコイルオンチップの製造方法
JPH05198920A (ja) プリント板の製造方法
KR20150019232A (ko) 세라믹 모노 블록 및 이를 이용한 세라믹 필터의 입출력단자 및 상면 패턴 형성 방법
KR100450800B1 (ko) 이미지형성체의제조방법
KR100678420B1 (ko) 진동모터용 박막코일 및 그 제조방법
US6360434B1 (en) Circuit fabrication
JP3422306B2 (ja) コイル部品の製造方法
JP2000251234A (ja) フレクシャーブランク及びその製造法
JP4274440B2 (ja) 部品搭載基板、電子回路装置、非可逆回路素子及び通信装置
JPH10233563A (ja) プリント配線基板及びその製造方法
JP2005235814A (ja) コイル部品の製造方法
JPH09270355A (ja) 電子部品及びその製造方法
JPH05292692A (ja) 小型モータ用の薄膜コイルおよびその製造方法
JP2000223339A (ja) コイル部品およびその製造方法
JP3395759B2 (ja) チップインダクタの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802