JP2011187985A - チップ抵抗器の製造方法 - Google Patents
チップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP2011187985A JP2011187985A JP2011118673A JP2011118673A JP2011187985A JP 2011187985 A JP2011187985 A JP 2011187985A JP 2011118673 A JP2011118673 A JP 2011118673A JP 2011118673 A JP2011118673 A JP 2011118673A JP 2011187985 A JP2011187985 A JP 2011187985A
- Authority
- JP
- Japan
- Prior art keywords
- chip resistor
- groove
- chip
- dividing
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【課題】電極メッキ層形成後のメッキ張り出しを極力少なくすると共に、チップの分割面を、メッキ張り出し分が吸収できる形状にすることにより、チップ寸法精度のさらなる向上を図ったチップ抵抗器の製造方法を提供する。
【解決手段】絶縁性基板1上に、一次方向に延在する複数対の電極4a、5を形成し、次いで複数対の電極に接続される複数の抵抗体6およびこれを被覆する保護膜7を形成した後に、絶縁基板1の両面にレーザ光を照射して上記電極を分断する一次方向および二次方向に分割溝2、3を形成し、次いで絶縁基板を分割溝2、3に沿って分割してチップ状にして、両端電極にめっき層を形成してなり、かつ上記レーザ光として、波長が190〜360nmのUVレーザーを用いて、分割溝2、3を、当該分割溝のエッジ部から溝底部までの水平距離が1μm〜7μmのテーパを有する断面V字状に形成する。
【選択図】図1
【解決手段】絶縁性基板1上に、一次方向に延在する複数対の電極4a、5を形成し、次いで複数対の電極に接続される複数の抵抗体6およびこれを被覆する保護膜7を形成した後に、絶縁基板1の両面にレーザ光を照射して上記電極を分断する一次方向および二次方向に分割溝2、3を形成し、次いで絶縁基板を分割溝2、3に沿って分割してチップ状にして、両端電極にめっき層を形成してなり、かつ上記レーザ光として、波長が190〜360nmのUVレーザーを用いて、分割溝2、3を、当該分割溝のエッジ部から溝底部までの水平距離が1μm〜7μmのテーパを有する断面V字状に形成する。
【選択図】図1
Description
本発明は、チップ抵抗器に関し、特に、寸法精度のより一層の向上を図ったチップ抵抗器の製造方法に関するものである。
近年、電子部品の軽薄短小化傾向にあって、面実装タイプのチップ抵抗器においても1005タイプ(抵抗器のサイズ10×0.5mm)が主流となり、さらには、0603タイプ(抵抗器のサイズ0.6×0.3mm)、0402タイプ(抵抗器のサイズ0.4×0.2mm)の部品へと小型化が進んでいる。また、これに伴い、チップ部品の実装間隔も隣接間が0.2mm程度から0.1mm以下へと実装密度のアップが要求されてきている。
また、チップ抵抗器の実装機への供給・ピックアップについても、テーピング部品を使用した実装では、テーピングの角穴とのクリアランスが小さくなってきており、部品形状の精度アップが望まれている。また、近年、ゴミなどの発生が少なくクリーン化が可能なバルク実装が注目されてきているが、バルク実装においても、フィーダにて整列させて供給するため、部品形状の高精度化が望まれている。
図5〜図7は、従来工法によるチップ抵抗器の内部構造を示している。
従来では、先ず、刃型等によりセラミックス等のシート状絶縁性基板1の両面(または片面)に一次方向と二次方向(横方向と縦方向)に格子状の分割溝2、3を設けておく。次に、この絶縁性基板1上に一次分割溝2を挟んで複数対の第1上部電極4aと複数対の下部電極5を印刷にて形成し、次に、第1上部電極間4aに抵抗体6を印刷にて形成し、この抵抗体6をトリミングして抵抗値を調整した後、その上に保護膜7を形成することにより、一基板上に多数の抵抗器が並設されたチップ抵抗基板が構成できる。
次に、この絶縁性基板1(即ち、チップ抵抗基板)を一次分割溝2に沿って短冊状に分割し、その分割面にスパッタや導電性ペースト等により端子電極11を形成する。尚、上部電極については、スパッタの回り込みを防止する目的で一次分割溝2に沿って2層目(第2上部電極)を印刷・形成する場合もある。
次に、この絶縁性基板1(即ち、チップ抵抗基板)を一次分割溝2に沿って短冊状に分割し、その分割面にスパッタや導電性ペースト等により端子電極11を形成する。尚、上部電極については、スパッタの回り込みを防止する目的で一次分割溝2に沿って2層目(第2上部電極)を印刷・形成する場合もある。
端子電極形成後、短冊状のチップ抵抗基板を二次分割溝3に沿って分割し、チップ状とすると共に、チップ両端の各電極11にNiおよびSnによるメッキ層8を形成し、これで、図8に示すチップ抵抗器10を得る。
ところで、従来工法によるチップ抵抗器10では、二次側分割面に沿った分割溝3に上部・下部電極材料や保護膜ペースト等があり、二次側分割した時に分割溝に入っている上部・下部電極により、メッキ層8の形成過程においてNiやSnメッキが成長し、チップ抵抗器10のセラミックス側面10aに大きく張り出して実際に分割した形状(図7の符号W1)以上に端子電極11が大きく成長(図7の符号W2)し、この張り出し分dが形状寸法精度の低下を招く要因となっていた。
このような不都合を解決する技術として特許文献1が開示されている。
特許文献1には、絶縁性基板上に多連形成した多数の抵抗器を各抵抗器に分割(チップ化)するためのスリット(分割溝)形成を保護膜形成工程よりも後に行うことにより、絶縁性基板の分割を円滑に行って分割面形状を精度良く保つことができるようにしたチップ抵抗器の製造方法が開示されている。
特許文献1には、絶縁性基板上に多連形成した多数の抵抗器を各抵抗器に分割(チップ化)するためのスリット(分割溝)形成を保護膜形成工程よりも後に行うことにより、絶縁性基板の分割を円滑に行って分割面形状を精度良く保つことができるようにしたチップ抵抗器の製造方法が開示されている。
上記特許文献1の開示技術では、スリット加工にレーザ光を用い、スリットの断面形状を鋭いU字溝状に形成している。
既述したように、スリットの形成を電極形成工程、または電極形成工程を含んだ保護膜形成工程より後に行うことにより、スリット内に電極材料や保護膜材料が付着・堆積するのが防止されて絶縁性基板の分割が円滑に行われるようになり、分割面形状の寸法精度を良好に保つことができるが、スリット形状を断面形状U字状としているため、チップの分割側面は垂直面となっており、この垂直面にメッキ層を形成するとメッキ成長によるメッキ張り出し分がそのままチップの幅寸法を増大させることになり、これは、チップ抵抗器の形状寸法精度をより一層向上する上で大きな妨げとなる。
本発明は、このような問題に鑑みて成されたもので、電極メッキ層形成後のメッキ張り出しを極力少なくすると共に、チップの分割面を、メッキ張り出し分が吸収できる形状にすることにより、チップ寸法精度のさらなる向上を図ったチップ抵抗器の製造方法を提供することを目的としている。
上記課題を解決するため、請求項1に記載の発明は、シート状の絶縁性基板上に、一次方向に延在する複数対の電極を形成し、次いで上記複数対の電極に接続される複数の抵抗体を形成した後に、上記抵抗体を被覆する保護膜を形成し、次いで、上記絶縁基板の両面に、レーザ光を照射して上記電極を分断する上記一次方向およびこれと直交する二次方向に格子状をなす分割溝を形成し、次いで上記絶縁基板を上記分割溝に沿って分割してチップ状にするとともに、両端電極にめっき層を形成してなるチップ抵抗器の製造方法において、上記レーザ光として、波長が190〜360nmのUVレーザーを用いて、上記分割溝を、当該分割溝のエッジ部から溝底部までの水平距離が1μm〜7μmの範囲となるテーパを有する断面V字状に形成することを特徴とするものである。
また、請求項2に記載の発明は、請求項1に記載の発明において、上記UVレーザーにより、上記分割溝の縁部に再付着する分割溝形成時の飛散物の高さが3μm以下であって、かつ当該飛散物の上記分割溝から離間する方向の幅が7μm以下になるように加工することを特徴とするものである。
さらに、請求項3に記載の発明は、請求項1または2に記載の発明において、上記UVレーザーにより、上記分割溝の壁面に形成される溶融再凝固層の厚さが1.5μm以下になるように加工することを特徴とするものである。
請求項1に記載の発明によれば、絶縁性基板の分割溝はテーパを有し、且つ、分割溝内において電極材が除去されているので、電極メッキ層形成後のメッキ成長が抑制され、分割側面へのメッキの張り出しを10μm以下に抑えることができ、且つ、メッキ張り出し分は、分割面のテーパにより吸収することができるため、メッキ成長を含むチップ形状寸法精度を向上することができる。
加えて、請求項2に記載の発明によれば、飛散物(ドロス等)の発生を極端に減少させることにより電極エッジ部の形状を改善することができ、特に、バルク実装時のチップ抵抗器の搬送性を向上することができる。
さらに、請求項3に記載の発明によれば、分割溝壁面の溶融再凝固層(ガラス層)の厚みを減少させることにより、ガラス層の剥離を防止し、メッキ層などの断線事故を防止すると共に、ガラス層が突起状になることによるチップ抵抗器の搬送性への悪影響を回避することができる。
本発明は、チップ抵抗器において、電極メッキ層形成後のメッキ張り出しを極力小さくすることにより、チップ抵抗器の形状寸法精度の向上を図ったものであり、以下、本発明に係るチップ抵抗器の製造方法の実施形態を図1〜図4に基づいて説明する。
尚、説明を簡略化するため、以下の説明において従来と共通する部材については同一の符号を用いた。
尚、説明を簡略化するため、以下の説明において従来と共通する部材については同一の符号を用いた。
図1〜図3は本実施形態によるチップ抵抗器の内部構造を示し、図4は拡大したチップ抵抗器の外観を示している。
本実施形態のチップ抵抗器10は、シート状のセラミックス基板に、図5〜図7で示した従来工法と同様の製造プロセスにて、上部電極4a、4b、下部電極5の形成、および抵抗体6の形成、およびトリミングによる抵抗値の調整、および保護膜7の形成の各工程を経て、その後に基板両面に一次分割溝2および二次分割溝3をレーザ照射光により形成するものである。
溝加工に用いるレーザ光Lは、基板の樹脂層や電極層を切断するため、樹脂層を炭化させない波長360nm以下(190〜360nm)を用いるのが好ましい。
本実施形態のチップ抵抗器10は、シート状のセラミックス基板に、図5〜図7で示した従来工法と同様の製造プロセスにて、上部電極4a、4b、下部電極5の形成、および抵抗体6の形成、およびトリミングによる抵抗値の調整、および保護膜7の形成の各工程を経て、その後に基板両面に一次分割溝2および二次分割溝3をレーザ照射光により形成するものである。
溝加工に用いるレーザ光Lは、基板の樹脂層や電極層を切断するため、樹脂層を炭化させない波長360nm以下(190〜360nm)を用いるのが好ましい。
従来工法とは、この分割溝2、3の形成プロセスおよび形成手段が相違しており、図示のように、電極材料や保護膜材料を含むセラミックス基板1にレーザ光Lを照射すると、溝内はレーザ光Lによって基板上の電極材料や保護膜材料は気化し、その殆どを除去することができる。勿論、分割は円滑であり、分割面にバリ等は生じない。
ここで、図9は、上記した波長360nm以下のレーザ光(UVレーザー)による溝加工の状態を示している。
例えば、YAGレーザー等で溝加工した場合、溝加工にて除去された飛散物(ドロス等)が分割溝2(3)の両縁に突起状に再付着する。この付着物20は後述する電極のエッジ形状を悪化させ、バルク実装時のチップ抵抗器の搬送性に悪影響を及ぼす。本実施形態では、UVレーザーを用いることにより、この飛散物の発生を極端に少なくし、付着物20の高さHを3μm以下、幅Wを7μm以下としている。これにより、電極形状が改善され、バルク実装時のチップ抵抗器の搬送性を向上することができる。
また、溝加工の際、分割溝2(3)の壁面には溶融再凝固層21(ガラス層21)が形成される。このガラス層21は脆く剥離・脱落し易いため、チップ製造時に後述するメッキ層などに断線事故が発生する虞があると共に、ガラス層が突起状になることによりチップ抵抗器の搬送性に悪影響を及ぼす。本実施形態では、UVレーザーを用いることにより、このガラス層21の厚みTを1.5μm以下に減少している。これにより、ガラス層の剥離・脱落を防止し、メッキ層などの断線事故を防止すると共に、分割溝の壁面の表面粗さを改善し、バルク実装時のチップ抵抗器の搬送性を向上することができる。
また、分割溝2(3)をUVレーザーで形成する場合、加工条件(照射ビームパラメータや加工パラメータ等)より、溝に適度なテーパ角を持たせることができる。本実施形態では、加工条件を適正化して、分割溝2、3の断面形状に故意に1〜7μmの僅かなテーパhを持たせるようにしている。
次に、このセラミックス基板1を一次分割溝2に沿って短冊状に分割し、その分割面にスパッタや導電性ペースト等により端面電極11を形成する。次に、この短冊状のチップ抵抗基板をさらに二次分割溝3に沿って分割し、チップ状とする。
この時、各チップ分割面10aの割り出し部は、割方向に僅かなテーパを持つことになる。次に、チップ両端の各電極11にバレルメッキ法等によりNi、Snメッキ処理してメッキ層8を形成し、図4に示すチップ抵抗器10を得る。
この時、各チップ分割面10aの割り出し部は、割方向に僅かなテーパを持つことになる。次に、チップ両端の各電極11にバレルメッキ法等によりNi、Snメッキ処理してメッキ層8を形成し、図4に示すチップ抵抗器10を得る。
Ni、Snメッキ処理後、メッキ層8は二次分割溝端の上下電極から分割側面10a側に成長するが、上記したように、分割溝内の電極材料や保護膜材料はレーザ照射による光化学反応や高熱で気化し、殆どが除去されているため、メッキの張り出しは極めて少なくなっており、且つ、分割溝2、3の断面形状に適度なテーパを有するため、僅かなメッキ張り出しは、このテーパにより吸収され、メッキ成長dを含むチップ形状W2を極力チップ分割形状W1に近いサイズに抑えることができ、これにより、形状寸法精度が極めて良好なチップ抵抗器10を得ることができる。
テーピング実装やバルク実装において、寸法精度の良好なチップ抵抗器を用いることは、要望される隣接間の狭い高密度実装を可能にするものである。
テーピング実装やバルク実装において、寸法精度の良好なチップ抵抗器を用いることは、要望される隣接間の狭い高密度実装を可能にするものである。
本発明の効果を確認するために、本発明によるチップ抵抗器と従来工法によるチップ抵抗器(比較例)を各々10個製造し、本発明品(図3参照)と比較例(図7参照)のメッキ張り出し寸法dを測定すると共に、それぞれ表1に示した。
尚、チップ抵抗器は0603タイプとし、本発明における分割溝の加工条件は以下の通りである。
UVレーザ出力(ワーク位置測定出力):0.75W
パルス繰り返し周波数:30KHz
走査速度:20mm/s
走査回数:1回
分割溝の幅:12.1μm
分割溝の深さ:42μm
UVレーザ出力(ワーク位置測定出力):0.75W
パルス繰り返し周波数:30KHz
走査速度:20mm/s
走査回数:1回
分割溝の幅:12.1μm
分割溝の深さ:42μm
表1の結果から、メッキ張り出し寸法dの平均値は、比較例の14.6μmに対し、本発明品では、6.7μmと半分以下に抑制することができ、且つ、本発明によればメッキ層の張り出しを10μm以下に抑制できることが確認できた。
また、他の確認事項として、飛散物の大きさ(H、W)に対するチップ抵抗器の搬送性(表2)、および再凝固層の厚み(T)に対する耐剥離性(表3)、およびテーパ(h)に対するメッキ張り出し状態(表4)について調査した。
尚、各表中の○印は良好状態を示し、△印は幾分劣る状態を示している。
尚、各表中の○印は良好状態を示し、△印は幾分劣る状態を示している。
飛散物については、表2の結果より、高さ(H)が6.2μm以上、幅(W)が9.13μm以上であると搬送性に幾分悪影響を及ぼすことから、本発明では、飛散物の高さは3μm以下、幅は7μm以下とした。また、再凝固層については、表3の結果より、厚み(T)が1.72μm以上であると耐剥離性が幾分劣下することから、本発明では、再凝固層の厚みは1.5μm以下とした。更に、テーパについては、表4の結果より、テーパ(h)が8.31μm以上であるとメッキ張り出しが幾分大きくなり、メッキ張り出し寸法10μm以下を確保し難くなることから、本発明では、テーパは1〜7μm以下とした。
1 絶縁性基板(セラミックス基板)
2 分割溝(一次分割溝)
3 分割溝(二次分割溝)
4a、4b 上部電極
5 下部電極
6 抵抗体
7 保護膜
8 メッキ層
10 チップ抵抗器
20 飛散物(付着物)
21 溶融再凝固層(ガラス層)
2 分割溝(一次分割溝)
3 分割溝(二次分割溝)
4a、4b 上部電極
5 下部電極
6 抵抗体
7 保護膜
8 メッキ層
10 チップ抵抗器
20 飛散物(付着物)
21 溶融再凝固層(ガラス層)
Claims (3)
- シート状の絶縁性基板上に、一次方向に延在する複数対の電極を形成し、次いで上記複数対の電極に接続される複数の抵抗体を形成した後に、上記抵抗体を被覆する保護膜を形成し、次いで、上記絶縁基板の両面に、レーザ光を照射して上記電極を分断する上記一次方向およびこれと直交する二次方向に格子状をなす分割溝を形成し、次いで上記絶縁基板を上記分割溝に沿って分割してチップ状にするとともに、両端電極にめっき層を形成してなるチップ抵抗器の製造方法において、
上記レーザ光として、波長が190〜360nmのUVレーザーを用いて、上記分割溝を、当該分割溝のエッジ部から溝底部までの水平距離が1μm〜7μmの範囲となるテーパを有する断面V字状に形成することを特徴とするチップ抵抗器の製造方法。 - 上記UVレーザーにより、上記分割溝の縁部に再付着する分割溝形成時の飛散物の高さが3μm以下であって、かつ当該飛散物の上記分割溝から離間する方向の幅が7μm以下になるように加工することを特徴とする請求項1に記載のチップ抵抗器の製造方法。
- 上記UVレーザーにより、上記分割溝の壁面に形成される溶融再凝固層の厚さが1.5μm以下になるように加工することを特徴とする請求項1または請求項2に記載のチップ抵抗器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118673A JP2011187985A (ja) | 2004-03-31 | 2011-05-27 | チップ抵抗器の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004104384 | 2004-03-31 | ||
JP2004104384 | 2004-03-31 | ||
JP2011118673A JP2011187985A (ja) | 2004-03-31 | 2011-05-27 | チップ抵抗器の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005068394A Division JP2005317927A (ja) | 2004-03-31 | 2005-03-11 | チップ抵抗器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011187985A true JP2011187985A (ja) | 2011-09-22 |
Family
ID=44793803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011118673A Pending JP2011187985A (ja) | 2004-03-31 | 2011-05-27 | チップ抵抗器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011187985A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740325A (ja) * | 1993-07-27 | 1995-02-10 | Matsushita Electric Works Ltd | セラミック基板の製造方法 |
WO2002071419A1 (de) * | 2001-03-02 | 2002-09-12 | Bccomponents Holdings B.V. | Verfahren zum herstellen von dünnschicht-chipwiderständen |
JP2003086408A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
JP2004276386A (ja) * | 2003-03-14 | 2004-10-07 | Koa Corp | 分割用セラミック基板およびその製造方法 |
JP2004288968A (ja) * | 2003-03-24 | 2004-10-14 | Koa Corp | チップ抵抗器の製造方法 |
-
2011
- 2011-05-27 JP JP2011118673A patent/JP2011187985A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0740325A (ja) * | 1993-07-27 | 1995-02-10 | Matsushita Electric Works Ltd | セラミック基板の製造方法 |
WO2002071419A1 (de) * | 2001-03-02 | 2002-09-12 | Bccomponents Holdings B.V. | Verfahren zum herstellen von dünnschicht-chipwiderständen |
JP2003086408A (ja) * | 2001-09-11 | 2003-03-20 | Mitsubishi Materials Corp | チップ抵抗器の製造方法 |
JP2004276386A (ja) * | 2003-03-14 | 2004-10-07 | Koa Corp | 分割用セラミック基板およびその製造方法 |
JP2004288968A (ja) * | 2003-03-24 | 2004-10-14 | Koa Corp | チップ抵抗器の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005317927A (ja) | チップ抵抗器 | |
CN1938837B (zh) | 在无源电子元件衬底上形成划线的方法 | |
JP5480169B2 (ja) | レーザ加工方法 | |
WO2011149097A1 (ja) | 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法 | |
WO2006051861A1 (ja) | レーザ加工方法 | |
WO2012096094A1 (ja) | レーザ加工方法 | |
WO2006051866A1 (ja) | レーザ加工方法及び半導体チップ | |
JP6930573B2 (ja) | 窒化珪素系セラミックス集合基板 | |
JP7208161B2 (ja) | 低アモルファス相を有するセラミック-金属基板 | |
JP2019175976A (ja) | 素子チップの製造方法 | |
EP2255396B1 (de) | Verfahren zur herstellung einer mehrzahl von strahlungsemittierenden bauelementen | |
JP5775312B2 (ja) | レーザ加工方法 | |
EP2856586B1 (en) | Laser ablation process for manufacturing submounts for laser diode and laser diode units | |
WO2008066133A1 (en) | Method for manufacturing metallized ceramic substrate chip | |
JP2004276386A (ja) | 分割用セラミック基板およびその製造方法 | |
JP2011187985A (ja) | チップ抵抗器の製造方法 | |
JP7108429B2 (ja) | 板状物の加工方法 | |
JP2012020303A (ja) | 積層基板の溝加工方法 | |
US9440312B2 (en) | Laser ablation process for manufacturing submounts for laser diode and laser diode units | |
JP2008270560A (ja) | 積層体の加工方法及び積層体 | |
WO2023112395A1 (ja) | レーザ加工装置、レーザ加工方法、および半導体装置の製造方法 | |
CN115413123A (zh) | 印刷电路板及其制作方法 | |
Parks Sr | Hybrid Microelectronic Laser Machining Requirements | |
JPH09266109A (ja) | 抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |