WO2011149097A1 - 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法 - Google Patents

多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法 Download PDF

Info

Publication number
WO2011149097A1
WO2011149097A1 PCT/JP2011/062299 JP2011062299W WO2011149097A1 WO 2011149097 A1 WO2011149097 A1 WO 2011149097A1 JP 2011062299 W JP2011062299 W JP 2011062299W WO 2011149097 A1 WO2011149097 A1 WO 2011149097A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
conductor
glass layer
ceramic substrate
plating film
Prior art date
Application number
PCT/JP2011/062299
Other languages
English (en)
French (fr)
Inventor
範高 新納
越智　雅也
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US13/699,398 priority Critical patent/US20130078408A1/en
Priority to CN2011800051224A priority patent/CN102687599A/zh
Priority to EP11786794.5A priority patent/EP2579693B1/en
Publication of WO2011149097A1 publication Critical patent/WO2011149097A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T225/00—Severing by tearing or breaking
    • Y10T225/10—Methods
    • Y10T225/12—With preliminary weakening
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/15—Sheet, web, or layer weakened to permit separation through thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24488—Differential nonuniformity at margin

Definitions

  • the present invention relates to a multi-piece wiring board and a manufacturing method thereof for manufacturing a wiring board applied to, for example, a package for housing a semiconductor element, and a wiring board and a manufacturing method thereof.
  • Electronic devices used in the mobile communication field and the like use a semiconductor element storage package that includes a wiring board, a metal frame, and a lid, and stores a semiconductor element therein.
  • This multi-piece wiring board is provided with a wiring layer and a through conductor formed for each wiring board region inside the ceramic substrate.
  • an organic binder, a plasticizer, a solvent, and the like were added to ceramic powder to form a slurry, and a ceramic green sheet was formed with a doctor blade or the like.
  • a wiring pattern was formed for each wiring board region on the ceramic green sheet by printing a conductive paste containing metal powder.
  • a ceramic green sheet laminate is obtained by laminating and pressing ceramic green sheets on which a plurality of wiring patterns are formed, and firing the ceramic green sheet laminate.
  • V-shaped dividing grooves for partitioning a plurality of wiring board regions are formed on one main surface of the obtained multi-cavity wiring board so as to be easily divided into the respective wiring board regions.
  • a method for forming the divided grooves a method of irradiating the surface of a ceramic substrate with laser light is known (see Patent Document 1).
  • a peripheral edge of each wiring board region is used to firmly bond the wiring board and the metal frame by brazing when a semiconductor element housing package is manufactured later. It is also known that a conductor coated with a metal plating film is formed at a position to be a part.
  • a dividing groove that divides a plurality of wiring board areas is formed.
  • the insulating base is exposed without forming a conductor coated with a metal plating film on the boundary line where the ceramic green sheet is formed, and laser light is irradiated along the boundary line after firing the ceramic green sheet laminate.
  • miniaturization is also desired in the package for housing semiconductor elements used in these electronic devices. With such miniaturization, it has become difficult to expose the insulating substrate without forming a conductor in the region where the dividing groove is to be formed.
  • the surface of the plating film around the dividing groove is burned by the heat of the laser. was there. If the surface of the plating film is burnt, the surface state of the plating film changes, so that the bonding strength between the plating film and the brazing material may be lowered.
  • the present invention has been made in view of the above circumstances, and includes a multi-piece wiring board in which a conductor coated with a metal plating film and a dividing groove are accurately formed, a manufacturing method thereof, and a wiring board and a manufacturing method thereof.
  • the purpose is to provide.
  • the multi-piece wiring board includes a ceramic base, a conductor, and a glass layer, and the glass layer has a convex portion protruding upward on the conductor.
  • the ceramic base has a plurality of wiring board regions and division grooves provided at boundaries between the plurality of wiring board regions.
  • the conductor is provided in each peripheral part of several wiring board area
  • the glass layer covers from the inner surface of the dividing groove of the ceramic base to the metal plating film.
  • a wiring board includes a ceramic base, a conductor, and a glass layer, and has a convex portion protruding upward on the conductor.
  • the conductor is provided on the peripheral edge of the first main surface of the ceramic substrate.
  • the glass layer covers the side surface of the ceramic substrate and the side surface of the conductor.
  • a method for manufacturing a multi-piece wiring board includes a step of forming a composite body including a ceramic base and a conductor, and a step of forming a glass layer while forming divided grooves.
  • the composite includes a ceramic base having a plurality of wiring board regions and a conductor provided on a peripheral edge of the plurality of wiring boards.
  • the dividing groove is formed in the ceramic base through the conductor by irradiating the conductor with laser light having a wavelength in the ultraviolet region. Moreover, it forms so that the inner surface of the division
  • a method for manufacturing a wiring board comprising: dividing a multi-piece wiring board manufactured by the manufacturing method for a multi-piece wiring board having the above-described configuration into a plurality of wiring boards along the dividing grooves.
  • the glass layer since the glass layer has a convex part protruding upward on the conductor, it is used when attaching a metal lid or frame to the peripheral part. It is possible to suppress the brazing material from flowing into the dividing groove by the convex portion.
  • FIG. 1 is a perspective view of a package for housing a semiconductor element using a wiring board obtained by dividing an example of a multi-cavity wiring board according to the present invention.
  • FIG. 1 is an explanatory view of a method for manufacturing a multi-piece wiring board according to one aspect of the present invention, and shows a state before laser light irradiation.
  • FIG. 2 is an explanatory view showing a state in which the multi-piece wiring board shown in FIG. 1 is irradiated with laser light.
  • FIG. 3 is an explanatory view showing a state after irradiating the multi-cavity wiring board shown in FIG. 1 with laser light
  • FIG. 3A is a schematic plan view showing a part of the multi-cavity wiring board.
  • FIG. 3B is an enlarged cross-sectional view of the main part.
  • the multi-piece wiring board includes a plurality of wiring board regions 11 and divided grooves 3 provided in boundary lines 12 of the plurality of wiring board regions 11.
  • a ceramic base body 1 having conductors, a conductor metallization 22 provided on each peripheral edge 111 of the plurality of wiring board regions 11, a conductor 2 comprising a metal plating film 21 provided on the metallization 22, and a ceramic base body
  • a glass layer 31 covering from the inner surface of one dividing groove 3 to the metal plating film 21, and the glass layer 31 has a protrusion 311 protruding upward on the metal plating film 21.
  • the ceramic substrate 1 is formed by laminating a plurality of ceramic insulating layers having a thickness of, for example, 50 to 200 ⁇ m formed of a sintered body mainly composed of alumina, silicon nitride, aluminum nitride, silicon carbide, mullite, ferrite, glass ceramics, or the like. For example, it is formed to a thickness of 50 to 500 ⁇ m.
  • the ceramic substrate 1 contains at least one metal oxide selected from the group consisting of Mg, Mn, Co, Cr, Cu, Ni, and Fe as a component for increasing the laser light absorption rate. May be.
  • the ceramic substrate 1 is formed of a sintered body containing alumina as a main component, 92% by mass of Al 2 O 3 as a main component, 3% by mass of SiO 2 as a sintering aid component, and Mn 2 O 3 3.5% by mass, MgO 1% by mass and MoO 3 0.5% by mass, Al 2 O 3 90.5% by mass as a main component, and SiO 2 1.5% by mass as a sintering aid component %, Mn 2 O 3 2.5% by mass, MgO 1% by mass, TiO 2 1% by mass and CrO 3.5% by mass, Al 2 O 3 93% by mass as a main component, A material containing 2 % by mass of SiO 2, 3 % by mass of Mn 2 O 3 , 1% by mass of MgO and 1% by mass of MoO 3 is used.
  • Each wiring board region 11 has a side length of, for example, about 0.5 to 20 mm, and the peripheral edge 111 of each wiring board region 11 is in contact with the boundary line 12 as shown in FIG. Yes.
  • the dividing groove 3 is formed in a V shape in the boundary line 12 of the plurality of wiring board regions 11 on the upper surface of the ceramic substrate 1.
  • a conductor 2 made of a metallized layer 22 covered with a metal plating film 21 is formed in an annular shape in plan view on the peripheral edge portion 111 of each wiring board region 11 in contact with the dividing groove 3.
  • the V-shaped dividing groove 3 penetrates the metal plating film 21 and the metallization 22 by irradiating, for example, laser light having a wavelength in the ultraviolet region from above the metallization 22 covered with the metal plating film 21 as described later. Is formed. Specifically, the metallization 22 covered with the metal plating film 21 is formed on the boundary lines 12 of the plurality of wiring board regions 11 on the upper surface of the ceramic substrate 1 and the peripheral portion 111 of each wiring board region 11 in contact with the boundary lines 12. In this state, the metal plating film 21 on the boundary line 12 is irradiated with laser light having a wavelength in the ultraviolet region, for example, to penetrate the metal plating film 21 and the metallized film 22.
  • the metallized 22 is obtained by firing a conductor paste mainly composed of W, Mo, Cu, Ag, Pt, etc., and a conductor that can be fired simultaneously with the ceramic substrate 1 is appropriately selected.
  • the metallization 22 has at least one metal oxide selected from the group consisting of Mg, Mn, Co, Cr, Cu, Ni, and Fe as a component for increasing the laser absorption rate. Things may be included.
  • the metal plating film 21 covering the metallized layer 22 is formed to prevent oxidative corrosion of the metallized layer 22 and to improve wettability during brazing or the like and to strengthen the bonding force.
  • a two-layer structure in which a plating layer is formed and an Au plating layer is formed on the upper side is preferable.
  • the metal plating film 21 is preferably formed thin.
  • the Ni plating layer is formed with a thickness of about 2 to 10 ⁇ m
  • the Au plating layer is formed with a thickness of about 0.2 to 1.5 ⁇ m.
  • the metal plating film 21 can be formed, for example, by supplying a current for plating application to a portion to be plated (the surface of the metallized 22) in a plating solution and performing electrolytic plating.
  • the total thickness of the metallized 22 and the metal plating film 21 (the thickness of the conductor 2) is in the range of 20 to 80 ⁇ m.
  • the metallization 22 covered with the metal plating film 21 formed on the peripheral edge 111 of each wiring board region 11 is formed to join a lid or a frame (not shown) by brazing or the like. is there.
  • each wiring board region 11 is, for example, a part of a package for housing a semiconductor element.
  • a recess for accommodating the semiconductor element 5 is formed inside the peripheral portion 111, and is formed in the peripheral portion 111.
  • a metal lid 4 is attached on the metallization 22 covered with the metal plating film 21 to produce a package for housing a semiconductor element.
  • the metal plating film 21 formed on the peripheral portion 111 is formed without forming a recess for housing the semiconductor element 5 inside the peripheral portion 111.
  • a metal frame body (not shown) may be attached on the metallization 22 covered with, and the lid 4 may be attached to the upper surface of the frame body to produce a package for housing semiconductor elements.
  • the metallization 22 covered with the metal plating film 21 formed on the peripheral edge 111 of each wiring board region 11 is formed to join such a lid 4 or a frame (not shown) by brazing or the like. It has been done.
  • the glass layer 31 is formed so that the inner surface of the division
  • the glass layer 31 is mainly composed of a glass component contained in the ceramic substrate 1 that is deposited on the inner surface of the dividing groove 3 by irradiation with laser light having a wavelength in the ultraviolet region. is there. Further, such a glass layer 31 is formed with a thickness of about 0.5 to 15 ⁇ m from the inner surface (ceramic substrate 1) of the dividing groove 3 to the metal plating film 21.
  • the glass layer 31 formed in the case where it contains mass% is an amorphous layer containing Al, Si, Mn, Mg, Mo and the like.
  • the glass layer 31 has many components (Si, Mn, Mg, Mo) derived from a sintering aid component or the like.
  • a component (Al) derived from alumina is also included, and the components of the metallized 22 and the metal plating film 21 are also included. Even if the inner surface of the dividing groove 3 is covered with the glass layer 31, the cross section is V-shaped, and functions sufficiently as a groove for dividing the multi-piece wiring board.
  • the bonding strength between the glass layer 31 and the ceramic substrate 1 can be increased.
  • the thickness of the glass layer 31 varies depending on the total thickness of the metallized layer 22 and the metal plating film 21, and the thicker the total thickness, the thicker the glass layer 31 is formed. This is because the metallized 22 and the metal plating film 21 have higher reflectivity with respect to the laser beam than the ceramic substrate 1, and therefore an extra thermal load is generated when the dividing groove is processed to a predetermined depth. This is because the glass layer 31 is easily deposited. When the total thickness of the metallization 22 and the metal plating film 21 is 20 to 80 ⁇ m, the glass layer 31 having a thickness of 0.5 to 15 ⁇ m can be formed.
  • the thickness of the glass layer 31 in an arbitrary cross section is less than 0.5 ⁇ m, the glass layer 31 is not formed in other cross sections and a portion where the side surface of the metallization 22 is exposed is generated, and the metallization 22 is corroded. There is a risk that it cannot be prevented.
  • the thickness of the glass layer in an arbitrary cross section exceeds 15 ⁇ m, the glass layer 31 becomes thick, and a portion where the V-shaped split groove is not formed may be generated, so that it may not function as the split groove.
  • the thickness of the glass layer 31 is preferably 10 ⁇ m or less from the viewpoint of easy division of the dividing groove 3.
  • the V-shaped angle of the dividing groove 3 is formed to be about 0.5 to 15 degrees, and the width of the dividing groove 3 (the width of the opening when viewed in cross section) is formed to be about 5 to 50 ⁇ m.
  • a convex portion 311 is formed in which the glass layer 31 protrudes upward on the conductor 2, and the height thereof is 0.1 to 32 ⁇ m, more preferably 4.5 to It should be 32 ⁇ m. Further, the convex portions 311 are formed on the peripheral edge portion 111 so as to be in contact with the dividing grooves 3 and surround the respective wiring board regions 11 in a plan view.
  • a brazing material is used when a metal lid 4 or a frame (not shown) is attached on the metallized layer 22 covered with the metal plating film 21.
  • the presence of the convex portion 311 can suppress the brazing material 6 from flowing into the dividing groove 3.
  • the height of the convex portion 311 is 0.1 ⁇ m or more, the effect of suppressing the flow of the brazing material 6 can be obtained.
  • the height of the convex portion 311 is 4.5 ⁇ m or more. Even if it exists, the sufficient effect which suppresses the flow of the brazing material 6 into the dividing groove 3 can be exhibited.
  • the height of the convex part 311 is larger than the width of the cross section cut substantially perpendicularly to the dividing groove 3 that is in contact in plan view. Such a configuration is effective in suppressing the flow of the brazing material into the dividing groove 3 while reducing the area used for the convex portion 311 of the wiring board region 11 in plan view.
  • the convex portion at the same time as forming the glass layer 31. 311 can be formed.
  • the height of the convex portion 311 can be measured using an atomic force microscope, a surface roughness meter, a laser microscope, or the like.
  • the convex part 311 contains many components (Si, Mn, Mg, Mo) derived from a sintering auxiliary agent component or the like, it also contains components (Al) derived from alumina, and further includes metallized 22 and metal. Components derived from the plating layer 21 are also included.
  • Each of the multi-cavity wiring boards is formed using a multi-cavity wiring board on which a convex portion 311 formed by extending the glass layer 31 as described above to a part of the upper surface of the metal plating film 21 is formed.
  • a recess is formed in the ceramic base inside the conductor in each wiring board region, and a semiconductor element is accommodated in the recess in each wiring substrate region, and a brazing material is provided on the upper surface of the metal plating film covering the conductor
  • the metal convex portion 311 is disposed so as to be embedded in the metal plating film 21 side of the convex portion 311. Yes.
  • the convex portion 311 is reinforced by the convex portion of the conductor 2, it is possible to prevent the convex portion 311 from being damaged when a force is applied to the convex portion 311 from the lateral direction. It is effective for.
  • the depth of the dividing groove 3 formed on the upper surface of the ceramic substrate 1 may be 5 to 16 ⁇ m.
  • the depth of the dividing groove 3 is 5 to 16 ⁇ m, a multi-piece wiring board in which the adhesion of processing waste to the surface of the metal plating film 21 is suppressed can be obtained.
  • the depth of the dividing groove 3 is a distance from the upper surface of the ceramic substrate 1 (interface between the ceramic substrate 1 and the metallized 22) to the lowest point (interface between the ceramic substrate 1 and the glass layer 31). This means the distance X shown in FIG.
  • the depth of the dividing groove 3 is 5 ⁇ m or more so that the inner surface of the dividing groove 3 is uniformly covered with the glass layer 31. If the depth is less than 5 ⁇ m, the glass layer 31 is sufficient. This is because an uncovered part is formed. On the other hand, the depth of the dividing groove 3 is 16 ⁇ m or less. The more the dividing groove 3 is formed deeper, the more the width of the dividing groove 3 (the width of the opening when viewed in cross section). ) Also becomes wider, so that when the depth exceeds 16 ⁇ m, the processing waste (melt) generated by the heat when the laser beam is irradiated volatilizes and is not captured inside the dividing groove 3 but outside the dividing groove 3. This is because they are scattered and adhere to the surface of the metal plating film 21.
  • the depth of the dividing groove 3 formed on the upper surface of the ceramic substrate 1 is formed as described above, it is formed on the upper surface of the ceramic substrate 1 as shown in FIG. It is preferable that a V-shaped divided groove 30 is also formed on the lower surface of the ceramic substrate 1 so as to face the divided groove 3.
  • the dividing groove 30 is also formed on the lower surface of the ceramic substrate 1 so as to face the dividing groove 3 on the upper surface of the ceramic substrate 1, it is formed on the side surface of the wiring substrate when divided for each wiring substrate region 11. It is possible to further suppress defects such as burrs, chipping, and egre which are likely to occur.
  • the sum of the depth of the divided grooves 3 formed on the upper surface of the ceramic substrate 1 and the depth of the divided grooves 30 formed on the lower surface of the ceramic substrate 1 (FIG. 5). Is preferably 30 to 62% of the thickness of the ceramic substrate 1. If the sum of the depth of the dividing groove 3 formed on the upper surface of the ceramic substrate 1 and the depth of the dividing groove 30 formed on the lower surface of the ceramic substrate 1 is less than 30% of the thickness of the ceramic substrate 1, There is a possibility that defects such as egre are likely to occur, and if it exceeds 62%, it may be divided naturally when a minute impact or stress is applied in a process after laser processing, and a desired divided surface may not be formed. There is.
  • the dividing groove 3 formed on the upper surface of the ceramic substrate 1 is formed so as to penetrate the metal plating film 21 and the metallized 22, and the dividing groove 3 is a boundary between a plurality of wiring board regions 11 in advance. Since the ceramic substrate 1 is not formed so as to be exposed along the line 12, it is possible to realize a multi-piece wiring board in which the metallization 22 covered with the metal plating film 21 and the dividing groove 3 are formed with high accuracy. Can do.
  • the inner surface of the dividing groove 3 is covered with the glass layer 31 from the ceramic substrate 1 to the metal plating film 21. Thereby, the oxidative corrosion of the side surface of the metallization 22 facing the dividing groove 3 can be suppressed.
  • the multi-piece wiring board of the present invention by dividing the multi-piece wiring board into a plurality of wiring board regions 11 along the dividing groove 3, a wiring board divided into the plurality of wiring board regions 11 along the dividing groove 3 is obtained.
  • the inner surface of the dividing groove 3 is covered with the glass layer 31 from the ceramic substrate 1 to the metal plating film 21, so that a plurality of wiring boards along the dividing groove 3 can be obtained.
  • the wiring board divided for each region 11 can suppress oxidative corrosion of the side surface of the metallization 22 facing the dividing groove 3.
  • the wiring board of the present invention includes a ceramic base 1, a metallized 22 provided on the peripheral edge 111 of the first main surface of the ceramic base 1, and a metal provided on the metalized 22.
  • a plating film 21 and a glass layer 31 covering the side surface of the ceramic substrate 1 and the side surface of the metallized 22 are provided, and a convex portion 311 protruding upward on the metal plating film 21 is provided. Since it is such a structure, the oxidative corrosion of the side surface of the metallization 22 facing a side surface can be suppressed. Further, as shown in FIG. 8, when a metal lid or frame is attached on the metallized 22, it is possible to suppress the brazing material used from flowing out to the side surface of the wiring board by the convex portion 311.
  • the convex portion 311 is reinforced by the convex portion of the conductor 2.
  • the force is applied from the lateral direction, it is effective to suppress the breakage of the convex portion 311.
  • the ceramic substrate 1 having the plurality of wiring substrate regions 11 is manufactured, and the boundary lines 12 of the plurality of wiring substrate regions 11 on the upper surface of the ceramic substrate 1 and the peripheral portions of the respective wiring substrate regions 11 adjacent to the boundary lines 12 are prepared.
  • Metallization 22 is formed to cover 111.
  • Raw material powders such as alumina, silicon nitride, aluminum nitride, silicon carbide, mullite, ferrite, and glass ceramics are kneaded together with an organic solvent and a binder. This is formed into a sheet shape to produce a plurality of ceramic green sheets.
  • the ceramic green sheet is formed so that the thickness of the fired ceramic insulating layer is, for example, 50 to 200 ⁇ m.
  • a through-hole is formed in the ceramic green sheet, and the through-hole is filled with a through-conductor conductor paste serving as a through conductor, and a wiring layer conductor paste serving as a wiring layer is applied to one main surface of the ceramic green sheet.
  • a conductor paste for conductor to be metallized 22 is deposited on one main surface of the ceramic green sheet disposed in the uppermost layer when laminated.
  • the conductor paste for conductor is formed so that the total thickness of the metallized 22 and the metal plating film 21 after firing is 20 to 80 ⁇ m. For example, when the total thickness is 30 ⁇ m and the thickness of the metal plating film 21 is 5 ⁇ m, the thickness of the conductor paste for conductor is adjusted so that the metallized 22 becomes 25 ⁇ m.
  • through holes are formed in some of the ceramic green sheets in order to form a recess for housing the semiconductor element 5 on the upper surface of the ceramic substrate 1.
  • Such ceramic green sheets are laminated to produce a ceramic green sheet laminate.
  • the obtained ceramic green sheet laminate is fired in a desired firing atmosphere and firing temperature.
  • the conductor paste for the through conductor and the conductor paste for the wiring layer are mainly composed of W and Mo and the ceramic green sheet is made of an alumina material, it is fired at a firing temperature of 1300 to 1600 ° C. in a reducing atmosphere. .
  • the conductor paste for the through conductor and the conductor paste for the wiring layer are mainly composed of a Cu material and the ceramic green sheet is made of a glass ceramic material, it is fired at a firing temperature of 800 to 1000 ° C. in a nitrogen reducing atmosphere
  • the conductor paste for through conductors and the conductor paste for wiring layers are mainly composed of an Ag material and the ceramic green sheet is a glass ceramic material
  • the paste is fired at a firing temperature of 800 to 1000 ° C. in an air atmosphere.
  • the ceramic substrate 1 includes the wiring layer in which the wiring layer conductor paste is sintered and the through conductor in which the through conductor conductor paste is sintered. However, the ceramic substrate 1 also includes these. It does not have to be.
  • the step of forming the metallization 22 so as to cover the boundary lines 12 of the plurality of wiring board regions 11 on the upper surface of the ceramic substrate 1 and the peripheral edge 111 of each wiring board region 11 adjacent to the boundary lines 12 is as described above. Further, it is preferable that a conductor paste to be metallized 22 is formed on one main surface of the ceramic green sheet in the same manner as the conductor paste for wiring layers, and the conductor paste is fired simultaneously with the ceramic green sheet.
  • a metal plating film 21 is formed on the metallization 22 so as to cover the metallization 22.
  • the metal plating film 21 is formed, for example, by supplying a plating deposition current to the portion to be plated (the surface of the metallized 22) in a plating solution and performing electrolytic plating, and a Ni plating layer is formed on the lower side and the upper side. It is preferable to have a two-layer structure in which an Au plating layer is formed.
  • the split grooves 3 are formed by irradiating laser light from a solid-state laser (for example, YAG laser) having a wavelength in the ultraviolet region.
  • a glass layer 31 is formed from the ceramic substrate 1 to the metal plating film 21.
  • the laser beam having a wavelength in the ultraviolet region to be irradiated has a pulse frequency of 10 to 200 kHz by a solid laser, a pulse width of 5 ns or more, and a processing point output of 1 to 100 W, preferably about 1 to 40 W.
  • Solid-state lasers with wavelengths in the ultraviolet region include lasers excited from crystals such as YAG, YVO 4 , and YLF, and it is possible to select an optimum laser according to the respective pulse characteristics and workability of the workpiece. it can.
  • a YAG laser having a pulse frequency of 10 to 100 kHz, a pulse width of 50 to 200 ns, and a processing point output of about 1 to 30 W and having a third harmonic (wavelength 355 nm) is preferably used from the viewpoint of processing time of the dividing groove 3. .
  • the solid-state laser is a YAG laser
  • the thermal influence on the ceramic substrate 1 is very large, and the groove is filled with the molten ceramic substrate 1 (glass layer 31). It will not be formed.
  • laser light having a wavelength in the ultraviolet region has high absorptivity and low reflectivity with respect to the metal plating film 21. Further, the ceramic substrate 1 is less affected by heat with high absorbability. Therefore, even if it irradiates from the metal plating film 21 which coat
  • the glass layer 31 is made to adhere the component of the ceramic substrate 1 and the component of the metallization 22 and the component of the metal plating layer 21 volatilized by the laser beam having a wavelength in the ultraviolet region from the ceramic substrate 1 on the inner surface of the dividing groove 3 to the metal plating film 21. Formed.
  • the division grooves can be formed by ablation processing, so that the thermal influence on the ceramic substrate 1 is small.
  • the pulse energy is changed by changing the pulse frequency of the laser beam, thereby changing the addition of heat. Therefore, the thickness of the glass layer 31 is also adjusted by adjusting the pulse frequency.
  • the side surface of the metallized 22 exposed by irradiation with the solid laser is covered with the glass layer 31. Since it is such a structure, the corrosion by the oxidation of the side surface of the metallization 22 can be suppressed.
  • the glass layer 31 and the convex portion 311 that extends to a part of the upper surface of the metal plating film 21.
  • the pulse frequency of the laser beam by a solid-state laser having a wavelength in the ultraviolet region the convex portion 311 can be formed simultaneously with the formation of the glass layer 31. .
  • a V-shaped dividing groove 30 is also formed on the lower surface of the ceramic substrate 1 so as to face the dividing groove 3 formed on the upper surface of the ceramic substrate 1, and the dividing groove 3 formed on the upper surface of the ceramic substrate 1. It is preferable that the total of the depth of the first groove and the depth of the dividing groove 30 formed on the lower surface of the ceramic substrate 1 is 30 to 62% of the thickness of the ceramic substrate 1. Thereby, it is possible to suppress defects such as burrs, chipping, and egles that are likely to occur on the side surface of the wiring board when the dividing groove is divided.
  • the lower surface of the ceramic substrate 1 is formed with a conductor, an electrode pad, a lead wire, or the like covered with a metal plating film 21 as with the upper surface.
  • Laser light having a wavelength in the ultraviolet region excited by a solid-state laser is used.
  • laser light is irradiated to a portion where the ceramic substrate is exposed, for example, laser light excited by a solid-state laser or carbon dioxide laser
  • the laser beam etc. by is adopted.
  • castellation holes alignment marks formed by conductor printing, die punching, or the like may be used at the outer frame of the multi-cavity wiring board or at key points in accordance with shrinkage deformation of the ceramic board.
  • the wiring board manufacturing method includes a step of dividing the multi-cavity wiring board manufactured by the above-described multi-cavity wiring board manufacturing method into a plurality of wiring boards along the dividing grooves 3.
  • a dividing method for example, if a three-point bending type cleaving apparatus is used, it is possible to divide with high accuracy.
  • Example 1 A raw material powder obtained by mixing 92% by mass of Al 2 O 3 powder with 3 % by mass of SiO 2 powder, 3.5% by mass of Mn 2 O 3 powder, 1% by mass of MgO powder and 0.5% by mass of MoO 3 powder is organic. Three ceramic green sheets having a thickness of 150 ⁇ m were prepared by kneading together with a solvent and a binder, and formed into a sheet, and laminated to prepare a ceramic green sheet laminate.
  • a conductor paste mainly composed of Mo was formed on the upper surface of the ceramic green sheet laminate.
  • the total of the thickness of the conductor after firing and the thickness of the Ni plating layer (4 ⁇ m) and the thickness of the Au plating layer (0.4 ⁇ m) described later is 28 ⁇ m, 34 ⁇ m, 41 ⁇ m, 53 ⁇ m, 59 ⁇ m, and 64 ⁇ m.
  • Each having a thickness applied with a conductive paste was prepared.
  • a Ni plating layer is formed to a thickness of 4 ⁇ m
  • an Au plating layer is formed to a thickness of 0.4 ⁇ m
  • a ceramic substrate having a conductor coated on the upper surface with the metal plating film is manufactured. did.
  • the obtained ceramic substrate was grooved by irradiating a laser beam from above the conductor including the metal plating film.
  • a YAG laser having a wavelength of 355 nm is mounted, a laser scribing apparatus having a mounting table on which a workpiece is mounted and moving in one axial direction is used, and processing is performed when the pulse frequency is 10 kHz.
  • the conditions were adjusted so that when the point output was 7.4 W and 30 kHz, the machining point output was 6.1 W and when the point output was 50 kHz, the processing point output was 4.9 W.
  • groove processing is performed on each of the ceramic substrates having different conductor thicknesses including the metal plating film so that the depth of the V-shaped groove is about 70 ⁇ m on all the ceramic substrates. The speed and number of passes were adjusted.
  • the cross section of the V-shaped groove is observed with an electron microscope.
  • the width of the letter-shaped groove and the thickness of the glass layer formed on the inner surface of the V-shaped groove were determined.
  • the height of the convex portion is simply measured with a microscope, and when the height is 0.1 ⁇ m or more and less than 3 ⁇ m, the accurate height is further measured using an atomic force microscope. For those having a thickness of 3 ⁇ m or more, the exact height was measured using a laser microscope.
  • the thickness of the glass layer was less than 0.5 ⁇ m in any measured cross section depending on the output and the pulse frequency. And when the thickness of this glass layer was less than 0.5 micrometer, the part which a conductor exposed on the inner surface of a division
  • the thickness of the glass layer exceeds 15.0 ⁇ m in any measured cross section depending on the output and the pulse frequency. And when the thickness of this glass layer exceeded 15.0 micrometers, it turned out that a division
  • Example 2 A raw material powder obtained by mixing 92% by mass of Al 2 O 3 powder with 3 % by mass of SiO 2 powder, 3.5% by mass of Mn 2 O 3 powder, 1% by mass of MgO powder and 0.5% by mass of MoO 3 powder is organic. Three ceramic green sheets having a thickness of 150 ⁇ m were prepared by kneading together with a solvent and a binder, and formed into a sheet, and laminated to prepare a ceramic green sheet laminate.
  • a conductor paste mainly composed of Mo was formed on the upper surface of the ceramic green sheet laminate.
  • a Ni plating layer is formed to a thickness of 4 ⁇ m
  • an Au plating layer is formed to a thickness of 0.4 ⁇ m
  • a ceramic substrate having a conductor coated on the upper surface with the metal plating film is manufactured. did.
  • the obtained ceramic substrate was grooved by irradiating a laser beam from above the conductor including the metal plating film.
  • Laser beam irradiation uses a laser scribing device equipped with a YAG laser with a wavelength of 355 nm, a work table on which the workpiece is moved, and moves in one axis direction.
  • the processing speed was adjusted under the condition of 4.9 W, and the groove processing was performed so that the depth of the V-shaped groove was 1 ⁇ m, 5 ⁇ m, 10 ⁇ m, 16 ⁇ m, and 20 ⁇ m.
  • the thickness of the glass layer was less than 0.5 ⁇ m in any measured cross section, although there was no processing waste adhering to the surface of the metal plating film. In this case, a portion where the side surface of the conductor is exposed is generated, and it is understood that the effect of preventing the corrosion of the conductor by the glass layer is not sufficient.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Laser Beam Processing (AREA)

Abstract

　多数個取り配線基板は、セラミック基体と、導体と、金属めっき膜と、ガラス層とを備えており、ガラス層が金属めっき膜上において上方へ突出している凸部を有している。セラミック基体は複数の配線基板領域と複数の配線基板領域の境界に設けられた分割溝とを有している。また、導体は複数の配線基板領域のそれぞれの周縁部に設けられている。また、金属めっき膜は導体上に設けられている。また、ガラス層はセラミック基体の分割溝の内面から金属めっき膜までを覆っている。

Description

多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
　本発明は、例えば半導体素子収納用パッケージに適用される配線基板を製造するための多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法に関するものである。
　移動体通信分野などで使用される電子機器には、配線基板、金属枠体および蓋体を備え、内部に半導体素子を収容するための半導体素子収納用パッケージが用いられている。
　半導体素子収納用パッケージを製造するに際し、まず、複数の配線基板領域を有し、最終的にそれぞれの配線基板領域に分割される多数個取り配線基板が作製される。
　この多数個取り配線基板は、セラミック基体の内部にそれぞれの配線基板領域ごとに形成された配線層および貫通導体を備えてなるものである。このような多数個取り配線基板は、まず、セラミック粉末に有機バインダ、可塑剤および溶剤等を加えてスラリーとし、ドクターブレード等によりセラミックグリーンシートを成形した。その後、金属粉末を含有する導体ペーストを印刷するなどしてセラミックグリーンシート上にそれぞれの配線基板領域ごとに配線パターンを形成した。次に複数枚の配線パターンが形成されたセラミックグリーンシートを積層して加圧することによりセラミックグリーンシート積層体を得て、このセラミックグリーンシート積層体を焼成することにより得られる。
　一般に、得られた多数個取り配線基板の一方主面には、容易にそれぞれの配線基板領域に分割できるように、複数の配線基板領域を区画するＶ字状の分割溝が形成されている。この分割溝の形成方法としては、セラミック基体の表面にレーザ光を照射する方法が知られている（特許文献１を参照。）。
　一方、多数個取り配線基板の一方主面には、後に半導体素子収納用パッケージを作製する際に配線基板と金属枠体とをロウ付けで強固に接合するために、それぞれの配線基板領域の周縁部となる位置に金属めっき膜で被覆された導体が形成されることも知られている。
　そこで、それぞれの配線基板領域の周縁部となる位置に金属めっき膜で被覆された導体が形成された多数個取り配線基板に分割溝を形成するために、複数の配線基板領域を区画する分割溝が形成される境界線に金属めっき膜で被覆された導体を形成せずに絶縁基体を露出させた状態とし、セラミックグリーンシート積層体の焼成後にこの境界線に沿ってレーザ光を照射することで分割溝を形成する方法が考えられる。
　しかし、移動体通信分野などで使用される電子機器の小型化に伴い、この電子機器に用いられる半導体素子収納用パッケージにおいても小型化が望まれている。このような小型化に伴って、分割溝を形成する領域に導体を形成せずに、絶縁基体を露出させることが困難な状況となってきている。
　そこで、分割溝の形成される領域が導体である金属層に覆われた状態として、この境界線となる部位にレーザ光を照射する方法が考えられる。
特開平６－８７０８５号公報
　しかしながら、分割溝の形成に一般に用いられる赤外線領域の波長のレーザを用いて、分割溝を形成できるような出力で加工すると、分割溝の周囲のめっき膜の表面がレーザの熱によって焼けてしまうことがあった。めっき膜の表面が焼けてしまうと、めっき膜の表面状態が変化してしまうので、めっき膜とロウ材との接合強度が低くなることがあった。
　本発明は、上記事情に鑑みてなされたものであり、金属めっき膜で被覆された導体および分割溝が精度良く形成された多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法を提供することを目的とする。
　本発明の一つの態様による多数個取り配線基板は、セラミック基体と、導体と、ガラス層とを備えており、ガラス層が導体上において上方へ突出している凸部を有している。セラミック基体は複数の配線基板領域と複数の配線基板領域の境界に設けられた分割溝とを有している。また、導体は複数の配線基板領域のそれぞれの周縁部に設けられている。また、ガラス層はセラミック基体の分割溝の内面から金属めっき膜までを覆っている。
　本発明の一つの態様による配線基板は、セラミック基体と、導体と、ガラス層とを備えており、導体上において上方へ突出している凸部を有している。導体はセラミック基体の第１の主面の周縁部に設けられている。また、ガラス層はセラミック基体の側面および導体の側面を覆っている。
　本発明の一つの態様による多数個取り配線基板の製造方法は、セラミック基体と導体とを含む複合体を形成する工程と、分割溝を形成するととともにガラス層を形成する工程とを備えている。複合体は、複数の配線基板領域を有するセラミック基体と前記複数の配線基板の周縁部に設けられた導体とを含んでいる。また、分割溝は導体に対して紫外線領域の波長のレーザ光を照射することによって、導体を貫通して、前記セラミック基体に形成される。また、セラミック基体の分割溝の内面および導体の側面を覆うように形成される。
　上記構成の多数個取り配線基板の製造方法によって作製された多数個取り配線基板を、前記分割溝に沿って複数個の配線基板に分割することを特徴とする配線基板の製造方法。
　本発明の多数個取り配線基板によれば、ガラス層が導体上において上方へ突出している凸部を有しているので、周縁部に金属製の蓋体や枠体を取り付ける際に、用いられるロウ材が分割溝に流れ込むことを凸部で抑制できる。
本発明の多数個取り配線基板の製造方法の一例の説明図であり、レーザ光を照射する前の状態を示している。 図１に示す多数個取り配線基板にレーザ光を照射している状態を示す説明図である。 図１に示す多数個取り配線基板にレーザ光を照射した後の状態を示す説明図であり、（ａ）は多数個取り配線基板の一部を示す概略平面図であり、（ｂ）は要部拡大断面図である。 本発明の多数個取り配線基板の一例を分割してなる配線基板を用いた半導体素子収納用パッケージの斜視図である。 図１に示す多数個取り配線基板の下面にも分割溝を形成した状態を示す要部拡大断面図である。 本発明の多数個取り配線基板の一例の金属めっき膜の上にロウ材が塗布されている状態を示す要部拡大断面図である。 （ａ）は本発明の配線基板の一例の斜視図であり、（ｂ）は（ａ）のＡ－Ａ線断面図である。 本発明の配線基板の一例の拡大断面図である。
　以下に、添付の図面を参照して、本発明の実施の形態について説明する。
　図１は、本発明の一つの態様による多数個取り配線基板の製造方法の説明図であり、レーザ光を照射する前の状態を示している。また、図２は、図１に示す多数個取り配線基板にレーザ光を照射している状態を示す説明図である。また、図３は、図１に示す多数個取り配線基板にレーザ光を照射した後の状態を示す説明図であり、図３（ａ）は多数個取り配線基板の一部を示す概略平面図であり、図３（ｂ）は要部拡大断面図である。
　図１～図３に示す例のように、本発明の一つの態様による多数個取り配線基板は、複数の配線基板領域１１と複数の配線基板領域１１の境界線１２に設けられた分割溝３とを有しているセラミック基体１と、複数の配線基板領域１１のそれぞれの周縁部１１１に設けられた導体メタライズ２２およびメタライズ２２上に設けられた金属めっき膜２１からなる導体２と、セラミック基体１の分割溝３の内面から金属めっき膜２１までを覆っているガラス層３１とを備えており、ガラス層３１が、金属めっき膜２１上において上方へ突出している凸部３１１を有している。
　セラミック基体１は、例えばアルミナ、窒化珪素、窒化アルミニウム、炭化珪素、ムライト、フェライト、ガラスセラミックスなどを主成分とする焼結体で形成された例えば５０～２００μｍの厚みのセラミック絶縁層が複数積層され、例えば５０～５００μｍの厚みに形成されたものである。また、セラミック基体１には、レーザ光の吸収率を高くするための成分として、Ｍｇ、Ｍｎ、Ｃｏ、Ｃｒ、Ｃｕ、Ｎｉ及びＦｅの群から選ばれる少なくとも１種の金属酸化物が含まれていてもよい。例えば、セラミック基体１がアルミナを主成分とする焼結体で形成されている場合、主成分としてのＡｌ２Ｏ３９２質量％に、焼結助剤成分としてＳｉＯ２３質量％、Ｍｎ２Ｏ３３．５質量％、ＭｇＯ１質量％およびＭｏＯ３０．５質量％を含むものや、主成分としてのＡｌ２Ｏ３９０．５質量％に、焼結助剤成分としてＳｉＯ２１．５質量％、Ｍｎ２Ｏ３２．５質量％、ＭｇＯ１質量％、ＴｉＯ２１質量％およびＣｒＯ３．５質量％を含むもの、主成分としてのＡｌ２Ｏ３９３質量％に、焼結助剤成分としてＳｉＯ２２質量％、Ｍｎ２Ｏ３３量％、ＭｇＯ１質量％およびＭｏＯ３１質量％を含むものなどが用いられる。
　それぞれの配線基板領域１１は、一辺の長さが例えば０．５～２０ｍｍ程度に形成されていて、それぞれの配線基板領域１１の周縁部１１１は、図１に示すように境界線１２に接している。
　図２および図３に示すように、セラミック基体１の上面の複数の配線基板領域１１の境界線１２には、分割溝３がＶ字状に形成されている。また、分割溝３に接するそれぞれの配線基板領域１１の周縁部１１１には、金属めっき膜２１で被覆されたメタライズ２２からなる導体２が平面視で環状に形成されている。
　Ｖ字状の分割溝３は、後述するように金属めっき膜２１で被覆されたメタライズ２２の上から、例えば紫外線領域の波長のレーザ光を照射することによって、金属めっき膜２１およびメタライズ２２を貫通して形成されたものである。具体的には、セラミック基体１の上面の複数の配線基板領域１１の境界線１２および境界線１２に接するそれぞれの配線基板領域１１の周縁部１１１に金属めっき膜２１で被覆されたメタライズ２２が形成された状態で、境界線１２上の金属めっき膜２１の上から、例えば紫外線領域の波長のレーザ光を照射することによって、金属めっき膜２１およびメタライズ２２を貫通して形成されたものである。
　メタライズ２２は、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、Ｐｔなどを主成分とする導体ペーストが焼成されてなるもので、セラミック基体１と同時に焼成可能な導体が適宜選択される。なお、メタライズ２２には、セラミック基体１と同様に、レーザの吸収率を高くするための成分として、Ｍｇ、Ｍｎ、Ｃｏ、Ｃｒ、Ｃｕ、Ｎｉ及びＦｅの群から選ばれる少なくとも１種の金属酸化物が含まれていてもよい。
　また、メタライズ２２を被覆する金属めっき膜２１は、メタライズ２２の酸化腐食を防止するとともに、ロウ付けなどの際の濡れ性向上や接合力強化のために形成されたもので、例えば下側にＮｉめっき層が形成され上側にＡｕめっき層が形成されてなる二層構造となっているのが好ましい。ここで、コストの点から金属めっき膜２１は薄く形成されるのが好ましく、Ｎｉめっき層は２～１０μｍ程度、Ａｕめっき層は０．２～１．５μｍ程度に形成される。この金属めっき膜２１は、例えばめっき液中で被めっき部（メタライズ２２の表面）にめっき被着用の電流を供給し、電解めっきを施すことにより形成することができる。
　なお、後述するガラス層３１を形成するため、メタライズ２２および金属めっき膜２１の厚みの合計（導体２の厚み）は２０から８０μｍの範囲である。
　それぞれの配線基板領域１１の周縁部１１１に形成された金属めっき膜２１で被覆されたメタライズ２２は、蓋体や枠体（図示せず）をロウ付けなどで接合するために形成されたものである。
　すなわち、それぞれの配線基板領域１１は、例えば半導体素子収納用パッケージの一部品となるものである。具体的には、図４に示すように、セラミック基体１のそれぞれの配線基板領域１１において、周縁部１１１の内側に半導体素子５を収納するための凹部を形成し、周縁部１１１に形成された金属めっき膜２１で被覆されたメタライズ２２の上に金属製の蓋体４が取り付けられて半導体素子収納用パッケージが作製される。また、図示しないが、セラミック基体１のそれぞれの配線基板領域１１において、周縁部１１１の内側に半導体素子５を収納するための凹部を形成せずに、周縁部１１１に形成された金属めっき膜２１で被覆されたメタライズ２２の上に金属製の枠体（図示せず）が取り付けられ、枠体の上面に蓋体４が取り付けられて半導体素子収納用パッケージが作製されてもよい。それぞれの配線基板領域１１の周縁部１１１に形成された金属めっき膜２１で被覆されたメタライズ２２は、このような蓋体４や枠体（図示せず）をロウ付けなどで接合するために形成されたものである。
　そして、分割溝３の内面を被覆するようにガラス層３１が形成されている。ガラス層３１は、後述するように紫外線領域の波長のレーザ光の照射によってセラミック基体１に含まれているガラス成分が揮発して分割溝３の内面に被着したものを主成分とするものである。また、このようなガラス層３１は、分割溝３の内面（セラミック基体１）から金属めっき膜２１にかけて厚み０．５～１５μｍ程度に形成されたものである。例えばセラミック基体１が主成分としてのＡｌ２Ｏ３９２質量％に、焼結助剤成分などとしてＳｉＯ２３質量％、Ｍｎ２Ｏ３３．５質量％、ＭｇＯ１質量％、ＭｏＯ３０．５質量％を含むものである場合において形成されるガラス層３１は、Ａｌ、Ｓｉ、Ｍｎ、Ｍｇ、Ｍｏなどを含むアモルファス状の層である。セラミック基体１が上記のアルミナを主成分とする焼結体で形成されている場合には、ガラス層３１は、焼結助剤成分などに由来する成分（Ｓｉ、Ｍｎ、Ｍｇ、Ｍｏ）が多く含まれるが、アルミナに由来する成分（Ａｌ）も含まれ、さらにメタライズ２２および金属めっき膜２１の成分も含まれている。なお、分割溝３の内面がガラス層３１で覆われていてもその断面はＶ字状となっており、多数個取り配線基板を分割するための溝として十分に機能するものとなっている。
　ガラス層３１は、上記のようにセラミック基体１に含まれているガラス成分と同じガラス成分を含んでいることから、ガラス層３１とセラミック基体１との接合強度を高めることができる。
　ここで、ガラス層３１の厚みは、メタライズ２２および金属めっき膜２１の合計厚みによっても異なり、この合計厚みが厚いほどガラス層３１が厚く形成される。これは、セラミック基体１と比較すると、メタライズ２２および金属めっき膜２１のレーザ光に対する反射性が高いので、所定の深さに分割溝を加工する際に余分な熱負荷が発生し、セラミック基体１からガラス層３１が析出され易くなるためである。メタライズ２２および金属めっき膜２１の厚みの合計が２０～８０μｍであることで、０．５～１５μｍの厚みのガラス層３１を形成することができる。なお、任意の断面におけるガラス層３１の厚みが０．５μｍ未満であると、その他の断面などでガラス層３１が形成されずにメタライズ２２の側面が露出する部分が生じて、メタライズ２２の腐食を防止できなくなってしまうおそれがある。一方、任意の断面におけるガラス層の厚みが１５μｍを超えると、ガラス層３１が厚くなってＶ字状の分割溝が形成されない部分が生じて、分割溝として機能しなくなってしまうおそれがある。なお、ガラス層３１の厚みは、分割溝３の分割容易性の点から、好ましくは１０μｍ以下である。また、分割溝３のＶ字の角度は０．５～１５度程度に形成され、分割溝３の幅（断面で見たときの開口部の幅）は５～５０μｍ程度に形成される。
　そして、図６に示すように、ガラス層３１が導体２の上において上方へ突出させてなる凸部３１１が形成されており、その高さが０．１～３２μｍ、より好ましくは４．５～３２μｍとなっているのがよい。また、凸部３１１は、平面視で周縁部１１１に、分割溝３に接してそれぞれの配線基板領域１１を囲むように形成されている。
　図４に示すように、金属めっき膜２１で被覆されたメタライズ２２の上に金属製の蓋体４を取り付けたり枠体（図示せず）を取り付けたりする際にロウ材が用いられるが、図６に示すように凸部３１１があることによって、ロウ材６が分割溝３に流れ込むのを抑制することができる。凸部３１１の高さとしては、例えば０．１μｍ以上であればロウ材６の流れを抑制する効果が得られるが、特に４．５μｍ以上であることで、加圧してリフローをかけた場合であってもロウ材６の分割溝３への流れ込みを抑制する十分な効果を発揮させることができる。一方、凸部３１１の高さが３２μｍを超える場合には、そのような高さに形成するための熱量が加えられることによる例えば金属めっき膜が焼けるなどの外観不良を生じさせたり、凸部３１１の存在により接合力を低下させたりしてしまうおそれがある。
　なお、凸部３１１は、平面視で接している分割溝３に対して略垂直に切った断面の幅よりも、高さの方が大きいことが好ましい。このような構成とすることによって、平面視で配線基板領域１１の凸部３１１に用いる面積を低減しつつ、分割溝３へのロウ材の流れ込みを抑制するのに有効である。
　上述したメタライズ２２および金属めっき膜２１の厚みを調整するとともに、後述する例えば紫外線領域の波長の固体レーザによるレーザ光のパルス周波数等を調整することによって、ガラス層３１を形成するのと同時に凸部３１１を形成することができる。この凸部３１１の高さは、原子間力顕微鏡、表面粗さ計、レーザー顕微鏡等を用いて測定することができる。
　なお、凸部３１１には、焼結助剤成分などに由来する成分（Ｓｉ、Ｍｎ、Ｍｇ、Ｍｏ）が多く含まれるが、アルミナに由来する成分（Ａｌ）も含まれ、さらにメタライズ２２および金属めっき層２１に由来する成分も含まれている。
　そして、上記のようなガラス層３１を金属めっき膜２１の上面の一部まで延出させてなる凸部３１１が形成されている多数個取り配線基板を用いて、当該多数個取り配線基板のそれぞれの配線基板領域における導体の内側のセラミック基体に凹部が形成されており、それぞれの配線基板領域の凹部には半導体素子が収容されているとともに、導体を被覆する金属めっき膜の上面にはロウ材を介して蓋体が取り付けられている多数個取り電子部品を作製することができる。これにより、ロウ材が分割溝に流れ込むのを抑制された多数個取り電子部品を得ることができる。
　導体２が、上記のガラス層３１の凸部３１１の下に設けられており上方へ突出しているときには、凸部３１１の金属めっき膜２１側に金属の凸部が埋設されるように配置されている。このような場合には、凸部３１１が導体２の凸部で補強されているので、凸部３１１に対して横方向から力が加わったときに、凸部３１１が破損することを抑制するのに有効である。
　このような導体２の凸部が、配線基板領域１１の中央側で露出しているときには、メタライズ２２にロウ材を用いて蓋体４を接合すると、導体２とロウ材とが接している領域で強固に接合できるので、接合強度を高めるのに有効である。なお、導体２の凸部の上方に配置された凸部３１１はガラス層なので、ロウ材の濡れ性が悪く、ろう材が凸部３１１を超えて分割溝３に流れこむことを抑制する。
　一方、セラミック基体１の上面に形成された分割溝３の深さが５～１６μｍであってもよい。分割溝３の深さが５～１６μｍであることで、金属めっき膜２１の表面への加工屑の付着が抑制された多数個取り配線基板を得ることができる。
　なお、ここでいう分割溝３の深さとは、セラミック基体１の上面（セラミック基体１とメタライズ２２との界面）から最下点（セラミック基体１とガラス層３１との界面）までの距離であり、図３（ｂ）に示す距離Ｘのことを意味する。
　分割溝３の深さが５μｍ以上であるのは、分割溝３の内面が一様にガラス層３１で覆われるようにするためであり、深さが５μｍ未満であるとガラス層３１で十分に覆われない部分ができるからである。一方、分割溝３の深さが１６μｍ以下であるのは、分割溝３を深くするように形成すればするほど、これに伴って分割溝３の幅（断面で見たときの開口部の幅）も広くなるため、深さが１６μｍを超えると、レーザ光を照射した際の熱によって生じた加工屑（溶融物）が揮発し、分割溝３の内部で捕捉されずに分割溝３の外側に飛散して金属めっき膜２１の表面に付着してしまうからである。
　このようにセラミック基体１の上面に形成される分割溝３の深さを浅く形成した場合には、容易に分割できるようにするために、図５に示すように、セラミック基体１の上面に形成された分割溝３と対向するようにセラミック基体１の下面にもＶ字状の分割溝３０が形成されているのが好ましい。
　セラミック基体１の上面の分割溝３に対向するようにセラミック基体１の下面にも分割溝３０が形成されていることにより、それぞれの配線基板領域１１毎に分割した際に、配線基板の側面に発生し易いバリ・欠け・エグレなどの不良をより抑制することができる。
　ここで、セラミック基体１の厚みや強度にもよるが、セラミック基体１の上面に形成された分割溝３の深さとセラミック基体１の下面に形成された分割溝３０の深さとの合計（図５に示す距離Ｘと距離Ｙとの和）がセラミック基体１の厚みの３０～６２％であるのが好ましい。セラミック基体１の上面に形成された分割溝３の深さとセラミック基体１の下面に形成された分割溝３０の深さとの合計がセラミック基体１の厚みの３０％未満であると、バリ・欠け・エグレなどの不良が発生しやすくなるおそれがあり、６２％を超えると、レーザ加工より後の工程において、微小な衝撃や応力が加わった際に自然に分割され所望の分割面を形成できなくなるおそれがある。
　以上述べたように、セラミック基体１の上面に形成された分割溝３は金属めっき膜２１およびメタライズ２２を貫通して形成されたものであり、分割溝３は予め複数の配線基板領域１１の境界線１２に沿ってセラミック基体１を露出させるように形成されたものではないから、金属めっき膜２１で被覆されたメタライズ２２および分割溝３が精度良く形成された多数個取り配線基板を実現することができる。
　また、本発明の多数個取り配線基板によれば、分割溝３の内面がセラミック基体１から金属めっき膜２１にかけてガラス層３１で覆われるようになる。これにより、分割溝３に面したメタライズ２２の側面の酸化腐食を抑制することができる。
　そして、上記の多数個取り配線基板を分割溝３に沿って複数の配線基板領域１１毎に分割することで、分割溝３に沿って複数の配線基板領域１１毎に分割されてなる配線基板を得ることができ、本発明の多数個取り配線基板において分割溝３の内面がセラミック基体１から金属めっき膜２１にかけてガラス層３１で覆われていることから、分割溝３に沿って複数の配線基板領域１１毎に分割されてなる配線基板は、分割溝３に面するメタライズ２２の側面の酸化腐食を抑制することができる。
　図７に示す例のように、本発明の配線基板は、セラミック基体１と、セラミック基体１の第１の主面の周縁部１１１に設けられたメタライズ２２と、メタライズ２２上に設けられた金属めっき膜２１と、セラミック基体１の側面およびメタライズ２２の側面を覆っているガラス層３１とを備えており、金属めっき膜２１上において上方へ突出している凸部３１１を有している。このような構成であることから、側面に面するメタライズ２２の側面の酸化腐食を抑制することができる。また、図８に示すように、メタライズ２２の上に金属製の蓋体や枠体を取り付ける際に、用いられるロウ材が凸部３１１によって、配線基板の側面に流れ出すことを抑制できる。
　また、配線基板において、導体２は、ガラス層３１の凸部３１１の下に設けられており上方へ突出しているときには、凸部３１１が導体２の凸部で補強されているので、凸部３１１に対して横方向から力が加わったときに、凸部３１１が破損することを抑制するのに有効である。
　次に、上記の多数個取り配線基板および配線基板の製造方法について説明する。
　まず、複数の配線基板領域１１を有するセラミック基体１を作製するとともに、セラミック基体１の上面の複数の配線基板領域１１の境界線１２および境界線１２に隣接するそれぞれの配線基板領域１１の周縁部１１１を覆うようにメタライズ２２を形成する。
　アルミナ、窒化珪素、窒化アルミニウム、炭化珪素、ムライト、フェライト、ガラスセラミックスなどの原料粉末を有機溶剤及びバインダとともに混練する。これをシート状に成形して複数のセラミックグリーンシートを作製する。セラミックグリーンシートの厚みは、焼成後のセラミック絶縁層の厚みが例えば５０～２００μｍとなるように形成される。
　次に、セラミックグリーンシートに貫通孔を形成するとともにこの貫通孔に貫通導体となる貫通導体用導体ペーストを充填し、セラミックグリーンシートの一方主面に配線層となる配線層用導体ペーストを被着形成する。また、積層された際に最上層に配置されるセラミックグリーンシートの一方主面にメタライズ２２となる導体用導体ペーストを被着形成する。ここで、導体用導体ペーストの厚みは、焼成後のメタライズ２２および金属めっき膜２１の合計厚みが２０～８０μｍとなるように形成される。例えば、合計厚みが３０μｍであって金属めっき膜２１の厚みが５μｍの場合、メタライズ２２が２５μｍとなるように導体用導体ペーストの厚みは調整される。
　さらに、必要により、セラミック基体１の上面に半導体素子５を収納するための凹部を形成するために、複数のセラミックグリーンシートのうちのいくつかのセラミックグリーンシートに貫通穴を形成する。このようなセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製する。得られたセラミックグリーンシート積層体を所望の焼成雰囲気および焼成温度で焼成する。例えば、貫通導体用導体ペーストおよび配線層用導体ペーストがＷ、Ｍｏ材料を主成分とするものでセラミックグリーンシートがアルミナ材料からなる場合は、還元雰囲気で１３００～１６００℃の焼成温度で焼成される。また、貫通導体用導体ペーストおよび配線層用導体ペーストがＣｕ材料を主成分とするものでセラミックグリーンシートがガラスセラミック材料からなる場合は、窒素還元雰囲気で８００～１０００℃の焼成温度で焼成され、貫通導体用導体ペーストおよび配線層用導体ペーストがＡｇ材料を主成分とするものでセラミックグリーンシートがガラスセラミック材料である場合は、大気雰囲気で８００～１０００℃の焼成温度で焼成される。
　なお、便宜上、配線層用導体ペーストが焼結された配線層および貫通導体用導体ペーストが焼結された貫通導体を含めてセラミック基体１としたが、セラミック基体１はこれらを含んでいても含んでなくてもよい。
　また、セラミック基体１の上面の複数の配線基板領域１１の境界線１２および境界線１２に隣接するそれぞれの配線基板領域１１の周縁部１１１を覆うようにメタライズ２２を形成する工程は、上述のように配線層用導体ペーストと同様にメタライズ２２となる導体ペーストがセラミックグリーンシートの一方主面に被着形成され、導体ペーストがセラミックグリーンシートと同時に焼成されるのが好ましい。
　次に、メタライズ２２を被覆するようにメタライズ２２の上に金属めっき膜２１を形成する。金属めっき膜２１は、例えばめっき液中で被めっき部（メタライズ２２の表面）にめっき被着用の電流を供給し、電解めっきを施すことにより形成し、下側にＮｉめっき層が形成され上側にＡｕめっき層が形成されてなる二層構造となっているのが好ましい。
　次に、複数の配線基板領域１１の境界線１２に沿って、例えば紫外線領域の波長の固体レーザ（例えばＹＡＧレーザ）によるレーザ光を照射して分割溝３を形成するとともに、分割溝３の内面にセラミック基体１から金属めっき膜２１にかけてガラス層３１を形成する。
　ここで、照射する紫外線領域の波長のレーザ光は、固体レーザによるパルス周波数１０～２００ｋＨｚ、パルス幅５ｎｓ以上、加工点出力１～１００Ｗ、好ましくは１～４０Ｗ程度のものである。紫外線領域の波長の固体レーザとしては、ＹＡＧ、ＹＶＯ４、ＹＬＦなどの結晶より励起されるレーザがあり、それぞれのパルス特性および、被加工物の加工性に応じて最適なものを選定することができる。特に、パルス周波数１０～１００ｋＨｚ、パルス幅５０～２００ｎｓ、加工点出力１～３０Ｗ程度のＹＡＧレーザであって３倍波（波長３５５ｎｍ）のものが、分割溝３の加工時間の点から好ましく用いられる。
　固体レーザがＹＡＧレーザである場合には、基本波または２倍波のレーザ光では、金属めっき膜２１に対して反射性が高く、分割溝３として機能するＶ字状の溝を形成することは困難である。一方、炭酸ガスレーザによる波長１０．６μｍのレーザ光では、セラミック基体１に及ぼす熱影響が非常に大きく、溶融したセラミック基体１（ガラス層３１）で溝が埋まってしまい、実質的に分割溝３は形成されないこととなる。
　これに対し、紫外線領域の波長のレーザ光は、金属めっき膜２１に対して吸収性が高く反射性が低い。また、セラミック基体１に対しても吸収性が高く与える熱影響が少ない。したがって、メタライズ２２を被覆する金属めっき膜２１の上から照射しても、Ｖ字状の分割溝３を形成することができる。すなわち、金属めっき膜２１で被覆されたメタライズ２２および分割溝３が精度良く形成された多数個取り配線基板を得ることができる。
　さらに、分割溝３の内面にセラミック基体１から金属めっき膜２１にかけてガラス層３１を形成することが重要である。換言すれば、分割溝３が形成される際に、分割溝３の内面にセラミック基体１から金属めっき膜２１にかけてガラス層３１が形成されることが重要である。
　ガラス層３１は、紫外線領域の波長のレーザ光によって揮発したセラミック基体１の成分およびメタライズ２２の成分ならびに金属めっき層２１の成分を、分割溝３内面のセラミック基体１から金属めっき膜２１にかけて付着させて形成される。このような紫外線領域の波長のレーザ光を用いると、アブレーション加工によって分割溝を形成できるので、セラミック基体１に与える熱影響が少ない。なお、レーザ光のパルス周波数を変えることによってパルスエネルギーが変化し、これにより熱の加わりが変化する。したがって、パルス周波数を調整することでも、ガラス層３１の厚みは調整される。
　分割溝３の内面のセラミック基体１から金属めっき膜２１にかけてガラス層３１を形成することで、固体レーザの照射によって露出したメタライズ２２の側面はガラス層３１に覆われる。このような構成であることから、メタライズ２２の側面の酸化による腐食を抑制できる。
　ここで、ガラス層３１を形成するとともに、ガラス層３１が金属めっき膜２１の上面の一部まで延出した凸部３１１を形成するのが好ましい。前述のメタライズ２２および金属めっき膜２１の厚み、紫外線領域の波長の固体レーザによるレーザ光のパルス周波数等を調整することによって、ガラス層３１を形成するのと同時に凸部３１１を形成することができる。
　なお、固体レーザを用いて分割溝３を形成する際に発生する加工屑が金属めっき膜２１の表面に付着して溶着すると、これを除去することが困難である。また、加工屑が金属めっき膜２１の表面に付着していると、ロウ材等を使用して蓋体４を取り付けて封止する際に、封止性が阻害されてしまうおそれがある。そこで、加工屑の溶着を防止する為に、金属めっき膜２１の表面には、容易に洗い流すことのできる有機性の保護膜（例えばポリビニルアルコール）が形成され、保護膜の上から紫外線領域の波長の固体レーザを照射し、保護膜の上に付着した加工屑を、保護膜ごと洗い流すようにしてもよい。
　また、分割溝を５～１６μｍの深さとなるように固体レーザを制御してレーザ光を照射することで、保護膜を使用しなくても加工屑が金属めっき膜２１の表面に付着しないようにすることもできる。このとき、セラミック基体１の上面に形成された分割溝３と対向するようにセラミック基体１の下面にもＶ字状の分割溝３０を形成し、セラミック基体１の上面に形成された分割溝３の深さとセラミック基体１の下面に形成された分割溝３０の深さとの合計をセラミック基体１の厚みの３０～６２％とするのが好ましい。これにより、分割溝を分割する際に配線基板の側面に発生し易いバリ・欠け・エグレなどの不良を抑制することができる。
　なお、セラミック基体１の下面は、上面と同様に金属めっき膜２１で覆われた導体、電極パッドまたは引出し配線などが形成されていて、これらの上からレーザ光を照射する場合には、後述の固体レーザにより励起された紫外線領域の波長のレーザ光が採用されるが、セラミック基体が露出している部分にレーザ光を照射する場合には、例えば固体レーザにより励起されたレーザ光や、炭酸ガスレーザによるレーザ光などが採用される。また、下面の分割溝３０と上面の分割溝３との位置合わせは、多数個取り配線基板内に点在する、キャスタレーション孔などを利用して調整するのが好ましい。キャスタレーション孔以外に、多数個取り配線基板の外枠や、セラミック基板の収縮変形に合わせた要所に、導体印刷や、金型打ち抜き等で形成されたアライメントマークを利用してもよい。
　以上の製造方法によれば、金属めっき膜２１で被覆されたメタライズ２２および分割溝３が精度良く形成された多数個取り配線基板を得ることができる。
　そして、配線基板の製造方法は、上記の多数個取り配線基板の製造方法によって作製された多数個取り配線基板を、分割溝３に沿って複数個の配線基板に分割する工程を有する。なお、分割方法としては、例えば３点曲げ式の割断装置を用いると精度良く分割することが可能である。
　これにより、分割溝３に面するメタライズ２２の側面の酸化腐食の抑制された配線基板を得ることができる。
　なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうことは何ら差し支えない。
（実施例１）
　Ａｌ２Ｏ３粉末９２質量％に、ＳｉＯ２粉末３質量％、Ｍｎ２Ｏ３粉末３．５質量％、ＭｇＯ粉末１質量％およびＭｏＯ３粉末０．５質量％を混合した原料粉末を、有機溶剤およびバインダとともに混練し、シート状に成形して厚み１５０μｍのセラミックグリーンシートを３枚作製し、積層して、セラミックグリーンシート積層体を作製した。
　次に、セラミックグリーンシート積層体の上面に、Ｍｏを主成分とする導体ペーストを被着形成した。ここで、焼成後の導体の厚みと後述のＮｉめっき層の厚み（４μｍ）およびＡｕめっき層の厚み（０．４μｍ）との合計が２８μｍ、３４μｍ、４１μｍ、５３μｍ、５９μｍ、６４μｍとなるような厚みに導体ペーストを塗布したものをそれぞれ用意した。
　次に、フォーミングガス雰囲気中１３５０℃で１８時間かけて焼成した。
　次に、金属めっき膜として、Ｎｉめっき層を４μｍの厚みに形成し、Ａｕめっき層を０．４μｍの厚みに形成して、上面に金属めっき膜で被覆された導体を備えたセラミック基板を作製した。
　そして、得られたセラミック基板に、金属めっき膜を含む導体の上からレーザ光を照射して溝加工を実施した。
　なお、レーザ光の照射には、波長が３５５ｎｍのＹＡＧレーザを搭載し、被加工物を載置して１軸方向に移動する載置台を有するレーザースクライブ装置を用い、パルス周波数が１０ｋＨｚの時に加工点出力が７．４Ｗ、３０ｋＨｚの時に加工点出力が６．１Ｗ、５０ｋＨｚの時に加工点出力が４．９Ｗになる様に条件を調整した。
　この３つの条件を用いて、金属めっき膜を含む導体の厚みが異なるセラミック基板にそれぞれ溝加工を実施し、全てのセラミック基板においてＶ字状の溝の深さが約７０μｍとなるように、加工速度及びパス回数を調整した。
　続いて、セラミック基板の側面から溝の長手方向に垂直に研磨し、また表面をクロスセクション・ポリッシャーを用いて削り込むなどした後、Ｖ字状の溝の断面を電子顕微鏡にて観察し、Ｖ字状の溝の幅およびＶ字状の溝の内面に形成されたガラス層の厚みを求めた。なお、ガラス層の厚みは、Ｖ字状の溝の導体に接する部分から垂直なガラス層の表面までの距離を求め、これをガラス層の厚みとした。
　さらに、マイクロスコープで凸部の高さを簡易的に測定し、その高さが０．１μｍ以上３μｍ未満のものについてはさらに原子間力顕微鏡を用いて正確な高さを測定し、その高さが３μｍ以上のものについてはレーザー顕微鏡を用いて正確な高さを測定した。
　これらの結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　表１によれば、本発明により分割溝の内面がセラミック基体から金属めっき膜にかけて０．５～１５μｍ程度の厚みのガラス層で覆われた多数個取り配線基板を得られることがわかる。
　なお、導体と金属めっき膜との合計厚みが２０μｍ未満のものでは、出力およびパルス周波数によっては、測定した任意の断面においてガラス層の厚みが０．５μｍ未満となることがわかった。そして、このガラス層の厚みが０．５μｍ未満のものでは、分割溝の内面に導体が露出する部分が生じてしまい、ガラス層による導体の腐食防止効果が十分ではないことがわかった。
　また、導体と金属めっき膜との合計厚みが８０μｍを超えるものでは、出力およびパルス周波数によっては、測定した任意の断面においてガラス層の厚みが１５．０μｍを超えることがわかった。そして、このガラス層の厚みが１５．０μｍを超えるものでは、分割溝がガラス層で埋まってＶ字状に形成されなくなってしまい、分割溝としての機能が十分ではなくなることがわかった。
　そして、ガラス層の形成とともにガラス層が金属めっき膜の上面の一部まで延出してなる凸部の形成が確認された。さらに、試料Ｎｏ．３，７～１５，２２～２７について、金属めっき膜で被覆された導体の上にロウ材を塗布し、さらにロウ材の上に蓋体を搭載してリフローをかけた後、光学顕微鏡にて２０倍のレンズを用いて分割溝の内部を確認したところ、すべての試料で分割溝へのロウ材の流れ込みを抑制することが確認できた。
（実施例２）
　Ａｌ２Ｏ３粉末９２質量％に、ＳｉＯ２粉末３質量％、Ｍｎ２Ｏ３粉末３．５質量％、ＭｇＯ粉末１質量％およびＭｏＯ３粉末０．５質量％を混合した原料粉末を、有機溶剤およびバインダとともに混練し、シート状に成形して厚み１５０μｍのセラミックグリーンシートを３枚作製し、積層して、セラミックグリーンシート積層体を作製した。
　次に、セラミックグリーンシート積層体の上面に、Ｍｏを主成分とする導体ペーストを被着形成した。ここで、焼成後の導体の厚みと後述のＮｉめっき層の厚み（４μｍ）およびＡｕめっき層の厚み（０．４μｍ）との合計が６４μｍとなるような厚みに導体ペーストを塗布したものをそれぞれ用意した。
　次に、フォーミングガス雰囲気中１３５０℃で１８時間かけて焼成した。
　次に、金属めっき膜として、Ｎｉめっき層を４μｍの厚みに形成し、Ａｕめっき層を０．４μｍの厚みに形成して、上面に金属めっき膜で被覆された導体を備えたセラミック基板を作製した。
　そして、得られたセラミック基板に、金属めっき膜を含む導体の上からレーザ光を照射して溝加工を実施した。レーザ光の照射には、波長が３５５ｎｍのＹＡＧレーザを搭載し、被加工物を載置して１軸方向に移動する載置台を有するレーザースクライブ装置を用い、パルス周波数が５０ｋＨｚの時に加工点出力が４．９Ｗの条件で加工速度を調整し、Ｖ字状の溝の深さ１μｍ、５μｍ、１０μｍ、１６μｍ、２０μｍとなるように溝加工を実施した。
　続いて、金属めっき膜表面のＳＥＭ像を取得し、加工屑の付着の有無の観察行った。さらに、セラミック基板の側面から溝の長手方向に垂直に研磨し、また研磨した表面をクロスセクション・ポリッシャーを用いて削り込むなどした後、Ｖ字状の溝の断面を電子顕微鏡にて観察し、Ｖ字状の溝の幅およびＶ字状の溝の内面に形成されたガラス層の厚みを求めた。なお、ガラス層の厚みは、Ｖ字状の溝の導体に接する部分から垂直なガラス層の表面までの距離を求め、これをガラス層の厚みとした。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２によれば、本発明の実施例である試料Ｎｏ．３１～３５では、金属めっき膜の表面への加工屑の付着は見られなかった。
　これに対し、分割溝の深さが５μｍ未満の試料Ｎｏ．３１では、金属めっき膜の表面への加工屑の付着はないが測定した任意の断面においてガラス層の厚みが０．５μｍ未満となることがわかった。この場合、導体の側面が露出する部分が生じてしまい、ガラス層による導体の腐食防止効果が十分ではないことがわかる。
　また、分割溝の深さが１６μｍを超える試料Ｎｏ．３５では、金属めっき膜の表面に加工屑が付着しているのが確認された。
１・・・セラミック基体
１１・・配線基板領域
１１１・周縁部
１２・・境界線
２・・・導体
２１・・金属めっき膜
２２・・導体
３、３０・・・分割溝
３１・・ガラス層
３１１・凸部
４・・・蓋体
５・・・半導体素子

Claims (12)

  1. 　複数の配線基板領域と該複数の配線基板領域の境界に設けられた分割溝とを有しているセラミック基体と、
    前記複数の配線基板領域のそれぞれの周縁部に設けられた導体と、
    前記セラミック基体の前記分割溝の内面から前記導体までを覆っているガラス層とを備えており、
    前記ガラス層が、前記導体上において上方へ突出している凸部を有していることを特徴とする多数個取り配線基板。
  2. 　前記導体は、前記ガラス層の前記凸部の下に設けられており上方へ突出していることを特徴とする請求項１に記載の多数個取り配線基板。
  3. 　前記導体の厚みが２０μｍから８０μｍまでの範囲に含まれることを特徴とする請求項１に記載の多数個取り配線基板。
  4. 　前記分割溝の深さが、５μｍから１６μｍまでの範囲に含まれていることを特徴とする請求項１に記載の多数個取り配線基板。
  5. 　前記分割溝の深さが、前記セラミック基体の厚みの３０％から６２％までの範囲に含まれることを特徴とする請求項４に記載の多数個取り配線基板。
  6. 　セラミック基体と、
    該セラミック基体の第１の主面の周縁部に設けられた導体と、
    前記セラミック基体の側面および前記導体の側面を覆っているガラス層とを備えており、
    前記ガラス層が、前記導体上において上方へ突出している凸部を有していることを特徴とする配線基板。
  7. 　前記導体は、前記ガラス層の前記凸部の下に設けられており上方へ突出していることを特徴とする請求項６に記載の配線基板。
  8. 　複数の配線基板領域を有するセラミック基体と前記複数の配線基板の周縁部に設けられた導体とを含む複合体を形成する工程と、
    前記導体に対して紫外線領域の波長のレーザ光を照射することによって、前記導体を貫通して、前記セラミック基体に分割溝を形成するととともに、前記セラミック基体の前記分割溝の内面および前記導体の側面を覆うようにガラス層を形成する工程とを備えていることを特徴とする多数個取り配線基板の製造方法。
  9. 　前記複合体を形成する工程において、前記導体の厚みが２０μｍから８０μｍまでの範囲に含まれるように、前記導体が形成されることを特徴とする請求項８に記載の多数個取り配線基板の製造方法。
  10. 　前記導体に対して紫外線領域の波長のレーザ光を照射することによって、前記分割溝を形成するとともに前記ガラス層を形成する工程において、前記分割溝の深さが５μｍから１６μｍまでの範囲に含まれるように前記分割溝が形成されることを特徴とする請求項８に記載の多数個取り配線基板の製造方法。
  11. 　前記導体に対して紫外線領域の波長のレーザ光を照射することによって、前記分割溝を形成するとともに前記ガラス層を形成する工程において、前記分割溝の深さが前記セラミック基体の厚みの３０％から６２％までの範囲に含まれるように前記分割溝が形成されることを特徴とする請求項８に記載の多数個取り配線基板の製造方法。
  12. 　請求項８乃至請求項11のいずれかに記載の多数個取り配線基板の製造方法によって作製された多数個取り配線基板を、前記分割溝に沿って複数個の配線基板に分割することを特徴とする配線基板の製造方法。
PCT/JP2011/062299 2010-05-28 2011-05-28 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法 WO2011149097A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/699,398 US20130078408A1 (en) 2010-05-28 2011-05-28 Segmentable wiring board and method for producing the same, and wiring substrate and method for producing the same
CN2011800051224A CN102687599A (zh) 2010-05-28 2011-05-28 多个组合式配线基板及其制造方法、以及配线基板及其制造方法
EP11786794.5A EP2579693B1 (en) 2010-05-28 2011-05-28 Multi-chip wiring board and process for producing same, and wiring board and process for producing same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010122943 2010-05-28
JP2010-122943 2010-05-28
JP2010-146462 2010-06-28
JP2010146462A JP2012009767A (ja) 2009-11-27 2010-06-28 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
WO2011149097A1 true WO2011149097A1 (ja) 2011-12-01

Family

ID=45004079

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/062299 WO2011149097A1 (ja) 2010-05-28 2011-05-28 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法

Country Status (5)

Country Link
US (1) US20130078408A1 (ja)
EP (1) EP2579693B1 (ja)
JP (1) JP2012009767A (ja)
CN (1) CN102687599A (ja)
WO (1) WO2011149097A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131621A (ja) * 2011-12-21 2013-07-04 Kyocera Corp 多数個取り配線基板および配線基板ならびに電子装置
CN104584343A (zh) * 2012-05-30 2015-04-29 Ipg光子公司 制造激光二极管基座的激光烧蚀工艺和激光二极管单元
CN110785255A (zh) * 2017-06-21 2020-02-11 贺利氏德国有限两合公司 激光烧蚀金属-陶瓷衬底的方法；相应衬底

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214667A (ja) * 2012-04-03 2013-10-17 Ngk Spark Plug Co Ltd セラミック配線基板の製造方法
JP2014027219A (ja) * 2012-07-30 2014-02-06 Kyocera Corp 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6129491B2 (ja) * 2012-08-06 2017-05-17 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板
JP6019999B2 (ja) * 2012-09-26 2016-11-02 三星ダイヤモンド工業株式会社 積層セラミックス基板の分断方法
US9040389B2 (en) * 2012-10-09 2015-05-26 Infineon Technologies Ag Singulation processes
KR102021800B1 (ko) 2016-04-22 2019-09-17 쿄세라 코포레이션 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법
CN108453330B (zh) * 2017-02-17 2020-10-27 清华大学 一种用于钎焊的基板及其制备方法以及钎焊的方法
EP3588551B1 (en) * 2017-02-23 2022-02-09 Kyocera Corporation Wiring substrate, electronic device package, and electronic device
EP3418266A1 (de) * 2017-06-22 2018-12-26 Heraeus Deutschland GmbH & Co. KG Keramik-metall-substrat mit geringer amorpher phase
TWI769254B (zh) * 2017-05-16 2022-07-01 德商賀利氏德國有限責任兩合公司 具有低非晶形相之陶瓷金屬基板
JP6955207B2 (ja) * 2017-10-05 2021-10-27 日本電気硝子株式会社 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法
CN114765086A (zh) * 2021-01-12 2022-07-19 国巨电子（中国）有限公司 电阻器的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687085A (ja) 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd セラミック基板の分割方法
JP2000252379A (ja) * 1999-03-01 2000-09-14 Ngk Spark Plug Co Ltd 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法
JP2005317927A (ja) * 2004-03-31 2005-11-10 Mitsubishi Materials Corp チップ抵抗器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810614B1 (en) * 1996-05-29 2002-09-04 Matsushita Electric Industrial Co., Ltd. A surface mountable resistor
TWI257711B (en) * 2000-03-31 2006-07-01 Toyoda Gosei Kk Method for dicing semiconductor wafer into chips
US6949449B2 (en) * 2003-07-11 2005-09-27 Electro Scientific Industries, Inc. Method of forming a scribe line on a ceramic substrate
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
JP4476064B2 (ja) * 2004-07-28 2010-06-09 京セラ株式会社 多数個取り電子部品収納用パッケージおよび電子装置
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687085A (ja) 1992-09-10 1994-03-29 Taiyo Yuden Co Ltd セラミック基板の分割方法
JP2000252379A (ja) * 1999-03-01 2000-09-14 Ngk Spark Plug Co Ltd 連結セラミック配線基板、その製造方法及びセラミック配線基板の製造方法
JP2005317927A (ja) * 2004-03-31 2005-11-10 Mitsubishi Materials Corp チップ抵抗器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131621A (ja) * 2011-12-21 2013-07-04 Kyocera Corp 多数個取り配線基板および配線基板ならびに電子装置
CN104584343A (zh) * 2012-05-30 2015-04-29 Ipg光子公司 制造激光二极管基座的激光烧蚀工艺和激光二极管单元
EP2856586A4 (en) * 2012-05-30 2016-01-27 Ipg Photonics Corp LASER ABLATION METHOD FOR THE PRODUCTION OF SUBMOUNTS FOR A LASER DIODE AND LASER DIODE UNITS
CN110785255A (zh) * 2017-06-21 2020-02-11 贺利氏德国有限两合公司 激光烧蚀金属-陶瓷衬底的方法；相应衬底
US11383321B2 (en) 2017-06-21 2022-07-12 Heraeus Deutschland GmbH & Co. KG Laser cutting of metal-ceramic substrates
CN110785255B (zh) * 2017-06-21 2022-08-30 贺利氏德国有限两合公司 激光烧蚀金属-陶瓷衬底的方法；相应衬底

Also Published As

Publication number Publication date
EP2579693A4 (en) 2015-01-21
US20130078408A1 (en) 2013-03-28
EP2579693B1 (en) 2016-05-11
CN102687599A (zh) 2012-09-19
EP2579693A1 (en) 2013-04-10
JP2012009767A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
WO2011149097A1 (ja) 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
KR102415810B1 (ko) 금속-세라믹 기판을 제조하기 위한 방법
US10182508B2 (en) Electronic component housing package, multi-piece wiring substrate, and method for manufacturing electronic component housing package
TWI449473B (zh) 多片式配線基板及其製造方法
JP6990360B2 (ja) 窒化珪素系セラミックス集合基板
JP2005317927A (ja) チップ抵抗器
JP5448400B2 (ja) セラミック部品の製造方法
CN111681965A (zh) 一种高密度通孔互连的双面光电基片的制造方法
JP2012104547A (ja) 電子部品およびその製造方法
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6111102B2 (ja) 金属−セラミックス接合基板の製造方法
JP3765729B2 (ja) 電子部品用パッケージの製造方法
JPH0766076A (ja) 積層チップ部品の製造方法と積層チップ部品
US20240157482A1 (en) Method for machining a metal-ceramic substrate, system for such a method and metal-ceramic substrates produced using such a method
JP5314370B2 (ja) セラミック部品の製造方法
JP6029173B2 (ja) セラミックパッケージ及びその製造方法
WO2023190253A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
US20240178098A1 (en) Method for producing a metal-ceramic substrate, and metal-ceramic substrate produced using a method of this type
JP2003340818A (ja) セラミックグリーンシートの穴加工方法
JP4196730B2 (ja) セラミック多層基板の製造方法
JP2024510808A (ja) 金属セラミック基板の製造方法及びそのような方法によって製造された金属セラミック基板
CN115050721A (zh) 半导体装置及半导体装置的制造方法
JP2002246491A (ja) 電子部品用パッケージ及びその製造方法
JP2022165642A (ja) 配線基板
JP2012231077A (ja) 多数個取り配線基板の製造方法および多数個取り配線基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180005122.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11786794

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011786794

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13699398

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE