JP6955207B2 - ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法 - Google Patents

ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法 Download PDF

Info

Publication number
JP6955207B2
JP6955207B2 JP2017195091A JP2017195091A JP6955207B2 JP 6955207 B2 JP6955207 B2 JP 6955207B2 JP 2017195091 A JP2017195091 A JP 2017195091A JP 2017195091 A JP2017195091 A JP 2017195091A JP 6955207 B2 JP6955207 B2 JP 6955207B2
Authority
JP
Japan
Prior art keywords
glass
substrate
laminated plate
ceramic
ceramics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017195091A
Other languages
English (en)
Other versions
JP2019068015A (ja
Inventor
益田　紀彰
紀彰 益田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Priority to JP2017195091A priority Critical patent/JP6955207B2/ja
Publication of JP2019068015A publication Critical patent/JP2019068015A/ja
Application granted granted Critical
Publication of JP6955207B2 publication Critical patent/JP6955207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Laser Beam Processing (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法に関する。
従来、特許文献１，２に開示されるように、例えば回路を構成するための配線基板として、セラミックス積層板が知られている。特許文献２に開示されるように、セラミックス積層板として、ガラスセラミックス積層板が用いられる場合がある。
特開２０１５−２１６３２２号公報 特開２０１６−１５４１８５号公報
近年、ガラスセラミックス積層板は、比較的低温の焼成により得られることから、その利用価値が高まっている。こうしたガラスセラミックス積層板の端面は、ダイサーで切断された切断面であるため、ガラスセラミックス層の層間部分が露出している。このため、ガラスセラミックス積層板の端面から層間に気体が侵入するおそれがある。このようなガラスセラミックス積層板の層間への気体の侵入は、ガラスセラミックス積層板やその積層板を用いた電子部品パッケージの気密性を低下させる一因となっている。
本発明は、こうした実情に鑑みてなされたものであり、その目的は、気密性の高いガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法を提供することにある。
上記課題を解決するガラスセラミックス積層板は、ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備える。この構成によれば、ガラスセラミックスの積層構造を有する基板の端面から基板の層間に気体が侵入することをガラス質層によって抑えることができる。
上記ガラスセラミックス積層板において、前記基板は、当該基板の主面に開口する凹部を有していてもよい。この構成によれば、ガラスセラミックス積層板の層間を通じて凹部内に気体が侵入することを抑えることができるため、基板の凹部の気密性を高めることが可能となる。
上記ガラスセラミックス積層板において、前記ガラス質層の厚さは、５μｍ以上、５０μｍ以下の範囲であることが好ましい。この構成によれば、気密性をより高めることができるとともに、基板の端面からの剥離を抑制することができる。
上記ガラスセラミックス積層板に使用される前記基板の前記ガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラーが分散されてなり、前記ガラス質層は、前記粒子状態のセラミックスフィラーを実質的に含まないことが好ましい。この構成によれば、高い強度と高い気密性を両立することができる。
ガラスセラミックス積層板の製造方法は、ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備えるガラスセラミックス積層板の製造方法であって、ガラスセラミックス積層板の母材を準備する準備工程と、前記母材を切断する切断予定線に沿って前記母材を溶断するレーザー光を走査することで前記ガラス質層を形成するガラス質層形成工程と、を備えることが好ましい。
上記ガラスセラミックス積層板の製造方法は、前記母材の溶断時に形成されたドロスを前記ガラス質層形成工程の後に除去する除去工程をさらに備えていてもよい。この方法によれば、ドロスを要因とした不具合を抑えることができる。
上記ガラスセラミックス積層板の製造方法において、前記ガラスセラミックス積層板の母材は、当該母材の両主面のうち一方の主面に開口する凹部を有し、前記ガラス質層形成工程において、前記母材の両主面のうち他方の主面側から前記レーザー光を照射することが好ましい。
この方法によれば、例えば、ガラスセラミックス積層板の母材において、上記他方の主面にめっき層等の機能層を設けたとしても、その機能層がドロスによって汚染されたり、ドロスの除去により損傷を受けたりすることを回避することが可能となる。
上記課題を解決する電子部品パッケージは、ガラスセラミックス積層板と電子部品と蓋材とを備える電子部品パッケージであって、前記ガラスセラミックス積層板は、ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備え、前記基板は、当該基板の主面に開口する凹部を有し、前記凹部に前記電子部品が収容されるとともに、前記凹部の開口は、前記蓋材により封止されている。
この構成によれば、ガラスセラミックスの積層構造を有する基板の端面から基板の層間に気体が侵入することをガラス質層によって抑えることができる。これにより、ガラスセラミックス積層板の層間を通じて凹部内に気体が侵入することを抑えることができるため、基板の凹部の気密性を高めることができる。
電子部品パッケージの製造方法は、ガラスセラミックス積層板と電子部品と蓋材とを備える電子部品パッケージの製造方法であって、前記ガラスセラミックス積層板は、ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備え、前記基板は、当該基板の主面に開口する凹部を有し、前記製造方法は、前記ガラスセラミックス積層板の母材を準備する準備工程と、パッケージ工程とを備え、前記パッケージ工程は、前記凹部に前記電子部品を収容する収容工程と、前記電子部品が収容された前記凹部の開口を封止するための蓋材を装着する装着工程と、前記母材を切断する切断予定線に沿って前記母材を溶断するレーザー光を走査することで前記ガラス質層を形成するガラス質層形成工程と、を備えることが好ましい。
本発明によれば、ガラスセラミックス積層板の気密性を高めることができる。
実施形態におけるガラスセラミックス積層板を示す断面図である。 （ａ）は、ガラスセラミックス積層板の母材を示す平面図であり、（ｂ）は、ガラスセラミックス積層板を示す平面図である。 ガラスセラミックス積層板の製造方法を説明する側面図である。 電子部品パッケージの製造方法を説明するフロー図である。 ガラスセラミックス積層板を走査型電子顕微鏡（ＳＥＭ）で観察した箇所を示す平面図である。 試験例１のガラスセラミックス積層板のＳＥＭ写真である。 試験例３のガラスセラミックス積層板のＳＥＭ写真である。 （ａ）〜（ｅ）は、ＸＲＤ（Ｘ線回折）チャートである。
以下、ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法の実施形態について図面を参照して説明する。なお、図面では、説明の便宜上、構成の一部を誇張又は簡略化して示す場合がある。また、各部分の寸法比率についても、実際と異なる場合がある。
＜ガラスセラミックス積層板＞
図１は、図２（ｂ）に示すガラスセラミックス積層板の１−１線に沿った断面図を示している。図１及び図２（ｂ）示すように、ガラスセラミックス積層板１１は、ガラスセラミックスの積層構造を有する基板１２と、基板１２の積層構造の層間を封止するように基板１２の端面に設けられたガラス質層１３とを備えている。本実施形態の基板１２は、基板１２の両主面のうち一方の主面に開口する凹部１４を有している。
基板１２は、平板部上に凹部１４の周壁を構成する周壁部が積層された構造を有している。基板１２は、ガラスセラミックス層と図示を省略した回路部とを備えている。基板１２（回路基板）の回路部は、例えば、内層配線、外層配線等の配線を備えている。なお、回路部は、抵抗、インダクタ、コンデンサ等を備えていてもよい。基板１２は、電子部品から発生する熱を放熱するサーマルビアを備えていてもよい。基板１２の厚さは、例えば、０．５ｍｍ以上、５ｍｍ以下の範囲である。
ガラスセラミックス積層板１１の基板１２を構成するガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラー（セラミックス材料の粉末）が分散されたものである。ガラスセラミックス積層板１１のガラス質層１３は、粒子状態のセラミックスフィラーを実質的に含まないことが好ましい。ここで、粒子状態のセラミックスフィラーを実質的に含まないガラス質層１３とは、薄膜Ｘ線回折測定（入射角度：０．２°）において、ガラスセラミックス部分における特定のセラミックフィラー粒子のピーク積分強度を１００とした場合、同様にして測定したガラス質層１３における上記セラミックフィラー粒子に基づくピーク積分強度が３０未満であることを意味する。
ガラスセラミックスにおける上記ピーク積分強度は、例えばダイサーによって機械的に切断した切断面において薄膜Ｘ線回折測定により測定し得る。ガラス質層１３において、上記セラミックフィラー粒子がガラスマトリックスのネットワークの一部に取り込まれ非晶質となっている場合、上記のようにピーク積分強度が、ガラスセラミックス部分よりも小さくなると考えられる。
ガラスセラミックス積層板１１のガラス質層１３は、母材をレーザー光で溶断したり、母材の切断面をレーザー光で改質したりすることによって形成することができる。ガラス質層１３は、基板１２の端面の全体に設けられていてもよいし、部分的に設けられていてもよい。ガラス質層１３は、例えば、平面視四角形状の基板１２の一辺を構成する端面のみに設けられていてもよい。ガラス質層１３の厚さは、５μｍ以上、５０μｍ以下の範囲であることが好ましい。ガラス質層１３の厚さが５μｍ以上の場合、気密性をより高めることができる。ガラス質層１３の厚さが５０μｍ以下の場合、例えば、基板１２の端面からの剥離を抑えることができる。なお、ガラス質層１３の厚さは、走査型電子顕微鏡でガラス質層１３を観察したときの最小の厚さである。
＜ガラスセラミックス積層板の製造方法＞
図２（ａ）及び図２（ｂ）に示すように、ガラスセラミックス積層板１１の製造方法は、ガラスセラミックス積層板１１の母材１５を準備する準備工程と、母材１５を切断する切断予定線ＣＬに沿って母材１５を溶断するレーザー光を走査することでガラス質層１３を形成するガラス質層形成工程とを備えている。
ガラスセラミックス積層板１１の母材１５は、切断予定線ＣＬにより画定される第１積層部１５ａと第２積層部１５ｂとを有している。第１積層部１５ａは、第１積層部１５ａの両主面のうち一方の主面（上面）に開口する凹部１４を有している。第２積層部１５ｂは、第２積層部１５ｂの両主面のうち一方の主面（上面）に開口する凹部１４を有している。また、第１積層部１５ａ及び第２積層部１５ｂは、それぞれ図示を省略した回路部を有している。なお、母材１５の切断予定線ＣＬに沿った部分は、回路部を有していない。
ガラスセラミックス積層板１１の母材１５は、ガラスセラミックス用のグリーンシートを用いて回路パターンを形成する周知の方法によって得ることができる。ガラスセラミックスは、低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）とも呼ばれる。ガラスセラミックスを構成するセラミックス材料（セラミックスフィラーの材料）としては、例えば、アルミナ、チタン、酸化ニオブ、ジルコニア、及びウイレマイトが挙げられる。ガラスセラミックスには、顔料が含まれていてもよい。グリーンシートは、例えば、ガラス粉末、セラミックス粉末、顔料、及び有機溶剤を含有するスラリーをドクターブレード法によりシート化することで得られる。ガラスセラミックス積層板１１の母材１５は、例えば、回路パターンに応じて加工された複数のグリーンシートを積層した後にプレスし、ガラスの軟化温度以上の温度で焼成することで得られる。
図３に示すように、ガラス質層形成工程は、周知のレーザーユニット１６を備えた製造装置を用いて行うことができる。製造装置のレーザーユニット１６は、光源１６ａと、光源１６ａから発射されたレーザー光ＬＡを集光する光学系１６ｂとを備えている。製造装置は、ガラスセラミックス積層板１１の母材１５を支持する支持台１７をさらに備えている。
レーザー光ＬＡとしては、高出力のパルス型ファイバーレーザー光を好適に用いることができる。ここで、レーザー光ＬＡの条件の一例について説明する。レーザー光ＬＡの発振波長は、ガラスセラミックスに吸収帯があれば、その波長域に制限なく用いることができる。また、ガラスセラミックス自体に顔料を混合し黒色化することで、発振波長の選択域を広げることができる。レーザー光ＬＡの平均出力は、５０〜１５０Ｗの範囲であることが好ましい。レーザー光ＬＡのパルス幅は、１０〜５００μｓの範囲であることが好ましい。レーザー光ＬＡのパルスエネルギーは、１０〜１０００ｍＪの範囲であることが好ましい。レーザー光ＬＡの繰り返し周波数は、１００〜１５０００Ｈｚであることが好ましい。レーザー光ＬＡの集光位置は、例えば、ガラスセラミックス積層板１１の母材１５の主面に合わせてもよいし、主面から所定の深さ（例えば、主面からの深さが０．５〜３ｍｍの範囲）となる位置に合わせてもよい。レーザー光ＬＡの集光径は、例えば、２０μｍ程度である。レーザー光ＬＡの走査速度は、１〜１０ｍｍ／ｓの範囲であることが好ましい。レーザー光ＬＡの照射時に用いるアシストガスとしては、例えば、窒素等の不活性ガス、エア等が挙げられる。アシストガスの圧力は、１０〜２０気圧程度であることが好ましい。
なお、製造装置は、レーザーユニット１６と支持台１７とをＸＹＺ軸に沿った方向に相対移動可能とする移動機構を備えている。製造装置は、予め定めた切断予定線ＣＬに沿ってレーザー光ＬＡを照射するように、移動機構を走査制御する制御部を備えている。
本実施形態のガラス質形成工程では、ガラスセラミックス積層板１１の母材１５において、凹部１４とは反対側の主面側からレーザー光ＬＡを照射する。
ここで、ガラス質形成工程では、ガラスセラミックス積層板１１の母材１５の溶断時にドロス（溶断によって生成した不要物）が形成される。ドロスは、レーザー光ＬＡの照射側とは反対となる主面側に形成される。すなわち、本実施形態では、ガラスセラミックス積層板１１の両主面のうち、凹部１４を有する主面側にドロスが形成される。
本実施形態のガラスセラミックス積層板１１の製造方法は、ガラス質層形成工程の後にドロスを除去する除去工程をさらに備えている。この除去工程では、例えば、研削によってドロスを除去する。
＜電子部品パッケージ＞
図１に示すように、電子部品パッケージ１８は、ガラスセラミックス積層板１１と電子部品１９と蓋材２０とを備えている。ガラスセラミックス積層板１１は、上述したように積層された基板１２とガラス質層１３とを備えている。基板１２の主面に開口する凹部１４には、電子部品１９が収容される。電子部品１９としては、例えば、ＩＣチップ、撮像素子、発光素子等が挙げられる。電子部品１９は、例えば、ワイヤーボンディング等で基板１２に実装することができる。
基板１２の凹部１４の開口は、蓋材２０により封止されている。蓋材２０としては、ガラス薄板やセラミック薄板等の薄板材料が好適に用いられる。蓋材２０は、例えば、ガラスフリット、樹脂材料等の封止材（接合材）を用いてガラスセラミックス積層板１１の主面に接合されている。
＜電子部品パッケージの製造方法＞
図４に示すように、電子部品パッケージ１８の製造方法は、ガラスセラミックス積層板１１の母材１５を準備する準備工程Ｓ１と、パッケージ工程Ｓ２とを備えている。
本実施形態のパッケージ工程Ｓ２は、上記ガラスセラミックス積層板１１の製造方法で説明したガラス質層形成工程Ｓ２１及びドロス除去工程Ｓ２２を備えている。パッケージ工程Ｓ２は、さらにガラスセラミックス積層板１１における基板１２の凹部１４に電子部品１９を収容する収容工程Ｓ２３と、電子部品１９が収容された凹部１４の開口を封止するための蓋材２０を装着する装着工程Ｓ２４とを備えている。
収容工程Ｓ２３は、ガラスセラミックス積層板１１における基板１２の凹部１４に電子部品１９を収容（実装）する周知の方法により行うことができる。装着工程Ｓ２４は、蓋材２０を封止材によってガラスセラミックス積層板１１の主面（上面）に接合することでガラスセラミックス積層板１１に蓋材２０を装着する。
なお、電子部品パッケージ１８の製造方法におけるドロス除去工程Ｓ２２は、装着工程Ｓ２４の前工程として行えばよい。すなわち、ドロス除去工程Ｓ２２は、収容工程Ｓ２３の前工程に限定されず、収容工程Ｓ２３の後工程として行うこともできる。
次に、試験例について説明する。
（試験例１）
ガラスセラミックス積層板の母材を準備し、この母材に対してレーザー光を走査することでガラス質層形成工程を行った。まず、複数のグリーンシートを積層した後にプレスし、ガラスの軟化温度以上の温度で焼成することで、ガラスセラミックス積層板の母材（厚さ：３．７ｍｍ）を作製した。
このガラスセラミックス積層板の母材の組成は、質量％でガラス５０％、アルミナ粉末４９％、顔料（Ｆｅ−Ｃｒ−Ｏ系顔料）１％である。ガラスの組成は、質量％でＳｉＯ２：６６％、Ｂ２Ｏ３：１５％、ＣａＯ＋ＢａＯ＋ＭｇＯ：１２％、Ｎａ２Ｏ＋Ｋ２Ｏ＋Ｌｉ２Ｏ：４％、その他の酸化物（ＺｒＯ２を含む）：３％である。
次に、このガラスセラミックス積層板の母材からガラスセラミックス積層板を得るガラス質層形成工程を行った。ガラス質層形成工程では、レーザー光として高出力のパルス型ファイバーレーザー光を用いた。レーザー光の条件は、以下の通りである。
発振波長：１．０７μｍ
平均出力：１２０Ｗ
パルス幅：４００μｓ
パルスエネルギー：６００ｍＪ
繰り返し周波数は、２００Ｈｚ
集光位置：ガラスセラミックス積層板の母材の主面から１ｍｍの深さ
レーザー光の集光径：２０μｍ
走査速度：５ｍｍ／ｓ
アシストガス：窒素ガス（１８気圧）
（試験例２）
試験例２では、ガラス質層形成工程においてレーザー光の条件のうち、パルス幅、パルスエネルギー、及び繰り返し周波数を以下のように変更した以外は、試験例１と同様にガラスセラミックス積層板を作製した。
パルス幅：５０μｓ
パルスエネルギー：５０ｍＪ
繰り返し周波数は、２４００Ｈｚ
（試験例３）
試験例３では、ガラス質層形成工程を市販のダイサーを用いた切断工程に変更した以外は、試験例１と同様にガラスセラミックス積層板を作製した。なお、試験例３の切断工程では、切断速度を１ｍｍ／ｓに設定した。この切断速度よりも速いと、上記ガラスセラミックス積層板の母材を切断することは困難である。
（結果）
図５に示すように、試験例１で得られたガラスセラミックス積層板１１の端部ＷをＺ軸方向から走査型電子顕微鏡（ＳＥＭ）で観察した。その写真を図６に示す。
図６に示すように、試験例１のガラスセラミックス積層板１１の端部Ｗには、基板１２を構成するガラスセラミックスよりも緻密なガラス質層１３が形成されていた。
試験例２で得られたガラスセラミックス積層板１１の端部Ｗについても同様に走査型電子顕微鏡（ＳＥＭ）で観察した結果、ガラスセラミックス積層板１１の端部Ｗには、基板１２を構成するガラスセラミックスよりも緻密なガラス質層１３が形成されていた。
図７に示すように、試験例３で得られたガラスセラミックス積層板の端部は、ポーラスな構造であり、試験例１，２のガラスセラミックス積層板のような新たな層の形成は確認できなかった。
図８は、ＸＲＤ（Ｘ線回折）チャートであり、図８（ａ）は試験例１で得られたガラスセラミックス積層板１１の端部Ｗ、図８（ｂ）は試験例２で得られたガラスセラミックス積層板１１の端部Ｗ、図８（ｃ）は試験例３で得られたガラスセラミックス積層板の端部の各ＸＲＤチャートを示している。また、図８（ｄ）はアルミナ、図８（ｅ）は顔料の各ＸＲＤチャートを示している。
図８の結果から、試験例１，２のアルミナに基づくピーク強度は、試験例３のアルミナに基づくピーク強度よりも低い。このことから、試験例１，２のガラスセラミックス積層板１１の端面は、ガラスセラミックスとは異なるガラス質層１３が形成されていることが分かる。このガラス質層１３は、ガラスのネットワークの一部としてアルミナが取り込まれた構造を有していると考えられる。
また、薄膜Ｘ線回折測定（入射角度：０．２°）により、セラミックスフィラー粒子のピーク積分強度を測定した結果、試験例３のピーク積分強度を１００とした場合の試験例１のピーク積分強度は９％であり、試験例２のピーク積分強度は１７％であった。
以上詳述した実施形態によれば、次のような作用効果が発揮される。
（１）ガラスセラミックス積層板１１は、ガラスセラミックスの積層構造を有する基板１２と、基板１２の積層構造の層間を封止するように基板１２の端面に設けられたガラス質層１３とを備えている。この構成によれば、ガラスセラミックスの積層構造を有する基板１２の端面から基板１２の層間に気体等が侵入することをガラス質層１３によって抑えることができる。従って、ガラスセラミックス積層板１１の気密性を高めることができる。
また、基板１２を構成するガラスセラミックスに含まれるガラスと、ガラス質層１３との密着性は良好であるため、ガラス質層１３の剥離が生じ難い。
また、ガラスセラミックス積層板１１の端面の平滑性が高まることで、ピッキング等の搬送時のエラーが発生し難くなる。
（２）ガラスセラミックス積層板１１の基板１２は、この基板１２の主面に開口する凹部１４を有している。この構成によれば、ガラスセラミックス積層板１１の層間を通じて凹部１４内に気体が侵入することを抑えることができるため、基板１２の凹部１４の気密性を高めることが可能となる。
（３）ガラスセラミックス積層板１１のガラス質層１３の厚さは、５μｍ以上、５０μｍ以下の範囲であることが好ましい。この場合、気密性をより高めることができるとともに、基板１２の端面からの剥離を抑制することができる。
（４）ガラスセラミックス積層板１１の基板１２におけるガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラーが分散されたものである。これに対して、ガラスセラミックス積層板１１のガラス質層１３は、粒子状態のセラミックスフィラーを実質的に含まないことが好ましい。この場合、高い強度と高い気密性を両立することができる。
（５）ガラスセラミックス積層板１１の製造方法は、ガラスセラミックス積層板１１の母材１５を準備する準備工程と、ガラス質層１３を形成するガラス質層形成工程とを備えている。ガラス質層形成工程では、ガラスセラミックス積層板１１の母材１５を切断する切断予定線ＣＬに沿って母材１５を溶断するレーザー光ＬＡを走査している。
この方法によれば、ガラスセラミックス積層板１１の母材１５の切断と同時に、基板１２の端面にガラス質層１３を形成することができる。
（６）ガラスセラミックス積層板１１の製造方法は、ガラスセラミックス積層板１１の母材１５の溶断時に形成されたドロスをガラス質層形成工程の後に除去する除去工程をさらに備えることが好ましい。この場合、ドロスを要因とした不具合を抑えることができる。
（７）ガラスセラミックス積層板１１の製造方法において、ガラスセラミックス積層板１１の母材１５は、この母材１５の両主面のうち一方の主面に開口する凹部１４を有している。また、ガラス質層形成工程において、母材１５の両主面のうち他方の主面側からレーザー光ＬＡを照射している。この場合、例えば、ガラスセラミックス積層板１１の母材１５において、上記他方の主面にめっき層等の機能層を設けたとしても、その機能層がドロスによって汚染されたり、ドロスの除去により損傷を受けたりすることを回避することが可能となる。
（８）電子部品パッケージ１８は、ガラスセラミックス積層板１１と電子部品１９と蓋材２０とを備えている。基板１２は、この基板１２の主面に開口する凹部１４を有し、この凹部１４に電子部品１９が収容されている。基板１２の凹部１４の開口は、蓋材２０により封止されている。
この構成によれば、ガラスセラミックスの積層構造を有する基板１２の端面から基板１２の層間に気体が侵入することをガラス質層１３によって抑えることができる。これにより、ガラスセラミックス積層板１１の層間を通じて凹部１４内に気体が侵入することを抑えることができるため、基板１２の凹部１４の気密性を高めることができる。
（９）電子部品パッケージ１８の製造方法は、上記ガラス質層形成工程と、ガラスセラミックス積層板１１における基板１２の凹部１４に電子部品１９を収容する収容工程と、電子部品１９が収容された凹部１４の開口を封止するための蓋材２０を装着する装着工程とを備えている。
この方法によれば、ガラスセラミックス積層板１１の母材１５の切断と同時に、基板１２の端面にガラス質層１３を形成することができる。
（変更例）
上記実施形態を次のように変更してもよい。
・ガラスセラミックス積層板１１の基板１２における凹部１４を省略してもよい。
・ガラス質形成工程で用いるレーザー光ＬＡは、ガラスセラミックス積層板１１の母材１５の両主面のうち、いずれか一方の主面側から照射することができる。
・ガラス質形成工程で形成されたドロスを除去する除去工程を省略してもよい。
・電子部品パッケージ１８の製造方法において、パッケージ工程では、上記収容工程と装着工程とを行った後にガラス質層形成工程を行うこともできる。
・ガラスセラミックス積層板は、回路部を有する電子材料以外の用途に用いることもできる。
１１…ガラスセラミックス積層板、１２…基板、１３…ガラス質層、１４…凹部、１５…母材、１８…電子部品パッケージ、１９…電子部品、２０…蓋材、ＣＬ…切断予定線、ＬＡ…レーザー光。

Claims (8)

  1. ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備え、
    前記ガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラーが分散されてなり、
    前記ガラス質層は、前記粒子状態のセラミックスフィラーを実質的に含まないことを特徴とするガラスセラミックス積層板。
  2. 前記基板は、当該基板の主面に開口する凹部を有することを特徴とする請求項１に記載のガラスセラミックス積層板。
  3. 前記ガラス質層の厚さは、５μｍ以上、５０μｍ以下の範囲であることを特徴とする請求項１又は請求項２に記載のガラスセラミックス積層板。
  4. ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備えるガラスセラミックス積層板の製造方法であって、
    前記ガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラーが分散されてなり、
    前記ガラス質層は、前記粒子状態のセラミックスフィラーを実質的に含まないものであり、
    前記ガラスセラミックス積層板の母材を準備する準備工程と、
    前記母材を切断する切断予定線に沿って前記母材を溶断するレーザー光を走査することで前記ガラス質層を形成するガラス質層形成工程と、を備えることを特徴とするガラスセラミックス積層板の製造方法。
  5. 前記母材の溶断時に形成されたドロスを前記ガラス質層形成工程の後に除去する除去工程をさらに備えることを特徴とする請求項４に記載のガラスセラミックス積層板の製造方法。
  6. 前記ガラスセラミックス積層板の母材は、当該母材の両主面のうち一方の主面に開口する凹部を有し、
    前記ガラス質層形成工程において、前記母材の両主面のうち他方の主面側から前記レーザー光を照射することを特徴とする請求項４又は請求項５に記載のガラスセラミックス積層板の製造方法。
  7. ガラスセラミックス積層板と電子部品と蓋材とを備える電子部品パッケージであって、
    前記ガラスセラミックス積層板は、ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備え、
    前記ガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラーが分散されてなり、
    前記ガラス質層は、前記粒子状態のセラミックスフィラーを実質的に含まないものであり、
    前記基板は、当該基板の主面に開口する凹部を有し、前記凹部に前記電子部品が収容されるとともに、前記凹部の開口は、前記蓋材により封止されていることを特徴とする電子部品パッケージ。
  8. ガラスセラミックス積層板と電子部品と蓋材とを備える電子部品パッケージの製造方法であって、
    前記ガラスセラミックス積層板は、ガラスセラミックスの積層構造を有する基板と、前記基板の積層構造の層間を封止するように前記基板の端面に設けられたガラス質層と、を備え、
    前記ガラスセラミックスは、ガラスマトリックス中に粒子状態のセラミックスフィラーが分散されてなり、
    前記ガラス質層は、前記粒子状態のセラミックスフィラーを実質的に含まないものであり、
    前記基板は、当該基板の主面に開口する凹部を有し、
    前記製造方法は、前記ガラスセラミックス積層板の母材を準備する準備工程と、パッケージ工程とを備え、
    前記パッケージ工程は、前記凹部に前記電子部品を収容する収容工程と、前記電子部品が収容された前記凹部の開口を封止するための蓋材を装着する装着工程と、前記母材を切断する切断予定線に沿って前記母材を溶断するレーザー光を走査することで前記ガラス質層を形成するガラス質層形成工程と、を備えることを特徴とする電子部品パッケージの製造方法。
JP2017195091A 2017-10-05 2017-10-05 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法 Active JP6955207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017195091A JP6955207B2 (ja) 2017-10-05 2017-10-05 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017195091A JP6955207B2 (ja) 2017-10-05 2017-10-05 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019068015A JP2019068015A (ja) 2019-04-25
JP6955207B2 true JP6955207B2 (ja) 2021-10-27

Family

ID=66337970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017195091A Active JP6955207B2 (ja) 2017-10-05 2017-10-05 ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法

Country Status (1)

Country Link
JP (1) JP6955207B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009767A (ja) * 2009-11-27 2012-01-12 Kyocera Corp 多数個取り配線基板およびその製造方法、ならびに配線基板およびその製造方法
JP6290666B2 (ja) * 2014-03-17 2018-03-07 京セラ株式会社 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
DE112017001274T5 (de) * 2016-03-11 2019-01-10 Ngk Insulators, Ltd. Verbindungssubstrat

Also Published As

Publication number Publication date
JP2019068015A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
TWI737690B (zh) 包含透明雷射焊接區之密封裝置
JP6505773B2 (ja) 透明材料の内部でレーザーフィラメンテーションを実行する方法および装置
US6498319B1 (en) Method and an apparatus for manufacturing multi-layer boards using laser light
CN107406292B (zh) 激光焊接的玻璃封装和制造方法
WO2006051861A1 (ja) レーザ加工方法
WO2006051866A1 (ja) レーザ加工方法及び半導体チップ
JPWO2012117978A1 (ja) 気密部材とその製造方法
JP2014148454A (ja) ガラス基板の切断方法、ガラス基板及び近赤外線カットフィルタガラス
US10607904B2 (en) Method for producing airtight package by sealing a glass lid to a container
WO2016190149A1 (ja) 気密パッケージの製造方法
JP6955207B2 (ja) ガラスセラミックス積層板、その製造方法、電子部品パッケージ、及びその製造方法
JP2021048247A (ja) パッケージ基材、パッケージ、及びパッケージ基材の製造方法
WO2017203795A1 (ja) 気密パッケージ及び気密パッケージの製造方法
TW201842594A (zh) 封裝基體及使用其的氣密封裝體
WO2017156048A1 (en) Sealed devices comprising transparent laser weld regions
JP7119806B2 (ja) 複合物品製造方法
TW201806088A (zh) 氣密封裝之製造方法及氣密封裝
US7102097B2 (en) Method of making hole in ceramic green sheet
JP5266490B2 (ja) 材料の高密度酸化法
JP2003340818A (ja) セラミックグリーンシートの穴加工方法
TW202308061A (zh) 具密封材料層的玻璃基板、氣密封裝以及氣密封裝的製造方法
JP2021046337A (ja) 接合体及び接合体の製造方法
Tudanca et al. Application of laser technology in drilling and scribing low temperature cofired ceramic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210914

R150 Certificate of patent or registration of utility model

Ref document number: 6955207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150