CN105552044A - 表面安装型电阻桥的封装结构和封装工艺 - Google Patents

表面安装型电阻桥的封装结构和封装工艺 Download PDF

Info

Publication number
CN105552044A
CN105552044A CN201610079763.9A CN201610079763A CN105552044A CN 105552044 A CN105552044 A CN 105552044A CN 201610079763 A CN201610079763 A CN 201610079763A CN 105552044 A CN105552044 A CN 105552044A
Authority
CN
China
Prior art keywords
semiconductor resistor
metal electrode
resistor bridge
bridge chip
resistance bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610079763.9A
Other languages
English (en)
Other versions
CN105552044B (zh
Inventor
马国荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Tianhe Electronic Co Ltd
Original Assignee
Wuxi Tianhe Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Tianhe Electronic Co Ltd filed Critical Wuxi Tianhe Electronic Co Ltd
Priority to CN201610079763.9A priority Critical patent/CN105552044B/zh
Publication of CN105552044A publication Critical patent/CN105552044A/zh
Application granted granted Critical
Publication of CN105552044B publication Critical patent/CN105552044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Details Of Resistors (AREA)

Abstract

本发明公开了一种表面安装型电阻桥的封装结构和封装工艺。该封装结构，包括两个金属电板、一颗半导体电阻桥芯片、金属引线和包封胶。封装工艺为两个金属电极通过粘接层与半导体电阻桥芯片粘接在一起，半导体电阻桥芯片的两个引出端焊盘通过金属引线分别与两个金属电极形成电连接，同时金属引线包括半导体电阻桥芯片引出端焊盘用包封胶包封，电阻桥区完全暴露。由两个金属电极、一颗半导体电阻桥芯片、金属引线、粘接层及包封胶共同形成表面安装型电阻桥封装结构。

Description

表面安装型电阻桥的封装结构和封装工艺
技术领域
本发明涉及微电子封装技术领域，具体来说，涉及一种电阻桥的封装结构及其封装工艺。
背景技术
现有的电阻桥封装通常将芯片安装在金属或陶瓷基座(如TO型金属外壳、插针引脚或者表面安装陶瓷基座等)的腔体中，用金丝/金带或铝丝/铝带等将芯片与基座电极互连起来，再用绝缘胶将金属丝包裹(包括芯片压焊焊盘)，电阻桥有效区暴露出来，亦或在印刷线路板(PCB)上进行封装(COB)，这些均存在封装尺寸大，封装成本高等不足，不能像1206、0805、0603等规格尺寸的表面安装电阻、电容一样采用现有表面安装设备自动贴装并能满足超薄、超小型尺寸要求的封装需求。
针对相关技术中的问题，目前尚未提出有效的解决方案。
发明内容
本发明的目的是提供一种表面安装型电阻桥的封装结构和封装工艺，以克服目前存在的上述不足。
为实现上述技术目的，本发明的技术方案是这样实现的：
一种表面安装型电阻桥的封装结构，包括半导体电阻桥芯片，所述半导体电阻桥芯片包括上端面边缘的引出端焊盘、上端面中部的电阻桥区和下端面的绝缘层，所述引出端焊盘与电阻桥区相联；所述半导体电阻桥芯片靠近引出端焊盘两侧端面由粘接层通过粘接的方式与金属电极固定；所述引出端焊盘与金属电极上端面通过金属引线相连接；所述引出端焊盘、金属引线和金属电极上端面用包封胶包封，半导体电阻桥芯片上端面的电阻桥区无包封胶。
进一步的，所述金属电极的上表面为可焊性优良的焊料涂镀层，所述金属电极的表面镀敷层结构材料为镍-金或镍-钯金。
进一步的，所述金属引线通过热压球焊、超声楔焊或载带自动焊的方式将半导体电阻桥芯片的引出端焊盘与金属电极互连起来。
进一步的，所述半导体电阻桥芯片的下端面和金属电极的下端面共面、侧面呈直线。
进一步的，所述半导体电阻桥芯片下端面的绝缘层是圆片时制作厚度为几微米到几十微米且能经受住电阻桥使用中可能的焊接温度的有机膜或玻璃。
进一步的，所述粘接层为绝缘性有机胶或玻璃，厚度在几十微米到几百微米。
一种表面安装型电阻桥的封装工艺，包括如下步骤：
步骤1)：芯片分离，将半导体电阻桥圆片减薄到表面安装尺寸需要的厚度，在半导体电阻桥圆片背面制作几到几十微米厚度的绝缘层，其中，绝缘层为聚酰亚胺、环氧树脂或SiO2层；将半导体电阻桥圆片采用金刚砂轮划片机或激光划片机切割分离出单颗半导体电阻桥芯片；
步骤2)：金属电极制作，采用模具冲制或刻蚀出半导体电阻桥安装需要的尺寸金属电极，并在金属电极的表面镀上镍-金或镍-钯金层；
步骤3)：将半导体电阻桥芯片靠近引出端焊盘两侧端面通过几十微米到几百微米厚度的材料为绝缘性环氧树脂或玻璃的粘接层与金属电极粘接，并且保证半导体电阻桥芯片下端面和金属电极的下端面共面、半导体电阻桥芯片侧面和金属电极的侧面呈直线；
步骤4)：互连，将粘接好后的半导体电阻桥芯片与金属电极采用氩-氢离子进行清洗，然后用金属引线将半导体电阻桥芯片上端面边缘的引出端焊盘与同侧的金属电极上端面相互连接；
步骤5)：包封，将半导体电阻桥芯片上端面边缘的引出端焊盘、金属引线和金属电极上端面用包封胶包封并固化；
步骤6)：检测，对封装半导体电阻桥进行外观检查、性能测试以及代码标识打印。
本发明的有益技术效果是：
本发明用金属电极与半导体电阻桥芯片直接粘接，不需要底座或基板，缩小了封装尺寸、降低了封装厚度降低了封装成本；并通过控制半导体电阻桥芯片、金属电极的面积而实现半导体电阻桥表面安装尺寸的标准化(如1206、0805、0603、0402等)。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1-1是根据本发明实施例所述的半导体电阻桥芯片的示意图。
图1-2是图1-1的A-A剖视图。
图2-1是根据本发明实施例所述的金属电极的示意图。
图2-2是图2-1的A-A剖视图。
图3是根据本发明实施例所述的的半导体电阻桥芯片与金属电极互连的俯视图。
图4是根据本发明实施例所述的半导体电阻桥包封的俯视图。
图5-1是根据本发明实施例所述的表面安装电阻桥的结构示意图。
图5-2是图5-1的A-A剖视图。
图中：
1、半导体电阻桥芯片；11、引出端焊盘；12、电阻桥区；13、绝缘层；2、金属电极；3、粘接层；4、金属引线；5、包封胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其它实施例，都属于本发明保护的范围。
如图1至图5所示，根据本发明的实施例所述的一种表面安装型电阻桥的封装结构，包括半导体电阻桥芯片1，该半导体电阻桥芯片1包括上端面边缘的引出端焊盘11和上端面中部的电阻桥区12，以及下端面的绝缘层13；所述引出端焊盘11与电阻桥区12相联，所述绝缘层13为与表面安装板的绝缘层。
所述半导体电阻桥芯片1靠近引出端焊盘11的两个侧端面由粘接层3通过粘接的方式分别固定金属电极2，两个金属电极2分布于半导体电阻桥芯片1的两端。金属电极2与半导体电阻桥芯片1相连端面无镀层。半导体电阻桥芯片1底端面和金属电极2底端面共面，金属电极2和半导体电阻桥芯片1的前面平齐、后面亦平齐；金属引线4通过热压球焊、超声楔焊(WB)或载带自动焊(TAB)等方式将半导体电阻桥芯片1的引出端焊盘11与金属电极2互连起来；包封体5将金属引线4和引出端焊盘11包封起来。
半导体电阻桥芯片1下端面的绝缘层13是圆片时制作厚度为几微米到几十微米且回流焊温度的绝缘有机膜、玻璃。
半导体电阻桥芯片1与金属电极2之间的粘接层3为绝缘性有机胶、玻璃粘接层，厚度在几十微米到几百微米。
为了方便理解本发明的上述技术方案，以下通过具体使用方式上对本发明的上述技术方案进行详细说明。
在具体使用时，
实施例：一种尺寸为2.00mm×1.20mm×0.50mm(1206型)的表面安装型半导体电阻桥的封装结构和封装工艺，包括如下步骤：
首先，将半导体电阻桥圆片减薄到0.48mm，在半导体电阻桥圆片背面涂覆热固化型高温环氧树脂50μm±25μm厚作绝缘层；固化后将半导体电阻桥圆片采用金刚砂轮划片机切割分离出1.20mm×1.20mm×0.50mm半导体电阻桥芯片1，如图1-1和图1-2；
其次，采用用CA194铜板材，采用模具冲制出1.20mm×0.40mm×0.50mm金属电极，并在表面镀上0.60μm～11.43μm镍层和0.01μm以上金层，如图2-1和图2-2；
从次，将半导体电阻桥芯片1靠近引出端焊盘11两侧端面用0.05mm～0.10mm厚的FR4半固化片与金属电极2粘接，并且保证半导体电阻桥芯片1下端面和金属电极2的下端面共面、半导体电阻桥芯片1侧面和金属电极2的侧面呈直线，如图3；
再次，将粘接固化的半导体电阻桥芯片1与金属电极2采用氩-氢等离子进行清洗，再用φ30μm～φ60μm硅铝丝在半导体电阻桥芯片1上端面边缘的引出端焊盘11与同侧的金属电极2上端面超声楔焊5根金属引线4，如图3；
再次之，将半导体电阻桥芯片1上端面边缘的引出端焊盘11、金属引线4和金属电极2上端面用6060GL型环氧包封胶5包封住并固化，包封胶5包封厚度控制在不高于0.150mm，电阻桥区12露出，如图4和图5-1、图5-2；
最后，对封装器件进行外观检查、性能测试以及代码标识打印，完成表面安装半导体电阻桥器件封装。
综上所述，借助于本发明的上述技术方案，封装工艺中用金属电极2与半导体电阻桥芯片1直接粘接，不需要底座或基板，缩小了封装尺寸、降低了封装厚度降低了封装成本；并可通过控制半导体电阻桥芯片、金属电极面积而实现半导体电阻桥器件表面安装封装尺寸的标准化(如1206、0805、0603、0402等)。
以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的基本构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (7)

1.一种表面安装型电阻桥的封装结构，包括半导体电阻桥芯片(1)，其特征在于，所述半导体电阻桥芯片(1)包括上端面边缘的引出端焊盘(11)、上端面中部的电阻桥区(12)和下端面的绝缘层(13)，所述引出端焊盘(11)与电阻桥区(12)相联；所述半导体电阻桥芯片(1)靠近引出端焊盘(11)两侧端面由粘接层(3)通过粘接的方式与金属电极(2)固定；所述引出端焊盘(11)与金属电极(2)上端面通过金属引线(4)相连接；所述引出端焊盘(11)、金属引线(4)和金属电极(2)上端面用包封胶(5)包封，半导体电阻桥芯片(1)上端面的电阻桥区(12)无包封胶(5)。
2.根据权利要求1所述的表面安装型电阻桥的封装结构，其特征在于，所述金属电极(2)的上表面为可焊性优良的焊料涂镀层，所述金属电极(2)的表面镀敷层结构材料为镍-金或镍-钯金。
3.根据权利要求1所述的表面安装型电阻桥的封装结构，其特征在于，所述金属引线(4)通过热压球焊、超声楔焊或载带自动焊的方式将半导体电阻桥芯片(1)的引出端焊盘(11)与金属电极(2)互连起来。
4.根据权利要求1所述的表面安装型电阻桥的封装结构，其特征在于，所述半导体电阻桥芯片(1)的下端面和金属电极(2)的下端面共面、侧面呈直线。
5.根据权利要求1所述的表面安装型电阻桥的封装结构，其特征在于，所述半导体电阻桥芯片(1)下端面的绝缘层(13)是圆片时制作厚度为几微米到几十微米且能经受住电阻桥使用中可能的焊接温度的有机膜或玻璃。
6.根据权利要求1所述的表面安装型电阻桥的封装结构，其特征在于，所述粘接层(3)为绝缘性有机胶或玻璃，厚度在几十微米到几百微米。
7.一种表面安装型电阻桥的封装工艺，其特征在于，包括如下步骤：
步骤1)：芯片分离，将半导体电阻桥圆片减薄到表面安装尺寸需要的厚度，在半导体电阻桥圆片背面制作几到几十微米厚度的绝缘层(13)，其中，绝缘层(13)为聚酰亚胺、环氧树脂或SiO2层；将半导体电阻桥圆片采用金刚砂轮划片机或激光划片机切割分离出单颗半导体电阻桥芯片(1)；
步骤2)：金属电极制作，采用模具冲制或刻蚀出半导体电阻桥安装需要的尺寸金属电极(2)，并在金属电极(2)的表面镀上镍-金或镍-钯金层；
步骤3)：将半导体电阻桥芯片(1)靠近引出端焊盘(11)两侧端面通过几十微米到几百微米厚度的材料为绝缘性环氧树脂或玻璃的粘接层(3)与金属电极(2)粘接，并且保证半导体电阻桥芯片(1)下端面和金属电极(2)的下端面共面、半导体电阻桥芯片(1)侧面和金属电极(2)的侧面呈直线；
步骤4)：互连，将粘接好后的半导体电阻桥芯片(1)与金属电极(2)采用氩-氢离子进行清洗，然后用金属引线(4)将半导体电阻桥芯片(1)上端面边缘的引出端焊盘(11)与同侧的金属电极(2)上端面相互连接；
步骤5)：包封，将半导体电阻桥芯片(1)上端面边缘的引出端焊盘(11)、金属引线(4)和金属电极(2)上端面用包封胶(5)包封并固化；
步骤6)：检测，对封装半导体电阻桥进行外观检查、性能测试以及代码标识打印。
CN201610079763.9A 2016-02-04 2016-02-04 表面安装型电阻桥的封装结构和封装工艺 Active CN105552044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610079763.9A CN105552044B (zh) 2016-02-04 2016-02-04 表面安装型电阻桥的封装结构和封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610079763.9A CN105552044B (zh) 2016-02-04 2016-02-04 表面安装型电阻桥的封装结构和封装工艺

Publications (2)

Publication Number Publication Date
CN105552044A true CN105552044A (zh) 2016-05-04
CN105552044B CN105552044B (zh) 2018-04-17

Family

ID=55831142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079763.9A Active CN105552044B (zh) 2016-02-04 2016-02-04 表面安装型电阻桥的封装结构和封装工艺

Country Status (1)

Country Link
CN (1) CN105552044B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447632A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装结构
CN108447840A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种半导体电阻桥封装结构和工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831203A (en) * 1997-03-07 1998-11-03 The Ensign-Bickford Company High impedance semiconductor bridge detonator
JP2008138943A (ja) * 2006-12-01 2008-06-19 Nippon Kayaku Co Ltd スクイブならびにエアバッグ用ガス発生装置およびシートベルトプリテンショナー用ガス発生装置
CN201262533Y (zh) * 2008-05-08 2009-06-24 南京理工大学 半导体电阻桥电极塞
CN102853724A (zh) * 2012-10-08 2013-01-02 南京理工大学 用于电火工品的表面封装半导体桥换能元件
CN202836367U (zh) * 2012-10-08 2013-03-27 南京理工大学 用于电火工品的表面封装半导体桥换能元件
CN103900544A (zh) * 2014-04-09 2014-07-02 西北工业大学 一种基于热膨胀流的mems三轴陀螺及其加工方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831203A (en) * 1997-03-07 1998-11-03 The Ensign-Bickford Company High impedance semiconductor bridge detonator
JP2008138943A (ja) * 2006-12-01 2008-06-19 Nippon Kayaku Co Ltd スクイブならびにエアバッグ用ガス発生装置およびシートベルトプリテンショナー用ガス発生装置
CN201262533Y (zh) * 2008-05-08 2009-06-24 南京理工大学 半导体电阻桥电极塞
CN102853724A (zh) * 2012-10-08 2013-01-02 南京理工大学 用于电火工品的表面封装半导体桥换能元件
CN202836367U (zh) * 2012-10-08 2013-03-27 南京理工大学 用于电火工品的表面封装半导体桥换能元件
CN103900544A (zh) * 2014-04-09 2014-07-02 西北工业大学 一种基于热膨胀流的mems三轴陀螺及其加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447632A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装结构
CN108447840A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种半导体电阻桥封装结构和工艺
CN108447840B (zh) * 2018-02-08 2020-04-10 积高电子(无锡)有限公司 一种半导体电阻桥封装结构和工艺
CN108447632B (zh) * 2018-02-08 2020-10-30 积高电子(无锡)有限公司 一种表面安装型半导体电阻桥封装结构

Also Published As

Publication number Publication date
CN105552044B (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN101546718B (zh) 半导体装置封装和制造半导体装置封装的方法
US7948076B2 (en) Semiconductor chip assembly with post/base heat spreader and vertical signal routing
CN100479135C (zh) 半导体器件及其制造方法
CN101416311B (zh) 无夹片和无引线半导体管芯封装及其制造方法
CN106098645B (zh) 半导体器件的封装结构
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
TW201318122A (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
JPH06302653A (ja) 半導体装置
KR101574135B1 (ko) 칩 실장 방법 및 칩 패키지
JP2002083904A (ja) 半導体装置およびその製造方法
CN102136434A (zh) 在引线键合的芯片上叠置倒装芯片的方法
CN106298699A (zh) 封装结构以及封装方法
TWI467714B (zh) 半導體封裝件及其製法
CN208767298U (zh) 传感器封装
JP4777692B2 (ja) 半導体装置
CN102412225A (zh) Bga半导体封装及其制造方法
CN105552044A (zh) 表面安装型电阻桥的封装结构和封装工艺
CN108447840A (zh) 一种半导体电阻桥封装结构和工艺
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
KR20140045461A (ko) 집적회로 패키지
JP2003224234A (ja) 半導体装置
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
KR20100002870A (ko) 반도체 패키지의 제조 방법
JP5233338B2 (ja) 半導体装置及び半導体装置の製造方法
CN102403291B (zh) 半导体零件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Packaging structure and technology of surface mounted resistance bridge

Effective date of registration: 20220614

Granted publication date: 20180417

Pledgee: China Merchants Bank Limited by Share Ltd. Wuxi branch

Pledgor: WUXI TIANHE ELECTRONIC Co.,Ltd.

Registration number: Y2022320010241

PE01 Entry into force of the registration of the contract for pledge of patent right