CN109920763A - 一种表面安装型半导体电阻桥封装基板及封装工艺 - Google Patents

一种表面安装型半导体电阻桥封装基板及封装工艺 Download PDF

Info

Publication number
CN109920763A
CN109920763A CN201910158629.1A CN201910158629A CN109920763A CN 109920763 A CN109920763 A CN 109920763A CN 201910158629 A CN201910158629 A CN 201910158629A CN 109920763 A CN109920763 A CN 109920763A
Authority
CN
China
Prior art keywords
package substrate
pad
substrate
surface mount
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910158629.1A
Other languages
English (en)
Inventor
丁隽
王国建
李保云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JACAL ELECTRONIC (WUXI) CO Ltd
Original Assignee
JACAL ELECTRONIC (WUXI) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JACAL ELECTRONIC (WUXI) CO Ltd filed Critical JACAL ELECTRONIC (WUXI) CO Ltd
Priority to CN201910158629.1A priority Critical patent/CN109920763A/zh
Publication of CN109920763A publication Critical patent/CN109920763A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种表面安装型半导体电阻桥封装基板及封装工艺。该封装基板,包括2个焊盘、2个焊接电极、1个安装半导体电阻桥芯片的芯腔,焊盘与电极由盲导通孔互联,焊盘、电极以及互联孔由铜组成,焊盘、电极表面镀锡、镍钯金等易焊接的焊料镀涂层;半导体电阻桥芯片通过通过环氧等粘接胶或DAF膜粘接,电阻桥芯片焊盘与基板焊盘通过点焊膏‑回流焊形成互联,或焊锡丝焊接形成互联,最后将基板切割即成一个个表面安装型半导体电阻桥。基板与芯片粘接、芯片焊盘与基板焊盘互联、器件分割均可采用标准的、自动化封装设备完成封装,该基板、封装工艺及封装结构简单,互连电阻低,封装工艺步骤少,且均为已有成熟工艺,适合汽车气囊、汽车安全锤、数码电子雷管等中半导体电阻桥封装。

Description

一种表面安装型半导体电阻桥封装基板及封装工艺
技术领域
本发明涉及电子封装技术领域,具体来说,涉及一种半导体电阻桥封装基板及封装工艺。
背景技术
现有的电阻桥封装通常将半导体电阻芯片安装在TO型金属外壳或陶瓷基座腔体中用金属丝(如金丝/金带或铝丝/铝带等)将芯片引出端焊盘与基座外引脚互连起来,再用绝缘胶将互连金属丝包裹(包括芯片压焊焊盘),半导体电阻芯片的电阻桥区暴露出来,亦或在点线路板(PCB)上进行芯片粘接、金属丝键合、包封,亦或金属引线框夹焊、刻蚀、注塑包封完成,这些均存在封装结构和封装工艺步骤相对多,封装效率低,自动化生产效率差。
针对相关技术中的问题,目前尚未提出无金属丝引线键合、不包封又能采用现有自动化封装设备和工艺的封装结构和工艺方案。
发明内容
本发明的目的是提供一种表面安装型电阻桥封装基板和封装工艺,以克服目前存在的上述不足。
为实现上述技术目的,本发明的技术方案是这样实现的:
一种表面安装型电阻桥封装基板,采用MIS基板工艺,为阵列排列,阵列单位包括2个焊盘、2个电极、1个芯腔,焊盘和电极通过盲导通孔互联,所述焊盘和电极表面有锡、镍钯金等易焊镀涂层,其特征在于封装基板单元是带芯腔的,芯腔略大于半导体电阻桥芯片尺寸,而高度基本相同。所述半导体电阻桥封装工艺,首先采用自动装片机将半导体电阻桥芯片通过环氧粘接胶或DAF膜等粘在封装基板芯腔中并固化;接着在半导体电阻桥芯片引出端焊盘和封装基板焊盘上点焊膏并回流,或焊锡丝焊接芯片引出端焊盘和封装基板焊盘,使其互联起来;再将基板切割分离以及清洗、烘干,最后是将合格表面安装型半导体电阻桥挑选并装盒或编带。
本发明的有益效果:该封装基板采用适合成熟MIS基板工艺制作,阵列大拼板适合自动化封装;点焊膏并回流焊替代金属引线键合、包封等,不需要引线键合互联结构,不需要包封结构,简单化了封装工艺,充分利用了已有的设备,提升了封装效率,适合汽车气囊、汽车安全锤、数码电子雷管等中半导体电阻桥对封装的薄型化、标准化表面安装以及低成本、高可靠的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是根据本发明实施例所述的一种表面安装型半导体电阻桥封装基板阵列排布图;
图2是根据本发明实施例所述的一种表面安装型半导体电阻桥封装基板单元的结构示意图;
图3是根据本发明实施例所述的一种表面安装型半导体电阻桥芯片粘接示意图;
图4是根据本发明实施例所述的一种表面安装型半导体电阻桥芯片焊片与基板焊盘焊接示意图;
图5是根据本发明实施例所述的一种表面安装型半导体电阻桥封装切割示意图;
图6是根据本发明实施例所述的一种表面安装型半导体电阻桥示意图。
图中:
1、半导体电阻桥封装基板;2、封装基板工艺边;3、封装基板焊盘;4、封装基板电极;5、封装基板芯腔;6、通过盲导通孔;7、半导体电阻桥芯片;71、半导体电阻桥芯片焊盘;8、焊料;9、粘接层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员所获得的所有其它实施例,都属于本发明保护的范围。
如图1至图6所示,根据本发明的实施例所述的一种表面安装型半导体电阻桥封装基板及封装工艺,封装基板2包括2个焊盘3、2个电极4、1个芯腔5,焊盘和电极通过盲导通孔6互联;封装基板2为阵列排列,所述芯腔5略大于半导体电阻桥芯片7尺寸而高度基本相同,焊盘3和电极4表面有锡、镍钯金等易焊镀涂层31和41。电阻桥封装工艺是电阻桥芯片7采用自动装片机通过环氧粘接胶或DAF膜9粘在芯腔5中并固化;接着在半导体电阻桥芯片7的引出端焊盘71和焊盘3上点焊膏8并回流使其互联起来;再将基板2切割分离以及清洗、烘干,最后是将合格表面安装型半导体电阻桥挑选并装盒或编带。图1为单颗封装基板2阵列排列的整块封装基板1;图2为单颗封装基板2的结构示意图,焊盘3和电极4镀涂层31和41可以为锡、镍钯金等,焊盘3和电极4通过铜盲孔6互联,芯腔5略大于半导体电阻桥芯片7尺寸而高度基本相同;图3为半导体电阻桥芯片7通过环氧粘接胶或DAF膜9粘接固定于芯腔5中;图4是半导体电阻桥芯片7焊盘71和封装基板2电极3上印刷焊膏8,然后并回流;图5是整块基板1通过切割分离出单颗半导体电阻桥器件;图6是单颗半导体电阻桥器件的剖面图。
进一步的,所述表面安装型半导体电阻桥封装基板1是由带芯腔5的单颗封装基板2阵列排列拼板,封装基板为双面板或两层板。
进一步的,所述焊盘3、电极4的材料为5μm~40μm厚度的铜箔;其表面镀覆0.2μm~8.0μm或热喷涂5μm~100μm锡或锡银铜或其他焊料的焊料镀涂层31和41。
进一步的,所述芯腔5尺寸比半导体电阻桥芯片7四周尺寸大0.05mm~0.20mm;芯腔5的深度与半导体电阻桥芯片7厚度一样,深度误差通常控制在0~0.10mm范围内。
进一步的,半导体电阻桥芯片7通过环氧粘接胶或DAF膜9粘接固定于芯腔5后,直接在焊盘71和电极3上印刷焊膏8并回流完成焊接互联。
为了方便理解本发明的上述技术方案,以下通过具体使用方式上对本发明的上述技术方案进行详细说明。
在具体使用时,
实施例:一种尺寸为2.00mm×1.20mm×0.50mm(1206型)的表面安装半导体电阻桥封装基板和封装工艺:
首先,封装基板设计采用阵列排列;焊盘3的尺寸:1.00mm(外边)×0.60mm(里边)×0.35mm,电极4的尺寸:1.25mm×0.40mm,芯腔的尺寸:1.00mm(长度)×0.67mm(宽度)×0.20mm(深度),如图1和图2;
焊盘3和电极4镀覆(5±2)μm镍再镀(0.3±0.2)μm厚度的钯金焊接层31和41。
其次,半导体电阻桥芯片7背面有DAF膜9,通过自动粘片机粘接固定于封装基板2的芯腔5中;
可选的,半导体电阻桥芯片可以在芯腔5内点上环氧等粘接剂将半导体电阻桥芯片7与封装基板2固定在一起。如图3。
通过印刷网版或焊膏点胶机在焊盘71和电极3上印刷或点上焊膏8,如图4,然后回流完成焊接互联;
可选的,采用自动焊锡丝焊接机或手工焊接,将芯片引出端焊盘71和封装基板2焊盘3互联起来。
最后,采用基板切割机将其切割分离,如图5和图6。
综上所述,借助于本发明的封装基板和封装工艺,半导体电阻桥芯片7粘接于封装基板2的芯腔5中,半导体电阻桥芯片7与封装基板基本一样高;封装基板焊盘3和电极4通过铜互连盲孔6互联;半导体电阻桥芯片焊盘71和封装基板焊盘3印刷焊膏8并回流互联起来,取消了传统封装中金属引线键合互联、包封保护等,封装工艺与集成电路封装完全兼容,适合自动化批量封装,互连电阻低,互联抗外界冲击可靠性更高,封装尺寸规格易实现标准化(如0805、0603等),可直接替代金属膜桥丝产品而提高产品质量。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (3)

1.一种本发明公开了一种表面安装型半导体电阻桥封装基板及封装工艺。封装基板包括工艺边(1)和阵列排列的单元(2);封装基板单元(2)包括焊盘(3)、电极(4)、芯腔(5),焊盘(3)和电极(4)通过盲导通孔(6)互联,所述焊盘(3)和电极(4)表面有锡、镍钯金等易焊镀涂层(31和41),其特征在于封装基板单元是带芯腔的,芯腔略大于半导体电阻桥芯片(7)尺寸,而高度基本相同。该半导体电阻桥封装工艺是采用自动装片机粘接,半导体电阻桥芯片(7)通过环氧等粘接胶或DAF膜(Die Attach Film)(9)粘接在封装基板芯腔(5)中;所述半导体电阻桥芯片(7)引出端焊盘(71)与封装基板焊盘(3)通过点焊膏-回流焊或或焊锡丝焊接的焊料(8)互联;封装工艺最后是将基板切割成一个个分离的表面安装型半导体电阻桥,并筛选掉不合格品。
2.根据权利要求1所述的表面安装电阻桥的封装基板(1),其特征在于,所述表面安装电阻桥的封装基板(1)是阵列排列并带芯腔(5)的,芯腔(5)略大于半导体电阻桥芯片(7)尺寸,腔高基本与芯片厚度相同。
3.根据权利要求1所述的表面安装电阻桥芯片(7)的引出端焊盘(71)与封装基板焊盘(3)的互联,其特征在于,所述电阻桥芯片(7)的引出端焊盘(71)与封装基板焊盘(3)通过点焊膏-回流焊或或焊锡丝焊接的焊料(8)实现互联。
CN201910158629.1A 2019-03-04 2019-03-04 一种表面安装型半导体电阻桥封装基板及封装工艺 Pending CN109920763A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910158629.1A CN109920763A (zh) 2019-03-04 2019-03-04 一种表面安装型半导体电阻桥封装基板及封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910158629.1A CN109920763A (zh) 2019-03-04 2019-03-04 一种表面安装型半导体电阻桥封装基板及封装工艺

Publications (1)

Publication Number Publication Date
CN109920763A true CN109920763A (zh) 2019-06-21

Family

ID=66963056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910158629.1A Pending CN109920763A (zh) 2019-03-04 2019-03-04 一种表面安装型半导体电阻桥封装基板及封装工艺

Country Status (1)

Country Link
CN (1) CN109920763A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220784A (zh) * 2022-01-19 2022-03-22 北京智芯传感科技有限公司 一种高安全性电底火用封装器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063679A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 立体回路基板の電極端子構造
CN1819131A (zh) * 2004-12-29 2006-08-16 因芬尼昂技术股份公司 用于在基板上生产包括集成电路的模块的方法和由此制造的集成模块
CN101325188A (zh) * 2007-03-30 2008-12-17 育霈科技股份有限公司 具双面增层之晶圆级半导体封装及其方法
CN102376852A (zh) * 2010-08-13 2012-03-14 金龙国际公司 发光二极管封装的基板结构及其制造方法
CN108447840A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种半导体电阻桥封装结构和工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063679A (ja) * 2002-07-26 2004-02-26 Matsushita Electric Works Ltd 立体回路基板の電極端子構造
CN1819131A (zh) * 2004-12-29 2006-08-16 因芬尼昂技术股份公司 用于在基板上生产包括集成电路的模块的方法和由此制造的集成模块
CN101325188A (zh) * 2007-03-30 2008-12-17 育霈科技股份有限公司 具双面增层之晶圆级半导体封装及其方法
CN102376852A (zh) * 2010-08-13 2012-03-14 金龙国际公司 发光二极管封装的基板结构及其制造方法
CN108447840A (zh) * 2018-02-08 2018-08-24 积高电子(无锡)有限公司 一种半导体电阻桥封装结构和工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114220784A (zh) * 2022-01-19 2022-03-22 北京智芯传感科技有限公司 一种高安全性电底火用封装器件
CN114220784B (zh) * 2022-01-19 2022-09-13 北京智芯传感科技有限公司 一种高安全性电底火用封装器件

Similar Documents

Publication Publication Date Title
US6080931A (en) Semiconductor package
US6069025A (en) Method for packaging a semiconductor device
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
CN102760664B (zh) 半导体装置和制造半导体装置的方法
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
US20020019073A1 (en) Method for manufacturing a dual chip package
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US8940629B2 (en) Ball grid array semiconductor package and method of manufacturing the same
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN109920763A (zh) 一种表面安装型半导体电阻桥封装基板及封装工艺
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JPH08340081A (ja) 半導体装置とその製造方法
JP2009521798A (ja) 半導体パッケージ、その製造方法及びイメージセンサー用の半導体パッケージモジュール
CN106158796A (zh) 芯片封装结构及其制作方法
TWI460796B (zh) 具有保護層的半導體封裝及其製作方法
CN115172174A (zh) 实现裸铜区焊线的封装结构及其制作方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
CN105552044B (zh) 表面安装型电阻桥的封装结构和封装工艺
CN202196776U (zh) 一种扁平无载体无引线引脚外露封装件
CN208848880U (zh) 一种厚膜基板小型化金属管壳封装结构
JPH034543A (ja) 半導体装置
US20110241026A1 (en) Light-emitting diode chip and package structure thereof
CN104112811A (zh) 一种led的封装方法
CN112151662A (zh) 一种用玻璃扩散罩的led灯珠制作的电路板模组及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190621