CN106158796A - 芯片封装结构及其制作方法 - Google Patents
芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN106158796A CN106158796A CN201510180578.4A CN201510180578A CN106158796A CN 106158796 A CN106158796 A CN 106158796A CN 201510180578 A CN201510180578 A CN 201510180578A CN 106158796 A CN106158796 A CN 106158796A
- Authority
- CN
- China
- Prior art keywords
- conductive
- chip
- conductive pole
- lead frame
- pole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000004020 conductor Substances 0.000 claims abstract description 45
- 239000000084 colloidal system Substances 0.000 claims abstract description 29
- 238000012856 packing Methods 0.000 claims description 24
- 238000002360 preparation method Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000008393 encapsulating agent Substances 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 238000005538 encapsulation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229910001092 metal group alloy Inorganic materials 0.000 description 4
- 239000006071 cream Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002305 electric material Substances 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- QRJOYPHTNNOAOJ-UHFFFAOYSA-N copper gold Chemical compound [Cu].[Au] QRJOYPHTNNOAOJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Abstract
本发明提供一种芯片封装结构及其制作方法。一种芯片封装结构包括芯片、导线架以及封装胶体；芯片具有有源表面、多个第一导电柱及多个第二导电柱；导线架具有多个内引脚；芯片设置于导线架上，其中各个第一导电柱接合于对应的内引脚，且各个第二导电柱位于这些内引脚之间；各个第一导电柱的端部及各个第二导电柱的端部分别设置有导电材料；封装胶体包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚，其中封装胶体具有多个开孔，以暴露出位于各个第二导电柱的端部的导电材料。
Description
技术领域
本发明是有关于一种芯片封装结构，且特别是有关于一种芯片封装结构及其制作方法。
背景技术
半导体封装技术包含有许多封装形态，其中属于四方扁平封装系列的四方扁平无引脚(QFN)封装具有较短的信号传递路径及相对较快的信号传递速度，因此一直是低脚位(low pin count)构装类型的主流之一。
一般而言，在四方扁平无引脚封装的制造过程中，会先将芯片配置于导线架上，并通过打线接合(wire bonding)或覆晶接合(flip chip)等方式使芯片电性连接于导线架。之后，通过封装胶体来包覆设置于导线架上的芯片及芯片与导线架之间的电性接点。在上述封装结构以其导线架设置于电路板或其他电子元件时，芯片仅能通过导线架电性连接至电路板或其他电子元件。换言之，现有的四方扁平无引脚封装存在着外接至电路板或其他电子元件的端子数不足的情形。
举例来说，现有技术中在芯片上形成多个焊球(solder ball)，以提高四方扁平无引脚封装外接至电路板或其他电子元件的端子数。为使这些焊球暴露于封装胶体外以作为外接端子，需进一步通过机械研磨的方式来去除覆盖这些焊球及导线架的封装胶体，使焊球可以露出部份截面积，以供后续连接外接端子使用。虽然，通过在芯片上形成多个焊球，并使这些焊球暴露于封装胶体外，可达到提高四方扁平无引脚封装的外接端子的数量的目的，然而，为避免各锡球彼此间形成桥接，因此任两相邻的焊球之间需保有较大的间距(pitch)，再加上，焊球的尺寸大小具有一定程度的限制，否则将会在芯片上形成这些焊球的过程中产生任两相邻的焊球互连的情况。在微间距化日趋严格的要求下，上述封装技术与封装结构并不符合高密度半导体封装的微间距(fine pitch)的需求。
发明内容
本发明提供一种芯片封装结构及其制作方法，以符合高密度半导体封装的微间距的需求。
本发明提出一种芯片封装结构，其包括芯片、导线架以及封装胶体；芯片具有有源表面以及位于有源表面上的多个第一导电柱与多个第二导电柱；导线架具有多个内引脚；芯片设置于导线架上；在导线架的芯片配置区内，各个第一导电柱接合于对应的内引脚，且各个第二导电柱位于这些内引脚之间；各个第一导电柱的端部及各个第二导电柱的端部分别设置有导电材料；封装胶体包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚，其中封装胶体具有对应于这些第二导电柱而设置的多个开孔，以暴露出位于各个第二导电柱的端部的导电材料的部分。
本发明提出一种芯片封装结构的制作方法，其包括以下步骤：首先，提供芯片，此芯片具有有源表面；接着，形成多个第一导电柱与多个第二导电柱在有源表面上，并在各个第一导电柱的端部及各个第二导电柱的端部进一步形成导电材料；接着，提供导线架，此导线架具有多个内引脚；将芯片设置于导线架上，使各个第一导电柱在导线架的芯片配置区内接合于对应的内引脚上，且各个第二导电柱位于这些内引脚之间；接着，形成封装胶体，以包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚；之后，形成多个开孔在封装胶体，以暴露出位于各个第二导电柱的端部的导电材料的部分。
本发明提出一种芯片封装结构的制作方法，其包括以下步骤：首先，提供芯片，此芯片具有有源表面；接着，形成多个第一导电柱与多个第二导电柱在有源表面上，并在各个第一导电柱的端部进一步形成第一导电材料；接着，提供导线架，此导线架具有多个内引脚；接着，将芯片设置于导线架上，使各个第一导电柱在导线架的芯片配置区内接合于对应的内引脚上，且各个第二导电柱位于这些内引脚之间；形成封装胶体，以包覆芯片、这些第一导电柱、这些第二导电柱以及这些内引脚；接着，形成多个开孔在封装胶体，以暴露出各个第二导电柱的端部；之后，形成第二导电材料在各个开孔内，以连接对应的第二导电柱的端部，其中各个开孔由对应的第二导电材料所填满。
基于上述，本发明是先在芯片的有源表面上形成多个第一导电柱与多个第二导电柱，其中第一导电柱是作为连接导线架所用，而第二导电柱则是作为后续连接外部电子元件的外接端子。在将各个第一导电柱接合于导线架的对应的内引脚后，高度较第一导电柱为高的各个第二导电柱会延伸至由这些内引脚所定义出的镂空部且实质上未超出导线架的底部。接着，在通过封装胶体包覆芯片、第一导电柱、第二导电柱以及内引脚后，移除覆盖各个第二导电柱的端部的封装胶体以形成多个开孔，从而暴露出各个第二导电柱的端部。之后，将导线架设置于电路板上，并回焊各个开孔内的导电材料或导电材料与焊料的组合，以形成电性连接电路板与对应的第二导电柱的导电接点。
换言之，通过上述制作流程而得的芯片封装结构，其芯片可分别通过导线架以及形成于有源表面上的第二导电柱电性连接于电路板，且任两相邻的第一导电柱与第二导电柱之间或任两相邻的第二导电柱之间可具有较小的间距，因此芯片封装结构不仅可提高其外接端子的数量，也可符合高密度半导体封装的微间距的需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1F是本发明一实施例的芯片封装结构的制作流程示意图；
图2A至图2F是本发明一实施例的芯片封装结构的制作流程示意图。
附图标记说明：
100、100A：芯片封装结构；
110：芯片；
111：有源表面；
112：背面；
113：侧表面；
120：第一导电柱；
121、131：端部；
130：第二导电柱；
140、141：导电材料；
140a、141a、141b：导电接点；
150：导线架；
151：内引脚；
152：芯片配置区；
153：镂空部；
154：底部；
160：封装胶体；
161：开孔；
170：焊料；
180：电路板；
191：锡料；
192：锡膏；
D1、D2：间距。
具体实施方式
图1A至图1F是本发明一实施例的芯片封装结构的制作流程示意图，其中图1B也同时示出形成多个第一导电柱与第二导电柱在芯片的有源表面后的底视图。请先参考图1A，提供芯片110，其中芯片110具有有源表面111、相对于有源表面111的背面112及连接有源表面111与背面的侧表面113。接着，请参考图1B，形成多个第一导电柱120与多个第二导电柱130在有源表面111上，并在各个第一导电柱120的端部121进一步形成导电材料140及各个第二导电柱130的端部131进一步形成导电材料141。通常而言，这些第一导电柱120与这些第二导电柱130可通过溅镀、印刷、电镀、化学镀或电化学沉积(ECD)等方式而形成有源表面111上，而导电材料140与导电材料141可通过电镀或印刷等方式而分别形成于对应的第一导电柱120的端部121及对应的第二导电柱130的端部131上。
此处，各个第一导电柱120较各个第二导电柱130靠近侧表面113。换个角度来说，这些第一导电柱120设置靠近芯片外围，而这些第二导电柱130相对于这些第一导电柱120设置于芯片中央，因此这些第一导电柱120例如是环绕设置于这些第二导电柱130的周围。详细而言，第一导电柱120主要是作为连接导线架150(示出于图1C)所用，而第二导电柱130则是作为后续连接外部电子元件的外接端子，因此各个第一导电柱120的高度例如是低于各个第二导电柱130的高度。另一方面，任两相邻的第一导电柱120与第二导电柱130之间的间距D1或任两相邻的第二导电柱130之间的间距D2例如是介于50微米至200微米之间。相较于现有技术在芯片上形成多个焊球，以提高四方扁平无引脚封装外接至电路板或其他电子元件的端子数而言，本实施例通过在有源表面111上形成多个第一导电柱120与多个第二导电柱130的方式，可使任两相邻的第一导电柱120与第二导电柱130之间或任两相邻的第二导电柱130之间具有较小的间距，以符合高密度半导体封装的微间距的需求。
在本实施例中，第一导电柱120与第二导电柱130都例如是由铜或铜合金所构成，但本发明不限于此。在其他实施例中，也可采用其他导电性佳的金属或金属合金，例如是金、银、镍等金属，以构成第一导电柱120与第二导电柱130。另一方面，导电材料140与导电材料141都例如是由锡或锡合金所构成，但本发明不限于此。在其他实施例中，也可采用其他导电性佳的金属或金属合金，以在对应的第一导电柱120的端部121形成导电材料140及对应的第二导电柱130的端部131形成导电材料141。
接着，请参考图1C，提供导线架150，其中导线架150具有多个内引脚151(示意地示出两个)，并通过多个内引脚151的上表面共同定义出芯片配置区152，以共同承置芯片110，并在各个内引脚151往芯片110延伸方向的端部下表面，利用半蚀刻处理形成镂空部153。接着，以芯片110的有源表面111面向导线架150并使各个第一导电柱120对准于对应的内引脚151。之后，通过回焊处理将芯片110固定于导线架150上。此时，各个第一导电柱120会在导线架150的芯片配置区152内接合于对应的内引脚151上。详细而言，使各个第一导电柱120接合于对应的内引脚151上的方法可包括回焊或超音波热压合等加热接合方式，其中图1B所示的位于各个第一导电柱120的端部121的导电材料140会形成电性连接各个第一导电柱120与对应的内引脚151的导电接点140a。
由于各个第二导电柱130的高度高于各个第一导电柱120的高度，因此在使各个第一导电柱120接合于对应的内引脚151上后，各个第二导电柱130会延伸至由这些内引脚151所定义出的导线架150的镂空部153。也就是说，各个第二导电柱130会自有源表面111延伸至镂空部153，且实质上未超出导线架150的底部154。在另一实施例中，第一导电柱120的高度与第二导电柱130的高度可为相同高度，另在第二导电柱130上形成较第一导电柱120上的导电材料为厚的导电材料，以使第二导电柱130与其端部131上的导电材料的整体高度高于第一导电柱120与其端部121上的导电材料的整体高度，藉以在芯片110设置于导线架150后，使第二导电柱130与其端部131上的导电材料延伸至镂空部153。
接着，请参考图1D，形成封装胶体160，以包覆芯片110、这些第一导电柱120、这些第二导电柱130以及这些内引脚151。更详细而言，封装胶体160会包覆各个第一导电柱120与对应的内引脚151之间的导电接点140a，并且填满整个镂空部153，进而将位于各个第二导电柱130的端部131的导电材料141包覆起来。然后，例如通过雷射钻孔的方式将覆盖于各个第二导电柱130的端部131的部分封装胶体160去除，以形成对应于各个第二导电柱130的端部131的多个开孔161，从而暴露出位于各个第二导电柱130的端部131的导电材料141的部分。
请参考图1E，填入焊料170在各个开孔161，其中焊料170可为与导电材料140、141相同的材料所构成，例如锡料或助焊剂，并填满各个开孔161内。
在上板处理时，可在导线架150的底部进一步形成具有预定量的锡料191，形成的方式例如是电镀。请参考图1E与图1F，提供电路板180，并将导线架150设置于电路板180上。此时，导线架150例如是位于芯片110与电路板180之间。然后，进行回焊处理，使位于导线架150的底部的锡料191与电路板180上对应设置的导电接点141a形成电性连接，以及位于各个开孔161内的焊料170、导电材料141与电路板180上对应于各个开孔161设置的导电接点141b形成电性连接。值得一提的是，如图1E所示，电路板180上的导电接点141a、141b上可个别设有锡膏192，藉以与导线架150形成较佳的结合性。至此，本实施例的芯片封装结构100已大致完成。
在本实施例中，由于芯片封装结构100的芯片110可分别通过导线架150以及形成于有源表面111上的第二导电柱130电性连接于电路板180，且任两相邻的第一导电柱120与第二导电柱130之间或任两相邻的第二导电柱130之间可具有较小的间距，因此芯片封装结构100不仅可提高其外接端子的数量，也可符合高密度半导体封装的微间距的需求。再加上，第一导电柱120与第二导电柱130的材质为硬度较高的金属(例如铜)以电镀方式制作而成，因此可制造出较小尺寸且熔点较高的金属柱，不会如同传统锡球在回焊接合时容易发生溢流而产生桥接短路的问题。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2F是本发明一实施例的芯片封装结构的制作流程示意图。请先参考图2A与图2B，在本实施例中，在芯片110的有源表面111上形成多个第一导电柱120与多个第二导电柱130的方式与上述实施例的芯片封装结构100大致相同，在此便不再赘述。不同的是，在图2B所示的制作步骤中，并未在各个第二导电柱的端部131形成导电材料。
接着，请先参考图2C，使各个第一导电柱120对准于对应的内引脚151而将芯片110设置于导线架150上。此时，各个第一导电柱120会在导线架150的芯片配置区152内接合于对应的内引脚151上。然后，回焊如图2B所示的位于各个第一导电柱120的端部121的导电材料140，以形成电性连接各个第一导电柱120与对应的内引脚151的导电接点140a。
接着，请参考图2D，形成封装胶体160，以包覆芯片110、这些第一导电柱120、这些第二导电柱130以及这些内引脚150。更详细而言，封装胶体160会包覆各个第一导电柱120与对应的内引脚151之间的导电接点140a，并且填满镂空部153，进而将各个第二导电柱130的端部131包覆起来。然后，例如通过雷射钻孔的方式将覆盖于各个第二导电柱130的端部131的部分封装胶体160去除，以形成对应于各个第二导电柱130的端部131的多个开孔161，从而暴露出各个第二导电柱130的端部131。
接着，请参考图2E，例如通过电镀或印刷等方式形成导电材料141在各个开孔161，其中导电材料141可为锡或锡合金，填满各个开孔161并连接对应的第二导电柱130的端部131。在上板处理时，可在导线架150的底部154进一步形成具有预定量的锡料191，形成的方式例如是电镀。请参考图2E与图2F，将导线架150设置于电路板180上，并执行回焊处理，以使位于导线架150的底部154的锡料191与电路板180上对应设置的导电接点141a形成电性连接，以及各个开孔161内的导电材料141与电路板180上对应于各个开孔161设置的导电接点141b形成电性连接。值得一提的是，如图2E所示，电路板180上的导电接点141a、141b上可个别设有锡膏192，藉以与导线架150形成较佳的结合性。至此，本实施例的芯片封装结构100A已大致完成。
综上所述，本发明是先在芯片的有源表面上形成多个第一导电柱与多个第二导电柱，其中第一导电柱是作为连接导线架所用，而第二导电柱则是作为后续连接外部电子元件的外接端子。在将各个第一导电柱接合于导线架的对应的内引脚后，高度较第一导电柱为高的各个第二导电柱会延伸至由这些内引脚所定义出的镂空部且实质上未超出导线架的底部。接着，在通过封装胶体包覆芯片、第一导电柱、第二导电柱以及内引脚后，移除覆盖各个第二导电柱的端部的封装胶体以形成多个开孔，从而暴露出各个第二导电柱的端部。之后，将导线架设置于电路板上，并回焊各个开孔内的导电材料或导电材料与焊料的组合，以形成电性连接电路板与对应的第二导电柱的导电接点。
换言之，通过上述制作流程而得的芯片封装结构，其芯片可分别通过导线架以及形成于有源表面上的第二导电柱电性连接于电路板，且任两相邻的第一导电柱与第二导电柱之间或任两相邻的第二导电柱之间可具有较小的间距，因此芯片封装结构不仅可提高其外接端子的数量，也可符合高密度半导体封装的微间距的需求。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种芯片封装结构，其特征在于，包括：
芯片，具有有源表面以及位于该有源表面上的多个第一导电柱与多个第二导电柱；
导线架，具有多个内引脚，该芯片设置于该导线架上，在该导线架的芯片配置区内，各该第一导电柱接合于对应的该内引脚，各该第二导电柱位于该些内引脚之间，其中各该第一导电柱的端部及各该第二导电柱的端部分别设置有导电材料；以及
封装胶体，包覆该芯片、该些第一导电柱、该些第二导电柱以及该些内引脚，其中该封装胶体具有对应于该些第二导电柱而设置的多个开孔，以暴露出位于各该第二导电柱的该端部上的该导电材料的部分。
2.根据权利要求1所述的芯片封装结构，其特征在于，各该第一导电柱的高度低于各该第二导电柱的高度。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
电路板，该导线架设置于该电路板上，其中各该第二导电柱通过对应的该导电材料电性连接至该电路板。
4.根据权利要求1所述的芯片封装结构，其特征在于，该些内引脚定义出该导线架的镂空部，各该第二导电柱自该有源表面延伸至该镂空部内。
5.根据权利要求1所述的芯片封装结构，其特征在于，该些第一导电柱设置靠近芯片外围，该些第二导电柱相对于该些第一导电柱设置于芯片中央。
6.根据权利要求1所述的芯片封装结构，其特征在于，任两相邻的该第一导电柱与该第二导电柱或任两相邻的该些第二导电柱之间的间距介于50微米至200微米之间。
7.一种芯片封装结构的制作方法，其特征在于，包括：
提供芯片，该芯片具有有源表面；
形成多个第一导电柱与多个第二导电柱在该有源表面上，并在各该第一导电柱的端部及各该第二导电柱的端部进一步形成导电材料；
提供导线架，该导线架具有多个内引脚；
将该芯片设置于该导线架上，使各该第一导电柱在该导线架的芯片配置区内接合于对应的该内引脚上，且各该第二导电柱位于该些内引脚之间；
形成封装胶体，以包覆该芯片、该些第一导电柱、该些第二导电柱以及该些内引脚；以及
形成多个开孔在该封装胶体，以暴露出位于各该第二导电柱的该端部的该导电材料的部分。
8.根据权利要求7所述的芯片封装结构的制作方法，其特征在于，使各该第一导电柱在该导线架的该芯片配置区内接合于对应的该内引脚的方法包括：
回焊位于各该第一导电柱的该端部的该导电材料，以形成电性连接各该第一导电柱与对应的该内引脚的导电接点。
9.根据权利要求7所述的芯片封装结构的制作方法，其特征在于，在使位于各该第二导电柱的该端部的该导电材料的部分暴露于对应的该开孔之后还包括：
填入焊料在各该开孔；
提供电路板，并将该导线架设置于该电路板上；以及
回焊位于各该开孔内的该焊料与该导电材料，以形成电性连接该电路板与对应的该第二导电柱的导电接点。
10.一种芯片封装结构的制作方法，其特征在于，包括：
提供芯片，该芯片具有有源表面；
形成多个第一导电柱与多个第二导电柱在该有源表面上，并在各该第一导电柱的端部进一步形成第一导电材料；
提供导线架，该导线架具有多个内引脚；
将该芯片设置于该导线架上，使各该第一导电柱在该导线架的芯片配置区内接合于对应的该内引脚上，且各该第二导电柱位于该些内引脚之间；
形成封装胶体，以包覆该芯片、该些第一导电柱、该些第二导电柱以及该些内引脚；
形成多个开孔在该封装胶体，以暴露出各该第二导电柱的端部；以及
形成第二导电材料在各该开孔内，以连接对应的该第二导电柱的该端部，其中各该开孔由对应的该第二导电材料所填满。
11.根据权利要求10所述的芯片封装结构的制作方法，其特征在于，使各该第一导电柱在该导线架的该芯片配置区内接合于对应的该内引脚的方法包括：
回焊位于各该第一导电柱的该端部的该第一导电材料，以形成电性连接各该第一导电柱与对应的该内引脚的导电接点。
12.根据权利要求10所述的芯片封装结构的制作方法，其特征在于，在各该开孔由对应的该第二导电材料所填满之后还包括：
提供电路板，并将该导线架设置于该电路板上；以及
回焊各该开孔内的该第二导电材料，以形成电性连接该电路板与对应的该第二导电柱的导电接点。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104101491A TWI556368B (zh) | 2015-01-16 | 2015-01-16 | 晶片封裝結構及其製作方法 |
| TW104101491 | 2015-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158796A true CN106158796A (zh) | 2016-11-23 |
| CN106158796B CN106158796B (zh) | 2019-02-19 |
Family
ID=57181857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510180578.4A Active CN106158796B (zh) | 2015-01-16 | 2015-04-16 | 芯片封装结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106158796B (zh) |
| TW (1) | TWI556368B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355472B2 (en) | 2018-02-13 | 2022-06-07 | Industrial Technology Research Institute | Package structure and method for connecting components |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102569815B1 (ko) * | 2016-10-01 | 2023-08-22 | 인텔 코포레이션 | 전자 디바이스 패키지 |
| TWI613768B (zh) * | 2017-03-20 | 2018-02-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1486510A (zh) * | 2001-08-21 | 2004-03-31 | �����˰�װ��������˾ | 在引线框上形成倒装芯片半导体封装的方法 |
| US20040126927A1 (en) * | 2001-03-05 | 2004-07-01 | Shih-Hsiung Lin | Method of assembling chips |
| US20060192295A1 (en) * | 2004-11-17 | 2006-08-31 | Chippac, Inc. | Semiconductor package flip chip interconnect having spacer |
| US20110042798A1 (en) * | 2009-08-21 | 2011-02-24 | Stats Chippac, Ltd. | Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars |
| CN104885217A (zh) * | 2012-10-23 | 2015-09-02 | 泰塞拉公司 | 两个或多个晶元的多晶元堆叠 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI313507B (en) * | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| TW200830520A (en) * | 2007-01-12 | 2008-07-16 | United Microelectronics Corp | Multi-chip package |
-
2015
- 2015-01-16 TW TW104101491A patent/TWI556368B/zh active
- 2015-04-16 CN CN201510180578.4A patent/CN106158796B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040126927A1 (en) * | 2001-03-05 | 2004-07-01 | Shih-Hsiung Lin | Method of assembling chips |
| CN1486510A (zh) * | 2001-08-21 | 2004-03-31 | �����˰�װ��������˾ | 在引线框上形成倒装芯片半导体封装的方法 |
| US20060192295A1 (en) * | 2004-11-17 | 2006-08-31 | Chippac, Inc. | Semiconductor package flip chip interconnect having spacer |
| US20110042798A1 (en) * | 2009-08-21 | 2011-02-24 | Stats Chippac, Ltd. | Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars |
| CN104885217A (zh) * | 2012-10-23 | 2015-09-02 | 泰塞拉公司 | 两个或多个晶元的多晶元堆叠 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11355472B2 (en) | 2018-02-13 | 2022-06-07 | Industrial Technology Research Institute | Package structure and method for connecting components |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158796B (zh) | 2019-02-19 |
| TW201628136A (zh) | 2016-08-01 |
| TWI556368B (zh) | 2016-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878353B2 (en) | Structure for microelectronic packaging with bond elements to encapsulation surface | |
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| KR102054385B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| CN110197793A (zh) | 一种芯片及封装方法 | |
| CN102456648B (zh) | 封装基板的制法 | |
| CN106711104A (zh) | 封装基板及其制作工艺、半导体元件封装结构及制作工艺 | |
| KR20170084174A (ko) | 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치 | |
| CN103715165A (zh) | 半导体封装件及其制法 | |
| TWM556934U (zh) | 具有接點溝槽的預成形導線架 | |
| CN106158796A (zh) | 芯片封装结构及其制作方法 | |
| US6849952B2 (en) | Semiconductor device and its manufacturing method | |
| TWM558999U (zh) | 發光封裝元件 | |
| US8174099B2 (en) | Leadless package with internally extended package leads | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| CN209374443U (zh) | 芯片封装结构 | |
| CN208589411U (zh) | 具有最大可视角的吃锡凹槽的预成型导线架及其封装组件 | |
| CN110890284A (zh) | 一种芯片堆叠封装结构及其工艺方法 | |
| KR100979846B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN205621701U (zh) | 一种面阵列无引脚csp封装件 | |
| CN106876340B (zh) | 半导体封装结构及其制作方法 | |
| CN219738945U (zh) | 半导体封装结构及封装组件 | |
| CN106298749B (zh) | 发光二极管、电子器件及其制作方法 | |
| CN104112811B (zh) | 一种led的封装方法 | |
| CN210575836U (zh) | 一种芯片堆叠封装结构 | |
| CN105789072B (zh) | 一种面阵列无引脚csp封装件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |