JP2011238730A - チップ抵抗器およびその実装構造 - Google Patents

チップ抵抗器およびその実装構造 Download PDF

Info

Publication number
JP2011238730A
JP2011238730A JP2010108053A JP2010108053A JP2011238730A JP 2011238730 A JP2011238730 A JP 2011238730A JP 2010108053 A JP2010108053 A JP 2010108053A JP 2010108053 A JP2010108053 A JP 2010108053A JP 2011238730 A JP2011238730 A JP 2011238730A
Authority
JP
Japan
Prior art keywords
resistor
chip resistor
pair
insulating substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010108053A
Other languages
English (en)
Inventor
Yukinori Maeda
幸則 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2010108053A priority Critical patent/JP2011238730A/ja
Publication of JP2011238730A publication Critical patent/JP2011238730A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】薄型化した構造を有すると共に、導電性接着剤等の樹脂材料を用いた実装方法に対応が可能なチップ抵抗器およびその実装構造を提供する。
【解決手段】絶縁性基板11の片面に、抵抗体13と、この抵抗体の両端部に重なり合う一対の内部電極12,12と、抵抗体を覆う保護膜14,15と、一対の内部電極の露出部分を覆う一対の外部電極16,16とが設けられているチップ抵抗器において、外部電極16は樹脂材料に導電材料が分散されている導電性樹脂からなる。その実装構造は、上記チップ抵抗器を、回路基板21に設けられた所定の配線パターン22上に搭載して、外部電極16と樹脂成分が同質である導電性接着剤23を用いて外部電極と配線パターンとを接続した。
【選択図】図3

Description

本発明は、チップ抵抗器に係り、特にアルミナ等の絶縁性基板の片面に抵抗体および電極等を配置したチップ抵抗器およびその実装構造に関する。
電子機器の軽薄短小化に伴い、チップ抵抗器等の電子部品も回路基板の表裏面に実装するばかりではなく、積層回路基板等の内層に実装する場合が生じ、その薄型化の要請に対応し、アルミナ等の絶縁性基板の片面に抵抗体および電極等を配置したチップ抵抗器の構成例が提案されている(特許文献1参照)。
また、チップ部品においては、従来のハンダ接合による回路基板への実装方法に代え、導電性接着剤等の樹脂材料を用いた回路基板への実装方法が検討されている。導電性接着剤等の樹脂材料を用いた実装方法では、従来のハンダ接合を用いた実装方法と比較して、接合部の柔軟性が高く、低温で作業が可能でチップ部品へのダメージを軽減でき、且つ鉛等の金属を使用せず環境負荷を低減できるという利点がある。
しかしながら、従来のチップ抵抗器では外部電極にメッキ層を採用していて、これが導電性接着剤等の樹脂材料を用いた実装方法では接合がしっくりいかないという課題が存在する。なお、チップ抵抗器の絶縁性基板の両端部に、導電性接着剤を用いて周面電極層を形成し、該周面電極層の表面にメッキ層を設けることが提案されている(特許文献2参照)。
特開2004−140285号公報 特開2003−124004号公報
本発明は、上述の事情に基づいてなされたもので、薄型化した構造を有すると共に、導電性接着剤等の樹脂材料を用いた実装方法に対応が可能なチップ抵抗器およびその実装構造を提供することを目的とする。
本発明のチップ抵抗器は、絶縁性基板の片面に、抵抗体と、この抵抗体の両端部に重なり合う一対の内部電極と、前記抵抗体を覆う保護膜と、前記一対の内部電極の露出部分を覆う一対の外部電極とが設けられているチップ抵抗器において、前記外部電極は樹脂材料に導電材料が分散されている導電性樹脂からなることを特徴とする。
また、本発明のチップ抵抗器の実装構造は、上記チップ抵抗器を、回路基板に設けられた所定の配線パターン上に搭載して、前記外部電極と樹脂成分が同質である導電性接着剤を用いて前記外部電極と前記配線パターンとを接続したことを特徴とする。
これにより、本発明のチップ抵抗器は外部電極が導電性樹脂により形成されているので、導電性接着剤等の樹脂材料を用いた実装方法に対応が可能となり、接合部の柔軟性が高く、低温で作業が可能でチップ部品へのダメージを軽減でき、上記実装方法と組み合わせることで、高い信頼性を発揮できる。
(a)(b)は本発明のチップ抵抗器の構造例を示す、(c)のXX線に沿った断面図であり、(c)はそれらの上面図である。 (a)は本発明のスルーホールを備えたチップ抵抗器の構造例を示す、(b)のXX線に沿った断面図であり、(b)はその上面図である。 図1および図2に示すチップ抵抗器の実装状態を示す断面図である。 本発明のチップ抵抗器の他の実施例の実装状態を示す断面図である。 図4に示すチップ抵抗器のスルーホールの構成例を示す絶縁性基板の上面図である。 本発明のチップ抵抗器の製造工程例を示す上面図である。
以下、本発明の実施形態について、図1乃至図6を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。
本発明のチップ抵抗器は、図1に示すように、表面と裏面とを有するアルミナ等の絶縁性基板11の片面に、RuO等の厚膜焼成体からなる抵抗体13と、この抵抗体の両端部に重なり合う一対のAg−Pd等の厚膜焼成体からなる内部電極12,12と、抵抗体13を覆うガラスコートからなる第1保護膜14およびエポキシ樹脂等のオーバコートからなる第2保護膜15とを備える。
絶縁性基板11の片面の両端部には、一対の内部電極12,12の第2保護膜15からの露出部分を覆うと共に、第2保護膜15を部分的に覆い、且つ絶縁性基板11の幅方向の全面を覆う一対の外部電極16,16が設けられている。すなわち、内部電極12,12の抵抗体13側の端部が第2保護膜15によって覆われていると共に、第2保護膜15の内部電極12,12側の端部15a,15aが外部電極16,16によって覆われている。
ここで、外部電極16,16は樹脂材料に導電材料が分散されている導電性樹脂からなることを特徴とする。具体的には、例えばエポキシ系樹脂に、Au,Ag,Cu,Al,Ni等の金属粉末を分散させたもので、ペースト状の樹脂材料を150−300℃程度で加温硬化させることで、良好な導電性を有すると共に、アルミナ等の絶縁性基板および内部電極さらには同質の第2保護膜の一部に強固に接合する樹脂膜が得られる。
外部電極16,16は、導電性樹脂ペーストを塗布して形成するので下層の凹凸を吸収して表面の平坦性が高く、且つ第2保護膜15の一部分を覆った任意の広い電極面積が得られる。これにより、一対の外部電極16,16の間隔は、一対の内部電極12,12の間隔よりも狭くでき、広い電極面積と平坦性が得られるので、広い抵抗器設計の自由度が得られる。そして、導電性接着剤等の樹脂材料を用いた実装方法では、接着剤と同質のエポキシ系樹脂を採用することで、高い親和性が得られ、これにより高い接続の信頼性が得られる。
外部電極16,16は、図1(a)に示すように、抵抗体13が配置された絶縁性基板11の片面両端部のみを覆うようにしても良いが、図1(b)に示すように、外部電極16の導電性樹脂の一部16a,16aが絶縁性基板11の両端面を覆うようにしてもよい。これにより、図1(a)に示す構造では、フェースダウン実装のみに限定されるが、図1(b)に示す構造では両面実装が可能となる。
図2は、上記構造上の特徴とする点に加え、外部電極16,16の表面から実装面に対して垂直方向に貫通するスルーホール17が絶縁性基板11に形成されたチップ抵抗器を示している。スルーホール17は、この実施例では図示するような半円形であるが、U字型でもよく、また図4および図5に示すような円形でもよい。スルーホール17に導電性樹脂を充填することで、端面にフィレットを形成しない狭面積の実装が行える。この場合には、スルーホールの径を調整することで、十分な接続信頼性が得られる。
なお、この実施例では、外部電極の一部である導電性樹脂17aがスルーホール17に充填されているが、スルーホール17内にはチップ製品段階では導電性樹脂を充填せず、実装段階で導電性樹脂を充填して固定するようにしてもよい。
図3(a)は、図1(a)に示すチップ抵抗器をフェースダウン実装した例を示す。この例は、回路基板21に設けられた所定の配線パターン22,22上に、導電性接着剤ペーストをスクリーン印刷し、チップ抵抗器の外部電極16,16を搭載して、加温硬化することで、外部電極と樹脂成分が同質である導電性接着剤23を用いて外部電極16,16と配線パターン22,22とを接続した。外部電極と樹脂成分が同質である導電性接着剤23を用いることで、機械的および電気的に良好な接合状態が形成され、高い信頼性が得られる。
図3(b)は、図1(b)に示すチップ抵抗器を通常の絶縁性基板の裏面側を実装面として実装した例を示す。絶縁性基板11の両端面に形成された外部電極の一部16a,16aが導電性接着剤23,23により回路基板21に設けられた所定の配線パターン22,22に接続することで、図示するように実装することができる。なお、外部電極16,16を接合面としてフェースダウン実装してもよく、表裏面のいずれにも実装できる両面実装が可能となる。
図3(c)は、図2に示すチップ抵抗器を実装した例を示す。この例においても、絶縁性基板11に設けたスルーホール17に充填した導電性樹脂16bが外部電極16の一部を成していて、通常の実装が可能となり、外部電極16,16を接合面としてフェースダウン実装してもよく、両面実装が可能となる。
図4は、絶縁性基板11の両端部に円形のスルーホール18,18を設け、外部電極16,16の一部を成す導電性樹脂16c,16cを充填したものである。これにより、図4(a)に示すように通常の実装が可能となり、また図4(b)に示すようにフェースダウン実装も可能であり、両面実装に対応が可能である。
図5は、絶縁性基板11におけるスルーホール18の位置および形状の例を示す。スルーホール18を外部電極16の直下に配置して、外部電極の一部を成す導電性樹脂16cを充填することで、図4に示すチップ抵抗器の構造が得られる。
図6は、本発明のチップ抵抗器の製造工程例を示す。まず、図6(a)に示すように、絶縁性基板11の分割ラインに跨るように、Ag−Pd等の厚膜電極からなる内部電極12を形成する。次に、図6(b)に示すように、一対の内部電極12,12に両端部が重なるように、RuO等の厚膜抵抗膜からなる抵抗体13を形成する。
次に、図6(c)に示すように、抵抗体13を覆うガラス等からなる第1保護膜14を形成する。そして、図6(d)に示すように、必要に応じてレーザトリミング等により抵抗値のトリミングを行う(13a)。
次に、図6(e)に示すように、エポキシ系樹脂コートを行い、第1保護膜14を覆う第2保護膜15を形成する。この時、第2保護膜15を各区画中央部に帯状に形成し、内部電極12の一部が露出する。そして、図6(f)に示すように、内部電極12の露出部分を覆うと共に、第2保護膜15の一部を覆う外部電極16を帯状に形成する。
外部電極16は、金属粉を多量に含有する導電性樹脂ペーストパターンをスクリーン印刷にて形成し、加温硬化することでエポキシ系樹脂からなる導電性樹脂膜として形成することが好ましい。これにより、例えば2×10−4Ω・cm程度の体積抵抗率を有する導電性樹脂からなる外部電極16が形成される。
絶縁性基板11に、図5に示すような円形のスルーホール18或いは図2(b)に示すような半円形のスルーホール17を備える場合には、外部電極16の形成に際してその一部の導電性樹脂ペーストがスルーホール内部に充填され、加温硬化により外部電極16の一部としての導電性樹脂16bまたは16cが形成される。或いは、スルーホールへの導電性樹脂ペーストの充填と、外部電極用の導電性樹脂ペーストパターンの形成とを別々に行うようにしてもよい。
また、スルーホールへの導電性樹脂の充填は、チップ製品段階では行わず、実装段階で行うようにしてもよい。この場合、実装時は回路基板21の配線パッド22上に導電性接着剤をスクリーン印刷し、製品を実装する。その後、ディスペンサーなどによりチップ抵抗器上面より導電性接着剤をスルーホール内に挿入し上面部まで充填させ、プリント基板上の配線パターンと接合する。
なお、スルーホール自体の形成は、大判の絶縁性基板の段階で、分割溝の形成等と共に型押し等により形成しても、また製造工程中の外部電極形成前後にレーザエッチング等により形成してもよい。
次に、図6(g)に示すように、大判の絶縁性基板を短冊状に分割(切断)し、さらに図6(h)に示すように、個片に分割(切断)することで、本発明のチップ抵抗器が完成する。なお、図1(b)に示す絶縁性基板11の両端面に外部電極16に接続した導電性樹脂16aが絶縁性基板11の端面を覆っている構造を形成するには、大判の絶縁性基板を短冊状に分割(切断)した段階で、端面に導電性樹脂ペーストを塗布し、加温硬化することにより、上記構造を形成できる。
上記製造工程によれば、導電性樹脂からなる外部電極を備えたチップ抵抗器を、従来のチップ抵抗器の製造工程と比較して端面電極の形成およびメッキ工程を要せず、導電性樹脂ペーストパターンの形成と加温硬化の工程の付加のみで形成できる。そして、外部電極材として導電性樹脂ペーストを用いるので、電極材料費を低減でき、低コストで且つ簡素な工程で製造できる。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
本発明はチップ抵抗器およびその実装構造に利用可能であり、特に導電性接着剤等の樹脂材料を用いてチップ抵抗器を実装する方法に好適に利用可能である。

Claims (5)

  1. 絶縁性基板の片面に、抵抗体と、この抵抗体の両端部に重なり合う一対の内部電極と、前記抵抗体を覆う保護膜と、前記一対の内部電極の露出部分を覆う一対の外部電極とが設けられているチップ抵抗器において、
    前記外部電極は樹脂材料に導電材料が分散されている導電性樹脂からなることを特徴とするチップ抵抗器。
  2. 絶縁性基板の片面に、抵抗体と、この抵抗体の両端部に重なり合う一対の内部電極と、前記抵抗体を覆う保護膜と、前記一対の内部電極の露出部分を覆う一対の外部電極とが設けられているチップ抵抗器において、
    前記外部電極は樹脂材料に導電材料が分散されている導電性樹脂からなり、かつ、前記外部電極の表面から実装面に対して垂直方向に貫通するスルーホールが前記絶縁性基板に形成されていることを特徴とするチップ抵抗器。
  3. 前記内部電極の前記抵抗体側の端部が前記保護膜によって覆われていると共に、前記保護膜の前記内部電極側の端部が前記外部電極よって覆われていることを特徴とする請求項1または2に記載のチップ抵抗器。
  4. 請求項1乃至3のいずれかに記載のチップ抵抗器を、回路基板に設けられた所定の配線パターン上に搭載して、前記外部電極と樹脂成分が同質である導電性接着剤を用いて前記外部電極と前記配線パターンとを接続したことを特徴とするチップ抵抗器の実装構造。
  5. 前記外部電極と前記配線パターンとを、前記絶縁性基板に設けたスルーホールを介して接続したことを特徴とする請求項4に記載のチップ抵抗器の実装構造。
JP2010108053A 2010-05-10 2010-05-10 チップ抵抗器およびその実装構造 Pending JP2011238730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010108053A JP2011238730A (ja) 2010-05-10 2010-05-10 チップ抵抗器およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010108053A JP2011238730A (ja) 2010-05-10 2010-05-10 チップ抵抗器およびその実装構造

Publications (1)

Publication Number Publication Date
JP2011238730A true JP2011238730A (ja) 2011-11-24

Family

ID=45326397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010108053A Pending JP2011238730A (ja) 2010-05-10 2010-05-10 チップ抵抗器およびその実装構造

Country Status (1)

Country Link
JP (1) JP2011238730A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247400A (zh) * 2012-02-02 2013-08-14 阿尔卑斯电气株式会社 电阻基板及其制造方法
US20160172083A1 (en) 2014-12-15 2016-06-16 Samsung Electro-Mechanics Co., Ltd. Resistor element and method of manufacturing the same
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
JPWO2014162987A1 (ja) * 2013-04-04 2017-02-16 ローム株式会社 複合チップ部品、回路アセンブリおよび電子機器
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247400A (zh) * 2012-02-02 2013-08-14 阿尔卑斯电气株式会社 电阻基板及其制造方法
JPWO2014162987A1 (ja) * 2013-04-04 2017-02-16 ローム株式会社 複合チップ部品、回路アセンブリおよび電子機器
US10321570B2 (en) 2013-04-04 2019-06-11 Rohm Co., Ltd. Composite chip component, circuit assembly and electronic apparatus
JP2019153802A (ja) * 2013-04-04 2019-09-12 ローム株式会社 複合チップ部品、回路アセンブリおよび電子機器
US10681815B2 (en) 2013-04-04 2020-06-09 Rohm Co., Ltd. Composite chip component, circuit assembly and electronic apparatus
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
US20160172083A1 (en) 2014-12-15 2016-06-16 Samsung Electro-Mechanics Co., Ltd. Resistor element and method of manufacturing the same
US10204721B2 (en) 2014-12-15 2019-02-12 Samsung Electro-Mechanics Co., Ltd. Resistor element and method of manufacturing the same
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール

Similar Documents

Publication Publication Date Title
JP4722318B2 (ja) チップ抵抗器
JP2006332413A (ja) チップ抵抗器およびその製造方法
JP2011238730A (ja) チップ抵抗器およびその実装構造
WO2017217138A1 (ja) 電子部品検査用の多層配線基板
JP6502205B2 (ja) 多層配線基板およびその製造方法
JP5707710B2 (ja) 積層型チップ部品
JP2007250564A (ja) セラミック回路モジュールおよびその製造方法
WO2016117122A1 (ja) 配線板の製造方法、および配線板
TWI438787B (zh) 運用壓合膠貼合之微電阻產品及其製造方法
JP2004318074A5 (ja)
JP3363295B2 (ja) チップ電子部品
JP2022066525A (ja) 多層基板、および、部品実装基板
JP2014049732A (ja) 配線基板の製造方法
JP2017045861A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP4777764B2 (ja) 温度補償回路基板の製造方法
JP4622449B2 (ja) 電子部品内蔵基板及びその製造方法
JPH0595071U (ja) 厚膜回路基板
JP2018198249A (ja) 配線基板
JP2019160992A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JPH0546258Y2 (ja)
JP2002026527A (ja) 積層配線基板及びその製造方法
JP2017130561A (ja) 抵抗器
JP2010225660A (ja) チップ抵抗器およびその実装構造
JP2021131284A (ja) 温度センサ及びその製造方法
JP2014204094A (ja) 抵抗器および抵抗器の製造方法