JP2016192497A - 半導体装置及びそれを備えるパワーモジュール - Google Patents
半導体装置及びそれを備えるパワーモジュール Download PDFInfo
- Publication number
- JP2016192497A JP2016192497A JP2015071737A JP2015071737A JP2016192497A JP 2016192497 A JP2016192497 A JP 2016192497A JP 2015071737 A JP2015071737 A JP 2015071737A JP 2015071737 A JP2015071737 A JP 2015071737A JP 2016192497 A JP2016192497 A JP 2016192497A
- Authority
- JP
- Japan
- Prior art keywords
- insulating sheet
- semiconductor device
- metal member
- conductor layer
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
上記の観点から、特許文献2に開示されている構造では、パワー半導体装置の絶縁シートの部分放電による劣化の抑制と発熱による劣化の抑制とを両立することができない。
<1> 第1金属部材と、
絶縁シートと、
前記絶縁シートの少なくとも一部に設けられる第2金属部材と、
半導体素子と、
をこの順に備え、
更に、前記絶縁シートの前記第2金属部材が設けられる側の面上に設けられる導体層と、少なくとも前記絶縁シート、前記第2金属部材、前記半導体素子及び前記導体層を封止する封止樹脂と、を有し、
前記導体層は、前記第2金属部材の外周縁を積層方向に伸ばした線が前記絶縁シートの表面と交差する点から、前記絶縁シートの外周縁方向に延在して設けられる部分を少なくとも有し、且つ前記絶縁シートの外周縁よりも内側に外周縁を有する半導体装置。
本明細書において、導体層の厚さは、半導体装置を積層方向に任意の位置で切断して得られた断面における、導体層の任意の4箇所の厚さの値の平均値(平均厚さ)である。具体的には、走査型電子顕微鏡(SEM)を使用して半導体装置の断面を観察することにより測定することができる。
尚、本明細書において「積層」との語は、層を積み重ねることを示し、二以上の層が結合されていてもよく、二以上の層が着脱可能であってもよい。
本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。
また本明細書において「〜」を用いて示された数値範囲は、「〜」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
本発明の半導体装置は、第1金属部材と、絶縁シートと、絶縁シートの少なくとも一部に設けられる第2金属部材と、半導体素子と、をこの順に備え、更に、絶縁シートの第2金属部材が設けられる側の面上に設けられる導体層と、少なくとも絶縁シート、第2金属部材、半導体素子及び導体層を封止する封止樹脂と、を有し、導体層は、第2金属部材の外周縁を積層方向に伸ばした線が絶縁シートの表面と交差する点から、絶縁シートの外周縁方向に延在して設けられる部分を少なくとも有し、且つ絶縁シートの外周縁よりも内側に外周縁を有する。
本発明の半導体装置は、絶縁シート1の両面に第1金属部材2a及び第2金属部材2bをそれぞれ有することにより、半導体素子3から発生した熱が第2金属部材2b、絶縁シート1及び第1金属部材2aを介して伝わり、半導体装置の外部に放熱されやすくなる。
また、本発明の半導体装置では、絶縁シート1の第2金属部材2bが設けられる側の面上に設けられる導体層5が、第2金属部材2bの外周縁を積層方向に伸ばした線が絶縁シート1の表面と交差する点から、絶縁シート1の外周縁方向に延在して設けられる部分を少なくとも有し、且つ絶縁シート1の外周縁よりも内側に外周縁を有することにより、第2金属部材2bと絶縁シート1との電位差が低減し、絶縁シート1と第2金属部材2bと封止樹脂4とが接する領域での電界強度が低く抑えられる。そのため、この領域に気泡が存在する場合であっても、部分放電の発生を大幅に抑制することができる。一方、導体層5において、第2金属部材2bと接している側とは反対側の端部(すなわち、導体層5の絶縁シート1上に存在する端部)では電界強度が高くなる傾向がある。しかし、本発明の半導体装置においては導体層5の厚さを薄くすることができ、導体層5から放出される電子の数が抑えられ、導体層5の絶縁シート1上に存在する端部での部分放電の発生が抑制される。
本明細書において、「外周縁」とは、半導体装置を絶縁シート、第1及び第2金属部材並びに半導体素子の積層方向から観察した平面図において各部材の外側の端を意味する。又は、半導体装置を上記積層方向で切断した断面を観察した断面図において、面方向における各部材の外側の端を意味する。
本明細書において、導体層の「長さ」とは、半導体装置を積層方向で切断した断面図において、面方向における導体層の長さを意味する。例えば、半導体装置を積層方向で切断した断面をSEMで観察することにより導体層の長さを測定することができる。
第1の実施形態の半導体装置を作製する方法では、導体層5を作製するために使用するマスクの寸法を厳密に制御する必要がある等、製造方法の条件に厳密さが求められる場合がある。第2の実施形態では、図2に示すように、第2金属部材2bの外周縁にも導体層5が延在して形成されていてもよく、製造方法の条件の設定が容易になる傾向がある。また、半導体装置の動作を阻害しない範囲であれば、第2金属部材2bの半導体素子3が設けられる面上にも更に導体層5が存在していてもよい。例えば、第2金属部材2bの上面の面積よりも小さなパターンを有するマスクを使用して第2の実施形態の半導体装置における導体層を作製してもよく、半導体装置の生産性を向上させつつ、第1の実施形態と同様の効果を奏することができる。
第3の実施形態では、導体層5が絶縁シート1及び第2金属部材2bに接触している領域が広いため、導体層5による電界緩和の効果が得られやすい傾向がある。尚、絶縁シート1と第2金属部材2bとの間に良好な接着特性を得る観点からは、導体層5が第2金属部材2bの絶縁シート1に対向する側の面と絶縁シート1との間に存在しないことが好ましい。しかし、絶縁シート1と第2金属部材2bとの界面全体に導体層5が形成されていても、部分放電の発生を抑制するという観点においては、第1の実施形態と同様の効果を奏することが可能である。
尚、第4の実施形態に係る半導体装置の電界緩和材6以外の構成は、本発明の第3の実施形態に係る構成に限定されるものではなく、第1又は第2の実施形態に係る構成を採用してもよい。
次に、本発明の半導体装置の各構成部材について説明する。
導体層の体積抵抗率が10−3Ωmよりも小さいことが好ましく、10−5Ωm以下であることがより好ましく、10−8Ωm以下であることが更に好ましい。
導体層の材質は、体積抵抗率が10−3Ωmよりも小さい材料であれば特に限定されず、白金、金、白金パラジウム合金、金パラジウム合金、亜鉛、銅、アルミニウム、タングステン等の金属又は合金、体積抵抗率が10−3Ωmよりも小さい炭素材料、体積抵抗率が10−3Ωmよりも小さい導電性樹脂などが挙げられる。耐電圧性及び放熱性の観点からは、導体層は金属であることが好ましく、導体層が白金、金、白金パラジウム合金、金パラジウム合金、亜鉛、銅、アルミニウム及びタングステンからなる群より選択される少なくとも1種を含むことがより好ましい。
導体層の強度の観点からは、導体層の平均厚さは1nm以上であることが好ましく、10nm以上であることがより好ましく、20nm以上であることが更に好ましい。
絶縁シートとしては、特に限定されず、当該技術分野で通常使用されるものが挙げられる。絶縁シートは、樹脂と無機充填材とを含んでいてもよい。
無機充填材としては、酸化物及び窒化物からなる群より選択される少なくとも1種が挙げられる。酸化物としては、シリカ、アルミナ等が挙げられる。窒化物としては、窒化アルミニウム、窒化ケイ素、窒化ホウ素等が挙げられる。無機充填材としては、シリカ、アルミナ、窒化アルミニウム、窒化ケイ素及び窒化ホウ素からなる群より選択される少なくとも1種を含むことが好ましい。窒化物としては、粒状窒化物を用いてもよい。この粒状窒化物としては、熱伝導率に優れる観点から、六方晶窒化ホウ素の凝集物又は粉砕物であることが好ましく、長径と短径の比率(長径/短径)が2以下であるものがより好ましい。
無機充填材の含有率は、樹脂と無機充填材との総量に対して、20質量%〜98質量%であることが好ましく、30質量%〜95質量%であることがより好ましく、50質量%〜95質量%であることが更に好ましい。
絶縁シートは、少なくとも1種の無機充填材が樹脂に充填されたコンパウンド構造体であることが好ましい。
エポキシ樹脂としては、樹脂硬化物の架橋密度及びガラス転移温度の観点から、分岐構造を含むエポキシ樹脂であることが好ましい。エポキシ樹脂は、トリフェニルメタン型エポキシ樹脂、テトラフェニルエタン型エポキシ樹脂、ジヒドロキシベンゼンノボラック型エポキシ樹脂及びグリシジルアミン型エポキシ樹脂からなる群より選択される少なくとも1種であることがより好ましい。
絶縁シートは、エポキシ樹脂と、シリカ、窒化ホウ素及びアルミナからなる群より選択される少なくとも1種の無機充填材と、を含むことが好ましい。
第1金属部材及び第2金属部材は特に限定されず、当該技術分野で通常使用されるものを使用することができる。第1金属部材及び第2金属部材としては、銅箔、アルミニウム箔、スズ箔等の金属箔、銅、アルミニウム、スズ等を含む金属板などが挙げられる。金属板としては、銅板、アルミニウム板、鉄板等が挙げられる。
第1金属部材と第2金属部材とは種類が異なってもよく、それらの厚さが異なっていてもよく、それらを構成する原子の種類が異なっていてもよい。
第1金属部材又は第2金属部材の平均厚さは、走査型電子顕微鏡(SEM)を使用して半導体装置の断面を観察することにより測定することができる。例えば、半導体装置を積層方向に任意の位置で切断して得られた断面において、第1金属部材又は第2金属部材の任意の4箇所の厚さの値の平均値を、平均厚さとすることができる。
半導体素子は、絶縁ゲートバイポーラトランジスタ(IGBT)、電界効果トランジスタ(FET)、サイリスタ、ダイオード等のパワー半導体素子であることが好ましい。半導体素子に使用される半導体としては、IV族半導体、II−VI族化合物半導体、III−V族化合物半導体、IV族化合物半導体、I−III−VI族半導体等が挙げられる。IV族半導体としては、シリコーン(Si)、ゲルマニウム(Ge)、ダイヤモンド等が挙げられる。II−VI族化合物半導体としては、ZnSe、CdS、ZnO等が挙げられる。III−V族化合物半導体としては、GaAs、InP、GaN等が挙げられる。IV族化合物半導体としては、SiC、SiGe等が挙げられる。I−III−VI族半導体としては、CuInSe2等のカルコパイライト半導体が挙げられる。
封止樹脂は特に限定されず、トランスファモールド用封止樹脂、コンプレッション成形用封止樹脂、ラミネート用封止フィルム、液状封止材等、当該技術分野で通常使用されるものを使用することができる。封止樹脂としては、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂、アクリル樹脂、シリコーン樹脂等が挙げられる。封止樹脂は、硬化剤、充填材等を更に含んでいてよい。
硬化剤としては、半導体封止樹脂に一般に使用されているものであれば特に制限はない。具体的には、フェノール、クレゾール、レゾルシン、カテコール、ビスフェノールA、ビスフェノールF、フェニルフェノール、アミノフェノール等のフェノール類及びα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類からなる群より選ばれる少なくとも1種と、ホルムアルデヒド、ベンズアルデヒド、サリチルアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック型フェノール樹脂;フェノール類及びナフトール類からなる群より選ばれる少なくとも1種とジメトキシパラキシレン又はビス(メトキシメチル)ビフェニルとから合成されるフェノールアラルキル樹脂、ナフトールアラルキル樹脂等のアラルキル型フェノール樹脂;フェノール類及びナフトール類からなる群より選ばれる少なくとも1種とシクロペンタジエンとから共重合により合成されるジクロペンタジエン型フェノールノボラック樹脂、ジクロペンタジエン型ナフトールノボラック樹脂等のジクロペンタジエン型フェノール樹脂;テルペン変性フェノール樹脂等が挙げられる。
これらは1種を単独で用いても2種以上を組み合わせて用いてもよい。
電界緩和材としては特に限定されず、当該技術分野で通常使用されるものを使用することができる。電界緩和材としては、封止樹脂の誘電率よりも高い誘電率を有する樹脂組成物の硬化物を用いることが好ましい。このような樹脂組成物の一例として、二酸化チタン、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルウシム、チタン酸鉛等の充填材を少なくとも1種含む樹脂組成物が挙げられる。樹脂組成物に含まれる樹脂としては特に限定されず、エポキシ樹脂、フェノール樹脂、シアネート樹脂、ビスマレイミドトリアジン樹脂、アクリル樹脂、シリコーン樹脂等が挙げられる。
電界緩和材の例としては、充填材を1質量%〜80質量%含むエポキシ樹脂が挙げられる。
電界緩和材の形状は、導体層において、第2金属部材と接している側とは反対側の端部である(すなわち、導体層の絶縁シート上に存在する端部)の少なくとも一部を被覆していれば特に限定されない。電界緩和材は、導体層の絶縁シート上に存在する端部の全てを被覆していてもよい。
本発明の半導体装置は、リードフレーム、ボンディングワイヤ等の配線部材などを更に有していてもよい。
本発明の半導体装置は、第1金属部材、第2金属部材及び導体層を絶縁シート上に配置し、第2金属部材上に半導体素子を実装し、樹脂封止することにより製造できる。
第1金属部材、第2金属部材及び導体層を配置する順番は、目的とする導体層の形状に応じて任意に選択できる。例えば、本発明の第1の実施形態及び第2の実施形態に係る半導体素子を製造する場合には、絶縁シート上に第1金属部材及び第2金属部材を配置した後に、導体層を配置すればよい。また、本発明の第3の実施形態に係る半導体素子を製造する場合には、絶縁シート上に導体層を配置した後に、第1金属部材及び第2金属部材を配置すればよい。
絶縁シート上に第1金属部材及び第2金属部材を配置する方法としては特に限定されず、当該技術分野で通常用いられる方法を使用することができる。
例えば、絶縁シート両面に金属部材を貼り合わせる方法を挙げることができる。貼り合わせる方法としては、プレス法、ラミネート法等が挙げられる。プレス法、ラミネート法等の条件は、絶縁シートの組成等に応じて適宜選択することができる。
導体層を配置する方法は特に限定されず、化学気相成長法(熱化学気相成長法、光化学気相成長法、プラズマ化学気相成長法、エピタキシャル化学気相成長法、アトミックレイヤー化学気相成長法、有機金属化学気相成長法等)、物理気相成長(抵抗加熱蒸着、電子ビーム蒸着、分子線エピタキシ法、イオンめっき、イオンビームデポジション、スパッタリング)等が挙げられる。
導体層は、第1金属部材及び第2金属部材を配置した後に配置してもよく、第1金属部材及び第2金属部材を配置する前に配置してもよい。
例えば、第1又は第2の実施形態に係る半導体装置を製造する場合には、絶縁シートの両面に第1金属部材及び第2金属部材を配置した後、導体層を配置する領域以外をマスクしてから導体層を配置することができる。また、第3の実施形態に係る半導体装置を製造する場合には、マスクを使用して絶縁シート上に導体層を配置した後、第1金属部材及び第2金属部材を配置することができる。
マスクとしては、例えば、所望の形状の穴を有する金属板が挙げられる。例えば、第2金属部材と同じ大きさを有する第1金属板と、第2金属部材よりも大きい穴を有する第2金属板とを、第1金属板と第2金属板とが所望の幅を有する間隙を形成するように、絶縁シートの導体層を配置する側に配置した後、導体層の材料を配置することにより、間隙と同様の形状を有する導体層を形成することができる。
半導体素子の実装方法は特に限定されず、当該技術分野で通常使用される方法を使用できる。例えば、はんだ材を使用して第2金属部材上に半導体素子を実装してもよい。
半導体素子を実装した後、封止樹脂で覆い、熱処理することにより半導体装置を製造することができる。樹脂封止の方法としては、コンプレッション成形、トランスファモールド成形、ラミネート、液状封止、注型等が挙げられる。
熱処理の方法としては、封止樹脂を硬化させることができれば特に限定されない。熱処理温度は20℃〜300℃であることが好ましく、100℃〜250℃であることがより好ましく、100℃〜200℃であることが更に好ましい。熱処理時間は1分〜10時間であることが好ましい。熱処理には、加熱炉、ホットプレート、リフロー炉等を使用することができる。
本発明の半導体装置の製造方法は、電界緩和材を設ける工程を所望により更に含んでいてもよい。例えば、封止樹脂の誘電率よりも高い誘電率を有する硬化物を形成し得る樹脂組成物を、導体層の絶縁シート上に存在する端部の少なくとも一部に付与し、熱処理することにより、電界緩和材を設けることができる。
樹脂組成物の付与方法は特に限定されず、塗布法、印刷法、スプレー法等が挙げられる。所望の形状を得る観点及び導体層の絶縁シート上に存在する端部の少なくとも一部を被覆する観点から、マスク等を使用することが好ましい。
熱処理の温度及び時間は特に限定されず、当該技術分野で通常採用される条件で熱処理を行うことができる。例えば、20℃〜300℃の範囲で10秒〜10時間熱処理することが好ましい。
また、リードフレーム、ボンディングワイヤ等の配線部材などを配置する工程を更に含んでいてもよい。
本発明のパワーモジュールは、本発明の半導体装置を備えるパワーモジュールである。本発明のパワーモジュールについて、図面を用いて説明する。図5は本発明のパワーモジュールの一例を示す概略断面図である。図5に示すパワーモジュールは、図1に示す構造を有する第1の実施形態に係る半導体装置を備えるものである。図2〜図4に示す構造を有する第2〜第4の実施形態に係る半導体装置も、第1の実施形態と同様にパワーモジュールに適用することができる。
本発明の半導体装置及びパワーモジュールは、発電機、太陽電池、燃料電池、インバータ等の電力機器に好適に使用され、発電、送電等の電力分野、ファン、ポンプ等を利用する産業分野、通信システム、工場等の電源装置、電車の駆動、変電等の電気鉄道分野、自動車、家庭用電化製品などに適用できる。
以下の手順で、図1に示す構造を有する半導体装置を作製した。
[絶縁シートの作製]
250mL容のポリエチレン製容器に、多官能エポキシ樹脂主剤としてのトリフェニルメタン型エポキシ樹脂(TPM−EP;日本化薬(株)、「EPPN−502H」)10g(100質量部)、硬化剤としてのレゾルシノールカテコールノボラック樹脂(RCN;日立化成(株)、「CRNA−4」)3.7g(37質量部)、硬化促進剤としてのトリフェニルホスフィン(TPP;和光純薬工業(株))0.11g(1.1質量部)、無機充填材としての窒化ホウ素(水島合金鉄(株)、「HP−40」)56g(560質量部)及びアルミナ(住友化学(株)、「AA−04」)11.3g(113質量部)、カップリング剤としてのN−フェニル−3−アミノプロピルトリメトキシシラン(PAM;信越化学工業(株)、「KBM−573」)0.07g(0.7質量部)、分散剤としての「BYK−106」(ビックケミージャパン(株))0.1g(1質量部)及び「REB122−4」(日立化成(株)、45%乳酸エチル溶液)1.6g(16質量部)、溶剤としてのシクロヘキサノン(CHN;和光純薬工業(株))50g(500質量部)並びに直径5mmのアルミナボール(アズワン(株))100g(1000質量部)を入れた。その後、ポリエチレン製容器のフタを閉じ、ミックスロータ(アズワン(株)、「BR−2」)を使用して、回転数100回転/分で30分間混合することにより、樹脂組成物ワニスを得た。
得られたPETフィルム付きBステージシートの両面からPETフィルムを剥がした。このBステージシートを、厚さ80μmのGTS銅箔(古河電気工業(株))2枚で、GTS銅箔の粗化面がBステージシートと接するように挟み、真空熱プレス(熱板温度150℃、真空度1kPa以下、圧力10MPa、処理時間10分)で圧着及び硬化を行った。その後、ボックス型オーブン中で、160℃で2時間熱処理した後、190℃で2時間熱処理することにより二次硬化を行い、両面の全体に銅箔を備える絶縁シート(以下、「全面銅箔付き絶縁シート」とも称する)を得た。
上述の通り形成された第2銅箔(第2金属部材)の大きさ(20mm×30mm)と同じ大きさの矩形の金属板(第1マスク)と、第2銅箔(第2金属部材)の大きさよりも縦横がそれぞれ約2mm大きい矩形の穴を有する金属板(第2マスク)と、をマスクとして用意した。上述の通り得られた両面銅箔付き絶縁シートを第2銅箔(第2金属部材)が設けられた側から見たときに第1マスクと第2マスクが有する穴との間に約1mmの間隙が形成されるように、両面銅箔付き絶縁シートの第2銅箔の上面及び絶縁シート上面の一部を覆うように第1及び第2マスクを配置し、真空蒸着装置(サンユー電子(株)、「SVC−700TM」)に入れた。真空蒸着装置の蒸着用るつぼに金の破片を入れた。真空蒸着装置内を真空にし、蒸着用るつぼを抵抗加熱して、両面銅箔付き絶縁シートの第2銅箔が設けられた面のうち、第1及び第2マスクで覆われていない領域に金を蒸着させて、金からなる導体層を形成した。その際、発振式質量膜厚計(キャノンアネルバ(株)、水晶振動子型膜厚計「M−600CR」)を使用して、両面銅箔付き絶縁シート上の金の蒸着量を測定し、両面銅箔付き絶縁シート上に形成される導体層の厚さが50nmとなるように調整した。
このようにして、図1に示すような、絶縁シート上、且つ第2銅箔と接する領域に金からなる導体層を有する構造体(以下、「導体層付き絶縁シート」とも称する)を得た。この構造体を第2銅箔側から見たとき、第2銅箔の端から絶縁シートの沿面方向における導体層の端までの距離は約1mmであった。
上記で得られた導体層付き絶縁シートの第2銅箔(20mm×30mm×80μm)上に、チップ状にダイシングされた半導体素子(ローム(株)、絶縁ゲート型バイポーラトランジスタ(IGBT)「RGT00TS65D」)をはんだ材を用いて実装し、半導体素子を実装した導体層付き絶縁シートを得た。この際、図5に示すように、第2銅箔にリードフレームをはんだ材を用いて接合し、別のリードフレームと半導体素子とをボンディングワイヤを用いて接続した。
上記で得られた半導体素子を実装した導体層付き絶縁シート全体を封止金型に配置し、封止樹脂(日立化成(株)、「CEL−1620HF16」)を用いて、成形条件180℃約8MPa3分でトランスファモールドした後、加熱炉中で180℃で4時間熱処理し、封止樹脂を硬化させた。封止樹脂のガラス転移温度は155℃であり、熱膨張係数は19×10−6/Kであった。
このようにして、図1に示す構造を有する実施例1の半導体装置を作製した。得られた半導体装置のサイズは12cm×12cm×3cmであった。尚、図1ではリードフレーム及びボンディングワイヤは省略されている。
実施例1において、導体層を形成しなかった以外は実施例1と同様にして、比較例1の半導体装置を作製した。比較例1の半導体装置は図7に示す構造を有するものである。尚、図7ではリードフレーム及びボンディングワイヤは省略されている。
(厚さ方向の熱伝導率)
実施例1で作製した全面銅箔付き絶縁シートを、エッチング液として20%過硫酸ナトリウム水溶液を使用してエッチング処理し、全面銅箔付き絶縁シートの両面から銅箔を除去した後、水洗し120℃で4時間乾燥して、銅箔除去絶縁シートを得た。銅箔除去絶縁シートから30mm×30mmの試料を切り出し、電子比重計((株)エー・アンド・デイ、「SD−200L」)を用いて25℃での密度ρを求めた。別途、銅箔除去絶縁シートから5mm×5mmの試料を切り出し、示差走査熱量計(パーキンエルマー社、「Pyris−1 TGA」)を用いて、サファイアを基準物質として25℃での定圧比熱Cpを求めた。更に別途、銅箔除去絶縁シートから10mm×10mmの試料を切り出し、両面をカーボンスプレーにて黒化処理をした後、フラッシュ法(ASTM E1461)に準拠して、熱拡散率測定装置(NETZSCH社、「LFA447」)で25℃での銅箔除去絶縁シートの厚さ方向の熱拡散率αを測定した。銅箔除去絶縁シートの熱伝導率λを、密度、定圧比熱及び熱拡散率の積で表されるフーリエの法則(λ=α×Cp×ρ)を用いて算出した。
比較例1で作成した全面銅箔付き絶縁シートについても同様に熱伝導率λを算出し、実施例1と比較した。実施例1の熱伝導率は比較例1の熱伝導率と同程度であった。
以上のようにして作製した実施例1の半導体装置を5個用意し、各半導体装置について、絶縁耐力試験装置(東京変圧器(株))を使用して、第1金属部材と第2金属部材との間に3000Vの交流電圧(50Hz)を印加し、室温(25℃)条件下で半導体装置が破壊するまでの時間を測定した。これらの平均値を計算した。
また、比較例1の半導体装置を5個用意し、上記と同様の方法で半導体装置が破壊するまでの時間を測定し、平均値を計算した。
表1に結果を示す。表1に示す実施例1の数値は、比較例1の絶縁破壊寿命の平均値を1.0としたときの、実施例1の絶縁破壊寿命の平均値の比率を示す。
実施例1において導体層の形成に使用した第1マスクの寸法を第2銅箔(第2金属部材)の大きさ(20mm×30mm)より縦横がそれぞれ0.2mm小さい19.8mm×29.8mmに変更し、図2に示される形状を有する導体層を形成した以外は実施例1と同様にして、実施例2の半導体装置を作製した。実施例1の絶縁破壊寿命の評価と同様にして、実施例2の半導体装置の絶縁破壊寿命比は比較例1と比較して6以上であった。
実施例1と同様の方法で、両面がPETフィルムで挟まれたBステージシートを得た。Bステージシートの両面からPETフィルムを剥がした。
作製する矩形の第2銅箔(第2金属部材)の大きさ(20mm×30mm)よりも縦横がそれぞれ1mm小さい19mm×29mmの矩形の第1金属板を第1マスクとして、作製する矩形の第2銅箔(第2金属部材)の大きさよりも縦横がそれぞれ2mm大きい22mm×32mmの矩形の穴を有する第2金属板を第2マスクとして用意した。
PETフィルムを剥がしたBステージシート上に、上述の第1及び第2マスクを配置した以外は、実施例1における導体層の形成と同様にして、Bステージシート上に蒸着される金からなる導体層を得た後、第1及び第2マスクを取り外した。導体層の厚さは50nmであった。
その後、実施例1における第1及び第2金属部材を形成した。導体層を含む銅箔除去絶縁シートの熱伝導率を測定したところ、比較例1と同等の熱伝導率を示し、導体層が熱伝導率に影響しないことを確認した。次いで、半導体素子の実装及び樹脂封止の工程を経て、図3に示す構造を有する半導体素子を作製した。実施例1の絶縁破壊寿命の評価と同様にして、実施例3の半導体装置の絶縁破壊寿命比は比較例1と比較して6以上であった。
[電界緩和材の作製]
50mL容のポリエチレン製容器に、ビスフェノールA型エポキシ樹脂(三菱化学(株)、「jER828」)10g(100質量部)、硬化促進剤(四国化成工業(株)、「キュアゾール2E4MZ−CN」)0.2g(2質量部)、無機充填材としてのチタン酸バリウム粒子(共立マテリアル(株)、「BT−HP9DX」)2.5g(25質量部)及び分散剤(ビックケミージャパン(株)、「BYK−106」)0.1g(1質量部)を入れた。その後、ポリエチレン製容器のフタを閉じ、自転・公転ミキサー(シンキー(株)、「ARE−310」)を使用して、回転数2000回転/分で1分間混合することにより、電界緩和材ワニスを得た。
実施例3において導体層並びに第1及び第2金属部材を形成した後、図4に示すように、絶縁シート上に存在する導体層の端部の少なくとも一部を覆うよう、導体層の端部に沿って幅約1mm、厚さ約200μmの電界緩和材ワニスをシリンジにより塗布した後、150℃で15分加熱し硬化することで電界緩和材を設け、その後に半導体素子の実装及び樹脂封止を行なった以外は実施例1と同様にして、実施例4の半導体装置を作製した。実施例1の絶縁破壊寿命の評価と同様にして、実施例4の半導体装置の絶縁破壊寿命比は比較例1と比較して8以上であった。
[導体層の厚さの評価]
実施例1において、導体層の厚さを、10nmから第2金属部材の一般的な厚さと同程度である200μmまで変更した場合の、導体層から放出される電子の数を電界解析シミュレーションにより計算した。放出される電子の数は、導体層の端部の厚さ方向の各位置での電界強度を積分した値として算出し、導体層の厚さが200μmである場合の値との比(放出電子数比)として算出した。図6に結果を示す。
2a 第1金属部材
2b 第2金属部材
3 半導体素子
4 封止樹脂
5 導体層
6 電界緩和材
7 ボンディングワイヤ
8a 第1リードフレーム
8b 第2リードフレーム
Claims (10)
- 第1金属部材と、
絶縁シートと、
前記絶縁シートの少なくとも一部に設けられる第2金属部材と、
半導体素子と、
をこの順に備え、
更に、前記絶縁シートの前記第2金属部材が設けられる側の面上に設けられる導体層と、少なくとも前記絶縁シート、前記第2金属部材、前記半導体素子及び前記導体層を封止する封止樹脂と、を有し、
前記導体層は、前記第2金属部材の外周縁を積層方向に伸ばした線が前記絶縁シートの表面と交差する点から、前記絶縁シートの外周縁方向に延在して設けられる部分を少なくとも有し、且つ前記絶縁シートの外周縁よりも内側に外周縁を有する半導体装置。 - 前記導体層が、更に、前記第2金属部材の外周縁に延在して設けられる部分を有する請求項1に記載の半導体装置。
- 前記導体層が、更に、前記第2金属部材の前記絶縁シートに対向する側の面と前記絶縁シートとの間に延在して設けられる部分を有する請求項1に記載の半導体装置。
- 前記導体層の体積抵抗率が10−3Ωmよりも小さい請求項1〜請求項3のいずれか1項に記載の半導体装置。
- 前記導体層の平均厚さが10μm以下である請求項1〜請求項4のいずれか1項に記載の半導体装置。
- 前記導体層が、白金、金、白金パラジウム合金、金パラジウム合金、亜鉛、銅、アルミニウム及びタングステンからなる群より選択される少なくとも1種を含む請求項1〜請求項5のいずれか1項に記載の半導体装置。
- 前記絶縁シートが、エポキシ樹脂と、酸化物及び窒化物からなる群より選択される少なくとも1種の無機充填材と、を含む請求項1〜請求項6のいずれか1項に記載の半導体装置。
- 前記無機充填材が、シリカ、アルミナ、窒化アルミニウム、窒化ケイ素及び窒化ホウ素からなる群より選択される少なくとも1種を含む請求項7に記載の半導体装置。
- 前記導体層の前記絶縁シート上に存在する端部の少なくとも一部が、前記封止樹脂の誘電率よりも高い誘電率を有する電界緩和材で被覆されている請求項1〜請求項8のいずれか1項に記載の半導体装置。
- 請求項1〜請求項9のいずれか1項に記載の半導体装置を備えるパワーモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015071737A JP6536129B2 (ja) | 2015-03-31 | 2015-03-31 | 半導体装置及びそれを備えるパワーモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015071737A JP6536129B2 (ja) | 2015-03-31 | 2015-03-31 | 半導体装置及びそれを備えるパワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016192497A true JP2016192497A (ja) | 2016-11-10 |
JP6536129B2 JP6536129B2 (ja) | 2019-07-03 |
Family
ID=57247158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015071737A Expired - Fee Related JP6536129B2 (ja) | 2015-03-31 | 2015-03-31 | 半導体装置及びそれを備えるパワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6536129B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019041013A (ja) * | 2017-08-25 | 2019-03-14 | 富士電機株式会社 | 半導体装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
JP2000340719A (ja) * | 1999-05-26 | 2000-12-08 | Hitachi Ltd | パワー半導体装置 |
JP2011114176A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | パワー半導体装置 |
JP2011238730A (ja) * | 2010-05-10 | 2011-11-24 | Koa Corp | チップ抵抗器およびその実装構造 |
JP2012134222A (ja) * | 2010-12-20 | 2012-07-12 | Hitachi Ltd | パワーモジュールおよびパワーモジュール用リードフレーム |
JP2012164796A (ja) * | 2011-02-07 | 2012-08-30 | Mitsubishi Electric Corp | パワー半導体装置 |
JP2013110216A (ja) * | 2011-11-18 | 2013-06-06 | Sumitomo Electric Ind Ltd | 電力制御用の半導体装置 |
JP2013157598A (ja) * | 2012-01-06 | 2013-08-15 | Mitsubishi Electric Corp | 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 |
JP2014120728A (ja) * | 2012-12-19 | 2014-06-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2016139670A (ja) * | 2015-01-26 | 2016-08-04 | 住友ベークライト株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2015
- 2015-03-31 JP JP2015071737A patent/JP6536129B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
JP2000340719A (ja) * | 1999-05-26 | 2000-12-08 | Hitachi Ltd | パワー半導体装置 |
JP2011114176A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | パワー半導体装置 |
JP2011238730A (ja) * | 2010-05-10 | 2011-11-24 | Koa Corp | チップ抵抗器およびその実装構造 |
JP2012134222A (ja) * | 2010-12-20 | 2012-07-12 | Hitachi Ltd | パワーモジュールおよびパワーモジュール用リードフレーム |
JP2012164796A (ja) * | 2011-02-07 | 2012-08-30 | Mitsubishi Electric Corp | パワー半導体装置 |
JP2013110216A (ja) * | 2011-11-18 | 2013-06-06 | Sumitomo Electric Ind Ltd | 電力制御用の半導体装置 |
JP2013157598A (ja) * | 2012-01-06 | 2013-08-15 | Mitsubishi Electric Corp | 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 |
JP2014120728A (ja) * | 2012-12-19 | 2014-06-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2016139670A (ja) * | 2015-01-26 | 2016-08-04 | 住友ベークライト株式会社 | 半導体装置及び半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019041013A (ja) * | 2017-08-25 | 2019-03-14 | 富士電機株式会社 | 半導体装置 |
JP7013728B2 (ja) | 2017-08-25 | 2022-02-01 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6536129B2 (ja) | 2019-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI526311B (zh) | 多層樹脂薄片及其製造方法,多層樹脂薄片硬化物之製造方法及高熱傳導樹脂薄片層合體及其製造方法 | |
KR20180055776A (ko) | 수지 조성물, 수지 조성물 시트 및 수지 조성물 시트의 제조 방법, 금속박이 부착된 수지 조성물 시트, b 스테이지 시트, 반경화의 금속박이 부착된 수지 조성물 시트, 메탈 베이스 배선판 재료, 메탈 베이스 배선판, led 광원 부재, 그리고 파워 반도체 장치 | |
US11459443B2 (en) | Resin material, method for producing resin material, and laminate | |
US11492528B2 (en) | Heat dissipation sheet, method for producing heat dissipation sheet, and laminate | |
JP6657616B2 (ja) | 熱伝導性シート、熱伝導性シートの硬化物および半導体装置 | |
JP2016027142A (ja) | 熱伝導性シート、熱伝導性シートの硬化物および半導体装置 | |
JP5854062B2 (ja) | 熱伝導性シートおよび半導体装置 | |
JP2016094599A (ja) | 熱伝導性シート用樹脂組成物、基材付き樹脂層、熱伝導性シートおよび半導体装置 | |
JP2017028128A (ja) | パワーモジュール用基板、パワーモジュール用回路基板およびパワーモジュール | |
US20200388551A1 (en) | Laminate and electronic device | |
JP6536129B2 (ja) | 半導体装置及びそれを備えるパワーモジュール | |
JP6413249B2 (ja) | 熱伝導性シートおよび半導体装置 | |
JP2010094887A (ja) | 絶縁シートの製造方法 | |
JP6069834B2 (ja) | 樹脂シート、樹脂付金属箔、樹脂硬化物、金属基板、led基板、及び、樹脂付金属箔の製造方法 | |
JP6572643B2 (ja) | 熱伝導性シート、熱伝導性シートの硬化物および半導体装置 | |
JP2018134779A (ja) | 多層樹脂シート、多層樹脂シートの製造方法、多層樹脂シート硬化物、多層樹脂シート積層体、及び多層樹脂シート積層体硬化物 | |
JP6635034B2 (ja) | 半導体装置 | |
JP6281663B2 (ja) | パワーモジュール用基板、パワーモジュール用回路基板およびパワーモジュール | |
JP2010080611A (ja) | 半導体モジュール及び半導体モジュール製造方法 | |
JP6579106B2 (ja) | 熱伝導性シートおよび半導体装置 | |
WO2023090013A1 (ja) | ヒートシンク付回路基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2017028130A (ja) | パワーモジュール用基板、パワーモジュール用回路基板およびパワーモジュール | |
JP2017028129A (ja) | パワーモジュール用基板、パワーモジュール用回路基板およびパワーモジュール | |
JP7401037B1 (ja) | ヒートシンク付回路基板およびその製造方法、ならびにこれを用いた半導体装置およびその製造方法 | |
WO2022176448A1 (ja) | 熱硬化性樹脂組成物、パワーモジュール用基板およびパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190520 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6536129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |