JP2013157598A - 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2013157598A
JP2013157598A JP2012273747A JP2012273747A JP2013157598A JP 2013157598 A JP2013157598 A JP 2013157598A JP 2012273747 A JP2012273747 A JP 2012273747A JP 2012273747 A JP2012273747 A JP 2012273747A JP 2013157598 A JP2013157598 A JP 2013157598A
Authority
JP
Japan
Prior art keywords
circuit electrode
semiconductor module
conductive layer
insulating substrate
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012273747A
Other languages
English (en)
Inventor
Atsushi Yamatake
厚 山竹
Hironori Shioda
裕基 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012273747A priority Critical patent/JP2013157598A/ja
Publication of JP2013157598A publication Critical patent/JP2013157598A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】小型かつ高信頼性の半導体モジュールを得る。
【解決手段】絶縁基板3上の回路電極2aの端を起点として絶縁基板3の端に向かって絶縁基板3上に形成された固体絶縁物10aと、回路電極2aと端部で電気的に接続し、少なくとも固体絶縁物10aの一部の上に形成された導電層11aとを備える半導体モジュールである。
【選択図】 図3

Description

本発明は半導体モジュール及びそれを用いた半導体装置に関するものであり、詳しくは電界緩和構造を有し、小型で高信頼性の半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法に関するものである。
半導体モジュール、特に印加電圧が高く、電力変換機器等に広く用いられているパワー半導体モジュールは、半導体基板端等での電界集中による局所放電が生じやすく、パワー半導体素子の破壊、誤動作を引き起こすことがある。そのため半導体基板端の電極を設けない絶縁基板部分を広くする等して絶縁破壊を抑制することが必要であり、高信頼性と同時に小型化を達成することは困難である。
この電界集中による局所放電を防止し、半導体モジュールの高い信頼性と同時に小型化を達成するために、半導体基板端近傍において最も電界集中が生じやすい回路電極の下端部分を削り込み、突出させないように加工し、電界集中を防止することで局所放電を回避する手法が提案されている。
この手法を用いた半導体モジュールでは、最も電界集中の起こりやすい半導体基板端の回路電極の下端部分がくぼむように加工し、電界集中に起因する局所放電を抑制する。これにより、半導体モジュールでの半導体素子破壊や誤動作を抑制することができる(例えば、特許文献1を参照)。
特許第3491414号
しかしながら、従来の半導体モジュールでは、回路電極は数100μm程度の厚みしかないため、回路電極端部で安定して高精度に同一形状を得ることは容易ではなく、加工ばらつきを考慮すると余裕を持った電極等の配置が必要であり、小型化が容易でないという問題がある。
本発明はこのような課題を解決するためになされたものであり、半導体基板端での回路電極の形状を調整することにより、電界集中に起因する局所放電を再現性よく抑制し、それに起因する半導体素子の誤動作、素子破壊を防ぎ、小型化を図った半導体モジュールを容易に得ることを目的とする。
本発明の半導体モジュールは、絶縁基板上に形成された回路電極の端を起点として絶縁基板の端に向かって絶縁基板上に形成された固体絶縁物と、回路電極と電気的に回路電極の端で接続し、少なくとも固体絶縁物の一部の上に形成された導電層と、を備えるものである。
本発明の半導体モジュールは、固体絶縁物上に導電層を形成したことにより、半導体基板端での電界集中、局所放電を安定して抑制することができ、小型で信頼性の高い半導体モジュールを容易に得ることができる。
実施の形態1に係る絶縁基板にパワー半導体素子を実装したパワー半導体基板の平面模式図である。 実施の形態1に係るパワー半導体モジュールの断面模式図である。 実施の形態1に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態1に係るパワー半導体モジュールの半導体基板端での電界強度と導電層の長さの関係を示す図である。 実施の形態2に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態2に係るパワー半導体モジュールの固体絶縁物の形成方法を示す模式図である。 実施の形態3に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態4に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態5に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態6に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態6に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態6に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態6に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態6に係るパワー半導体モジュールの接合材突出部の電界強度と導電層長さの関係を示す図である。 実施の形態7に係るパワー半導体モジュールの断面模式図である。 実施の形態7に係るパワー半導体モジュールの回路電極間の拡大断面模式図である。 実施の形態8に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態8に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態9に係るパワー半導体モジュールの端部の拡大断面模式図である。 実施の形態9に係るパワー半導体モジュールの端部の拡大断面模式図である。
実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。
また、実施の形態において、半導体基板とは、絶縁基板面に回路電極を形成し、さらに1個または複数の半導体素子を実装したものを言う。さらに半導体基板に接続端子、放熱板等を付け、単独で機能を有する電子部品の状態としたものを半導体モジュールと呼び、特にパワー半導体モジュールという場合には、絶縁基板面に回路電極を形成し、さらに1個または複数のパワー半導体素子を実装してパワー半導体基板を得て、このパワー半導体基板を封止樹脂に浸漬し、接続端子等を取り付け、リッドにパッケージした状態としたものを示している。
さらに、半導体モジュール、パワー半導体モジュールを、1個または複数個用いて単独で操作、使用できるようにしたものを、それぞれ、半導体装置、パワー半導体装置と呼ぶ。
実施の形態1.
図1〜3を用いて、本発明の実施の形態1に係る半導体モジュールの構成を説明する。本実施の形態では、半導体モジュールのうち、特に高電圧を印加するパワー半導体モジュールについて説明するが、パワー半導体モジュールよりも耐圧が低い通常の半導体素子を用いた半導体モジュールでも同様の効果がある。すなわち、低電圧であっても小型化により高電界となる場合があるが、本発明により基板端での電界集中、局所放電を安定して抑制し、小型で高信頼性の半導体モジュールが容易に得られるという効果を有する。
図1は、実施の形態1に係るパワー半導体素子を実装したパワー半導体基板の平面模式図である。また、図2は、実施の形態1に係るパワー半導体モジュールの断面模式図、図3は実施の形態1に係るパワー半導体モジュールの端部の拡大断面模式図である。
パワー半導体基板1aは、図1に示すように、回路パターンを例えば写真製版法を用いて形成した回路電極2a、2bが絶縁基板3の両面に形成され(裏面の回路電極2bは図1には図示せず)、回路電極2a上にパワー半導体素子4が実装されている。本実施の形態では、絶縁基板3は絶縁性セラミックである窒化アルミニウムからなり、回路電極2a、2bは銅箔によって形成されている。
パワー半導体モジュール5は、図2に断面模式図を示すように、図1で説明したパワー半導体基板1aの裏面をはんだ6によりアルミニウムからなる放熱用の金属ベース基板7に取り付け、さらに、導電性のリッド8でパワー半導体基板1aの全面を覆い、シリコーンゲルからなる絶縁封止材9にパワー半導体基板1aを浸漬して得る。事前にパワー半導体基板1aを外部回路等と接続する接続端子(図示せず)をリッド8の外部に取り出しておき、この接続端子を他の電子回路等と接続して使用する。なお、絶縁基板3の表面側に形成された回路電極2a上にはパワー半導体素子4が実装されているので、パワー半導体素子の動作に応じて高電圧が印加されることとなる。一方、絶縁基板3の裏面側に形成された回路電極2bは、はんだ6を介して金属ベース基板7に接続しているので、回路電極2bは金属ベース基板7と電気的に接続されて同電位となっている。
図2の破線Aで示した領域を拡大し、図3に示す。図3は、パワー半導体モジュール5の端部の拡大断面模式図で、図3を用いて、本実施の形態における電界集中、局所放電を抑制する方法を具体的に説明する。
絶縁基板3の上面端部の回路電極2aが形成されていない部分に、シリコーンゴムからなる固体絶縁物10aが形成され、その上に導電性ペースト(銀ペースト)を用いて導電層11aが長さdmmの範囲で塗布し乾燥することにより形成されている。導電層11aは、回路電極2aの端部で回路電極2aと電気的に接続している。なお、固体絶縁物10aは、シリコーン系樹脂を塗布して硬化させることにより形成される。また、導電層11aは導電性ペーストを焼成してもよいが、その場合は、下地となるシリコーンゴムの耐熱性を考慮して焼成温度を設定する。
さらに、固体絶縁物10aは部分放電劣化の原因となるボイドをその中に含まないように形成することが信頼性の観点から重要である。従来は、回路電極2a断面の削り取った部分の下に固体絶縁物10aを塗布する必要があったため、ボイドを含みやすく、ボイドなしで固体絶縁物10aを塗布することは非常に困難であった。しかし本実施の形態において、絶縁基板3上に固体絶縁物10aを形成し、その後に導電層11aを形成するため、固体絶縁物10aの形成は特に阻害されることはなく、ボイドの発生を抑制した固体絶縁物10aを容易に形成することができる。従って、ボイドの発生が抑制された高信頼性のパワー半導体モジュール5を得ることができるという特長を有する。
本実施の形態で用いた窒化アルミニウムからなる絶縁基板3の厚みは0.5mm、比誘電率は9である。回路電極2a、2bは銅箔からなり、厚みは両面とも0.4mmである。さらに、金属ベース基板7とパワー半導体基板1aを接続するはんだ6の厚みは0.1mmとした。絶縁基板3上に形成した固体絶縁物10aと絶縁封止材9はいずれもシリコーン系樹脂を硬化したものであり、その比誘電率はいずれも3であった。従って、もし導電層11aが設けられていなければ、絶縁基板3と回路電極2aと固体絶縁物10aとの三重点(トリプルジャンクション)の近傍に電界集中が発生しやすく、絶縁基板3と絶縁封止材9との界面方向において局所放電が発生しやすい構造となっている。本実施の形態では、固体絶縁物10aの上に導電層11aを設ける構成としたので、三重点近傍での電界が緩和され、局所放電の発生を抑制できる。
実際に、はんだ6及び金属ベース基板7を介して回路電極2bをグランドに接地すると共に、回路電極2aに1kVの電圧を印加し、絶縁基板3と接するそれぞれ上下の回路電極2a、2bの端部である回路電極端部(図中の丸で表示)12、13での電界強度を求めた。回路電極端部12は絶縁基板3と回路電極2aと固体絶縁物10aとの三重点であり、回路電極端部13は絶縁基板3と回路電極2bと絶縁封止材9との三重点となっている。導電層11aは、導電層11aを形成しない時(導電層11aの長さd=0mm)から導電層11aの長さd=2mmまでの範囲で検討を行なった。
図4は、実施の形態1に係るパワー半導体モジュールの回路電極端部12、13での電界強度と導電層11aの長さdの関係を示す図である。図4は縦軸に回路電極端部12、13での電界強度、横軸は導電層11aの長さdを示している。なお、電界の方向は、回路電極端部12では絶縁基板3と固体絶縁物10aとの界面方向、回路電極端部13では絶縁に板3と絶縁封止材9との界面方向である。黒丸は回路電極端部12の近傍の電界強度を示し、白丸は回路電極端部13の近傍の電界強度を示している。導電層11aが短い時は、上面の回路電極端部12での電界強度が大きく、上面の回路電極端部12の近傍で電界集中が生じ、局所放電が起こりやすい状態になっていることが分かる。
導電層11aが1mm以上になると、反対に下面の回路電極端部13での電界強度が相対的に大きくなり、下面の回路電極端部13の近傍で電界が集中し、局所放電が起こりやすい状態になっている。導電層11aの長さが1mm程度の時は、上下の回路電極2の電界強度が略同じになり、いずれの回路電極端部12、13でも電界集中は生じておらず、局所放電は起こりにくい状態にあることがわかる。
本実施の形態のパワー半導体モジュール5において、導電層11aの長さをd=0.7〜1.3mm、好ましくは約1mmとすると、回路電極端部12、13の電界強度を低くすることができ、電界集中、局所放電を安定して抑制することができるため、放電による誤動作や素子破壊がなく、高信頼性で小型のパワー半導体モジュール5を得ることができる。
本実施の形態においては、金属ベース基板7に取り付け、シリコーン系樹脂からなる絶縁封止材9にパワー半導体基板1aを浸漬して、リッド8で覆ったパワー半導体モジュール5について説明したが、これに限定するものではない。プリント配線板に1個又は複数の珪素半導体からなる通常の半導体素子を実装し、リッド8や絶縁封止材9を用いない半導体モジュールであっても、絶縁基板3上の回路電極2a端に固体絶縁物10aと導電層11aを形成することで、回路電極端部12、13での電界集中、局所放電を安定して抑制することができるため、放電による誤動作、素子破壊がなく、高信頼性で小型の半導体モジュールを得ることができる。また、回路電極端部12、13を突出させないように、角を削り取る微細な加工が不要であるため、安価に高信頼性のパワー半導体モジュール5を得ることができる特長も有する。
本実施の形態では、窒化アルミニウム製の絶縁基板3を用いたが、特に限定するものではなく、有機材料、無機材料のいずれの絶縁基板であっても用いることができる。また本実施の形態では、0.5mmの厚みの絶縁基板3を用いたが、絶縁基板の厚みは特に限定するものではなく、十分な絶縁特性を有し、基板全体として一定の強度を維持することができればよく、0.1mm以上であれば用いることができる。
本実施の形態においては、絶縁封止材9、固体絶縁物10a共に比誘電率3のシリコーン系樹脂を用いたが、特に限定するものではなく、シリコーン系樹脂の他に、ウレタン系樹脂、アクリル系樹脂、エポキシ系樹脂等充填又は塗布することができる樹脂であれば用いることができる。
また絶縁封止材9、固体絶縁物10aの比誘電率は特に限定するものではないが、半導体基板近傍での電界集中を抑制する観点からは、固体絶縁物10aの比誘電率は、絶縁封止材9の比誘電率と比べ、少なくとも小さくないことが好ましい。なお、本実施の形態では、絶縁封止材9を用いたパワー半導体モジュールについて述べたが、前述のように、通常の半導体モジュールであっても同様の効果が得られる。その場合、絶縁封止材9を用いず、半導体基板周囲は空気層(比誘電率≒1)となる。
さらに、導電層11aは導電性ペースト(銀ペースト)を用いたが特に限定するものではなく、導電層11a内を電荷がスムーズに移動できる程度、例えば1Ωcm以下の比抵抗の導電層11aを形成することができればよく、導電性ペーストを塗布、硬化する方法、導電性テープを貼付する方法等を用いることができる。ただし導電性テープを用いた場合、回路電極2aの端部との間で電気的な導通を確保するために、導電性の接着剤等を用いる必要がある場合もある。
本実施の形態においては、パワー半導体モジュール5に着目し、その小型化の検討を行なったが、パワー半導体モジュール5で小型化を達成することができれば、複数のパワー半導体モジュール5を組み合わせたパワー半導体装置においても、小型化することができることは言うまでもない。例えば、パワー半導体モジュールを組み合わせ、インバータ、DC/DCコンバータ等のパワー半導体装置においても、小型化が可能である。
実施の形態2.
実施の形態1では、導電層11aはその断面が直線となるように形成されていたが、実施の形態2では、導電層11bが、絶縁基板3の端に向かって、絶縁基板3面からの法線距離が大きくなっていくように湾曲している点が実施の形態1と相違し、それに伴い、固体絶縁物10bの形状が異なっているが、それ以外は実施の形態1と同様である。
実施の形態1では、導電層11aを設けることにより三重点である回路電極端部12近傍の電界を緩和できるので、三重点に起因する局所放電を抑制できるが、一方、設けられた導電層11aの先端近傍の電界集中に起因する局所放電が起こる可能性がある。もちろん、導電層11aの先端近傍の電界集中は、三重点である回路電極端部12近傍の電界集中に比べると影響は小さいことは言うまでも無いが、導電層11aの先端近傍の影響を低減できれば、さらに小型化が可能になる。そこで、実施の形態2では、導電層11bが絶縁基板3の端に向かって、絶縁基板3面からの法線距離が大きくなるように湾曲させるようにした。ここで、法線距離とは、絶縁基板3の面の法線方向についての絶縁基板3の面から導電層11bまでの距離を呼ぶ。
これにより、導電層11bによる三重点の電界緩和に加えて、導電層11bの先端近傍から回路電極2bへの沿面距離を長くすることにより、より回路基板2a端での電界集中を抑制し、局所放電を回避することができるため、小型化のパワー半導体モジュール5を得ることができる。ここで、沿面距離とは、導電層11bの先端を起点として絶縁封止材9と固定絶縁物10bとの界面と絶縁封止材9と絶縁基板3との界面とに沿った距離を示している
導電層11bが絶縁基板3面からの法線距離が大きくなるように湾曲していることにより、より回路電極2端での電界集中を抑制し、局所放電を回避することができるため、小型化のパワー半導体モジュール5を得ることができる。
図5、図6を用いて本発明の実施の形態2に係るパワー半導体モジュール5の構成及び製造方法を説明する。図5は、実施の形態2に係るパワー半導体モジュール5の端部の拡大断面模式図であり、図3と同様に、図2の破線で囲んだAの部分を拡大して示している。図6は、実施の形態2に係るパワー半導体モジュール5の固体絶縁物10bの形成方法を示す模式図である。
パワー半導体基板1bの端部にシリコーン樹脂からなる固体絶縁物10bが形成される。この時、図6に示すように、シリコーン樹脂を半導体基板1b上に盛り上げて塗布し、その硬化の過程において、シリコーン樹脂に硬化用の型14を押し当てて、固体絶縁物10bが所定の盛り上がった形状となるように調整する。
図6に示した方法を用いて所定の盛り上がった形状の固体絶縁物10bを形成し、その上に導電ペーストを用いて導電層11bを形成した。導電層11bは、膜厚はほぼ均一であるが、先に記したように、絶縁基板3面から遠ざかるように湾曲しており、本実施の形態では、導電層11bの長さはd=1mmで、回路電極2a面よりも0.2mm上方向に湾曲するように形成した。
本実施の形態のパワー半導体モジュール5において、導電層11bを形成すると共にその導電層11bをパワー半導体基板1bからの法線距離を大きくするように湾曲させるようにしたので、三重点である回路電極端部12、すなわち回路電極2a端での電界強度を安定して低くすることができ、かつ、導電層11bの先端から回路電極2bまでの界面に沿った沿面距離を長くすることができる。その結果、局所放電の発生を十分に抑制でき、パワー半導体モジュール5の大きさを小型化することができる。
本実施の形態においては硬化用の型14は、テフロン(登録商標)製の型を用いたが、特に限定するものではなく、所定の形状の固体絶縁物10bを形成することができ、シリコーン樹脂が硬化し、固体絶縁物10bが形成された後、容易に取り除けることができるものであれば用いることができる。
本実施の形態においては、導電層11bを回路電極2面よりも0.2mm上方向に湾曲させたが、この湾曲の大きさは特に限定するものではなく、少なくとも導電層11bが回路電極2a面よりも絶縁基板3面から遠ざかっていれば効果があり、パワー半導体モジュール5の小型化に有効である。
実施の形態3.
実施の形態2では、膜厚がほぼ均一な導電層11bが、湾曲して絶縁基板3面からの法線距離を大きくするように形成されたが、実施の形態3では、図7に示すように、導電層11cが湾曲し、かつ先端が太く、かつ曲率半径が大きくなっている点が実施の形態2と相違し、それ以外は実施の形態2と同様である。
本実施の形態では、導電層11cが湾曲して、絶縁基板3面からの法線距離が大きくなっており、かつその先端が太く、曲率半径が大きくなっており、鋭角となった部分がないため電界の集中が起こりにくい。そのため、回路電極2a端での電界強度が安定して低く、導電層11cの先端から回路電極2bまでの界面に沿った界面距離を長く、さらに導電層11cの先端近傍の電界集中を抑制できる。従って、パワー半導体モジュール5の大きさをさらに一層小型化することができる。
実施の形態4.
実施の形態1では、固体絶縁物10aの厚みはほぼ均一であったが、実施の形態4では、図8に示すように、回路電極2a端で固体絶縁物10dが厚く、その他の部分では薄くなっている点で相違し、それ以外は実施の形態1と同様である。
本実施の形態では、導電層11dと絶縁基板3の距離が小さい。従って、回路電極2a端の電界強度の改善効果は実施の形態1の場合より大きく、導電層11dを形成しないパワー半導体モジュール5と比べ小型化を達成することができる。
実施の形態5.
実施の形態1では、固体絶縁物10aの厚みはほぼ回路電極2aの厚みと同じであったが、実施の形態5では、図9に示すように、固体絶縁物10eが薄く、導電層11eが回路電極2の厚み方向の中間で接続している点で相違し、それ以外は実施の形態1と同様である。
本実施の形態では、導電層11eと絶縁基板3の距離が小さい。従って、回路電極2a端の電界強度の改善効果は実施の形態1の場合よりも大きく、導電層11eを形成しないパワー半導体モジュール5と比べ小型化を達成することができる。
実施の形態6
実施の形態1から実施の形態5については、回路電極2aと絶縁基板3との接合部の回路電極端部は垂直であると仮定したが、実際にはエッチングの処理条件に依存し、回路電極端部の形状は垂直にはなりにくい。
回路電極2aと絶縁基板3とは金属含有のロウ材の接合材15により接合される。その後、回路電極2a上にマスクを形成し、エッチング処理により電極パターンを形成する。このときのエッチングの処理条件によっては、接合材15を十分に除去することができず、図10に示すように回路電極2aの端部から接合材15が突出した状態になる。
また、このとき接合材15のエッチングの深さは位置によりバラつくため、突出が大きい箇所と小さい箇所ができる。そのため、絶縁基板3上の接合材15の端辺は上から見ると直線とはならず、凹凸を有する。したがって、接合材15の端辺の接合材突出部16に電界が集中しやすくなる。
エッチングの処理条件によっては、図11に示したモジュール端部の拡大断面模式図のように、電極2aの端部よりも内側にまで接合材がエッチングされることもある。このような場合も、その他の部分と比べ相対的に最も突出した、電極2aと接合材15との界面部分の接合材突出部16に電界が集中する。
そこで図10に示した構造に対しては、図12に示すように、固体絶縁物10fが接合材突出部16を覆うように、固体絶縁物10fを接合材突出部16の位置よりも高い位置まで形成し、固体絶縁膜10f上に導電層11fを形成する。また、図11に示した構造に対しては、図13に示すように、回路電極2aと接合材15との界面部分の接合材突出部16を覆うように、固体絶縁物10gが接合材15よりも厚くなるように形成し、その固体絶縁物10g上に導電層11gを形成する。
本実施の形態では、接合材突出部16の高さが低く、絶縁基板3に非常に近いので、導電層11f、11gも実施の形態1等と比較して、低い位置に形成している。そのため、導電層11f、11gの長さが短くても、接合材突出部16の電界強度を大きく緩和することができる。ただし、固体絶縁物10f、10fの高さが接合材突出部16よりも低くなり、固体絶縁物10f、10g上に接合材突出部16が露出すると、電界強度緩和の効果は得られない。それ以外は、実施の形態1と同様に、導電層11f、11gが長くなると接合材突出部16の電界強度の緩和の効果がさらに大きくなると考えられる。
図12の構造について、接合材突出部16の電界強度と導電層11fの長さの関係を計算により求めた。ここで、接合材15の厚みを0.05mm、電極2aから接合材突出部16までの長さを0.1mm、固体絶縁物の厚みを0.04mmとして、その他のパラメータは実施の形態1での計算(図4)と同様の値を用いた。
計算結果を図14に示す。実施の形態1での計算結果からは、電界強度を10%緩和するためには導電層11fの長さを約0.5mm長くすることが必要であった。しかし図14に示した本実施の形態での計算に於いては、導電層11fの長さが、0.1〜0.15mm長くなったとき、電界強度を10%程度緩和することができることがわかった。本計算結果は、各構成材料の厚み、長さ、誘電率等によって変化し、計算対象が変化すれば異なった結果となることは言うまでもない。
実施の形態7.
図15にパワー半導体モジュールの断面模式図を示す。図に示すように、1つの絶縁基板3上に2つ以上の回路電極2c、2dが搭載される場合がある。回路電極2c、2dの端部の電界集中を緩和する点では、実施の形態6までと同様だが、回路電極2cと回路電極2dの間の絶縁性も確保する必要があるため、導電層を長くしすぎると、対向する回路電極に接近し、回路電極間の耐圧が低下する点が危惧される。
回路電極2cと回路電極2dの間の電極端部分において、実施の形態6で検討を行った構造を用いた。図15の破線Bで示した領域を拡大して、図16に示す。実施の形態6(図12、13)で示したように、固体絶縁膜10f、10gの厚みが薄く、接合材15と同程度の厚みであり、導電層11f、11gの高さを下げることができる。そのため、導電層11f,11gの長さが短く、回路電極2cと回路電極2dの間の絶縁性に影響を与えない場合でも、電界強度緩和の効果は十分に得ることができ、パワー半導体モジュールの小型化を達成することができる。
一例として、実施の形態6で計算結果を示した条件では(図14)、導電層11fの長さが、回路電極2aから接合材突出部16までの距離と同程度(約0.1mm)の場合、導電層11fの長さが0.1mm変化すると、電界強度を10%緩和することができた。すなわち、回路電極2cと回路電極2dの間隔をほとんど狭くすることがないため、回路電極間の絶縁性に影響を与えないで、接合材突出部16の電界強度を緩和することができる。
実施の形態8.
実施の形態6の図12に示した構造において、導電層11fを長くすると、接合材突出部16の電界強度が緩和される(図14)が、同時に導電層11fの先端部分に電界が集中する。本実施の形態においては、実施の形態2の図5に示した導電層11bと同様に、図17、図18に示すように、導電層11i、11jを湾曲させ、絶縁基板3面からの法線距離を大きくする点が実施の形態6と相違し、それ以外の構成は実施の形態6と同様である。
本実施の形態に示した構造の半導体基板では、接合材突出部16の電界強度を緩和することができると同時に、導電層11i、11jの先端部分の電界集中も回避することができ、導電層11i、11jを形成しないパワー半導体モジュール5と比べ小型化を達成することができる。
実施の形態9.
実施の形態6の図12に示した構造では、固体絶縁物10fの厚みはほぼ均一であったが、本実施の形態においては、図19、20に示すように、電極2a端部で固体絶縁物10k、10mの膜厚が厚く、絶縁基板3の端部に向けて徐々に薄くなる点で相違する。ただし、接合材突出部16の位置では、接合材突出部16の高さよりも固体絶縁物10k、10mの方が厚く、固体絶縁物10k、10mが接合材突出部16を覆うように形成することが必要である。
本実施の形態に示した構造の半導体基板では、接合材突出部16の電界強度を緩和することができると同時に、導電層11k、11mの先端部分の電界集中も回避することができ、導電層11k、11mを形成しないパワー半導体モジュール5と比べ小型化を達成することができる。
1a〜1e 半導体基板、2a〜2d 回路電極、3 絶縁基板、4 半導体素子、5 パワー半導体モジュール、6 はんだ、7 金属ベース基板、8 リッド、9 絶縁封止材、10a〜10k 固体絶縁物、10m 固体絶縁物、11a〜11k 導電層、11m 導電層、12 回路電極端部、13 回路電極端部、14 硬化用の型、15 接合材、16 接合材突出部。

Claims (8)

  1. 絶縁基板上に形成された回路電極の端を起点として前記絶縁基板の端に向かって前記絶縁基板上に形成された固体絶縁物と、
    前記回路電極と電気的に前記回路電極の端で接続し、少なくとも固体絶縁物の一部の上に形成された導電層と、
    を備える半導体モジュール。
  2. 導電層が導電塗料からなることを特徴とする請求項1に記載の半導体モジュール。
  3. 固体絶縁物を覆うように形成された絶縁封止材を有し、
    前記固体絶縁物の比誘電率は、前記絶縁封止材の比誘電率と同じか、または前記絶縁封止材の比誘電率よりも大きいこと
    を特徴とする請求項1または2に記載の半導体モジュール。
  4. 絶縁基板は、無機材料からなることを
    特徴とする請求項1乃至3のいずれか1項に記載の半導体モジュール。
  5. 導電層は、絶縁基板の端に向かって、絶縁基板面からの法線距離が大きくなっていくことを特徴とする請求項1乃至4のいずれか1項に記載の半導体モジュール。
  6. 絶縁基板と回路電極を接合する接合材により回路電極端部に突出部ができている基板において、固体絶縁物の厚さを少なくとも前記接合材の突出部の高さよりも厚くすることを特徴とする請求項1乃至5のいずれか1項に記載の半導体モジュール。
  7. 請求項1乃至6のいずれか1項に記載した半導体モジュールを、1個または複数個備えたこと
    を特徴とする半導体装置。
  8. 絶縁基板面上に、回路電極の端から絶縁基板の端までを覆うように固体絶縁物を形成する工程と、
    前記回路電極の端と電気的に前記回路電極の端で接続し、少なくとも固体絶縁物の一部の上に導電層を形成する工程と、
    を備える半導体モジュールの製造方法。
JP2012273747A 2012-01-06 2012-12-14 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 Pending JP2013157598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012273747A JP2013157598A (ja) 2012-01-06 2012-12-14 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012001409 2012-01-06
JP2012001409 2012-01-06
JP2012273747A JP2013157598A (ja) 2012-01-06 2012-12-14 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2013157598A true JP2013157598A (ja) 2013-08-15

Family

ID=49052468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273747A Pending JP2013157598A (ja) 2012-01-06 2012-12-14 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2013157598A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170488A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 半導体装置及びその製造方法
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
JPWO2018159152A1 (ja) * 2017-03-03 2019-06-27 三菱電機株式会社 半導体装置
JP2019197816A (ja) * 2018-05-10 2019-11-14 株式会社 日立パワーデバイス パワー半導体モジュール
JP2020021893A (ja) * 2018-08-03 2020-02-06 富士電機株式会社 積層基板の製造方法、半導体モジュールの製造方法、並びに、積層基板、半導体モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015170488A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 半導体装置及びその製造方法
JP5826443B1 (ja) * 2014-05-08 2015-12-02 三菱電機株式会社 半導体装置及びその製造方法
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
JPWO2018159152A1 (ja) * 2017-03-03 2019-06-27 三菱電機株式会社 半導体装置
JP2019197816A (ja) * 2018-05-10 2019-11-14 株式会社 日立パワーデバイス パワー半導体モジュール
JP7002993B2 (ja) 2018-05-10 2022-01-20 株式会社 日立パワーデバイス パワー半導体モジュール
JP2020021893A (ja) * 2018-08-03 2020-02-06 富士電機株式会社 積層基板の製造方法、半導体モジュールの製造方法、並びに、積層基板、半導体モジュール
JP7283038B2 (ja) 2018-08-03 2023-05-30 富士電機株式会社 積層基板の製造方法、半導体モジュールの製造方法、並びに、積層基板、半導体モジュール

Similar Documents

Publication Publication Date Title
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
TWI594381B (zh) 功率轉換電路的封裝模組及其製造方法
JP2013157598A (ja) 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法
JP2004228403A (ja) 半導体モジュールおよびその製造方法並びにスイッチング電源装置
US9466542B2 (en) Semiconductor device
EP1739740A2 (en) Power semiconductor
WO2017082122A1 (ja) パワーモジュール
US11699625B2 (en) Power semiconductor module arrangement
TW201642404A (zh) 封裝結構
JP4967701B2 (ja) 電力半導体装置
JP5328827B2 (ja) パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
JP4549171B2 (ja) 混成集積回路装置
JPH03108744A (ja) 樹脂封止型半導体装置
JP6790226B2 (ja) 半導体装置
JP5766347B2 (ja) 半導体モジュール及びその製造方法
JP5826443B1 (ja) 半導体装置及びその製造方法
CN210182363U (zh) 半导体模块
JP5025921B2 (ja) 半導体装置
JP2014120728A (ja) 半導体装置およびその製造方法
CN111033723B (zh) 功率半导体模块
JP2013110216A (ja) 電力制御用の半導体装置
JP2004039700A (ja) 半導体パワーモジュール
JP2013033776A (ja) 回路基板、回路モジュール、及び電子機器
US11894302B2 (en) Semiconductor power module with busbar having a leg with a foot forming an offset angle, and method for manufacturing the busbar
JP2018006569A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326