JP2014120728A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014120728A
JP2014120728A JP2012277173A JP2012277173A JP2014120728A JP 2014120728 A JP2014120728 A JP 2014120728A JP 2012277173 A JP2012277173 A JP 2012277173A JP 2012277173 A JP2012277173 A JP 2012277173A JP 2014120728 A JP2014120728 A JP 2014120728A
Authority
JP
Japan
Prior art keywords
conductive thin
thin film
semiconductor device
conductor
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012277173A
Other languages
English (en)
Inventor
Yuji Hayase
悠二 早瀬
Hirotaka Hanaomote
宏隆 華表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Electric FA Components and Systems Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric FA Components and Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric FA Components and Systems Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012277173A priority Critical patent/JP2014120728A/ja
Publication of JP2014120728A publication Critical patent/JP2014120728A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】絶縁封止部材(シリコーンゲル)に気泡が存在した場合も部分放電を防止して、高耐圧および高温対応できる高耐圧モジュールなどの半導体装置およびその製造方法を提供する。
【解決手段】セラミック基板5上に固着する導電性薄膜4,6と、導電性薄膜4,6上に固着する金属電極3,7と、導電性薄膜4,6と金属電極3,7に接するシリコーンゲル13とを有する半導体装置100において、導電性薄膜4,6が金属電極3,7と導電性薄膜4,6とが固着する界面端部からはみ出しているとともに、導電性薄膜4,6に固着する金属電極3,7の固着側の外周部に連続した窪み16を設けた構成とする。
【選択図】 図8

Description

この発明は、半導体素子を搭載した絶縁基板を放熱板に搭載した半導体装置に関し、特に高耐圧および高温対応の高耐圧モジュールなどの半導体装置およびその製造方法に関するものである。
図12は、従来の高耐圧モジュール500の構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のC部拡大図である。この図12は、セラミック基板55の上面および下面にそれぞれ金属電極57および金属電極53を直接接合した場合の構成を例示するものである。
この高耐圧モジュール500において、セラミック基板55の上面および下面にはそれぞれ例えばCu(銅)からなる金属電極57および金属電極53が直接接合されている。セラミック基板55の下面側の金属電極53は放熱ベース51上に半田52を介して固着されている。セラミック基板55の上面側の金属電極57上には半田58を介して半導体チップ59が固着されているとともに、半導体チップ59の電極はボンディングワイヤ60を介して外部導出端子61に接続されている。放熱ベース51には、外部導出端子61を貫通露出させた樹脂ケース62が固着されているとともに、樹脂ケース62内には絶縁封止部材であるシリコーンゲル63が充填されている。
高耐圧および高温対応の高耐圧モジュールにおいては、1)小型化による絶縁基板沿面距離の縮小、2)高耐圧化による電界強度の上昇の抑制、3)高温対応化による絶縁基板であるセラミック基板55の厚さの薄化、などが要求される。これらの要求を満たすためには、セラミック基板55での部分放電の発生を抑制することが求められる。その対策について説明する。
高耐圧モジュールの接続線(ボンディングワイヤ60)に対する緩衝材およびパッケージ内部の電気絶縁封止物としてシリコーンゲル63を用いて部分放電の発生を抑制している。
また、高耐圧モジュールのセラミック基板55と金属電極53,57の接合として、直接接合(DCB接合:Direct Cupper Bonding接合)による方法やロー材を用いた方法などが行なわれている。つぎに、これらの接合における部分放電対策について説明する。
特許文献1では、高耐圧モジュールの金属電極と絶縁基板間の部分放電対策として、電極端部の形状を変更して電極形状を適正化することで、部分放電を生じにくくすることが記載されている。
また、特許文献2では、セラミック基板の表面に金属皮膜(導電性薄膜)を形成することで、セラミック基板と金属電極間の部分放電を抑制することが記載されている。
また、特許文献2および特許文献3においては、金属電極下面と絶縁基板の直接接合の剥離部またはボイド(空洞)において発生する部分放電対策として、導電性薄膜(銅皮膜や銅粉末層)を設けることが記載されている。
また、特許文献4においては、放電発生の起点となりうる突起を放電により溶融して尖った部分を無くすことにより電界緩和をさせて部分放電を防止することが示唆されている。
また、特許文献4、5では、絶縁性や部分放電特性に関し十分に高い耐久性をもたせるため、セラミックス基板と金属回路(金属電極)を(活性金属ロー付け法により)ロー材で接合する場合、金属電極からの接合層(ロー材層)のはみ出し長さを20〜60μmに規定することが記載されている。
特開平9−135057号公報 特開2000−150719号公報 特開2000−236052号公報 特開2004−172182号公報 特開2005−116602号公報
しかし、直接接合した場合にはセラミック基板55と金属電極53,57の接合部67に図13に示すようなエッチングや剥離により窪み66が点々と形成され、その点々と形成された窪み66に気泡68が残留して部分放電を発生させる場合がある。また、図示しないが、ロー材を介して接合した場合には、セラミック基板55とロー材間、ロー材と金属電極53,57間にそれぞれ端部の剥離、ボイド(空洞)、エッチング過多、接合不良に代表される形状不良があり、特にセラミック基板55とロー材間の不良部は電界集中部となるため、部分放電の起点となる。金属電極53,57、セラミック基板55、絶縁封止部材(シリコーンゲル63)が接する3重点箇所71からの部分放電の発生は、主に3重点箇所71近傍に気泡68が先天的もしくは後天的に存在することに起因している。先天的な気泡の発生原因は、図13に示すような形状不良部における絶縁封止部材(シリコーンゲル63)の注型不良または脱泡不良である。
また、特許文献1では、先天的に気泡が残存した場合に部分放電を防止する構造については触れていない。
また、特許文献2では、絶縁封止部材(シリコーンゲル)の注型不良が問題となる三重点に関する考察が無く、導電性薄膜(金属皮膜)のはみ出し形状や後天的に発生する気泡については効果を検証していない。
また、特許文献4、5では、導電性薄膜のはみ出し距離(長さ)が規定されていない。
また、前記の特許文献1および特許文献4の対策では、電極の鋭角部を排し、電界集中が起きないように接合端部を丸めているが、ガス空間(気泡)が後天的に発生した場合には部分放電を抑制できない。また、特許文献2および特許文献3に示されている構造改善により、電気的最弱点箇所(電界集中箇所)が金属電極とセラミック基板の接合面から金属電極、セラミック基板および絶縁封止部材(シリコーンゲル)の三重点の箇所に移る。しかし、この3重点箇所からの部分放電については、特許文献2および3の構造改善では対策が十分でない。
いずれにしても、前記特許文献1〜5では、充填される絶縁封止部材(シリコーンゲル)に存在する気泡に対して、部分放電を防止する方策については示唆されていない。
この発明の目的は、前記の課題を解決して、絶縁封止部材(シリコーンゲル)に気泡が存在した場合も部分放電を防止して、高耐圧および高温対応できる高耐圧モジュールなどの半導体装置およびその製造方法を提供することである。
前記の目的を達成するために、特許請求の範囲の請求項1に記載の発明によれば、絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体とに接する絶縁封止部材とを有する半導体装置において、前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみ出しているとともに、前記界面端部と接する領域に存在する前記絶縁封止部材に含まれる気泡の前記絶縁基材表面に対して平行する方向の大きさより、前記界面端部からはみ出した前記導電性薄膜のはみ出し箇所の長さ(L1)が長い構成とする。
この構成によれば、導電体と導電性薄膜との界面端部と接する領域に存在する絶縁封止部材に含まれる気泡の絶縁基材表面に対して平行する方向の大きさより、界面端部からはみ出した導電性薄膜のはみ出し箇所の長さ(L1)が長いことにより、導電体、導電性薄膜および絶縁封止部材で構成される三重点の箇所に存在する気泡に起因する部分放電を確実に抑制することができる。
また、特許請求の範囲の請求項2に記載の発明によれば、請求項1に記載の発明において、前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられているとよい。
この構成によれば、導電体の外周部のうち導電性薄膜との固着側に連続した窪みが設けられていることにより、窪みが設けられていない場合に対して導電性薄膜の先端部での電界強度をより低くすることができる。
また、特許請求の範囲の請求項3に記載の発明によれば、絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体とに接する絶縁封止部材とを有する半導体装置において、前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみ出しているとともに、前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられている構成とする。
この構成によれば、導電性薄膜が導電体と導電性薄膜との界面端部からはみ出していることにより、導電体、導電性薄膜および絶縁封止部材で構成される三重点の箇所に存在する気泡に起因する部分放電を効果的に抑制することができ、さらに、導電体の外周部のうち導電性薄膜との固着側に連続した窪みが設けられていることにより、窪みが設けられていない場合に対して導電性薄膜の先端部での電界強度をより低くすることもできる。
また、特許請求の範囲の請求項4に記載の発明によれば、請求項3に記載の発明において、前記導電性薄膜がさらに前記導電体の外周部からもはみ出しているとよい。
導電体の外周部のうち導電性薄膜との固着側に設けられた窪みの内部において気泡内に電界が加わると、気泡が電界の影響により放電するような形状に変形する可能性が有る。この点に関し、上記構成によれば、導電性薄膜がさらに導電体の外周部からもはみ出していることにより、窪みの内部には一切電界が発生しないため、窪みの内部において気泡が電界の影響により放電するような形状に変形する可能性を無くすことができるので、導電体、導電性薄膜および絶縁封止部材で構成される三重点の箇所に存在する気泡に起因する部分放電を抑制する効果をより高めることができる。
また、特許請求の範囲の請求項5に記載の発明によれば、請求項4に記載の発明において、前記導電体の外周部からはみ出した前記導電性薄膜のはみ出し箇所の長さ(L2)が40μm以下であるとよい。
この構成によれば、導電体の外周部からはみ出した導電性薄膜のはみ出し箇所の長さ(L2)が40μm以下であることにより、導電性薄膜の先端部での電界強度を十分に低くすることができる。
また、特許請求の範囲の請求項6に記載の発明によれば、請求項5に記載の発明において、前記はみ出し箇所の長さ(L2)が20μm以下であるとよい。
この構成によれば、導電体の外周部からはみ出した導電性薄膜のはみ出し箇所の長さ(L2)が20μm以下であることにより、導電性薄膜の先端部での電界強度をさらに低くすることができる。
また、特許請求の範囲の請求項7に記載の発明によれば、請求項5または6に記載の発明において、前記窪みの深さ(T)が40μm以下であるとよい。
この構成によれば、窪みの深さ(T)が40μm以下であることにより、窪みからの気泡の脱泡が良好に行なわれるようにすることができる。
また、特許請求の範囲の請求項8に記載の発明によれば、請求項7に記載の発明において、前記窪みの開口部の高さ(H)が20μm以下であるとよい。
また、特許請求の範囲の請求項9に記載の発明によれば、請求項1〜8のいずれか一項に記載の発明において、前記導電性薄膜と前記導電体との固着が、直接接合で行なわれるか、もしくはロー材接合で行なわれるとよい。
また、特許請求の範囲の請求項10に記載の発明によれば、請求項1〜9のいずれか一項に記載の発明において、前記絶縁封止部材がシリコーンゲルであり、前記絶縁基材がセラミック基板であり、前記導電体が銅製の金属電極であり、前記導電性薄膜が銅薄膜であるとよい。
また、特許請求の範囲の請求項11に記載の発明によれば、請求項2〜請求項10のいずれか一項に記載する半導体装置の製造方法において、前記導電体の前記導電性薄膜との接合部付近の外周部全域に連続して深さ(T)が40μm以下の窪みを形成し、直接接合もしくはロー材を介する接合により前記接合部を形成し、前記導電性薄膜が前記接合部の端部からはみ出すとともに、前記導電性薄膜のはみ出し箇所の長さ(L2)が前記導電体の外周部から40μm以下であるようにした製造方法とする。
また、特許請求の範囲の請求項12に記載の発明によれば、請求項11に記載の発明において、前記導電性薄膜が、スパッタ、蒸着もしくは粉末吹付けにより前記絶縁基材の表面に形成されるとよい。
(作用)
本発明の作用について図14を用いて説明する。図14は、気泡68内で放電が起こるメカニズムについて説明する図であり、同図(a)は導電性薄膜56が無い場合の図、同図(b)は導電性薄膜56があり、気泡68の大きさが導電性薄膜56より大きい場合の図、同図(c)は気泡68の大きさと導電性薄膜56の大きさが同じ場合の図である。なお、図14では、本発明における絶縁基材をセラミック基板とするとともに、導電体を金属電極としている。
図14(a)において、気泡68内の電位差Vと距離Lがパッシェンミニマム(Vが約350V,Lが8μm)を越えた場合に気泡68内で放電が生じる。つまり、金属電極57とセラミック基板55との界面端部と接する領域における気泡68の大きさが8μmまで大きくなり、気泡68の表面におけるセラミック基板55の表面と平行する方向(X方向)での両端部の間の電位差Vが約350V以上になったとき、放電が発生する。Exはセラミック基板55の表面と平行する方向(X方向)での電界強度である。mとkの間の距離が気泡68の横方向の大きさである。
図14(b)において、金属電極57から導電性薄膜56の先端部70までの長さに、パッシェンミニマムである8μmを加えた長さより気泡68の大きさが大きくなったとき、気泡68は放電を起こす。本発明では、余裕を見てこの8μmをゼロと見なして、図14(c)のように、金属電極57から導電性薄膜56の先端部70までの長さと気泡68の大きさが一致したところで、放電が開始されるとした。
そのため、後述する実施例1で示すように金属電極7に窪み16を設け、金属電極7と導電性薄膜6との接合部17の端部19(窪み16の底部)からの導電性薄膜6のはみ出し箇所の長さ(第1のはみ出し箇所の長さL1)を気泡18より大きくすることで、確実に気泡18内の放電は抑制される。その具体的な窪み16の大きさと導電性薄膜6のはみ出し箇所の長さ(第1のはみ出し箇所の長さL1)が実施例1に例示されている。勿論、導電性薄膜6のはみ出し箇所の長さは金属電極7の外周部15から導電性薄膜6の先端部20までの長さ(第2のはみ出し箇所の長さL2)でも規定できる。
この発明によれば、絶縁基材と、該絶縁基材上に固着する絶導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体とに接する絶縁封止部材とを有する半導体装置において、前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみ出しているとともに、前記界面端部と接する領域に存在する前記絶縁封止部材に含まれる気泡の前記絶縁基材表面に対して平行する方向の大きさより、前記界面端部からはみ出した前記導電性薄膜のはみ出し箇所の長さ(L1)が長い構成としたことにより、導電体、導電性薄膜および絶縁封止部材で構成される三重点の箇所に存在する気泡に起因する部分放電を確実に抑制することができ、その結果、高耐圧モジュールの高耐圧化および高温化を図ることができる。
また、この発明によれば、絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体とに接する絶縁封止部材とを有する半導体装置において、前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみ出しているとともに、前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられている構成としたことにより、導電体、導電性薄膜および絶縁封止部材で構成される三重点の箇所に存在する気泡に起因する部分放電を効果的に抑制することができ、さらに窪みが設けられていない場合に対して導電性薄膜の先端部での電界強度をより低くすることもでき、その結果、高耐圧モジュールの高耐圧化および高温化を図ることができる。
高耐圧モジュールの要部断面図であり、(a)金属電極3,7と絶縁基板(セラミック基板5)の接合にロー材22を用いた場合の図、(b)は直接接合した場合の図である。 高耐圧モジュールの絶縁基板(セラミック基板5)とロー材22を用いた金属電極7との接合部17の接合状態を示し、(a)は理想的な接合状態の模式図、(b)は実際的な接合状態の模式図である。 高耐圧モジュールの絶縁基板(セラミック基板5)と金属電極7を直接接合したときの接合状態を示し、(a)は理想的な接合状態の模式図、(b)は実際的な接合状態の模式図である。 絶縁封止部材であるシリコーンゲル13の封止および脱泡工程後窪み16に気泡18が残存している状態の図である。 金属電極7と導電性薄膜6を接合した状態の要部断面図であり、(a)は直接接合の場合の図、(b)はロー材22による接合の場合の図である。 各構造における電界集中部での電界強度を調査するために用いた電界解析形状の模式図である。 図6の各構造と電界集中部の電界強度の関係をシミュレーションした図である。 この発明の第1実施例の半導体装置100の構成図であり、(a)は要部断面図、(b)は(a)のA部拡大図である。 この発明の第2実施例の半導体装置の要部断面図である。 この発明の第3実施例に係る図1の半導体装置の製造方法を示す図であり、(a)および(b)は工程順に示した要部製造工程断面図である。 この発明の第4実施例に係る図2の半導体装置の製造方法を示す図であり、(a)および(b)は工程順に示した要部製造工程断面図である。 従来の高耐圧モジュール500の構成図であり、(a)は要部断面図、(b)は(a)のC部拡大図である。 直接接合した場合にセラミック基板55と金属電極53,57の接合部67に窪み66が点々と形成された状態の要部断面図である。 気泡68内で放電が起こるメカニズムについて説明する図であり、(a)は導電性薄膜56が無い場合の図、(b)は導電性薄膜56があり、気泡68の大きさが導電性薄膜56より大きい場合の図、(c)は気泡68の大きさと導電性薄膜56の大きさが同じ場合の図である。
以下、図面を参照しながら、本発明の実施形態について詳細に説明する。なお、本発明は、下記の実施形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができるものである。また、以下の説明に際し、全図にわたり、特に言及がない限り、共通する部分または要素には、共通する参照符号が付されている。
図1は、高耐圧モジュールの要部断面図であり、同図(a)金属電極3,7(以下では「導電体」とも称する)と絶縁基板(セラミック基板5)(以下では「絶縁基材」とも称する)の接合にロー材22を用いた場合の図、同図(b)は直接接合した場合の図である。これらの図は絶縁基板断面形状の模式図である。図1(a)ではロー材22下の下地金属は図示されていない。この高耐圧モジュールでは、厚さ数mm以下の絶縁基板5の両面間に数kVの電圧が加わることがあり、絶縁基板には高い絶縁性が要求される。
図2は、高耐圧モジュールの絶縁基板(セラミック基板5)とロー材22を用いた金属電極7との接合部17の接合状態を示し、同図(a)は理想的な接合状態の模式図、同図(b)は実際的な接合状態の模式図である。
図2(b)において、金属電極7の外周部15より、ロー材22が突出しており、ロー材22の表面には多くの凹凸が存在する。また、ロー材22と金属電極7の接合部17には、エッチングにより隙間23が形成されている。
図3は、高耐圧モジュールの絶縁基板(セラミック基板5)と金属電極7を直接接合したときの接合状態を示し、同図(a)は理想的な接合状態の模式図、同図(b)は実際的な接合状態の模式図である。
図3(b)の金属電極7の外周部15で接合部17付近の外周部15aには、金属電極7のエッチング過多により、所々に(点々と)直径数十μmの窪み16が形成されている。エッチング処理されない場合には図3(a)のように窪み16は形成されない。
図4は、絶縁封止部材であるシリコーンゲル13の封止および脱泡工程後窪み16に気泡18が残存している状態の図である。
図5は、金属電極7と導電性薄膜6を接合した状態の要部断面図であり、同図(a)は直接接合の場合の図、同図(b)はロー材22による接合の場合の図である。
図中の符号として、L1は接合部17の端部19からの導電性薄膜6のはみ出し箇所の長さであり、L2は金属電極7の外周部15からの導電性薄膜6のはみ出し箇所の長さである。また、Tは窪み16の深さであり、15は金属電極7の外周部である。
図6は、各構造における電界集中部での電界強度を調査するために用いた電界解析形状の模式図である。図6ではシリコーンゲル13は図示されていない。大文字(A)〜(H)の断面図は気泡が存在しない場合、小文字(a)〜(h)はそれぞれ大文字(A)〜(H)の構造において気泡が存在する場合を示す。導電性薄膜6の厚さは2μmとしている。また、この図6では気泡18については実際の形状を模擬して描いている。各構造は以下の通りである。なお、以下の(A)〜(H)の各構造についての説明では金属電極7を単に電極と称し、導電性薄膜6を単に薄膜と称す。
(A)電極外周端(外周部15)と薄膜端部(先端部20)とが一致している構造。
(B)電極外周端よりの薄膜はみ出し長(第2のはみ出し箇所の長さL2)が20μmである構造。
(C)電極外周端よりの薄膜はみ出し長(第2のはみ出し箇所の長さL2)が40μmである構造。
(D)電極の外周部のうち薄膜との接合側に高さ20μm、深さT(長さ)40μmの窪み16が有り、電極接合端部と薄膜端部とが一致している(薄膜の第1のはみ出し箇所の長さL1は0μmである)構造。
(E)電極の外周部のうち薄膜との接合側に高さ20μm、深さT(長さ)40μmの窪み16が有り、電極接合端部よりの薄膜はみ出し長(第1のはみ出し箇所の長さL1)が20μmである(電極外周端からの第2のはみ出し箇所の長さL2は−20μmである)構造。
(F)電極の外周部のうち薄膜との接合側に高さ20μm、深さT(長さ)40μmの窪み16が有り、電極接合端部よりの薄膜はみ出し長(第1のはみ出し箇所の長さL1)が40μmである(電極外周端からの第2のはみ出し箇所の長さL2は0μmであって、電極外周部と薄膜端部とが一致している)構造。
(G)電極の外周部のうち薄膜との接合側に高さ20μm、深さT(長さ)40μmの窪み16が有り、電極接合端部よりの薄膜はみ出し長(第1のはみ出し箇所の長さL1)が60μmである(電極外周端からの第2のはみ出し箇所の長さL2は20μmである)構造。
(H)電極の外周部のうち薄膜との接合側に高さ20μm、深さT(長さ)40μmの窪み16が有り、電極接合端部よりの薄膜はみ出し長(第1のはみ出し箇所の長さL1)が80μmである(電極外周端からの第2のはみ出し箇所の長さL2は40μmである)構造。
小文字(a)〜(h)は、(A)〜(H)の条件に加えて、気泡18が3重点箇所21付近に存在する場合を示している。
図7は、図6の各構造と電界集中部の電界強度の関係をシミュレーションした図である。図中の縦軸は1kV印加時の電界集中部10μm間のX方向の平均の電界強度Exであり、横軸は各構造である。シミュレーションは、直径50μmで高さ20μmの円筒状擬似気泡(実際の気泡形状をモデル化)が3重点箇所21付近に存在する場合について行なった。
また、図中の大文字(A)〜(H)に対する電界強度としては、3重点周辺の電界集中部10μm間の沿面方向電界平均値をプロットした。小文字(a)〜(h)に対する電界強度としては、3重点に存在する気泡18内の電界集中部10μm間の沿面方向電界平均値をプロットした。
図7において、導電性薄膜6と金属電極7の間には、図4のような先天的な気泡18が存在する可能性があるが、図5および図6に示すようにセラミック基板5に導電性薄膜6を施すとともに、図6(G),(H)の構造とした場合には、セラミック基板5の表面に対して平行する方向の大きさが50μmの気泡18が存在していても、図6(g),(h)に示されるように、気泡18が同電位の導体に囲まれるため、図7(g),(h)に示されるように、気泡18に印加される電気的ストレス(電界強度)は極めて小さくなっている。一方、図6(D),(E),(F)の構造とした場合には、セラミック基板5の表面に対して平行する方向の大きさが50μmの気泡18が存在していると、図7(d),(e),(f)に示されるように、気泡18が導電性薄膜6よりはみ出すため、薄膜6先端の電界が気泡18内に発生し、気泡18内の電界強度が周辺より高くなる。これは、図6(B),(C)の構造においてセラミック基板5の表面に対して平行する方向の大きさが50μmの気泡18が存在していると、図6(b),(c)に示されるように、気泡18が導電性薄膜6よりはみ出すため、薄膜6先端の電界が気泡18内に発生し、気泡18内の電界強度が周辺より高くなることと同様な理由によるものである。
図7(g)、(h)に示すように、想定される3重点箇所21に残存する気泡18の直径(横方向の大きさ)に対して、電極接合端部(金属電極7と導電性薄膜6との接合端部)からの導電性薄膜6のはみ出し箇所の長さ(第1のはみ出し箇所の長さL1)をより長くすることによって、気泡18に印加される電気的ストレス(電界強度)を十分に小さくすることができるので、これにより、部分放電の発生を抑制し、電気絶縁性能を向上させることができる。
また、窪み16を設けることによる副次的な効果として、窪み16があることで、絶縁封止部材(シリコーンゲル13)の注型工程において、大きなボイド径(空洞径)が許容できるため、絶縁封止部材(シリコーンゲル13)の注型不良の許容度を大きくできて、製造歩留まりを改善することが可能となる。
前記の気泡18内の電界強度は、絶縁封止部材(シリコーンゲル13)と気泡18内ガスの比誘電率の差により、気泡18が無い場合より強くなる。導電性薄膜6のはみ出し長(第1のはみ出し箇所の長さL1)が擬似気泡直径を越える条件(g)および(h)においては、気泡18の表面に電界が集中しないことが図7により示されている。また、(B)、(C)の構造においても、気泡18の直径が電極接合端部からの導電性薄膜6のはみ出し箇所の長さ(第1のはみ出し箇所の長さL1)を超えなければ、気泡18内の電界は集中しないと予測できる。つまり、部分放電の発生を抑制できる電極接合端部からの導電性薄膜6のはみ出し箇所の長さ(第1のはみ出し箇所の長さL1)は、気泡18の大きさを考慮して決めることができる。なお、導電性薄膜6のはみ出し箇所の長さは、気泡18の大きさと窪み16の大きさとを考慮して、電極外周端よりの導電性薄膜6のはみ出し箇所の長さ(第2のはみ出し箇所の長さL2)で規定することもできる。
つぎに、実施の形態の具体的内容を以下の実施例で説明する。
<実施例1>
図8は、この発明の第1実施例の半導体装置100の構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のA部拡大図である。この図12は、金属電極3,7と導電性薄膜4,6とを直接接合した場合の構成を例示するものである。
この半導体装置100において、絶縁基板であるセラミック基板5の上面および下面にはそれぞれ例えばスパッタなどでCu(銅)からなる導電性薄膜6および導電性薄膜4が形成されている。セラミック基板5の上面側および下面側の導電性薄膜6および導電性薄膜4にはそれぞれ例えばCu(銅)からなる金属電極7および金属電極3が直接接合されている。セラミック基板5の下面側の金属電極3は放熱ベース1上に半田2を介して固着されている。セラミック基板5の上面側の金属電極7上には半田8を介して半導体チップ9が固着されているとともに、半導体チップ9の電極はボンディングワイヤ10を介して外部導出端子11に接続されている。放熱ベース1には、外部導出端子11を貫通露出させた樹脂ケース12が固着されているとともに、樹脂ケース12内には絶縁封止部材であるシリコーンゲル13が充填されている。前記の導電性薄膜4,6とセラミック基板5とで導電パターン付絶縁基板14を構成する。
前記の導電性薄膜4,6と固着する金属電極3,7の固着側(接合側)の外周部15aに連続した窪み16を形成する。この窪み16の大きさは、深さTが40μm以下であり、開口部の高さHが40μm以下である。なお、窪み16の深さTは5μm以上、40μm以下とすることがより好適である。また、窪み16の開口部の高さHは5μm以上、40μm以下とすることがより好適である。
この窪み16の断面形状は、先端を丸めたV字状をしている。前記の窪み16の深さTが40μm超では金属電極3,7と導電性薄膜4,6の直接接合箇所である接合部17の面積が小さくなり、また気泡18の脱泡が良好に行なわれなくなる可能性がある。窪み16の深さTの範囲として、脱泡をさらに良好に行なうために、窪み16の深さTを20μm以下とするとよい。
また、導電性薄膜4,6の外形寸法は、金属電極3,7の導電性薄膜4,6との固着側の外形寸法より大きくして、金属電極3,7と導電性薄膜4,6の接合部17の端部19(窪み16の底部)からの導電性薄膜4,6のはみ出し箇所の長さ(第1のはみ出し箇所の長さ)L1をは0μm超にする。しかし、第1のはみ出し箇所の長さL1が短くなると、小さな気泡に対してのみ部分放電を抑制するようになるため、第1のはみ出し箇所の長さL1を窪み16の深さTより長くする(金属電極3,7の外周部の大きさより導電性薄膜4,6の大きさを大きくする)ことがより好適である。
なお、窪み16の内部において気泡18内に電界が加わると、気泡18が電界の影響により放電するような形状に変形する可能性が有る。この点に関し、上記のように、第1のはみ出し箇所の長さL1を窪み16の深さTより長くし、導電性薄膜4,6が金属電極3,7の外周部15(外周端)からもはみ出している構成とすれば、窪み16の内部には一切電界が発生しないため、窪み16の内部において気泡18が電界の影響により放電するような形状に変形する可能性を無くすことができるので、金属電極3,7、導電性薄膜4,6およびシリコーンゲル13で構成される三重点の箇所に存在する気泡18に起因する部分放電を抑制する効果をより高めることができる。
また、金属電極3,7の外周部15からの導電性薄膜4,6のはみ出し箇所の長さ(第2のはみ出し箇所の長さ)L2を40μm以下とする。第2のはみ出し箇所の長さL2を40μm超にして第1のはみ出し箇所の長さL1(=窪み16の深さT+第2のはみ出し箇所の長さL2)を80μm超にしても、80μm超の大きさの気泡18の存在確率は極めて小さいので部分放電の抑制効果は変わらない。また第2のはみ出し箇所の長さL2が長くなると導電性薄膜4,6の先端部20での電界強度が高くなるので、第2のはみ出し箇所の長さL2は40μm以下とするとよい。なお、第2のはみ出し箇所の長さL2は5μm以上、40μm以下とすることがより好適である。
なお、上述のように、部分放電の発生要因となる気泡には先天的な気泡と後天的な気泡とがある。注型不良または脱泡不良による先天的な気泡の発生は、注型工程及び脱泡工程の施工条件の改善により効果的に抑制することが可能であるが、先天的な気泡の発生を抑制しても、後天的な気泡が問題となる。
後天的な気泡としてはシリコーンゲル63内の放電により初期的に発生する気泡18の大きさが問題となるが、このような初期の気泡の大きさは最大で70μm程度であることが知られている(例えば非特許文献1:T. M. Do et al, “Streamers and Partial Discharge Mechanisms in Silicone Gel Under Impulse and AC Voltages”, IEEE Transactions on Dielectrics and Electrical Insulation, Vol. 15, No.6, pp.1526-1534, December 2008.)。
このため、注型工程及び脱泡工程の施工条件の改善により先天的気泡の発生を効果的に抑制できた場合には、上記のように80μm超の大きさの気泡18の存在確率は極めて小さくなると考えられる。
また、60μm以下の大きさの気泡が存在する場合、窪み16の深さTを40μmとしたとき、第2のはみ出し箇所の長さL2は20μm以下(第1のはみ出し箇所の長さL1は60μm以下)とするとよい。また、第2のはみ出し箇所の長さL2を20μmとするとともに、窪み16の深さTを20μmにすると、部分放電を抑制できる気泡18の大きさは40μm以下となる。このように、導電性薄膜4,6の第1のはみ出し箇所の長さL1より小さな気泡に対して部分放電を抑制する効果が出てくる。
そのため、本発明での部分放電の抑制効果と気泡18の脱泡効果との両方の効果が発揮されるのは、窪み16の深さTを40μm以下とするとともに、導電性薄膜4,6の第2のはみ出し箇所の長さL2を40μm以下(第1のはみ出し箇所の長さL1は80μm以下)とした場合である。また、より大きな効果が発揮されるのは、窪み16の深さTを40μmとするとともに、導電性薄膜4,6の第2のはみ出し箇所の長さL2を40μm(第1のはみ出し箇所の長さL1は80μm)とした場合である。多少効果が落ちるが、窪み16の深さTを40μmとするとともに、導電性薄膜4,6の第2のはみ出し箇所の長さL2を20μm以下(第1のはみ出し箇所の長さL1は60μm以下)にしてもよい。
前記のように金属電極3,7に窪みを形成し、導電性薄膜4,6の第1のはみ出し箇所の長さL1を気泡18の大きさより長くすることで、3重点箇所21にある気泡18を起点に部分放電することを抑制することができる。そして、部分放電を抑制できるため、セラミック基板5を薄くすることができ、これにより熱抵抗を小さくできるので、高温対応が可能となる。
また、窪み16を設けることで、部分放電で発生する後天的な大きい気泡による部分放電を抑制できる。
また、第2のはみ出し箇所の長さL2を20μm以下とすることで、導電性薄膜4,6を従来より小さくでき、これによりセラミック基板5を小さくできる。その結果、高耐圧モジュールの小型化を図ることができる。
また、導電性薄膜4,6の第2のはみ出し箇所の長さL2を短くすることで、導電性薄膜4,6の先端部19の電界強度を弱めることができ、これにより高耐圧化および高温化を図ることができる。
また、窪み16を設けることで、含有する気泡18の大きさを大きくできるので、製造歩留まりを改善できる。
以上のことから、実施例1により、次の効果が奏される。
1)シリコーンゲル13による絶縁封止を施す高耐圧モジュールの小型化および高耐圧化および高温対応を可能にできる。
2)窪み16を有する金属電極3,7、導電性薄膜4,6、および絶縁封止部材(シリコーンゲル13)で構成されるくさび状の3重点箇所21からの部分放電の抑制ができる。
3)先天的または後天的な気泡発生による電気的最弱点(部分放電の起点となる気泡)の発生の抑制ができる。
4)絶縁封止部材(シリコーンゲル13)の被覆不良を低減できる。
尚、3重点箇所とは、3つの部材が接触する箇所をいう。
<実施例2>
図9は、この発明の第2実施例の半導体装置の要部断面図である。この図は図8(b)に相当する図である。実施例2の実施例1との違いは、金属電極3,7と導電性薄膜4,6との接合をロー材22を用いて行なう点である。効果は実施例1と同じである。
<実施例3>
図10は、この発明の第3実施例に係る図1の半導体装置の製造方法を示す図であり、同図(a)および同図(b)は工程順に示した要部製造工程断面図である。
図10(a)において、まず、導電パターンである導電性薄膜4,6が形成されている導電パターン付基板14と、金属電極3,7を用意する。続いて、前記の金属電極3,7の底部の端部に、図8(b)に示すような、例えば、開口部の高さ20μm、深さ40μmの窪み16を形成する。この窪み16は金属電極3,7の全周にわたり面取り加工もしくはプレス加工を行うことで一様に形成する。続いて、図示しない支持板に下側の金属電極3を載置し、この下側の金属電極3上に導電性薄膜4、6が形成されたセラミック基板5を載置し、上側の導電性薄膜6に上側の金属電極7を載置する。このとき、導電性薄膜4,6は金属電極3,7の外周部から40μmの長さ(第2のはみ出し箇所の長さL2)ではみ出すように金属電極3,7を配置する。続いて、高温炉に入れ500℃で金属電極3,7と、導電性薄膜4,6を直接接合(DCB(Direct Copper Bonding)接合)する。続いて、セラミック基板5の下面の金属電極3と放熱ベース1を半田2で接合する。
図10(b)において、金属電極7上に半導体チップ9を半田8で固着し、半導体チップ9と外部導出端子11、半導体チップ9同士、半導体チップ9と導電性薄膜6をそれぞれボンディングワイヤ10を介して接続する。樹脂ケース12を被せて、絶縁封止部材であるシリコーンゲル13を充填する。充填に当たっては、シリコーンゲル13の気泡18を脱泡しながら樹脂ケース12に注入して行なう。シリコンゲル13と金属電極3,7と導電性薄膜4,6の3つの部材が接触する箇所が3重点21の箇所となる。
図8(b)に示すように、3重点の箇所で金属電極3,7の窪み16に位置する気泡18の大きさが、導電性薄膜4,6の第2のはみ出し箇所の長さL2である40μmと窪み16の深さTである40μmをプラスした80μmより小さければ、気泡18が導電性薄膜4,6からはみ出さないため、気泡18内の電界強度は極めて小さくなり、部分放電は起こらない。つまり、部分放電を抑制するためには気泡18の大きさより導電性薄膜4,6の長さを長くすることが重要である。
前記の導電性薄膜4,6と接合する金属電極3,7の接合部17の端部19を、予め全周にわたり面取り加工もしくはプレス加工することで、金属電極3,7と導電性薄膜4,6間に図8(b)に示されるような窪み(空隙)が一様に形成される。
この実施例3では、セラミック基板5上の導電性薄膜4,6と金属電極3,7を直接接合する際に、金属電極3,7の大きさ(投影形状)より大きく、金属電極3,7から40μm以内のはみ出し長さ(第2のはみ出し箇所の長さL2)をもつ導電性薄膜4,6を用いる。導電性薄膜4,6は、例えばスパッタ、蒸着、粉末吹付けによりセラミック基板5の表面に形成される。
<実施例4>
図11は、この発明の第4実施例に係る図2の半導体装置の製造方法を示す図であり、同図(a)および同図(b)は工程順に示した要部製造工程断面図である。実施例3との違いは、金属電極3,7と導電性薄膜4,6の接合をロー材22を用いて行なう点である。
図11(a)において、セラミック基板5(窒化アルミニウム基板、窒化珪素基板、アルミナ基板)に対し、あらかじめパターンを切ったマスクを用いて、セラミック基板5の上面と下面にスパッタにより0.05μmから0.1μmのTiコンタクトメタルを形成する。その上に、1μmから5μmの導電性薄膜4,6(Cu膜)を形成する。この際、スパッタで形成した上面に形成する導電性薄膜6,8のはみ出し長さ(第2のはみ出し箇所の長さL2)が、ロー材22(銀ろう材)の大きさより10μm以上長く、40μm以下の長さになるようにする。この第2のはみ出し箇所の長さL2は電界集中の程度を小さくするために20μm以下にしてもよい。
続いて、導電性薄膜4,6にパターンを切ったマスク(金属電極と同じ大きさの開口部を有するマスク)を用いて、ロー材22を導電性薄膜4,6の下面と上面に塗布し、図示しない支持板に下側の金属電極3を載置し、ロー材22と下側の金属電極3を位置合わせする。続いて、上側のロー材22に上側の金属電極7を載置する。500℃以上の高温に上げて上面および下面の導電性薄膜4,6と上側および下側の金属電極3,7(Cu電極)とをロー材22を介して接合する。前記の金属電極7のB部には図9で示す窪み16が形成されている。続いて、セラミック基板5の下面の金属電極3と放熱ベース1を半田2で接合する。
つぎに、図11(b)において、金属電極7上に半田8を介して半導体チップ9を載置し、リフロー炉内で金属電極7と半導体チップ9とを半田8を介して接合する。続いて、半導体チップ9と外部導出端子11をボンディングワイヤ10で接続し、エポキシ樹脂からなる樹脂ケース12を放熱ベース1に固定する。続いて、シリコーンゲル(絶縁封止部材)として、予め1/5気圧以下にて前脱泡を行ったシリコーンゲル13を樹脂ケース12内に充填し、充填後1/5気圧以下にて後脱泡を行う。常圧に戻した後、所定の硬化条件にてシリコーンゲル13の硬化を行う。樹脂ケース12がモールド型のケースの場合も同じである。
なお、図9に示すように、前記の導電性薄膜4,6と接合する金属電極3,7の接合部17の端部19を、予め全周にわたり面取り加工もしくはプレス加工することで、金属電極3,7と導電性薄膜4,6間にロー材22を挟んで窪み16(空隙)が一様に形成される。
また、セラミック基板5の導電性薄膜4,6と金属電極3,7を接合するロー材22をセラミック基板5に塗布する前に、金属電極3,7より40μm以内(ここでは、20μmの例を挙げる)のはみ出し長さ(第2のはみ出し箇所の長さL2)をもつ導電性薄膜4,6を用意して、その後ロー材22を介して金属電極3,7と導電性薄膜4,6を接合する。この導電性薄膜4,6は、例えばスパッタ、蒸着、粉末吹付けによりセラミック基板5の表面に形成する。
1 放熱ベース
8 半田
3,7 金属電極
4,6 導電性薄膜
5 セラミック基板
9 半導体チップ
10 ボンディングワイヤ
11 外部導出端子
12 樹脂ケース
13 シリコーンゲル
14 導電パターン付絶縁基板
15 外周部
15a 接合部付近の外周部
16 窪み
17 接合部
18 気泡
19 接合部の端部
20 導電性薄膜の先端部
21 3重点箇所
22 ロー材
L1 第1のはみ出し箇所の長さ
L2 第2のはみ出し箇所の長さ
T 窪み16の深さ
H 窪み16の開口部の高さ
L 電子の走行距離

Claims (12)

  1. 絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体に接する絶縁封止部材とを有する半導体装置において、
    前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみだしているとともに、
    前記界面端部と接する領域に存在する前記絶縁封止部材に含まれる気泡の前記絶縁基材表面に対して平行する方向の大きさより、前記界面端部からはみ出した前記導電性薄膜のはみ出し箇所の長さが長いことを特徴とする半導体装置。
  2. 前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体とに接する絶縁封止部材とを有する半導体装置において、
    前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみ出しているとともに、
    前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられている、
    ことを特徴とする半導体装置。
  4. 前記導電性薄膜がさらに前記導電体の外周部からもはみ出していることを特徴とする請求項3に記載の半導体装置。
  5. 前記導電体の外周部からはみ出した前記導電性薄膜のはみ出し箇所の長さが40μm以下であることを特徴とする請求項4に記載の半導体装置。
  6. 前記はみ出し箇所の長さが20μm以下であることを特徴とする請求項5に記載の半導体装置。
  7. 前記窪みの深さが40μm以下であることを特徴とする請求項5または6に記載の半導体装置。
  8. 前記窪みの開口部の高さが20μm以下であることを特徴とする請求項7に記載の半導体装置。
  9. 前記導電性薄膜と前記導電体との固着が、直接接合で行なわれるか、もしくはロー材接合で行なわれることを特徴とする請求項1〜8のいずれか一項に記載の半導体装置。
  10. 前記絶縁封止部材がシリコーンゲルであり、前記絶縁基材がセラミック基板であり、前記導電体が銅製の金属電極であり、前記導電性薄膜が銅薄膜であることを特徴とする請求項1〜9のいずれか一項に記載の半導体装置。
  11. 請求項2〜請求項10のいずれか一項に記載する半導体装置の製造方法において、前記導電体の前記導電性薄膜との接合部付近の外周部全域に連続して深さが40μm以下の窪みを形成し、直接接合もしくはロー材を介する接合により前記接合部を形成し、前記導電性薄膜が前記接合部の端部からはみ出すとともに、前記導電性薄膜のはみ出し箇所の長さが前記導電体の外周部から40μm以下であるようにしたことを特徴とする半導体装置の製造方法。
  12. 前記導電性薄膜が、スパッタ、蒸着もしくは粉末吹付けにより前記絶縁基材の表面に形成されることを特徴とする請求項11に記載の半導体装置の製造方法。
JP2012277173A 2012-12-19 2012-12-19 半導体装置およびその製造方法 Withdrawn JP2014120728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012277173A JP2014120728A (ja) 2012-12-19 2012-12-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012277173A JP2014120728A (ja) 2012-12-19 2012-12-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014120728A true JP2014120728A (ja) 2014-06-30

Family

ID=51175298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012277173A Withdrawn JP2014120728A (ja) 2012-12-19 2012-12-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2014120728A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
CN106537589A (zh) * 2014-07-09 2017-03-22 三菱电机株式会社 半导体装置
CN109860159A (zh) * 2017-11-29 2019-06-07 三菱电机株式会社 半导体模块、其制造方法以及电力变换装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318759A (ja) * 1987-06-23 1988-12-27 Toshiba Corp セラミックス回路基板
JPH08186193A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 回路基板及びそれを用いた半導体装置
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2001156413A (ja) * 1999-11-26 2001-06-08 Sumitomo Electric Ind Ltd 銅回路接合基板及びその製造方法
JP2001177054A (ja) * 1999-12-20 2001-06-29 Hitachi Ltd 絶縁回路基板およびそれを用いたパワー半導体装置
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318759A (ja) * 1987-06-23 1988-12-27 Toshiba Corp セラミックス回路基板
JPH08186193A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 回路基板及びそれを用いた半導体装置
JPH09135057A (ja) * 1995-11-08 1997-05-20 Mitsubishi Electric Corp 回路基板及びその製造方法
JP2001156413A (ja) * 1999-11-26 2001-06-08 Sumitomo Electric Ind Ltd 銅回路接合基板及びその製造方法
JP2001177054A (ja) * 1999-12-20 2001-06-29 Hitachi Ltd 絶縁回路基板およびそれを用いたパワー半導体装置
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537589A (zh) * 2014-07-09 2017-03-22 三菱电机株式会社 半导体装置
JPWO2016006065A1 (ja) * 2014-07-09 2017-04-27 三菱電機株式会社 半導体装置
CN106537589B (zh) * 2014-07-09 2019-09-24 三菱电机株式会社 半导体装置
US10770371B2 (en) 2014-07-09 2020-09-08 Mitsubishi Electric Corporation Semiconductor device
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
CN109860159A (zh) * 2017-11-29 2019-06-07 三菱电机株式会社 半导体模块、其制造方法以及电力变换装置
JP2019102535A (ja) * 2017-11-29 2019-06-24 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
CN109860159B (zh) * 2017-11-29 2023-05-19 三菱电机株式会社 半导体模块、其制造方法以及电力变换装置

Similar Documents

Publication Publication Date Title
JP5656907B2 (ja) パワーモジュール
US9153519B2 (en) Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same
US10170433B2 (en) Insulated circuit board, power module and power unit
US20150092379A1 (en) Semiconductor device and method for manufacturing the same
US10763346B2 (en) Semiconductor device and power conversion apparatus
JP2013191716A (ja) SiC素子搭載パワー半導体モジュール
WO2016016970A1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
JP6305176B2 (ja) 半導体装置及び製造方法
JP2014120728A (ja) 半導体装置およびその製造方法
JP5328827B2 (ja) パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法
CN109727932B (zh) 功率半导体模块
JP5285347B2 (ja) 回路装置
JP2017011049A (ja) 絶縁回路基板及びそれを用いたパワー半導体装置
JP2007201247A (ja) 高耐圧半導体装置
JP6811580B2 (ja) パワー半導体モジュール
JP5987297B2 (ja) パワー半導体装置の製造方法
JP2007329387A (ja) 半導体装置
JP4098414B2 (ja) 半導体装置
JP5826443B1 (ja) 半導体装置及びその製造方法
JP2021009869A (ja) 半導体装置およびその製造方法
JP2000323647A (ja) モジュール型半導体装置及びその製造方法
JP5766347B2 (ja) 半導体モジュール及びその製造方法
JP2023010131A (ja) 半導体モジュールおよびその製造方法
JP2006100481A (ja) 半導体装置
JP2019046839A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160928

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20161125