JP2014120728A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014120728A JP2014120728A JP2012277173A JP2012277173A JP2014120728A JP 2014120728 A JP2014120728 A JP 2014120728A JP 2012277173 A JP2012277173 A JP 2012277173A JP 2012277173 A JP2012277173 A JP 2012277173A JP 2014120728 A JP2014120728 A JP 2014120728A
- Authority
- JP
- Japan
- Prior art keywords
- conductive thin
- thin film
- semiconductor device
- conductor
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
Abstract
【解決手段】セラミック基板5上に固着する導電性薄膜4,6と、導電性薄膜4,6上に固着する金属電極3,7と、導電性薄膜4,6と金属電極3,7に接するシリコーンゲル13とを有する半導体装置100において、導電性薄膜4,6が金属電極3,7と導電性薄膜4,6とが固着する界面端部からはみ出しているとともに、導電性薄膜4,6に固着する金属電極3,7の固着側の外周部に連続した窪み16を設けた構成とする。
【選択図】 図8
Description
また、特許文献2および特許文献3においては、金属電極下面と絶縁基板の直接接合の剥離部またはボイド(空洞)において発生する部分放電対策として、導電性薄膜(銅皮膜や銅粉末層)を設けることが記載されている。
また、特許文献2では、絶縁封止部材(シリコーンゲル)の注型不良が問題となる三重点に関する考察が無く、導電性薄膜(金属皮膜)のはみ出し形状や後天的に発生する気泡については効果を検証していない。
また、前記の特許文献1および特許文献4の対策では、電極の鋭角部を排し、電界集中が起きないように接合端部を丸めているが、ガス空間(気泡)が後天的に発生した場合には部分放電を抑制できない。また、特許文献2および特許文献3に示されている構造改善により、電気的最弱点箇所(電界集中箇所)が金属電極とセラミック基板の接合面から金属電極、セラミック基板および絶縁封止部材(シリコーンゲル)の三重点の箇所に移る。しかし、この3重点箇所からの部分放電については、特許文献2および3の構造改善では対策が十分でない。
この発明の目的は、前記の課題を解決して、絶縁封止部材(シリコーンゲル)に気泡が存在した場合も部分放電を防止して、高耐圧および高温対応できる高耐圧モジュールなどの半導体装置およびその製造方法を提供することである。
導電体の外周部のうち導電性薄膜との固着側に設けられた窪みの内部において気泡内に電界が加わると、気泡が電界の影響により放電するような形状に変形する可能性が有る。この点に関し、上記構成によれば、導電性薄膜がさらに導電体の外周部からもはみ出していることにより、窪みの内部には一切電界が発生しないため、窪みの内部において気泡が電界の影響により放電するような形状に変形する可能性を無くすことができるので、導電体、導電性薄膜および絶縁封止部材で構成される三重点の箇所に存在する気泡に起因する部分放電を抑制する効果をより高めることができる。
この構成によれば、導電体の外周部からはみ出した導電性薄膜のはみ出し箇所の長さ(L2)が20μm以下であることにより、導電性薄膜の先端部での電界強度をさらに低くすることができる。
この構成によれば、窪みの深さ(T)が40μm以下であることにより、窪みからの気泡の脱泡が良好に行なわれるようにすることができる。
また、特許請求の範囲の請求項9に記載の発明によれば、請求項1〜8のいずれか一項に記載の発明において、前記導電性薄膜と前記導電体との固着が、直接接合で行なわれるか、もしくはロー材接合で行なわれるとよい。
(作用)
本発明の作用について図14を用いて説明する。図14は、気泡68内で放電が起こるメカニズムについて説明する図であり、同図(a)は導電性薄膜56が無い場合の図、同図(b)は導電性薄膜56があり、気泡68の大きさが導電性薄膜56より大きい場合の図、同図(c)は気泡68の大きさと導電性薄膜56の大きさが同じ場合の図である。なお、図14では、本発明における絶縁基材をセラミック基板とするとともに、導電体を金属電極としている。
図5は、金属電極7と導電性薄膜6を接合した状態の要部断面図であり、同図(a)は直接接合の場合の図、同図(b)はロー材22による接合の場合の図である。
(A)電極外周端(外周部15)と薄膜端部(先端部20)とが一致している構造。
(B)電極外周端よりの薄膜はみ出し長(第2のはみ出し箇所の長さL2)が20μmである構造。
(C)電極外周端よりの薄膜はみ出し長(第2のはみ出し箇所の長さL2)が40μmである構造。
(D)電極の外周部のうち薄膜との接合側に高さ20μm、深さT(長さ)40μmの窪み16が有り、電極接合端部と薄膜端部とが一致している(薄膜の第1のはみ出し箇所の長さL1は0μmである)構造。
図7は、図6の各構造と電界集中部の電界強度の関係をシミュレーションした図である。図中の縦軸は1kV印加時の電界集中部10μm間のX方向の平均の電界強度Exであり、横軸は各構造である。シミュレーションは、直径50μmで高さ20μmの円筒状擬似気泡(実際の気泡形状をモデル化)が3重点箇所21付近に存在する場合について行なった。
<実施例1>
図8は、この発明の第1実施例の半導体装置100の構成図であり、同図(a)は要部断面図、同図(b)は同図(a)のA部拡大図である。この図12は、金属電極3,7と導電性薄膜4,6とを直接接合した場合の構成を例示するものである。
また、第2のはみ出し箇所の長さL2を20μm以下とすることで、導電性薄膜4,6を従来より小さくでき、これによりセラミック基板5を小さくできる。その結果、高耐圧モジュールの小型化を図ることができる。
以上のことから、実施例1により、次の効果が奏される。
2)窪み16を有する金属電極3,7、導電性薄膜4,6、および絶縁封止部材(シリコーンゲル13)で構成されるくさび状の3重点箇所21からの部分放電の抑制ができる。
4)絶縁封止部材(シリコーンゲル13)の被覆不良を低減できる。
<実施例2>
図9は、この発明の第2実施例の半導体装置の要部断面図である。この図は図8(b)に相当する図である。実施例2の実施例1との違いは、金属電極3,7と導電性薄膜4,6との接合をロー材22を用いて行なう点である。効果は実施例1と同じである。
<実施例3>
図10は、この発明の第3実施例に係る図1の半導体装置の製造方法を示す図であり、同図(a)および同図(b)は工程順に示した要部製造工程断面図である。
<実施例4>
図11は、この発明の第4実施例に係る図2の半導体装置の製造方法を示す図であり、同図(a)および同図(b)は工程順に示した要部製造工程断面図である。実施例3との違いは、金属電極3,7と導電性薄膜4,6の接合をロー材22を用いて行なう点である。
8 半田
3,7 金属電極
4,6 導電性薄膜
5 セラミック基板
9 半導体チップ
10 ボンディングワイヤ
11 外部導出端子
12 樹脂ケース
13 シリコーンゲル
14 導電パターン付絶縁基板
15 外周部
15a 接合部付近の外周部
16 窪み
17 接合部
18 気泡
19 接合部の端部
20 導電性薄膜の先端部
21 3重点箇所
22 ロー材
L1 第1のはみ出し箇所の長さ
L2 第2のはみ出し箇所の長さ
T 窪み16の深さ
H 窪み16の開口部の高さ
L 電子の走行距離
Claims (12)
- 絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体に接する絶縁封止部材とを有する半導体装置において、
前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみだしているとともに、
前記界面端部と接する領域に存在する前記絶縁封止部材に含まれる気泡の前記絶縁基材表面に対して平行する方向の大きさより、前記界面端部からはみ出した前記導電性薄膜のはみ出し箇所の長さが長いことを特徴とする半導体装置。 - 前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられていることを特徴とする請求項1に記載の半導体装置。
- 絶縁基材と、該絶縁基材上に固着する導電性薄膜と、該導電性薄膜上に固着する導電体と、前記導電性薄膜と前記導電体とに接する絶縁封止部材とを有する半導体装置において、
前記導電性薄膜が前記導電体と前記導電性薄膜との界面端部からはみ出しているとともに、
前記導電体の外周部のうち前記導電性薄膜との固着側に連続した窪みが設けられている、
ことを特徴とする半導体装置。 - 前記導電性薄膜がさらに前記導電体の外周部からもはみ出していることを特徴とする請求項3に記載の半導体装置。
- 前記導電体の外周部からはみ出した前記導電性薄膜のはみ出し箇所の長さが40μm以下であることを特徴とする請求項4に記載の半導体装置。
- 前記はみ出し箇所の長さが20μm以下であることを特徴とする請求項5に記載の半導体装置。
- 前記窪みの深さが40μm以下であることを特徴とする請求項5または6に記載の半導体装置。
- 前記窪みの開口部の高さが20μm以下であることを特徴とする請求項7に記載の半導体装置。
- 前記導電性薄膜と前記導電体との固着が、直接接合で行なわれるか、もしくはロー材接合で行なわれることを特徴とする請求項1〜8のいずれか一項に記載の半導体装置。
- 前記絶縁封止部材がシリコーンゲルであり、前記絶縁基材がセラミック基板であり、前記導電体が銅製の金属電極であり、前記導電性薄膜が銅薄膜であることを特徴とする請求項1〜9のいずれか一項に記載の半導体装置。
- 請求項2〜請求項10のいずれか一項に記載する半導体装置の製造方法において、前記導電体の前記導電性薄膜との接合部付近の外周部全域に連続して深さが40μm以下の窪みを形成し、直接接合もしくはロー材を介する接合により前記接合部を形成し、前記導電性薄膜が前記接合部の端部からはみ出すとともに、前記導電性薄膜のはみ出し箇所の長さが前記導電体の外周部から40μm以下であるようにしたことを特徴とする半導体装置の製造方法。
- 前記導電性薄膜が、スパッタ、蒸着もしくは粉末吹付けにより前記絶縁基材の表面に形成されることを特徴とする請求項11に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277173A JP2014120728A (ja) | 2012-12-19 | 2012-12-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012277173A JP2014120728A (ja) | 2012-12-19 | 2012-12-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014120728A true JP2014120728A (ja) | 2014-06-30 |
Family
ID=51175298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012277173A Withdrawn JP2014120728A (ja) | 2012-12-19 | 2012-12-19 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014120728A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016192497A (ja) * | 2015-03-31 | 2016-11-10 | 日立化成株式会社 | 半導体装置及びそれを備えるパワーモジュール |
CN106537589A (zh) * | 2014-07-09 | 2017-03-22 | 三菱电机株式会社 | 半导体装置 |
CN109860159A (zh) * | 2017-11-29 | 2019-06-07 | 三菱电机株式会社 | 半导体模块、其制造方法以及电力变换装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318759A (ja) * | 1987-06-23 | 1988-12-27 | Toshiba Corp | セラミックス回路基板 |
JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
JPH09135057A (ja) * | 1995-11-08 | 1997-05-20 | Mitsubishi Electric Corp | 回路基板及びその製造方法 |
JP2001156413A (ja) * | 1999-11-26 | 2001-06-08 | Sumitomo Electric Ind Ltd | 銅回路接合基板及びその製造方法 |
JP2001177054A (ja) * | 1999-12-20 | 2001-06-29 | Hitachi Ltd | 絶縁回路基板およびそれを用いたパワー半導体装置 |
JP2001332854A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | セラミックス回路基板 |
-
2012
- 2012-12-19 JP JP2012277173A patent/JP2014120728A/ja not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63318759A (ja) * | 1987-06-23 | 1988-12-27 | Toshiba Corp | セラミックス回路基板 |
JPH08186193A (ja) * | 1994-12-28 | 1996-07-16 | Hitachi Ltd | 回路基板及びそれを用いた半導体装置 |
JPH09135057A (ja) * | 1995-11-08 | 1997-05-20 | Mitsubishi Electric Corp | 回路基板及びその製造方法 |
JP2001156413A (ja) * | 1999-11-26 | 2001-06-08 | Sumitomo Electric Ind Ltd | 銅回路接合基板及びその製造方法 |
JP2001177054A (ja) * | 1999-12-20 | 2001-06-29 | Hitachi Ltd | 絶縁回路基板およびそれを用いたパワー半導体装置 |
JP2001332854A (ja) * | 2000-05-24 | 2001-11-30 | Toshiba Corp | セラミックス回路基板 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106537589A (zh) * | 2014-07-09 | 2017-03-22 | 三菱电机株式会社 | 半导体装置 |
JPWO2016006065A1 (ja) * | 2014-07-09 | 2017-04-27 | 三菱電機株式会社 | 半導体装置 |
CN106537589B (zh) * | 2014-07-09 | 2019-09-24 | 三菱电机株式会社 | 半导体装置 |
US10770371B2 (en) | 2014-07-09 | 2020-09-08 | Mitsubishi Electric Corporation | Semiconductor device |
JP2016192497A (ja) * | 2015-03-31 | 2016-11-10 | 日立化成株式会社 | 半導体装置及びそれを備えるパワーモジュール |
CN109860159A (zh) * | 2017-11-29 | 2019-06-07 | 三菱电机株式会社 | 半导体模块、其制造方法以及电力变换装置 |
JP2019102535A (ja) * | 2017-11-29 | 2019-06-24 | 三菱電機株式会社 | 半導体モジュール、その製造方法及び電力変換装置 |
CN109860159B (zh) * | 2017-11-29 | 2023-05-19 | 三菱电机株式会社 | 半导体模块、其制造方法以及电力变换装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5656907B2 (ja) | パワーモジュール | |
US9153519B2 (en) | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same | |
US10170433B2 (en) | Insulated circuit board, power module and power unit | |
US20150092379A1 (en) | Semiconductor device and method for manufacturing the same | |
US10763346B2 (en) | Semiconductor device and power conversion apparatus | |
JP2013191716A (ja) | SiC素子搭載パワー半導体モジュール | |
WO2016016970A1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
JP6305176B2 (ja) | 半導体装置及び製造方法 | |
JP2014120728A (ja) | 半導体装置およびその製造方法 | |
JP5328827B2 (ja) | パワーモジュール構造、その構造を有するパワーモジュール、およびその構造の製造方法 | |
CN109727932B (zh) | 功率半导体模块 | |
JP5285347B2 (ja) | 回路装置 | |
JP2017011049A (ja) | 絶縁回路基板及びそれを用いたパワー半導体装置 | |
JP2007201247A (ja) | 高耐圧半導体装置 | |
JP6811580B2 (ja) | パワー半導体モジュール | |
JP5987297B2 (ja) | パワー半導体装置の製造方法 | |
JP2007329387A (ja) | 半導体装置 | |
JP4098414B2 (ja) | 半導体装置 | |
JP5826443B1 (ja) | 半導体装置及びその製造方法 | |
JP2021009869A (ja) | 半導体装置およびその製造方法 | |
JP2000323647A (ja) | モジュール型半導体装置及びその製造方法 | |
JP5766347B2 (ja) | 半導体モジュール及びその製造方法 | |
JP2023010131A (ja) | 半導体モジュールおよびその製造方法 | |
JP2006100481A (ja) | 半導体装置 | |
JP2019046839A (ja) | パワー半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160928 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20161125 |