TWI594381B - 功率轉換電路的封裝模組及其製造方法 - Google Patents

功率轉換電路的封裝模組及其製造方法 Download PDF

Info

Publication number
TWI594381B
TWI594381B TW104121422A TW104121422A TWI594381B TW I594381 B TWI594381 B TW I594381B TW 104121422 A TW104121422 A TW 104121422A TW 104121422 A TW104121422 A TW 104121422A TW I594381 B TWI594381 B TW I594381B
Authority
TW
Taiwan
Prior art keywords
power conversion
conversion circuit
substrate
layer
package module
Prior art date
Application number
TW104121422A
Other languages
English (en)
Other versions
TW201631717A (zh
Inventor
洪守玉
魯凱
趙振清
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Publication of TW201631717A publication Critical patent/TW201631717A/zh
Application granted granted Critical
Publication of TWI594381B publication Critical patent/TWI594381B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

功率轉換電路的封裝模組及其製造方法
本發明涉及半導體封裝領域，尤其涉及一種功率轉換電路的封裝模組及其製造方法。
高效率、高功率密度、高可靠性以及低成本一直是電力、電子領域對電源變換器的要求。高效率意味著減少能耗，利於節能減排、保護環境，並減少使用成本。高功率密度則意味著體積小、重量輕，在減少材料成本的同時亦可減少運輸成本和空間需求，從而減少建設成本。高可靠性意味著更長的使用壽命以及更低的維護成本。
為了應對電源轉換模組的發展趨勢，功率器件的模組化成為了重點的發展趨勢，功率模組封裝本身亦不斷以輕、薄、短、小作為重點發展方向，這無疑會帶來散熱以及絕緣距離等方面的問題。
此外，一般而言，對於採用直接敷銅陶瓷(Direct Bonding Copper，DBC)基板或者金屬化陶瓷基板的塑封結構的功率轉換電路的封裝模組，在進行塑封時通常採用一穴一模組的結構，這樣在模組尺寸改變時就必須更換新的塑封模具，而模具成本動輒在數萬至數十萬美元之間，因此功率轉換電路的封裝模 組的生產成本非常高。在實際操作時，為了避免過多的塑封模具的投資，在設計時往往會考慮模具的通用性，但這樣又對設計產生了種種限制，使得最優化設計變得不可實現。
有鑑於此，本發明提供了一種在滿足封裝輕、薄的基礎上，具有高散熱性及高電氣安全性的功率轉換電路的封裝模組，及其製造方法。
本發明的額外方面和優點將部分地在下面的描述中闡述，並且部分地將從描述中變得顯然，或者可以通過本發明的實踐而習得。
本發明一方面公開了一種功率轉換電路的封裝模組，包括：基板；功率器件，該功率器件安裝於該基板；塑封層，覆蓋該基板帶有功率器件的一面；以及多個引腳，該多個引腳與該功率器件電性相連並嵌入該塑封層，該多個引腳至少曝露出用於該多個引腳與一外部電路電性連接的接觸面；其中，該塑封層包括帽子主體部分和帽檐部分，該帽子主體部分和帽檐部分構成一帽子形狀的塑封層，該帽檐部分用以增加位於該塑封層頂部的該多個引腳的接觸面至該基板底部的爬電距離。
於一實施例中，該基板包括至少一層絕緣層以及至少一層金屬層。
於另一實施例中，該基板包括：第一金屬層、第一陶瓷層。
於再一實施例中，該基板包括：第一金屬層、陶瓷層和第二金屬層，該陶瓷層位於該第一金屬層和該第二金屬層之間。
於再一實施例中，該第一金屬層連接該功率器件和該多個引腳。
於再一實施例中，該塑封層還包括第一爬電凸塊，該第一爬電凸塊設置於該帽檐部分與該帽子主體部分相鄰及/或平行。
於再一實施例中，該塑封層的帽子主體部分為實心體。
於再一實施例中，該引腳包括至少一L型金屬部，該L型金屬部由豎直部和水平部構成；該引腳曝露的接觸面位於該水平部。
於再一實施例中，該水平部的兩相垂直的面均曝露出該塑封層的帽子主體部分。
於再一實施例中，該引腳的水平部的厚度小於其豎直部的厚度。
於再一實施例中，該水平部和豎直部相交的部分形成有一凹槽結構。
於再一實施例中，該引腳的高度小於或等於該塑封層的帽子主體部分的高度。
本發明另一方面公開了製造上述功率轉換電路的封裝模組的方法，包括：步驟a：提供一張連片式基板，該基板上設置有若干呈陣列排布的功率轉換電路；步驟b：在該功率轉換電路上設置各個功率轉換電路的引腳；步驟c：在該連片式基板上形成一體成型的塑封層覆蓋該若干功率轉換電路。
於一實施例中，還包括：步驟d：切割該連片式基板和該塑封層，分離出各個功率轉換電路。
於另一實施例中，步驟d包括：步驟d1：預切割連片式基板的背面以在基板背面形成切割痕；步驟d2：切割連片式基板相對背面的另一面形成的該塑封層；步驟d3：完全分離各個功率轉換電路。
於再一實施例中，步驟d3中完全分離各個功率轉換電路是採用的機械性掰斷的方法。
於再一實施例中，步驟d2中塑封層中帽體之間的切口寬度大於帽檐之間切口寬度。
於再一實施例中，步驟d1中預切割是採用鐳射切割的方式形成該切割痕。
於再一實施例中，步驟c中採用注塑模具扣合於該連片式基板上一體澆注成型該塑封層。
於再一實施例中，該連片基板上與該注塑模具扣合處設置有金屬化層。
本發明公開的功率轉換電路的封裝模組通過將引腳內置於功率轉換電路的封裝模組中，並通過第二頂表面的設置，增加了引腳到基板下表面的爬電距離，進一步保證了功率轉換電路的封裝模組在使用中的電氣安全；此外，還有利於降低封裝尺寸及厚度，進而提升功率轉換電路的封裝模組的功率密度。本發明公開的功率轉換電路的封裝模組的製造方法，通過採用連片式的塑封方式，降低了對塑封模具的要求，即使功率轉換電路的封裝模組的尺寸改變，也無須更新塑封模具，具有通用性，為功率轉換電路的封裝模組的製造降低了生產成本。
1、100、700‧‧‧基板
2、110‧‧‧功率器件
3、120、220、320、720‧‧‧引腳
4、4’、130、430‧‧‧塑封層
5、140‧‧‧鍵合引線
6、150‧‧‧鍵合材料
10、20、30、40、50、70‧‧‧功率轉換電路的封裝模組
11‧‧‧第一銅層
12‧‧‧陶瓷層
13‧‧‧第三銅層
510‧‧‧控制/驅動元件
520‧‧‧電路板
1000‧‧‧第一銅層
1100‧‧‧陶瓷層
1200‧‧‧第二銅層
1310‧‧‧帽子主體部分
1320‧‧‧帽檐部分
4300‧‧‧爬電凸塊
4310‧‧‧帽子主體部分
4320‧‧‧塑封層帽檐部分
6300‧‧‧印刷元件
7000‧‧‧第一金屬化層
7100‧‧‧陶瓷層
7200‧‧‧第二金屬化層
a、b‧‧‧接觸面
dc‧‧‧爬電距離
dt‧‧‧絕緣穿透距離
g‧‧‧切割痕
h1‧‧‧引腳的水平部到帽檐外表面的最短高度
h2‧‧‧帽檐的外表面到基板下表面的高度
S‧‧‧外表面
w‧‧‧帽檐的寬度
w1、w2‧‧‧厚度
圖1為本發明實施例一的功率轉換電路的封裝模組的剖面圖。
圖2為本發明實施例二的功率轉換電路的封裝模組的剖面圖。
圖3為本發明實施例三的功率轉換電路的封裝模組的剖面圖。
圖4為本發明實施例四的功率轉換電路的封裝模組的剖面圖。
圖5A和圖5B為本發明實施例五的功率轉換電路的封裝模組的剖面圖。
圖6為本發明實施例六的功率轉換電路的封裝模組的剖面圖。
圖7為本發明實施例的功率轉換電路的封裝模組製造方法中整體塑封後的塑封體的俯視圖。
圖8為沿圖7中AA’線的剖面圖。
圖9A至圖9E為本發明實施例的功率轉換電路的封裝模組製造方法的流程示意圖。
圖10為本發明實施例的功率轉換電路的封裝模組製造方法中整體塑封體的基板下表面的切割痕示意圖。
圖11為本發明實施例的功率轉換電路的封裝模組的多種引腳結構的示意圖。
圖12為本發明實施例的功率轉換電路的封裝模組製造方法中使用金屬化層的示意圖。
現在將參考圖式更全面地描述示例實施方式。然而，示例實施方式能夠以多種形式實施，且不應被理解為限於在此闡述的實施方式；相反，提供這些實施方式使得本發明將全面和完整，並將示例實施方式的構思全面地傳達給本領域的技術人員。在圖中相同的元件符號表示相同或類似的結構，因而將省略對它們的重複描述。
所描述的特徵、結構可以以任何合適的方式結合在一個或更多實施方式中。在下面的描述中，提供許多具體細節從而給出對本發明的實施方式的充分理解。然而，本領域技術人員應意識到，沒有所述特定細節中的一個或更多，或者採用其它的方法、組元、材料等，也可以實踐本發明的技術方案。在其它情況下，不詳細示出或描述公知結構、材料或者操作以避免模糊本發明。
圖1為本發明實施例一的功率轉換電路的封裝模組的剖面圖。如圖1所示，本發明實施例一的功率轉換電路的封裝模組10包括：基板100、至少一個功率器件110、至少一個引腳120及塑封層130。
基板100作為至少一個功率器件110的安裝載板，包括至少一層絕緣層以及至少一層金屬層。該基板例如可以為單/雙面直接敷銅陶瓷(DBC)基板、單/雙面金屬化陶瓷基板、絕緣金屬基板(IMS)、有機類單/多層線路板等、高/低溫共燒陶瓷基板(HTCC/LTCC)。
至少一個功率器件110，例如可以為MOSFET(金屬氧化物半導體場效應電晶體)、IGBT(絕緣柵雙極電晶體)或二極體等，其與基板100組裝，通過鍵合材料(bonding material)150(例如導電膠、釺料、燒結材料、擴散焊接材料等)實現與基板100的電/機械/熱連接；功率器件110上的電極可以通過鍵合引線(bonding wire)140以引線鍵合(wire bonding)方式實現與基板100、引腳120等之間的電/機械/熱連接。此外，功率器件110與基板100例如還可以通過倒裝晶片(flip chip)等封裝方式實現電/機械/熱連接，本發明不以此為限。
基板100例如可以為直接敷銅陶瓷(DBC)基板，如圖1所示，包括第一銅層1000、陶瓷層1100及第二銅層1200。其中，在第一銅層1000上形成有電路圖案，陶瓷層1100位於第一銅層1000與第二銅層1200之間，至少一個功率器件110形成於第一銅層1000上。在第二銅層1200遠離陶瓷層1100的表面外接散熱器(圖中未示出)，該種結構可以有效的將功率轉換電路的封裝模組工作時產生的熱量傳遞到基板100一側，並通過外接的散熱器將熱量帶走，此外，第二銅層1200與散熱器之間還可以設置導熱矽脂層，從而使熱量更快更直接地傳導出去。當然，在其他的實施例中，基板100還可以為印刷電路板(PCB)、絕緣金屬板(IMS)等、金屬化陶瓷基板、有機線路板、高/低溫共燒陶瓷基板(HTCC/LTCC)等，且絕緣介質層和金屬化層數可以是單層、兩層、乃至多層，本發明不以此為 限。以圖1所示之基板100，第一層銅1000和第二層銅1200之間夾持了陶瓷層1100，這樣對稱結構的基板具備強度高，尺寸安定性好等眾多優點，但第一層銅1000和第二層銅1200之間會形成共一端電極(第二銅層1200)的多個分散式寄生電容，此時可能會對功率轉換電路的效率、電壓應力、控制時序等產生困擾。為了改善這些潛在風險，可以採用的優化方案有：1.將第二銅層1200進行圖形分割，以消除多個電容具有同一端電極帶來的不良影響。2.將第二銅層1200去除，即採用單層佈線基板，將寄生電容消除。
塑封層130是在製造工藝中通過向模具(圖中未示出)中填充塑封料(molding compound)而形成，以進行整體結構的機械支撐和電氣保護。塑封層130形成於基板100之上，並覆蓋基板100帶有功率器件的一面。在此實施例中，塑封層130包括帽子主體部分1310和帽檐部分1320，其中帽子主體部分1310和帽檐部分1310構成一帽子形狀的塑封層。此外，當基板100為直接敷銅陶瓷基板時，塑封層130還將覆蓋基板100的第一銅層1000。
在應用中，功率轉換電路的封裝模組10通過引腳120實現與一外部電路(圖中未示出)之間的電連接。為了使功率轉換電路的封裝模組10在工作時，散熱和與外部電路的電連接不在一個平面上，每個引腳120的接觸面(即暴露出封裝體外的表面)均被設置於塑封層130的帽子主體部分1310。如圖1中所示，引腳120的接觸面a位於帽子主體部分1310的頂部，如此引腳120到基板100的下表面(即基板100遠離塑封層130的一面)的爬電距離充分利用了整個功率轉換電路的封裝模組的厚度。
此外，為了簡化封裝工藝、降低生產成本(具體將在下文中介紹)，在對引腳120進行設計時，使得引腳120包括至少一個L形彎折部，該L形彎折部具有水平部和豎直部，水平部和豎直部僅是就其相對位置而言，水平部與豎直部之間的夾角不局限於90度。其中，除了水平部的接觸面從帽子主體部分1310的頂 部的引出外，水平部還包括一接觸面b從帽子主體部分1310的側面引出。而引腳120的豎直部全部埋入塑封層130中。。
在圖1中，以兩個引腳為例示意，兩個引腳120分別設置於功率轉換電路的封裝模組10相對的兩側，其各自的接觸面b分別位於帽子主體部分1310兩個相對的側面上。但本發明不以此為限，在其他實施例中還可以包括多於兩個引腳，其各自的接觸面a和b分別暴露於塑封層的帽子主體部分1310的頂面及側面上。
為了進一步的增加爬電距離，如圖1中所示，塑封層130的帽檐部分1320。如圖1中所示，帽檐部分1320的外表面S大致平行於基板100的上表面。當然，在其他實施例中帽檐部分1320的外表面S也可以與基板100的上表面之間形成一定的角度。需要說明的是，以基板的形狀為矩形為例，塑封層的帽檐可以僅基板的一邊有塑封層的帽檐，也可以是基板的兩邊、三邊或者四邊都對應有塑封層的帽檐部分1320。在其他實施例中，帽檐部分1320的形狀可以隨著基板的形狀改變，也可以隨著其要包裹的基板上器件的範圍而改變，並不局限於在此舉出的實施例。
在一些實施例中，塑封層130也可以不包括帽檐部分1320，而僅包括帽子主體部分1310，從而基板100的上表面在上述實施例中被帽檐部分1320覆蓋的部分被裸露出來。
從圖1中可以看出，在滿足絕緣穿透距離dt(即引腳120的豎直部到塑封層130的帽子主體部分1310邊沿的距離)的條件下，引腳120到基板100下表面的爬電距離dc=h1+w+h2。其中，h1為引腳120的水平部到帽檐外表面S的最短高度，h2為帽檐的外表面S到基板100下表面的高度，w為帽檐的寬度。因此，爬電距離dc利用了功率轉換電路的封裝模組的厚度，並可以通過調整帽檐的寬度來調整爬電距離dc，即塑封層130的帽檐部分1320用以增加了引腳至基板底部 的爬電距離。在其他實施例中，極限情況下，引腳的曝露端不具有水平部而僅具有豎直部即可。然而，也有可能在某些該封裝模組應用情況下，其引腳的曝露端不需要具有水平部而僅具有豎直部；因此，引腳的結構並不局限於在此的所例舉的實施例。
另外從圖1所示實施例來看，在此實施例中，塑封層130的帽子主體部分1310是實心的。這種實心的帽子主體部分1310利於保護基板上的功率器件以及基板上其他的元器件，有效隔離基板上器件與周邊環境。
絕緣穿透距離dt，通常不低於0.4mm；當引腳120與基板100下表面之間沒有加強絕緣要求時，也可以根據規定的耐壓要求來設置合適的dt值。
從上述內容可以看出，本發明實施例一的功率轉換電路的封裝模組10一方面，通過將引腳內置於功率轉換電路的封裝模組中，通過封裝模組帽檐的設置，增加了引腳到基板下表面的爬電距離，保證了功率轉換電路的封裝模組在使用中的電氣安全；一方面通過將引腳從遠離基板下表面的一側引出，實現電、熱的分離，有利於功率轉換電路的封裝模組在工作時的散熱；此外，該引腳的設計還利於降低了封裝尺寸及厚度，利於提升功率轉換電路的封裝模組的功率密度。
圖2為本發明實施例二的功率轉換電路的封裝模組的剖面圖。如圖2所示，本發明實施例二的功率轉換電路的封裝模組20與圖1所示的功率轉換電路的封裝模組10的區別僅在於引腳220的設計。相比於圖1中的引腳120，引腳220的水平部的厚度w2小於引腳220的豎直部的厚度w1。這樣的設計，利用引腳220的水平部厚度的減小而增加h1可增加了爬電距離dc；從該功率轉換電路的封裝模組製作上的一方面說，在切割引腳220時，由於其水平部的厚度的降低，利於降低刀片的損耗。另一方面說，由於引腳220水平部厚度的降低，增強了其柔性，降低了其在塑封時在塑封模具上產生的的應力。
實施例二的功率轉換電路的封裝模組20與實施例一的功率轉換電路的封裝模組10相同的內容，在此不再贅述。
圖3為本發明實施例三的功率轉換電路的封裝模組的剖面圖。如圖3所示，本發明實施例三的功率轉換電路的封裝模組30與圖1所示的功率轉換電路的封裝模組10的區別也僅在於引腳320的設計。相比於圖1中的引腳120，在引腳320的水平部和豎直部相交的部分設置了一個局部凹槽，這樣的設計一方面使得引腳的加工更為容易，即使相交部分轉角位置的控制更加精准，從而增加加工精度；另一方面，也可以增加引腳的柔性，降低其在塑封時在塑封模具上產生的應力。
實施例三的功率轉換電路的封裝模組30其他方面的內容與實施例一的功率轉換電路的封裝模組10基本相同，因此不再贅述。
圖4為本發明實施例四的功率轉換電路的封裝模組的剖面圖。如圖4所示，本發明實施例四的功率轉換電路的封裝模組40與圖1所示的功率轉換電路的封裝模組10的區別在於：塑封層430還包括至少一個爬電凸塊4300。爬電凸塊4300塑封層帽檐部分4320的外表面S上。如圖4所舉出的兩種爬電凸塊的結構，圖4右側舉出的爬電凸塊4300與塑封層430的帽子主體部分4310相鄰，從而爬電凸塊4300的寬度可進一步增加引腳距基板下表面(相對基板裝有功率器件的另一面)的爬電距離。圖4左側舉出的爬電凸塊4300與塑封層430的帽子主體部分4310相平行，同理在一定的條件下，左側凸塊可進一步增加引腳距基板下表面的爬電距離。但此兩種爬電凸塊僅為示意之用，而非限制本發明。任何可以進一步增加引腳120到基板100下表面的爬電距離dc的爬電凸塊都應屬於本發明的保護範圍之內。
需要說明的是，當功率轉換電路的封裝模組包括多個爬電凸塊4300時，該多個爬電凸塊4300可以相同，也可以不同。以圖4中的兩個引腳120為 例，兩個爬電凸塊4300可以均為圖4左邊所示的爬電凸塊，也可以均為圖4右邊所示的爬電凸塊，或者也可以如圖4中所示採用兩個不同的爬電凸塊。此外，也可以僅包括圖4左邊的爬電凸塊，或者僅包括右邊的爬電凸塊，還可以將多個爬電凸塊設置於同一側的帽檐的外表面S上，本發明不以此為限。
實施例四的功率轉換電路的封裝模組40與實施例一的功率轉換電路的封裝模組10相同的內容，在此不再贅述。
圖5A和圖5B為本發明實施例五的功率轉換電路的封裝模組的剖面圖。如圖5A和圖5B所示，本發明實施例五的功率轉換電路的封裝模組50與圖1所示的實施例一的功率轉換電路的封裝模組10的區別在於：功率轉換電路的封裝模組50還包括至少一個控制/驅動元件510。至少一個控制/驅動元件510例如可以為驅動晶片、控制晶片及各自所需的週邊電路元件如電阻、電容、電感、二極體及三極管等，本發明不以此為限。
至少一個控制/驅動電路元件510，可以通過直接電連接於至少一個功率器件110，也可以與基板100電連接，上述的電連接方式例如可以為引線鍵合、使用柔性電路板電連接或銅片電連接等，本發明不以此為限。
圖5A中，至少一個控制/驅動電路元件510被設置於基板100上，並通過引線與至少一個功率器件110電連接。此外，還可以如圖5B中所示，設置至少一個電路板520，該電路板520與基板100平行設置，埋入塑封層130中。至少一個控制/驅動電路元件510被設置於電路板520上，並通過引線與至少一個功率器件110電連接。
此外，還可以將至少一個功率器件110置於該電路板上，以利用功率轉換電路的封裝模組50的內部空間。
實施例五的功率轉換電路的封裝模組50的其他方面與實施例一的功率轉換電路的封裝模組10的內容基本相同，因此不再贅述。
圖6為本發明實施例六的功率轉換電路的封裝模組的剖面圖。如圖6所示，本發明實施例六的功率轉換電路的封裝模組70與實施例一的功率轉換電路的封裝模組10的區別在於：功率轉換電路的封裝模組70的基板700採用了金屬化陶瓷基板，並且至少一個功率器件110中的一個或多個被置於引腳720上。金屬化陶瓷基板700包括：第一金屬化層7000、陶瓷層7100和第二金屬化層7200。
這樣設計的原因是，由於使用了金屬化陶瓷基板，雖然其具有佈線密度高及集成度高的優點，但由於其上的金屬化層的厚度相對較薄，其載流能力以及熱擴散能力均有一定的局限性。因此，將功率器件110置於引腳720上，可以獲得較好的熱/電性能。此外，根據引腳720是否需要和基板700的第一金屬化層7000之間具備電連接的情況，引腳720可以通過導電材料鍵合至基板700的第一金屬化層7000上，也可以通過不導電的導熱材料粘貼到基板700上的金屬化區或非金屬化區。
此外，另一種增加金屬化陶瓷基板載流能力的方法是通過多次印刷的方式來增加金屬化層的厚度。而當金屬化陶瓷基板上集成有控制/驅動元件時，由於其控制線的線距較寬，對載流能力的要求不高，因此可以在集成控制/驅動元件的位置僅印刷一次金屬化層，而且可以將印刷厚度控制得較薄。此後，如果需要再集成功率器件時，則可以再進行多次印刷，以增加金屬化層的厚度。
本發明的另一方面還提供了上述功率轉換電路的封裝模組的製造方法，以進一步降低功率轉換電路的封裝模組的生產成本。此處製造方法提供的功率轉換電路的封裝模組的製造方法的實施例中，採用連片式的生產方式，在一整張基板上分別設置、電連接功率器件及引腳後，整體進行塑封，之後再對該整體塑封體進行切割，以形成最終的多個功率轉換電路的封裝模組。
圖7為本發明實施例的功率轉換電路的封裝模組製造方法中整體塑封後的塑封體的俯視圖。圖8為沿圖7中AA’線的剖面圖。如圖7和圖8所示， 進行整體塑封對塑封模具的要求明顯降低，即使功率轉換電路的封裝模組的尺寸改變，也無須更新塑封模具，並具有通用性，為功率轉換電路的封裝模組的製造降低了生產成本。
圖8中仍以直接敷銅陶瓷基板為例，其中每個功率轉換電路的封裝模組內部的結構與圖1中的結構基本相同，在此不再贅述。
從圖8中可以看出，虛線為功率轉換電路的封裝模組之間的切割線，即沿著該虛線進行切割後，將該整體的塑封體切割成多個功率轉換電路的封裝模組。為了簡化製造工藝，相鄰兩個功率轉換電路的封裝模組的引腳採用一體式結構，從而在切割後，在功率轉換電路的封裝模組的側表面上會出現圖1中的引出面b，但本發明不以此為限。
同樣，圖8中也以兩個引腳為例示意，兩個引腳分別設置於每個功率轉換電路的封裝模組相對的兩側。但本發明不以此為限，例如也可以僅包括一個引腳，接觸面暴露於功率轉換電路的封裝模組的帽子主體部分的頂面和/或側面；或者還可以包括多於兩個引腳，其各自的引出面分別暴露於功率轉換電路的封裝模組的帽子主體部分的頂面和/或側面。
圖9A至圖9B為本發明實施例的功率轉換電路的封裝模組製造方法的流程示意圖。該方法包括：
步驟a：如圖9A所示，提供一張連片式的基板1，以直接敷銅陶瓷基板為例，其包括：第一銅層11，陶瓷層12及第三銅層13。
步驟b：如圖9B所示，設置功率器件2及引腳3，並使功率器件2、引腳3及基板之間電連接，例如通過鍵合材料6(如導電膠、釺料、燒結材料、擴散焊接材料等)實現與基板1的電/機械/熱連接；還可以通過鍵合引線5以引線鍵合方式實現與基板1的電/機械/熱連接，本發明不以此為限。
步驟c：如圖9C所示，對基板1、功率器件2及引腳3整體進行塑封，形成一體成型的塑封層4，覆蓋基板1、功率器件2及引腳3；並且，每個引腳3的接觸面暴露於整體的塑封層4的帽子主體部分的頂面。在一些實施例中，例如採用注塑模具扣合於連片式基板1上一體澆注成型塑封層4。其中連片基板1上與注塑模具扣合處設置有金屬化層。需要說明的是，在實際生產中，由於molding壓力的影響，部分塑封料可能會溢出至引腳上表面之上，此時可以通過後加工(如噴砂、研磨等工藝)去除溢出之塑封料實現一平整表面。在某些場合下，為了使同一套模具能夠相容不同的模組厚度，可以根據產品系列中最厚的產品定義模具厚度，對於較薄的模組，可以採用高度較低的引腳，塑封後，通過研磨的方式曝露出引腳。步驟d：如圖9D所示，切割整體的塑封層4及引腳3至一預定位置，從而形成每個功率轉換電路的封裝模組的塑封層4’的帽子主體部分。其中，塑封層中帽體位置的切口寬度大於帽檐位置的切口寬度。
該預定位置可以如圖9D中所示，為距離基板的上表面數十到數百微米之間的位置，該預定位置可以根據塑封層的帽檐的厚度而定。
在一些實施例中，該預定位置也可以為基板1的上表面。
步驟e：如圖9E所示，使基板1及塑封層4’彼此之間分離，例如沿圖中虛線繼續切割，以形成多個獨立的功率轉換電路的封裝模組。
對於直接敷銅陶瓷基板或金屬化陶瓷基板，因為中間的陶瓷層非常堅硬，採用刀片進行切割時比較困難，會引起工時的增加，且對刀片的損耗嚴重，增加了生產的成本。因此，當採用如直接敷銅陶瓷基板或金屬化陶瓷基板等具有堅硬材料的基板時，還可以對上述的製造方法中的步驟a和步驟e進行進一步的優化。
步驟a’：提供一張連片式的基板1，並如圖10所示，在基板1的下表面(即塑封後遠離塑封體的頂表面的一面)沿虛線採用預切割的方式形成切割 痕g，其厚度與寬度可以為十至數百微米。例如可以在基板中絕緣層燒結後通過鐳射方式切割形成，甚至還可以在基板1的電路圖案形成後通過鐳射方式切割形成。然而，在其他實施例中，也可以製作陶瓷生坯時通過擠壓/切割的方式形成。本發明的切割痕的形成方式並不以此舉例的內容為限。步驟e’：完全分離各個功率轉換電路。例如：通過直接彎折(bending)，即機械性掰斷的方式，使基板1及塑封層4’彼此之間分離，以形成多個獨立的功率轉換電路的封裝模組。
在一些實施例中，還可以在步驟d後，再在基板1的下表面進行預切割，形成切割痕，之後再通過直接彎折的方式，使基板1及塑封層4’彼此之間分離，以形成多個獨立的功率轉換電路的封裝模組。
在一些實施例中，當採用雙面基板時，出於增加基板強度的考慮出發，可以保留背面層完整的銅，在塑封後，再對背面的銅層進行圖形定義，隨後在進行基板1下表面的預切割。
需要說明的是上述方法步驟僅為示例性說明，而並非用以限制本發明方法的執行順序。在可實施的情況下，本發明方法步驟可以任意順序進行。
在如圖8所示的整體塑封體結構中，除了上述公開的引腳結構外，圖11還列舉了其他幾種引腳結構。從圖11中可以看出，這幾種引腳結構的共同點包括：均有接觸面和基板連接面，引腳的基板連接面和基板實現電連接，而接觸面暴露於塑封層的帽子主體部分的頂面或/和側面，以外接一外部電路。圖中的虛線對應圖8中的切割線，用於分離各個功率轉換電路的封裝模組。需要強調的是，圖11所列舉的引腳結構中，所有的線條都被表示成直線，折角均被示意成相互垂直，但實際中由於制程或者考慮降低引腳垂直方向剛度等角度出發，線條可以是曲線，折角也不局限於90度。
此外，由於塑封工藝需要一個密閉的腔體，以保證塑封料的成型。在本發明的功率轉換電路的封裝模組製造方法中，採用連片式塑封的方式，為了 防止在模組的下表面發生溢膠的現象，可以設計一個大於連片基板大小的模具腔體，將該連片完全設置在該腔體內，同時在模具內設置一些壓力單元，使得基板和模具的一個表面較好貼合。
在某些場合下，為了使得模具對不同厚度的基板具有適應性，可以設計模具腔體小於基板連片的模具，模具壓住基板正面(帶有功率器件的一面)四周的位置，以形成一封閉腔體，同時保證基板和模具的底面實現良好的貼合，有效防止溢膠。當採用以陶瓷作為基體的基板時，由於材料比較脆，在模具壓合時容易發生破損，因此可以在基板上需要被模具扣合的位置以及附近位置佈置如圖12中黑色方框所示的金屬化層，例如銅層，以起到增加基板強度的目的。
本發明公開的功率轉換電路的封裝模組製造方法，採用連片式的塑封方式，這種整體塑封的方式對塑封模具的要求明顯降低，即使功率轉換電路的封裝模組的尺寸改變，也無須更新塑封模具，並具有通用性，為功率轉換電路的封裝模組的製造降低了生產成本。
以上具體地示出和描述了本發明的示例性實施方式。應該理解，本發明不限於所公開的實施方式，相反，本發明意圖涵蓋包含在所附申請專利範圍內的各種修改和等效置換。
10‧‧‧功率轉換電路的封裝模組
100‧‧‧基板
110‧‧‧功率器件
120‧‧‧引腳
130‧‧‧塑封層
140‧‧‧鍵合引線
150‧‧‧鍵合材料
1000‧‧‧第一銅層
1100‧‧‧陶瓷層
1200‧‧‧第二銅層
1310‧‧‧主體部分
1320‧‧‧帽檐部分
a、b‧‧‧接觸面
dt‧‧‧絕緣穿透距離
dc‧‧‧爬電距離
h1‧‧‧引腳的水平部到帽檐外表面的最短高度
h2‧‧‧帽檐的外表面到基板下表面的高度
S‧‧‧外表面
w‧‧‧帽檐的寬度

Claims (20)

  1. 功率轉換電路的封裝模組，其特徵在於，包括：基板；功率器件，該功率器件安裝於該基板；塑封層，覆蓋該基板帶有功率器件的一面；以及多個引腳，該多個引腳與該功率器件電性相連並嵌入該塑封層，該多個引腳至少曝露出用於該多個引腳與一外部電路電性連接的接觸面；其中，該塑封層包括帽子主體部分和帽檐部分，該帽子主體部分和帽檐部分構成一帽子形狀的塑封層，該帽檐部分與該基板相接觸並用以增加位於該塑封層頂部的該多個引腳的接觸面至該基板底部的爬電距離。
  2. 根據申請專利範圍第1項所述之功率轉換電路的封裝模組，其中該基板包括至少一層絕緣層以及至少一層金屬層。
  3. 根據申請專利範圍第2項所述之功率轉換電路的封裝模組，其中該基板包括：第一金屬層、陶瓷層。
  4. 根據申請專利範圍第1項所述之功率轉換電路的封裝模組，其中該基板包括：第一金屬層、陶瓷層和第二金屬層，該陶瓷層位於該第一金屬層和該第二金屬層之間。
  5. 根據申請專利範圍第3項或第4項所述之功率轉換電路的封裝模組，其中該第一金屬層連接該功率器件和該多個引腳。
  6. 根據申請專利範圍第1項所述之功率轉換電路的封裝模組，其中該塑封層還包括第一爬電凸塊，該第一爬電凸塊設置於該帽檐部分與該帽子主體部分相鄰及/或平行。
  7. 根據申請專利範圍第1項所述之功率轉換電路的封裝模組，其中該塑封層的帽子主體部分為實心體。
  8. 根據申請專利範圍第1項所述之功率轉換電路的封裝模組，其中該引腳包括至少一L型金屬部，該L型金屬部由豎直部和水平部構成；該引腳曝露的接觸面位於該水平部。
  9. 根據申請專利範圍第8項所述之功率轉換電路的封裝模組，其中該水平部的兩相垂直的面均曝露出該塑封層的帽子主體部分。
  10. 根據申請專利範圍第8項所述之功率轉換電路的封裝模組，其中該引腳的水平部的厚度小於其豎直部的厚度。
  11. 根據申請專利範圍第8項所述之功率轉換電路的封裝模組，其中該水平部和豎直部相交的部分形成有一凹槽結構。
  12. 根據申請專利範圍第1項所述之功率轉換電路的封裝模組，其中該引腳的高度小於或等於該塑封層的帽子主體部分的高度。
  13. 一種製造申請專利範圍第1項所述之功率轉換電路的封裝模組的方法，包括：步驟a：提供一張連片式基板，該基板上設置有若干呈陣列排布的功率轉換電路；步驟b：在該功率轉換電路上設置各個功率轉換電路的引腳；以及步驟c：在該連片式基板上形成一體成型的塑封層覆蓋該若干功率轉換電路。
  14. 根據申請專利範圍第13項所述之功率轉換電路的封裝模組的方法，還包括：步驟d：切割該連片式基板和該塑封層，分離出各個功率轉換電路。
  15. 根據申請專利範圍第14項所述之功率轉換電路的封裝模組的方法，其中步驟d包括：步驟d1：預切割連片式基板的背面以在基板背面形成切割痕；步驟d2：切割連片式基板相對背面的另一面形成的該塑封層；以及步驟d3：完全分離各個功率轉換電路。
  16. 根據申請專利範圍第15項所述之功率轉換電路的封裝模組的方法，其中步驟d3中完全分離各個功率轉換電路是採用的機械性掰斷的方法。
  17. 根據申請專利範圍第15項所述之功率轉換電路的封裝模組的方法，其中步驟d2中塑封層中帽體之間的切口寬度大於帽檐之間切口寬度。
  18. 根據申請專利範圍第15項所述之功率轉換電路的封裝模組的方法，其中步驟d1中預切割是採用鐳射切割的方式形成該切割痕。
  19. 根據申請專利範圍第13項所述之功率轉換電路的封裝模組的方法，其中步驟c中採用注塑模具扣合於該連片式基板上一體澆注成型該塑封層。
  20. 根據申請專利範圍第19項所述之功率轉換電路的封裝模組的方法，其中該連片基板上與該注塑模具扣合處設置有金屬化層。
TW104121422A 2015-02-26 2015-07-01 功率轉換電路的封裝模組及其製造方法 TWI594381B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510088406.4A CN105990266B (zh) 2015-02-26 2015-02-26 功率转换电路的封装模块及其制造方法

Publications (2)

Publication Number Publication Date
TW201631717A TW201631717A (zh) 2016-09-01
TWI594381B true TWI594381B (zh) 2017-08-01

Family

ID=56799097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121422A TWI594381B (zh) 2015-02-26 2015-07-01 功率轉換電路的封裝模組及其製造方法

Country Status (3)

Country Link
US (1) US9679786B2 (zh)
CN (1) CN105990266B (zh)
TW (1) TWI594381B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11036269B2 (en) 2014-09-02 2021-06-15 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
CN111106074B (zh) * 2018-10-26 2022-04-08 台达电子企业管理（上海）有限公司 功率模块及其制造方法
US10447166B2 (en) 2015-08-31 2019-10-15 Delta Electronics, Inc. Power module
US9659837B2 (en) 2015-01-30 2017-05-23 Semiconductor Components Industries, Llc Direct bonded copper semiconductor packages and related methods
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
CN108022899B (zh) 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
CN109962155B (zh) * 2017-12-25 2024-05-14 成都万应微电子有限公司 热电转换系统、封装方法、供电控制方法及装置
JP6939596B2 (ja) * 2018-01-24 2021-09-22 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
TWI667221B (zh) * 2018-11-14 2019-08-01 國家中山科學研究院 一種降低雙面銅鍍層與氮化鋁基板之界面應力累積的方法
CN109585568A (zh) * 2018-11-29 2019-04-05 丽智电子(昆山)有限公司 一种基于激光加工的二极管器件及其制造方法
TWI766271B (zh) * 2020-04-30 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN114126211A (zh) * 2020-08-25 2022-03-01 华为技术有限公司 一种封装模块以及电子设备
CN115497931B (zh) * 2022-11-17 2023-02-17 广东省大湾区集成电路与系统应用研究院 基于TMV和Fanout的集成功率模块及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
US5434449A (en) * 1992-02-06 1995-07-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device in a single package with high wiring density and a heat sink
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
TW200503209A (en) * 2003-07-15 2005-01-16 Advanced Semiconductor Eng Semiconductor package
WO2015012181A1 (ja) * 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424026B1 (en) * 1999-08-02 2002-07-23 International Rectifier Corporation Power module with closely spaced printed circuit board and substrate
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
EP2816598B1 (en) * 2012-02-13 2020-03-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
JP2014099547A (ja) * 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
US5434449A (en) * 1992-02-06 1995-07-18 Mitsubishi Denki Kabushiki Kaisha Semiconductor device in a single package with high wiring density and a heat sink
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
TW200503209A (en) * 2003-07-15 2005-01-16 Advanced Semiconductor Eng Semiconductor package
WO2015012181A1 (ja) * 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
US20160254218A1 (en) 2016-09-01
CN105990266A (zh) 2016-10-05
US9679786B2 (en) 2017-06-13
TW201631717A (zh) 2016-09-01
CN105990266B (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
TWI594381B (zh) 功率轉換電路的封裝模組及其製造方法
US9892998B2 (en) Package module of power conversion circuit and manufacturing method thereof
US9349709B2 (en) Electronic component with sheet-like redistribution structure
CN108447857B (zh) 三维空间封装结构及其制造方法
US10535581B2 (en) Module for heat generating electronic component
US9142473B2 (en) Stacked type power device module
CN110998834B (zh) 包括集成电磁干扰屏蔽件的电子封装件及其制造方法
KR100765604B1 (ko) 회로 장치 및 그 제조 방법
JP4785139B2 (ja) 回路装置およびその製造方法
CN107622989B (zh) 半导体封装装置及其制造方法
TWI628761B (zh) 一種封裝結構及其製造方法
KR102143890B1 (ko) 파워 모듈 패키지 및 이의 제조 방법
CN110021590B (zh) 电源芯片集成模块、其制造方法及双面散热电源模块封装
KR20080031446A (ko) 회로 장치 및 그 제조 방법
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
US10312194B2 (en) Stacked electronics package and method of manufacturing thereof
JP2008288610A (ja) 回路モジュールの製造方法
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2019071412A (ja) チップパッケージ
JP2006100759A (ja) 回路装置およびその製造方法
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
US20180240738A1 (en) Electronic package and fabrication method thereof
US20200294980A1 (en) Module
US11417581B2 (en) Package structure
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법