CN105990266A - 功率转换电路的封装模块及其制造方法 - Google Patents

功率转换电路的封装模块及其制造方法 Download PDF

Info

Publication number
CN105990266A
CN105990266A CN201510088406.4A CN201510088406A CN105990266A CN 105990266 A CN105990266 A CN 105990266A CN 201510088406 A CN201510088406 A CN 201510088406A CN 105990266 A CN105990266 A CN 105990266A
Authority
CN
China
Prior art keywords
power conversion
conversion circuit
substrate
layer
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510088406.4A
Other languages
English (en)
Other versions
CN105990266B (zh
Inventor
洪守玉
鲁凯
赵振清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delta Electronics Inc
Original Assignee
Delta Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delta Electronics Inc filed Critical Delta Electronics Inc
Priority to CN201510088406.4A priority Critical patent/CN105990266B/zh
Priority to TW104121422A priority patent/TWI594381B/zh
Priority to US15/051,852 priority patent/US9679786B2/en
Publication of CN105990266A publication Critical patent/CN105990266A/zh
Application granted granted Critical
Publication of CN105990266B publication Critical patent/CN105990266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种功率转换电路的封装模块及其制造方法。该功率转换电路的封装模块包括：基板，塑封层以及多个引脚。基板上安装有功率器件，多个引脚与功率器件电性相连。塑封层覆盖基板带有功率器件的一面且多个引脚至少曝露出用于多个引脚与一外部电路电性连接的接触面。其中，塑封层包括帽子主体部分和帽檐部分，帽子主体部分和帽檐部分构成一帽子形状的塑封层，帽檐部分用以增加位于塑封层顶部的多个引脚的接触面至基板底部的爬电距离。

Description

功率转换电路的封装模块及其制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种功率转换电路的封装模块及其制造方法。
背景技术
高效率、高功率密度、高可靠性以及低成本一直是电力、电子领域对电源变换器的要求。高效率意味着减少能耗，利于节能减排、保护环境，并减少使用成本。高功率密度则意味着体积小、重量轻，在减少材料成本的同时亦可减少运输成本和空间需求，从而减少建设成本。高可靠性意味着更长的使用寿命以及更低的维护成本。
为了应对电源转换模块的发展趋势，功率器件的模块化成为了重点的发展趋势，功率模块封装本身亦不断以轻、薄、短、小作为重点发展方向，这无疑会带来散热以及绝缘距离等方面的问题。
此外，一般而言，对于采用直接敷铜陶瓷(Direct Bonding Copper，DBC)基板或者金属化陶瓷基板的塑封结构的功率转换电路的封装模块，在进行塑封时通常采用一穴一模块的结构，这样在模块尺寸改变时就必须更换新的塑封模具，而模具成本动辄在数万至数十万美元之间，因此功率转换电路的封装模块的生产成本非常高。在实际操作时，为了避免过多的塑封模具的投资，在设计时往往会考虑模具的通用性，但这样又对设计产生了种种限制，使得最优化设计变得不可实现。
发明内容
有鉴于此，本发明提供了一种在满足封装轻、薄的基础上，具有高散热性及高电气安全性的功率转换电路的封装模块，及其制造方法。
本发明的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本发明的实践而习得。
本发明一方面公开了一种功率转换电路的封装模块，包括：基板；功率器件，所述功率器件安装于所述基板；塑封层，覆盖所述基板带有功率器件的一面；以及多个引脚，所述多个引脚与所述功率器件电性相连并嵌入所述塑封层，所述多个引脚至少曝露出用于所述多个引脚与一外部电路电性连接的接触面；其中，所述塑封层包括帽子主体部分和帽檐部分，所述帽子主体部分和帽檐部分构成一帽子形状的塑封层，所述帽檐部分用以增加位于所述塑封层顶部的所述多个引脚的接触面至所述基板底部的爬电距离。
于一实施例中，所述基板包括至少一层绝缘层以及至少一层金属层。
于另一实施例中，所述基板包括：第一金属层、第一陶瓷层。
于再一实施例中，所述基板包括：第一金属层、陶瓷层和第二金属层，所述陶瓷层位于所述第一金属层和所述第二金属层之间。
于再一实施例中，所述第一金属层连接所述功率器件和所述多个引脚。
于再一实施例中，所述塑封层还包括第一爬电凸块，所述第一爬电凸块设置于所述帽檐部分与所述帽子主体部分相邻和/或平行。
于再一实施例中，所述塑封层的帽子主体部分为实心体。
于再一实施例中，所述引脚包括至少一L型金属部，所述L型金属部由竖直部和水平部构成；所述引脚曝露的接触面位于所述水平部。
于再一实施例中，所述水平部的两相垂直的面均曝露出所述塑封层的帽子主体部分。
于再一实施例中，所述引脚的水平部的厚度小于其竖直部的厚度。
于再一实施例中，所述水平部和竖直部相交的部分形成有一凹槽结构。
于再一实施例中，所述引脚的高度小于或等于所述塑封层的帽子主体部分的高度。
本发明另一方面公开了制造上述功率转换电路的封装模块的方法，包括：步骤a：提供一张连片式基板，所述基板上设置有若干呈阵列排布的功率转换电路；步骤b：在所述功率转换电路上设置各个功率转换电路的引脚；步骤c：在所述连片式基板上形成一体成型的塑封层覆盖所述若干功率转换电路。
于一实施例中，还包括：步骤d：切割所述连片式基板和所述塑封层，分离出各个功率转换电路。
于另一实施例中，步骤d包括：步骤d1：预切割连片式基板的背面以在基板背面形成切割痕；步骤d2：切割连片式基板相对背面的另一面形成的所述塑封层；步骤d3：完全分离各个功率转换电路。
于再一实施例中，步骤d3中完全分离各个功率转换电路是采用的机械性掰断的方法。
于再一实施例中，步骤d2中塑封层中帽体之间的切口宽度大于帽檐之间切口宽度。
于再一实施例中，步骤d1中预切割是采用镭射切割的方式形成所述切割痕。
于再一实施例中，步骤c中采用注塑模具扣合于所述连片式基板上一体浇注成型所述塑封层。
于再一实施例中，所述连片基板上与所述注塑模具扣合处设置有金属化层。
本发明公开的功率转换电路的封装模块通过将引脚内置于功率转换电路的封装模块中，并通过第二顶表面的设置，增加了引脚到基板下表面的爬电距离，进一步保证了功率转换电路的封装模块在使用中的电气安全；此外，还降低了封装尺寸及厚度，有效提升了功率转换电路的封装模块的功率密度。本发明公开的功率转换电路的封装模块的制造方法，通过采用连片式的塑封方式，明显降低了对塑封模具的要求，即使功率转换电路的封装模块的尺寸改变，也无须更新塑封模具，具有通用性，为功率转换电路的封装模块的制造降低了生产成本。
附图说明
通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
图1为本发明实施例一的功率转换电路的封装模块的剖面图。
图2为本发明实施例二的功率转换电路的封装模块的剖面图。
图3为本发明实施例三的功率转换电路的封装模块的剖面图。
图4为本发明实施例四的功率转换电路的封装模块的剖面图。
图5A和图5B为本发明实施例五的功率转换电路的封装模块的剖面图。
图6为本发明实施例六的功率转换电路的封装模块的剖面图。
图7为本发明实施例的功率转换电路的封装模块制造方法中整体塑封后的塑封体的俯视图。
图8为沿图7中AA’线的剖面图。
图9A至图9E为本发明实施例的功率转换电路的封装模块制造方法的流程示意图。
图10为本发明实施例的功率转换电路的封装模块制造方法中整体塑封体的基板下表面的切割痕示意图。
图11为本发明实施例的功率转换电路的封装模块的多种引脚结构的示意图。
图12为本发明实施例的功率转换电路的封装模块制造方法中使用金属化层的示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述。
所描述的特征、结构可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本发明的实施方式的充分理解。然而，本领域技术人员应意识到，没有所述特定细节中的一个或更多，或者采用其它的方法、组元、材料等，也可以实践本发明的技术方案。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明。
图1为本发明实施例一的功率转换电路的封装模块的剖面图。如图1所示，本发明实施例一的功率转换电路的封装模块10包括：基板100、至少一个功率器件110、至少一个引脚120及塑封层130。
基板100作为至少一个功率器件110的安装载板，包括至少一层绝缘层以及至少一层金属层。该基板例如可以为单/双面直接敷铜陶瓷(DBC)基板、单/双面金属化陶瓷基板、绝缘金属基板(IMS)、有机类单/多层线路板等、高/低温共烧陶瓷基板(HTCC/LTCC)。
至少一个功率器件110，例如可以为MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)或二极管等，其与基板100组装，通过键合材料(bonding material)150(例如导电胶、钎料、烧结材料、扩散焊接材料等)实现与基板100的电/机械/热连接；功率器件110上的电极可以通过键合引线(bonding wire)140以引线键合(wire bonding)方式实现与基板100、引脚120等之间的电/机械/热连接。此外，功率器件110与基板100例如还可以通过倒装芯片(flip chip)等封装方式实现电/机械/热连接，本发明不以此为限。
基板100例如可以为直接敷铜陶瓷(DBC)基板，如图1所示，包括第一铜层1000、陶瓷层1100及第二铜层1200。其中，在第一铜层1000上形成有电路图案，陶瓷层1100位于第一铜层1000与第二铜层1200之间，至少一个功率器件110形成于第一铜层1000上。在第二铜层1200远离陶瓷层1100的表面外接散热器(图中未示出)，该种结构可以有效的将功率转换电路的封装模块工作时产生的热量传递到基板100一侧，并通过外接的散热器将热量带走，此外，第二铜层1200与散热器之间还可以设置导热硅脂层，从而使热量更快更直接地传导出去。当然，在其他的实施例中，基板100还可以为印刷电路板(PCB)、绝缘金属板(IMS)等、金属化陶瓷基板、有机线路板、高/低温共烧陶瓷基板(HTCC/LTCC)等，且绝缘介质层和金属化层数可以是单层、两层、乃至多层，本发明不以此为限。以图1所示之基板100，第一层铜1000和第二层铜1200之间夹持了陶瓷层1100，这样对称结构的基板具备强度高，尺寸安定性好等众多优点，但第一层铜1000和第二层铜1200之间会形成共一端电极(第二铜层1200)的多个分布式寄生电容，此时可能会对功率转换电路的效率、电压应力、控制时序等产生困扰。为了改善这些潜在风险，可以采用的优化方案有：1.将第二铜层1200进行图形分割，以消除多个电容具有同一端电极带来的不良影响。2.将第二铜层1200去除，即采用单层布线基板，将寄生电容消除。
塑封层130是在制造工艺中通过向模具(图中未示出)中填充塑封料(molding compound)而形成，以进行整体结构的机械支撑和电气保护。塑封层130形成于基板100之上，并覆盖基板100带有功率器件的一面。在此实施例中，塑封层130包括帽子主体部分1310和帽檐部分1320，其中帽子主体部分1310和帽檐部分1310构成一帽子形状的塑封层。此外，当基板100为直接敷铜陶瓷基板时，塑封层130还将覆盖基板100的第一铜层1000。
在应用中，功率转换电路的封装模块10通过引脚120实现与一外部电路(图中未示出)之间的电连接。为了使功率转换电路的封装模块10在工作时，散热和与外部电路的电连接不在一个平面上，每个引脚120的接触面(即暴露出封装体外的表面)均被设置于塑封层130的帽子主体部分1310。如图1中所示，引脚120的接触面a位于帽子主体部分1310的顶部，如此引脚120到基板100的下表面(即基板100远离塑封层130的一面)的爬电距离充分利用了整个功率转换电路的封装模块的厚度。
此外，为了简化封装工艺、降低生产成本(具体将在下文中介绍)，在对引脚120进行设计时，使得引脚120包括至少一个L形弯折部，该L形弯折部具有水平部和竖直部，水平部和竖直部仅是就其相对位置而言，水平部与竖直部之间的夹角不局限于90度。其中，除了水平部的接触面从帽子主体部分1310的顶部的引出外，水平部还包括一接触面b从帽子主体部分1310的侧面引出。而引脚120的竖直部全部埋入塑封层130中。。
在图1中，以两个引脚为例示意，两个引脚120分别设置于功率转换电路的封装模块10相对的两侧，其各自的接触面b分别位于帽子主体部分1310两个相对的侧面上。但本发明不以此为限，在其他实施例中还可以包括多于两个引脚，其各自的接触面a和b分别暴露于塑封层的帽子主体部分1310的顶面及侧面上。
为了进一步的增加爬电距离，如图1中所示，塑封层130的帽檐部分1320。如图1中所示，帽檐部分1320的外表面S大致平行于基板100的上表面。当然，在其他实施例中帽檐部分1320的外表面S也可以与基板100的上表面之间形成一定的角度。需要说明的是，以基板的形状为矩形为例，塑封层的帽檐可以仅基板的一边有塑封层的帽檐，也可以是基板的两边、三边或者四边都对应有塑封层的帽檐部分1320。在其他实施例中，帽檐部分1320的形状可以随着基板的形状改变，也可以随着其要包裹的基板上器件的范围而改变，并不局限于在此举出的实施例。
在一些实施例中，塑封层130也可以不包括帽檐部分1320，而仅包括帽子主体部分1310，从而基板100的上表面在上述实施例中被帽檐部分1320覆盖的部分被裸露出来。
从图1中可以看出，在满足绝缘穿透距离dt(即引脚120的竖直部到塑封层130的帽子主体部分1310边沿的距离)的条件下，引脚120到基板100下表面的爬电距离dc＝h1+w+h2。其中，h1为引脚120的水平部到帽檐外表面S的最短高度，h2为帽檐的外表面S到基板100下表面的高度，w为帽檐的宽度。因此，爬电距离dc利用了功率转换电路的封装模块的厚度，并可以通过调整帽檐的宽度来调整爬电距离dc，即塑封层130的帽檐部分1320用以增加了引脚至基板底部的爬电距离。
另外从图1所示实施例来看，在此实施例中，塑封层130的帽子主体部分1310是实心的。这种实心的帽子主体部分1310利于保护基板上的功率器件以及基板上其他的元器件，有效隔离基板上器件与周边环境。
绝缘穿透距离dt，通常不低于0.4mm；当引脚120与基板100下表面之间没有加强绝缘要求时，也可以根据规定的耐压要求来设置合适的dt值。
从上述内容可以看出，本发明实施例一的功率转换电路的封装模块10一方面，通过将引脚内置于功率转换电路的封装模块中，通过封装模块帽檐的设置，增加了引脚到基板下表面的爬电距离，保证了功率转换电路的封装模块在使用中的电气安全；一方面通过将引脚从远离基板下表面的一侧引出，实现电、热的分离，有利于功率转换电路的封装模块在工作时的散热；此外，该引脚的设计还利于降低了封装尺寸及厚度，利于提升功率转换电路的封装模块的功率密度。
图2为本发明实施例二的功率转换电路的封装模块的剖面图。如图2所示，本发明实施例二的功率转换电路的封装模块20与图1所示的功率转换电路的封装模块10的区别仅在于引脚220的设计。相比于图1中的引脚120，引脚220的水平部的宽度小于引脚220的竖直部的宽度。这样的设计，利用引脚220的水平宽度的减小而增加h1可增加了爬电距离dc；从该功率转换电路的封装模块制作上的一方面说，在切割引脚220时，由于其水平部的宽度的降低，利于降低刀片的损耗。另一方面说，由于引脚220水平部厚度的降低，增强了其柔性，降低了其在塑封时在塑封模具上产生的的应力。
实施例二的功率转换电路的封装模块20与实施例一的功率转换电路的封装模块10相同的内容，在此不再赘述。
图3为本发明实施例三的功率转换电路的封装模块的剖面图。如图3所示，本发明实施例三的功率转换电路的封装模块30与图1所示的功率转换电路的封装模块10的区别也仅在于引脚320的设计。相比于图1中的引脚120，在引脚320的水平部和竖直部相交的部分设置了一个局部凹槽，这样的设计一方面使得引脚的加工更为容易，即使相交部分转角位置的控制更加精准，从而增加加工精度；另一方面，也可以增加引脚的柔性，降低其在塑封时在塑封模具上产生的应力。
实施例三的功率转换电路的封装模块30其他方面的内容与实施例一的功率转换电路的封装模块10基本相同，因此不再赘述。
图4为本发明实施例四的功率转换电路的封装模块的剖面图。如图4所示，本发明实施例四的功率转换电路的封装模块40与图1所示的功率转换电路的封装模块10的区别在于：塑封层430还包括至少一个爬电凸块4300。爬电凸块4300塑封层帽檐部分4320的外表面S上。如图4所举出的两种爬电凸块的结构，图4右侧举出的爬电凸块4300与塑封层430的帽子主体部分4310相邻，从而爬电凸块4300的宽度可进一步增加引脚距基板下表面(相对基板装有功率器件的另一面)的爬电距离。图4左侧举出的爬电凸块4300与塑封层430的帽子主体部分4310相平行，同理在一定的条件下，左侧凸块可进一步增加引脚距基板下表面的爬电距离。但此两种爬电凸块仅为示意之用，而非限制本发明。任何可以进一步增加引脚120到基板100下表面的爬电距离dc的爬电凸块都应属于本发明的保护范围之内。
需要说明的是，当功率转换电路的封装模块包括多个爬电凸块4300时，该多个爬电凸块4300可以相同，也可以不同。以图4中的两个引脚120为例，两个爬电凸块4300可以均为图4左边所示的爬电凸块，也可以均为图4右边所示的爬电凸块，或者也可以如图4中所示采用两个不同的爬电凸块。此外，也可以仅包括图4左边的爬电凸块，或者仅包括右边的爬电凸块，还可以将多个爬电凸块设置于同一侧的帽檐的外表面S上，本发明不以此为限。
实施例四的功率转换电路的封装模块40与实施例一的功率转换电路的封装模块10相同的内容，在此不再赘述。
图5A和图5B为本发明实施例五的功率转换电路的封装模块的剖面图。如图5A和图5B所示，本发明实施例五的功率转换电路的封装模块50与图1所示的实施例一的功率转换电路的封装模块10的区别在于：功率转换电路的封装模块50还包括至少一个控制/驱动元件510。至少一个控制/驱动元件510例如可以为驱动芯片、控制芯片及各自所需的外围电路元件如电阻、电容、电感、二极管及三极管等，本发明不以此为限。
至少一个控制/驱动电路元件510，可以通过直接电连接于至少一个功率器件110，也可以与基板100电连接，上述的电连接方式例如可以为引线键合、使用柔性电路板电连接或铜片电连接等，本发明不以此为限。
图5A中，至少一个控制/驱动电路元件510被设置于基板100上，并通过引线与至少一个功率器件110电连接。此外，还可以如图5B中所示，设置至少一个电路板520，该电路板520与基板100平行设置，埋入塑封层130中。至少一个控制/驱动电路元件510被设置于电路板520上，并通过引线与至少一个功率器件110电连接。
此外，还可以将至少一个功率器件110置于该电路板上，以利用功率转换电路的封装模块50的内部空间。
实施例五的功率转换电路的封装模块50的其他方面与实施例一的功率转换电路的封装模块10的内容基本相同，因此不再赘述。
图6为本发明实施例六的功率转换电路的封装模块的剖面图。如图6所示，本发明实施例六的功率转换电路的封装模块70与实施例一的功率转换电路的封装模块10的区别在于：功率转换电路的封装模块70的基板700采用了金属化陶瓷基板，并且至少一个功率器件110中的一个或多个被置于引脚720上。金属化陶瓷基板700包括：第一金属化层7000、陶瓷层7100和第二金属化层7200。
这样设计的原因是，由于使用了金属化陶瓷基板，虽然其具有布线密度高及集成度高的优点，但由于其上的金属化层的厚度相对较薄，其载流能力以及热扩散能力均有一定的局限性。因此，将功率器件110置于引脚720上，可以获得较好的热/电性能。此外，根据引脚720是否需要和基板700的第一金属化层7000之间具备电连接的情况，引脚720可以通过导电材料键合至基板700的第一金属化层7000上，也可以通过不导电的导热材料粘贴到基板700上的金属化区或非金属化区。
此外，另一种增加金属化陶瓷基板载流能力的方法是通过多次印刷的方式来增加金属化层的厚度。而当金属化陶瓷基板上集成有控制/驱动元件时，由于其控制线的线距较宽，对载流能力的要求不高，因此可以在集成控制/驱动元件的位置仅印刷一次金属化层，而且可以将印刷厚度控制得较薄。此后，如果需要再集成功率器件时，则可以再进行多次印刷，以增加金属化层的厚度。
本发明的另一方面还提供了上述功率转换电路的封装模块的制造方法，以进一步降低功率转换电路的封装模块的生产成本。此处制造方法提供的功率转换电路的封装模块的制造方法的实施例中，采用连片式的生产方式，在一整张基板上分别设置、电连接功率器件及引脚后，整体进行塑封，之后再对该整体塑封体进行切割，以形成最终的多个功率转换电路的封装模块。
图7为本发明实施例的功率转换电路的封装模块制造方法中整体塑封后的塑封体的俯视图。图8为沿图7中AA’线的剖面图。如图7和图8所示，进行整体塑封对塑封模具的要求明显降低，即使功率转换电路的封装模块的尺寸改变，也无须更新塑封模具，并具有通用性，为功率转换电路的封装模块的制造降低了生产成本。
图8中仍以直接敷铜陶瓷基板为例，其中每个功率转换电路的封装模块内部的结构与图1中的结构基本相同，在此不再赘述。
从图8中可以看出，虚线为功率转换电路的封装模块之间的切割线，即沿着该虚线进行切割后，将该整体的塑封体切割成多个功率转换电路的封装模块。为了简化制造工艺，相邻两个功率转换电路的封装模块的引脚采用一体式结构，从而在切割后，在功率转换电路的封装模块的侧表面上会出现图1中的引出面b，但本发明不以此为限。
同样，图8中也以两个引脚为例示意，两个引脚分别设置于每个功率转换电路的封装模块相对的两侧。但本发明不以此为限，例如也可以仅包括一个引脚，接触面暴露于功率转换电路的封装模块的帽子主体部分的顶面和侧面；或者还可以包括多于两个引脚，其各自的引出面分别暴露于功率转换电路的封装模块的帽子主体部分的顶面及侧面。
图9A至图9B为本发明实施例的功率转换电路的封装模块制造方法的流程示意图。该方法包括：
步骤a：如图9A所示，提供一张连片式的基板1，以直接敷铜陶瓷基板为例，其包括：第一铜层11，陶瓷层12及第三铜层13。
步骤b：如图9B所示，设置功率器件2及引脚3，并使功率器件2、引脚3及基板之间电连接，例如通过键合材料6(如导电胶、钎料、烧结材料、扩散焊接材料等)实现与基板1的电/机械/热连接；还可以通过键合引线5以引线键合方式实现与基板1的电/机械/热连接，本发明不以此为限。
步骤c：如图9C所示，对基板1、功率器件2及引脚3整体进行塑封，形成一体成型的塑封层4，覆盖基板1、功率器件2及引脚3；并且，每个引脚3的接触面暴露于整体的塑封层4的帽子主体部分的顶面。在一些实施例中，例如采用注塑模具扣合于连片式基板1上一体浇注成型塑封层4。其中连片基板1上与注塑模具扣合处设置有金属化层。需要说明的是，在实际生产中，由于molding压力的影响，部分塑封料可能会溢出至引脚上表面之上，此时可以通过后加工(如喷砂、研磨等工艺)去除溢出之塑封料实现一平整表面。在某些场合下，为了使同一套模具能够兼容不同的模块厚度，可以根据产品系列中最厚的产品定义模具厚度，对于较薄的模块，可以采用高度较低的引脚，塑封后，通过研磨的方式曝露出引脚。步骤d：如图9D所示，切割整体的塑封层4及引脚3至一预定位置，从而形成每个功率转换电路的封装模块的塑封层4’的帽子主体部分。其中，塑封层中帽体之间的切口宽度大于帽檐之间切口宽度。
该预定位置可以如图9D中所示，为距离基板的上表面数十到数百微米之间的位置，该预定位置可以根据塑封层的帽檐的厚度而定。
在一些实施例中，该预定位置也可以为基板1的上表面。
步骤e：如图9E所示，使基板1及塑封层4’彼此之间分离，例如沿图中虚线继续切割，以形成多个独立的功率转换电路的封装模块。
对于直接敷铜陶瓷基板或金属化陶瓷基板，因为中间的陶瓷层非常坚硬，采用刀片进行切割时比较困难，会引起工时的增加，且对刀片的损耗严重，增加了生产的成本。因此，当采用如直接敷铜陶瓷基板或金属化陶瓷基板等具有坚硬材料的基板时，还可以对上述的制造方法中的步骤a和步骤e进行进一步的优化。
步骤a’：提供一张连片式的基板1，并如图10所示，在基板1的下表面(即塑封后远离塑封体的顶表面的一面)沿虚线采用预切割的方式形成切割痕g，其厚度与宽度可以为十至数百微米。例如可以在基板中绝缘层烧结后通过镭射方式切割形成，甚至还可以在基板1的电路图案形成后通过镭射方式切割形成。然而，在其他实施例中，也可以制作陶瓷生坯时通过挤压/切割的方式形成。本发明的切割痕的形成方式并不以此举例的内容为限。步骤e’：完全分离各个功率转换电路。例如：通过直接弯折(bending)，即机械性掰断的方式，使基板1及塑封层4’彼此之间分离，以形成多个独立的功率转换电路的封装模块。
在一些实施例中，还可以在步骤d后，再在基板1的下表面进行预切割，形成切割痕，之后再通过直接弯折的方式，使基板1及塑封层4’彼此之间分离，以形成多个独立的功率转换电路的封装模块。
在一些实施例中，当采用双面基板时，出於增加基板强度的考虑出发，可以保留背面层完整的铜，在塑封后，再对背面的铜层进行图形定义，随后在进行基板1下表面的预切割。
需要说明的是上述方法步骤仅为示例性说明，而并非用以限制本发明方法的执行顺序。在可实施的情况下，本发明方法步骤可以任意顺序进行。
在如图8所示的整体塑封体结构中，除了上述公开的引脚结构外，图11还列举了其他几种引脚结构。从图11中可以看出，这几种引脚结构的共同点包括：均有接触面和基板连接面，引脚的基板连接面和基板实现电连接，而接触面暴露于塑封层的帽子主体部分的顶面或/和侧面，以外接一外部电路。图中的虚线对应图8中的切割线，用于分离各个功率转换电路的封装模块。需要强调的是，图11所列举的引脚结构中，所有的线条都被表示成直线，折角均被示意成相互垂直，但实际中由于制程或者考虑降低引脚垂直方向刚度等角度出发，线条可以是曲线，折角也不局限于90度。
此外，由于塑封工艺需要一个密闭的腔体，以保证塑封料的成型。在本发明的功率转换电路的封装模块制造方法中，采用连片式塑封的方式，为了防止在模块的下表面发生溢胶的现象，可以设计一个大于连片基板大小的模具腔体，将该连片完全设置在该腔体内，同时在模具内设置一些压力单元，使得基板和模具的一个表面较好贴合。
在某些场合下，为了使得模具对不同厚度的基板具有适应性，可以设计模具腔体小于基板连片的模具，模具压住基板正面(带有功率器件的一面)四周的位置，以形成一封闭腔体，同时保证基板和模具的底面实现良好的贴合，有效防止溢胶。当采用以陶瓷作为基体的基板时，由于材料比较脆，在模具压合时容易发生破损，因此可以在基板上需要被模具扣合的位置以及附近位置布置如图12中黑色方框所示的金属化层，例如铜层，以起到增加基板强度的目的。
本发明公开的功率转换电路的封装模块制造方法，采用连片式的塑封方式，这种整体塑封的方式对塑封模具的要求明显降低，即使功率转换电路的封装模块的尺寸改变，也无须更新塑封模具，并具有通用性，为功率转换电路的封装模块的制造降低了生产成本。
以上具体地示出和描述了本发明的示例性实施方式。应该理解，本发明不限于所公开的实施方式，相反，本发明意图涵盖包含在所附权利要求范围内的各种修改和等效置换。

Claims (20)

1.一种功率转换电路的封装模块，其特征在于，包括：
基板；
功率器件，所述功率器件安装于所述基板；
塑封层，覆盖所述基板带有功率器件的一面；以及
多个引脚，所述多个引脚与所述功率器件电性相连并嵌入所述塑封层，所述多个引脚至少曝露出用于所述多个引脚与一外部电路电性连接的接触面；
其中，所述塑封层包括帽子主体部分和帽檐部分，所述帽子主体部分和帽檐部分构成一帽子形状的塑封层，所述帽檐部分用以增加位于所述塑封层顶部的所述多个引脚的接触面至所述基板底部的爬电距离。
2.根据权利要求1所述的功率转换电路的封装模块，其中所述基板包括至少一层绝缘层以及至少一层金属层。
3.根据权利要求2所述的功率转换电路的封装模块，其中所述基板包括：第一金属层、陶瓷层。
4.根据权利要求1所述的功率转换电路的封装模块，其中所述基板包括：第一金属层、陶瓷层和第二金属层，所述陶瓷层位于所述第一金属层和所述第二金属层之间。
5.根据权利要求3或4所述的功率转换电路的封装模块，其中所述第一金属层连接所述功率器件和所述多个引脚。
6.根据权利要求1所述的功率转换电路的封装模块，其中所述塑封层还包括第一爬电凸块，所述第一爬电凸块设置于所述帽檐部分与所述帽子主体部分相邻和/或平行。
7.根据权利要求1所述的功率转换电路的封装模块，其中所述塑封层的帽子主体部分为实心体。
8.根据权利要求1所述的功率转换电路的封装模块，其中所述引脚包括至少一L型金属部，所述L型金属部由竖直部和水平部构成；所述引脚曝露的接触面位于所述水平部。
9.根据权利要求8所述的功率转换电路的封装模块，其中所述水平部的两相垂直的面均曝露出所述塑封层的帽子主体部分。
10.根据权利要求8所述的功率转换电路的封装模块，其中所述引脚的水平部的宽度小于其竖直部的宽度。
11.根据权利要求8所述的功率转换电路的封装模块，其中所述水平部和竖直部相交的部分形成有一凹槽结构。
12.根据权利要求1所述的功率转换电路的封装模块，其中所述引脚的高度小于或等于所述塑封层的帽子主体部分的高度。
13.一种制造权利要求1所述的功率转换电路的封装模块的方法，包括：
步骤a：提供一张连片式基板，所述基板上设置有若干呈阵列排布的功率转换电路；
步骤b：在所述功率转换电路上设置各个功率转换电路的引脚；
步骤c：在所述连片式基板上形成一体成型的塑封层覆盖所述若干功率转换电路。
14.根据权利要求13所述的功率转换电路的封装模块的方法，还包括：
步骤d：切割所述连片式基板和所述塑封层，分离出各个功率转换电路。
15.根据权利要求14所述的功率转换电路的封装模块的方法，其中步骤d包括：
步骤d1：预切割连片式基板的背面以在基板背面形成切割痕；
步骤d2：切割连片式基板相对背面的另一面形成的所述塑封层；
步骤d3：完全分离各个功率转换电路。
16.根据权利要求15所述的功率转换电路的封装模块的方法，其中步骤d3中完全分离各个功率转换电路是采用的机械性掰断的方法。
17.根据权利要求15所述的功率转换电路的封装模块的方法，其中步骤d2中塑封层中帽体之间的切口宽度大于帽檐之间切口宽度。
18.根据权利要求15所述的功率转换电路的封装模块的方法，其中步骤d1中预切割是采用镭射切割的方式形成所述切割痕。
19.根据权利要求13所述的功率转换电路的封装模块的方法，其中步骤c中采用注塑模具扣合于所述连片式基板上一体浇注成型所述塑封层。
20.根据权利要求19所述的功率转换电路的封装模块的方法，其中所述连片基板上与所述注塑模具扣合处设置有金属化层。
CN201510088406.4A 2015-02-26 2015-02-26 功率转换电路的封装模块及其制造方法 Active CN105990266B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510088406.4A CN105990266B (zh) 2015-02-26 2015-02-26 功率转换电路的封装模块及其制造方法
TW104121422A TWI594381B (zh) 2015-02-26 2015-07-01 功率轉換電路的封裝模組及其製造方法
US15/051,852 US9679786B2 (en) 2015-02-26 2016-02-24 Packaging module of power converting circuit and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510088406.4A CN105990266B (zh) 2015-02-26 2015-02-26 功率转换电路的封装模块及其制造方法

Publications (2)

Publication Number Publication Date
CN105990266A true CN105990266A (zh) 2016-10-05
CN105990266B CN105990266B (zh) 2018-12-07

Family

ID=56799097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510088406.4A Active CN105990266B (zh) 2015-02-26 2015-02-26 功率转换电路的封装模块及其制造方法

Country Status (3)

Country Link
US (1) US9679786B2 (zh)
CN (1) CN105990266B (zh)
TW (1) TWI594381B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022899A (zh) * 2016-10-28 2018-05-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
CN109585568A (zh) * 2018-11-29 2019-04-05 丽智电子(昆山)有限公司 一种基于激光加工的二极管器件及其制造方法
CN111106074A (zh) * 2018-10-26 2020-05-05 台达电子企业管理（上海）有限公司 功率模块及其制造方法
WO2022042584A1 (zh) * 2020-08-25 2022-03-03 华为技术有限公司 一种封装模块以及电子设备
US11435797B2 (en) 2014-09-02 2022-09-06 Delta Electronics (Shanghai) Co., Ltd. Manufacturing method of power module
US11437910B2 (en) 2014-09-02 2022-09-06 Delta Electronics, Inc. Power module
CN115497931A (zh) * 2022-11-17 2022-12-20 广东省大湾区集成电路与系统应用研究院 基于TMV和Fanout的集成功率模块及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659837B2 (en) * 2015-01-30 2017-05-23 Semiconductor Components Industries, Llc Direct bonded copper semiconductor packages and related methods
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
CN109962155B (zh) * 2017-12-25 2024-05-14 成都万应微电子有限公司 热电转换系统、封装方法、供电控制方法及装置
JP6939596B2 (ja) * 2018-01-24 2021-09-22 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びセラミックス‐銅接合体
TWI667221B (zh) * 2018-11-14 2019-08-01 國家中山科學研究院 一種降低雙面銅鍍層與氮化鋁基板之界面應力累積的方法
TWI766271B (zh) * 2020-04-30 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN112802801B (zh) * 2021-03-11 2024-11-15 广东汇芯半导体有限公司 智能功率模块和智能功率模块的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487417B2 (en) * 2007-10-15 2013-07-16 Power Integrations, Inc. Package for a power semiconductor device
US20140299982A1 (en) * 2012-02-13 2014-10-09 Panasonic Corporation Semiconductor device and method of manufacturing the same
WO2015012181A1 (ja) * 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6378558A (ja) * 1986-09-22 1988-04-08 Hitachi Ltd 電子装置
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2000031338A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 半導体装置及びその製法
US6424026B1 (en) * 1999-08-02 2002-07-23 International Rectifier Corporation Power module with closely spaced printed circuit board and substrate
JP2002076204A (ja) * 2000-09-04 2002-03-15 Nitto Shinko Kk 樹脂付金属板状体
TWI297938B (en) * 2003-07-15 2008-06-11 Advanced Semiconductor Eng Semiconductor package
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP2014099547A (ja) * 2012-11-15 2014-05-29 Mitsubishi Electric Corp 電力半導体モジュールおよびその製造方法
US20140167237A1 (en) * 2012-12-14 2014-06-19 Samsung Electro-Mechanics Co., Ltd. Power module package
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487417B2 (en) * 2007-10-15 2013-07-16 Power Integrations, Inc. Package for a power semiconductor device
US20140299982A1 (en) * 2012-02-13 2014-10-09 Panasonic Corporation Semiconductor device and method of manufacturing the same
WO2015012181A1 (ja) * 2013-07-22 2015-01-29 ローム株式会社 パワーモジュールおよびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11435797B2 (en) 2014-09-02 2022-09-06 Delta Electronics (Shanghai) Co., Ltd. Manufacturing method of power module
US11437910B2 (en) 2014-09-02 2022-09-06 Delta Electronics, Inc. Power module
CN108022899A (zh) * 2016-10-28 2018-05-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
US10685895B2 (en) 2016-10-28 2020-06-16 Delta Electronics, Inc. Power module with lead component and manufacturing method thereof
CN111106074A (zh) * 2018-10-26 2020-05-05 台达电子企业管理（上海）有限公司 功率模块及其制造方法
CN109585568A (zh) * 2018-11-29 2019-04-05 丽智电子(昆山)有限公司 一种基于激光加工的二极管器件及其制造方法
WO2022042584A1 (zh) * 2020-08-25 2022-03-03 华为技术有限公司 一种封装模块以及电子设备
CN115497931A (zh) * 2022-11-17 2022-12-20 广东省大湾区集成电路与系统应用研究院 基于TMV和Fanout的集成功率模块及其制备方法
CN115497931B (zh) * 2022-11-17 2023-02-17 广东省大湾区集成电路与系统应用研究院 基于TMV和Fanout的集成功率模块及其制备方法

Also Published As

Publication number Publication date
CN105990266B (zh) 2018-12-07
US20160254218A1 (en) 2016-09-01
TWI594381B (zh) 2017-08-01
US9679786B2 (en) 2017-06-13
TW201631717A (zh) 2016-09-01

Similar Documents

Publication Publication Date Title
CN105990266B (zh) 功率转换电路的封装模块及其制造方法
US9892998B2 (en) Package module of power conversion circuit and manufacturing method thereof
US9147649B2 (en) Multi-chip module
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
US7701054B2 (en) Power semiconductor module and method for its manufacture
JP5987719B2 (ja) 半導体装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP6813259B2 (ja) 半導体装置
JP2004047850A (ja) パワー半導体装置
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
CN104037147A (zh) 半导体装置
WO2014103133A1 (ja) 半導体装置
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP2019071412A (ja) チップパッケージ
CN109005669B (zh) 半导体装置
CN105814682A (zh) 半导体装置
CN104867863B (zh) 电子模块的制造
CN214848619U (zh) 智能功率模块
EP4216259B1 (en) Semiconductor device, semiconductor module and manufacturing method
JP2020087998A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US11631626B2 (en) Package structure
US20240387325A1 (en) Power electronic system including a semiconductor module and a cooler and method for fabricating the same
US11217512B2 (en) Semiconductor module
CN100555615C (zh) 半导体封装基板结构及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant