JP6790226B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6790226B2 JP6790226B2 JP2019502503A JP2019502503A JP6790226B2 JP 6790226 B2 JP6790226 B2 JP 6790226B2 JP 2019502503 A JP2019502503 A JP 2019502503A JP 2019502503 A JP2019502503 A JP 2019502503A JP 6790226 B2 JP6790226 B2 JP 6790226B2
- Authority
- JP
- Japan
- Prior art keywords
- coating layer
- insulating substrate
- semiconductor device
- adhesive force
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 114
- 239000011247 coating layer Substances 0.000 claims description 331
- 239000000758 substrate Substances 0.000 claims description 84
- 239000000853 adhesive Substances 0.000 claims description 45
- 230000001070 adhesive effect Effects 0.000 claims description 45
- 230000002093 peripheral effect Effects 0.000 claims description 42
- 238000009413 insulation Methods 0.000 claims description 15
- 239000003566 sealing material Substances 0.000 claims description 15
- 230000003746 surface roughness Effects 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 125000004434 sulfur atom Chemical group 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 55
- 238000000034 method Methods 0.000 description 29
- 239000011248 coating agent Substances 0.000 description 15
- 238000000576 coating method Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 229910000679 solder Inorganic materials 0.000 description 15
- 230000017525 heat dissipation Effects 0.000 description 11
- 230000007774 longterm Effects 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- -1 for example Chemical compound 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- 239000008393 encapsulating agent Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000006087 Silane Coupling Agent Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229920002379 silicone rubber Polymers 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 239000007822 coupling agent Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- DZVCFNFOPIZQKX-LTHRDKTGSA-M merocyanine Chemical compound [Na+].O=C1N(CCCC)C(=O)N(CCCC)C(=O)C1=C\C=C\C=C/1N(CCCS([O-])(=O)=O)C2=CC=CC=C2O\1 DZVCFNFOPIZQKX-LTHRDKTGSA-M 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
この発明は、絶縁基板に半導体チップを搭載した半導体装置に関する。
半導体チップとしてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を用いた半導体装置は、パワーモジュールとも呼ばれ、鉄道車両用モータなどの大電力制御に用いられている。このようなパワーモジュールにおいては、その駆動時に１０００Ｖ以上の電圧が印加されると共に、１００Ａ以上の大きな電流が流れる場合がある。そのため、パワーモジュールには、高耐電圧であること、大電流が流れるときに発生する大量の熱を高効率に外部へ放出することが求められている。
パワーモジュールは、絶縁性を有する絶縁基板と、絶縁基板の一方の主表面に接続された高電圧電極と、他方の面に接続された接地電極と、高電圧電極の絶縁基板と対向する主表面と反対側に搭載された半導体チップとからなる積層構造体、およびこの積層構造体を収納する筺体で構成されている。筺体内は、絶縁性のゲル状または固形状のモールド材、あるいは絶縁性のガスなどの封止材で満たされている。このような構造において、絶縁基板および封止材が、半導体チップおよび高電圧電極に流れる電流をパワーモジュールの外部に漏えいさせないために重要な役割を果たしている。
近年、パワーモジュールの高電圧化、大電流化の要求に伴って、半導体チップに印加される電圧が上昇すると共に、半導体チップを流れる電流も増加している。半導体チップの動作電圧上昇に伴い、高電圧電極と絶縁基板との間の電圧差、高電圧電極と封止材との間の電圧差が大きくなり、これらの部位で部分放電の発生確率が高くなっている。高電圧電極の周辺の部材に気泡、剥離、異物混入などが存在すると、部分放電が発生する場合がある。部分放電は絶縁破壊を誘発し、パワーモジュールの長期絶縁信頼性を低下させるため、部分放電の発生確率を低減する必要である。
部分放電の発生確率を低減するために、絶縁基板の主表面上の一部と絶縁基板上に設置された高電圧電極の側面とを覆うコーティングが施された半導体装置が開発されている。このような半導体装置として、コーティングの材料として無機ガラスを用いた半導体装置が開示されている（例えば、特許文献１参照）。別のコーティングの材料として半導電性材料を用いた半導体装置が開示されている（例えば、特許文献２参照）。
従来のコーティングの材料として無機ガラスを用いた半導体装置においては、コーティング材と高電圧電極との間に一部でも剥離が生じた場合、その剥離部分の空隙に高い電界が誘起され、その空隙が部分放電の発生起点となり、長期的な絶縁信頼性が著しく低下するという問題があった。また、従来のコーティングの材料として半導電性材料を用いた半導体装置においては、コーティング材と高電圧電極との間に多少剥離が生じた場合でも、その剥離部分の空隙に高い電界は誘起されない。しかしながら、半導電性材料と封止材との間に一部でも剥離が生じた場合は、コーティングの材料として無機ガラスを用いた場合と同様に、半導電性材料と封止材との間の剥離部分の空隙に高い電界が誘起され、その空隙が部分放電の発生起点となり、長期的な絶縁信頼性が著しく低下するという問題があった。
この発明は、上述のような課題を解決するためになされたもので、高電圧電極の周辺の部材に一部剥離が生じても部分放電の発生を抑制することができ、その結果長期的な絶縁信頼性を確保することを目的とする。
この発明に係る半導体装置は、絶縁性を有する絶縁基板と、絶縁基板の一方の表面に設けられており、かつ絶縁基板と対向する第１面と、第１面とは反対側に位置する第２面とを有する第１部材と、第２面に配置された半導体チップと、絶縁基板の他方の表面に設けられた第２部材と、第１部材の第１面の外周端部を覆う第１コーティング層と、第１コーティング層の表面を覆う第２コーティング層と、絶縁基板、第１部材、半導体チップ、第２部材、第１コーティング層および第２コーティング層を封止する封止材とをさらに備える。第１コーティング層の誘電率は、第２コーティング層の誘電率よりも高い。第１コーティング層と第２コーティング層との間の接着力が、第１コーティング層と第１部材との間の接着力よりも高い。
この発明は、第１部材の外周端部を覆う第１コーティング層と、第１コーティング層の表面を覆う第２コーティング層とを備え、第１コーティング層の誘電率を第２コーティング層より高くすることで第１コーティング層と第１部材の界面における電界を緩和し、さらに、第１コーティング層と第２コーティング層との間の接着力を、第１コーティング層と第１部材との間の接着力よりも高くしているので、第１部材の周辺の部材に一部剥離が生じても部分放電の発生抑制することができ、その結果長期的な絶縁信頼性を確保することができる。
実施の形態１．
図１は、この発明を実施するための実施の形態１に係る半導体装置の断面模式図である。また、図２は、図１中の破線で囲まれた領域ＩＩの部分拡大図である。図１および図２において、本実施の形態の半導体装置１は、半導体チップ２と、第１部材３と、絶縁基板４と、第２部材５と、放熱ベース板６とを備えており、それらは封止材７で充填されたケース８に収納されている。封止材７は、放熱ベース板６とケース８とで密閉された空間に充填されている。
図１は、この発明を実施するための実施の形態１に係る半導体装置の断面模式図である。また、図２は、図１中の破線で囲まれた領域ＩＩの部分拡大図である。図１および図２において、本実施の形態の半導体装置１は、半導体チップ２と、第１部材３と、絶縁基板４と、第２部材５と、放熱ベース板６とを備えており、それらは封止材７で充填されたケース８に収納されている。封止材７は、放熱ベース板６とケース８とで密閉された空間に充填されている。
絶縁基板４の一方の面には第１部材３が配置されている。第１部材３は、絶縁基板４の当該一方の面と対向している第１面３Ａと、第１面３Ａとは反対側に位置する第２面３Ｂと、第１面３Ａと第２面３Ｂとを接続する第３面３Ｃとを有している。上記一方の面を平面視したときに、第３面３Ｃは、第２面３Ｂの周囲を囲むように配置されている。
上記平面視において、第１面３Ａの外周端部は第３面３Ｃの外周端部と接続されており、第１部材３の外周端部３Ｅを成している。第１部材３の上記外周端部３Ｅは、絶縁基板４に接続されており、第１部材３と絶縁基板４との接続境界部を成している。上記平面視において、第２面３Ｂの外周端部は第３面３Ｃの内周端部と接続されている。第１部材３の第２面３Ｂの面積は絶縁基板４の上記一方の面の面積よりも小さい。上記一方の面を平面視したときに第１部材３の外周端部３Ｅよりも外側には、絶縁基板４の一方の面が露出している。
絶縁基板４の他方の面には第２部材５が配置されている。第２部材５は、絶縁基板４の当該他方の面と対向している第４面５Ａと、第４面５Ａとは反対側に位置する第５面５Ｂと、第４面５Ａと第５面５Ｂとを接続する第６面５Ｃとを有している。上記他方の面を平面視したときに、第６面５Ｃは、第５面５Ｂの周囲を囲むように配置されている。
上記他方の面を平面視したときに、第４面５Ａの外周端部は第６面５Ｃの外周端部と接続されており、第２部材５の外周端部５Ｅを成している。第２部材５の上記外周端部５Ｅは、絶縁基板４に接続されており、第２部材５と絶縁基板４との接続境界部を成している。第２部材５の第４面５Ａの面積は絶縁基板４の面積よりも小さい。上記他方の面を平面視したときの第２部材５の外周端部よりも外側には、絶縁基板４の他方の面が露出している。
第２部材５の絶縁基板４に対向する面と反対側の面にははんだ層９が配置されており、このはんだ層９を介して第２部材５は放熱ベース板６と電気的および機械的に接続されている。
第１部材３の上記第２面３Ｂのほぼ中央部には半導体チップ２が配置されている。第１部材３の外周部には、第１部材３の第２面３Ｂ（表面）の外周端、第１部材３の第３面３Ｃ（側面）および絶縁基板４の一方の面までを覆う第１コーティング層１１が配置されている。言い換えると、第１コーティング層１１は、第１部材３と絶縁基板４との接続境界部を覆うように配置されている。さらに、第１部材３の第２面３Ｂ（半導体チップ２が配置された側の表面）から第１コーティング層１１の表面および絶縁基板４の一方の表面までを覆う第２コーティング層１２が配置されている。言い換えると、第２コーティング層１２は、第１部材３と第１コーティング層１１との接続境界部、第１コーティング層１１の表面、および絶縁基板４と第１コーティング層１１との接続境界部を覆うように配置されている。なお、第１コーティング層１１は第２コーティング層１２より誘電率が高い材料で構成されている。
半導体チップ２としては、例えば大電力制御用のＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワーデバイスを用いることができる。半導体チップ２を構成する基板は、シリコンカーバイト（ＳｉＣ）、ガリウムナイトライド（ＧａＮ）またはダイヤモンド（Ｃ）であることが好ましい。このような基板であれば、例えばシリコン基板を用いた場合に比べて電力損失が小さくなり、半導体チップの消費電力を低減することができる。その結果、半導体装置の熱設計に裕度ができ、パワーモジュールの小型化が可能である。また、シリコンカーバイトなどは耐熱性が高いため、より高温で動作可能である。
また、ひとつの第１部材３に対して複数の半導体チップ２が搭載されていてもよい。複数の半導体チップ２が搭載される場合、ワイヤボンディングなどを介して、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの制御素子が搭載されていてもよい。
第１部材３を構成する材料および第２部材５を構成する材料は、第１部材３と第２部材５との互いの間で電位差が付与され得る限りにおいて任意の材料であればよいが、好ましくは導電性を有する材料で構成されており、より好ましくは金属材料で構成されている。第１部材３および第２部材５は、例えば金属材料で構成された板状部材（金属板）である。
第１部材３は、熱伝導率の高い銅で構成されていることが好ましいが、銅以外の導体、例えばアルミニウムまたは鉄あるいはそれらの合金で構成されていてもよい。第１部材３の第２面３Ｂ（表面）には、半導体チップ２と電気的に接続するために配線もしくは他の回路などが形成されていてもよい。また、第１部材３と半導体チップ２との接続は、はんだや銀接合剤で接合されてもよい。
絶縁基板４は、主に絶縁材料で構成された板状部材である。絶縁基板４は、アルミナまたは窒化アルミニウムなどのセラミック材料で構成されている。絶縁基板４としてセラミック材料を用いる場合、そのセラミック材料の厚みは、２００μｍ以上１５００μｍ以下であることが好ましい。それ以外の材料として、絶縁基板４は、有機絶縁シートで構成されていてもよい。有機絶縁シートとは、熱伝導率の高い無機フィラー（アルミナ、窒化アルミニウム、または窒化ホウ素などの微粒子）をエポキシ樹脂内に分散および充填させたコンパウンド構造体である。絶縁基板４として用いる場合の有機絶縁シートの厚みは、２０μｍ以上５００μｍ以下であることが好ましい。
第２部材５および放熱ベース板６は、熱伝導率の高い銅で構成されていることが好ましいが、銅以外の導体、例えばアルミニウムまたは鉄あるいはそれらの合金で構成されていてもよい。放熱ベース板６は、放熱フィンを備えていてもよい。あるいは放熱ベース板６は、別部材の放熱フィンと接続されていてもよい。なお、第２部材５と放熱ベース板６とは、一体物で構成されていてもよい。この場合、はんだ層９が不要となり、第３コーティング層１３は第２部材５の上記外周端部５Ｅを覆うように形成されていればよい。
なお、半導体装置１は、第１部材３と第２部材５との間に、電位差を付与可能に設けられている。これにより、半導体装置１は、第１部材３と絶縁基板４との間、および第１部材３と封止材７との間に、電位差を付与可能に設けられている。第２部材５は、例えば半導体装置１の使用状態において接地される接地電極として設けられていてもよい。第１部材は、例えば上記使用状態において第２部材５に対し高電位差が付与される高電圧電極として設けられていてもよい。
第１コーティング層１１および第２コーティング層１２は、適用する半導体装置の使用温度で劣化しない材料選定が必要である。また、いずれのコーティング層も原材料を塗布するだけでコーティング層が完成される場合と、原材料を塗布した後に加工することで完成される場合とがある。塗布の具体的な方法は、ディッピング法、電着法、ディスペンス法、３Ｄプリンタ法などがあり、加工の具体的な方法は、加熱、紫外線照射などがある。ディッピング法は、被コーティング部材を硬化前のコーティングにディップして塗布する方法である。電着法は、接地状態もしくは電圧印加した電極に帯電した硬化前のコーティング材を塗布する方法である。この電着法では、電界集中箇所にコーティング材料が集まる傾向にある。もし半導体チップ２が搭載された状態で電着法によるコーティングを行った場合、半導体チップ２の外周部にも高電圧電極の外周部と同じ二層のコーティングを施すことができる。ディスペンス法は、注射器などでコーティングが必要な部分に未硬化のコーティング材を塗布する方法である。
第１コーティング層１１は、第１部材３の外周端部３Ｅ、すなわち第１部材３と絶縁基板４との接続境界部を覆って形成されている。異なる観点から言えば、上記平面視において、第１部材３と第１コーティング層１１との接続境界部１１Ａは第１部材３の外周端部３Ｅよりも内側に配置されており、絶縁基板４と第１コーティング層１１との接続境界部１１Ｂは第１部材３の外周端部３Ｅよりも外側に配置されている。第１部材３と第１コーティング層１１との接続境界部１１Ａは、例えば第２面３Ｂ上に配置されている。第１部材３と第１コーティング層１１との接続境界部１１Ａは、例えば上記平面視において第２面３Ｂの外周端部よりも内側に配置されている。接続境界部１１Ａは第１コーティング層１１の表面１１Ｃの内周端部を成しており、接続境界部１１Ｂは第１コーティング層１１の表面１１Ｃの外周端部を成している。第１コーティング層１１の表面１１Ｃは、第２コーティング層１２により覆われている。
絶縁基板４と第１部材３との接続境界部は最も電界が集中し放電起点となりやすいため、この部分を第１コーティング層１１で覆うことは必須である。なお、第１コーティング層１１は、第１部材３の外周端部３Ｅ、すなわち第１部材３と絶縁基板４との接続境界部を、上記平面視における第１部材３の全周に渡って覆うように形成されていることが好ましい。
第２コーティング層１２は、第１コーティング層１１の表面１１Ｃを覆うように形成されている。すなわち、第２コーティング層１２は、第１部材３と第１コーティング層１１との接続境界部１１Ａと、絶縁基板４と第１コーティング層１１との接続境界部１１Ｂとを覆うように形成されている。第２コーティング層１２は、例えば第１部材３の第２面３Ｂ（半導体チップ２が配置された側の表面）、第１コーティング層１１の表面、および絶縁基板４の一方の表面を覆って形成されている。上記平面視において、第１部材３と第２コーティング層１２との接続境界部１２Ａは、第１部材３の外周端部３Ｅおよび上記接続境界部１１Ａよりも内側に配置されている。絶縁基板４と第２コーティング層１２との接続境界部１２Ｂは、第１部材３の外周端部３Ｅおよび上記接続境界部１１Ｂよりも外側に配置されている。接続境界部１２Ａは第２コーティング層１２の表面１２Ｃの内周端部を成しており、接続境界部１２Ｂは第２コーティング層１２の表面１２Ｃの外周端部を成している。第２コーティング層１２の表面１２Ｃは、封止材７により覆われている。なお、第２コーティング層１２も、第１コーティング層１１と同様に、第１部材３の第２面３Ｂ（半導体チップ２が配置された側の表面）、第１コーティング層１１の表面、および絶縁基板４の一方の表面を、上記平面視における第１部材３の全周に渡って覆うように形成されていることが好ましい。
好ましくは、第１コーティング層１１は、第１部材３の第３面３Ｃの全体を覆うように配置されている。この場合、上記平面視において、上記接続境界部１１Ａは第２面３Ｂ上に配置されており、かつ第１部材３と第２コーティング層１２との接続境界部１２Ａは第２面３Ｂ上において上記接続境界部１１Ａよりも内側に配置されている。
第１コーティング層１１の誘電率は、第２コーティング層１２の誘電率よりも高くしている。このような構成においては、第１コーティング層１１で電圧降下が起こり、第２コーティング層１２にかかる電圧が下がる効果が得られる。また、第１コーティング層１１の持つ静電容量が第２コーティング層１２より十分高いとき、第１コーティング層１１は隣接する第１部材３とほぼ同電位となる。
第１コーティング層１１の材料としては、ポリアセチレン、ポリアセン、ポリピロール、ポリチオフェン、ポリアニリン、メロシアニンなどの共役系ポリマーが挙げられる。これらの材料の比誘電率は、１０〜１０００である。第２コーティング層１２の材料としては、ポリアミド、ポリイミド、ポリアミドイミド、エポキシ、シリコーンゴム、ポリエーテルエーテルケトンなどが挙げられる。これらの材料の比誘電率は、２．０〜８．０である。
なお、第１コーティング層１１の比誘電率が第２コーティング層１２の比誘電率に対して５倍より大きい場合において同様の効果が得られるため、上記に示した第２コーティング層１２の材料に導電性フィラーを添加することにより比誘電率を上げた材料、例えばカーボンブラックを添加したシリコーンゴムなども第１コーティング層１１の材料として使用可能である。
図３は、図２に示した半導体装置において、接着力を説明する断面模式図である。図３に示すように、第１部材３と第１コーティング層１１との間の接着力をＦ１、第１コーティング層１１と第２コーティング層１２との間の接着力をＦ２としたとき、Ｆ１よりＦ２を大きくしている。このような接着力の関係を実現する方法として、例えば、第１コーティング層１１をディスペンス法で塗布した後に半硬化させた、その上に第２コーティング層１２を同じくディスペンス法で塗布し、第１コーティング層１１と第２コーティング層１２とを同時硬化させる方法がある。このような方法では、第１コーティング層１１と第２コーティング層１２との間の化学結合が促進され、Ｆ１よりＦ２が大きくなる。
より確実に上記のような接着力の関係を実現する方法として、次の４つの方法を挙げることができる。すなわち、半導体装置１を製造する際に上記のような接着力の関係を実現する方法として、例えば以下の４つの方法の少なくともいずれかを採用することができる。
（１）カップリング剤、接着剤の使用
第１コーティング層１１を形成後、その表面にシランカップリング剤、トリアジンチオール化合物含有接着剤など塗布し、続けて第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の架橋反応などの化学結合が確実に促進され、Ｆ１よりＦ２が大きくなる。シランカップリング剤を用いた場合、第１コーティング層１１と第２コーティング層１２との間に存在するシリコン原子の濃度が、第１コーティング層１１と第１部材３との間に存在するシリコン原子の濃度よりも高くなる。また、トリアジンチオール化合物含有接着剤を用いた場合、第１コーティング層１１と第２コーティング層１２との間に存在する硫黄原子の濃度が、第１コーティング層１１と第１部材３との間に存在する硫黄原子の濃度よりも高くなる。
（２）プラズマ照射による表面活性化
第１コーティング層１１を形成後、その表面を希ガス・大気圧プラズマの照射により活性化する。その後第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の架橋反応などの化学結合が確実に促進され、Ｆ１よりＦ２が大きくなる。このような方法を用いた場合、第１コーティング層１１と第２コーティング層１２との間の接着面の表面粗さが、第１コーティング層１１と第１部材３との間の接着面の表面粗さよりも大きくなる。
（３）エッチング、櫛状治具による凹凸生成
第１コーティング層１１を形成後、その表面にエッチングまたは櫛状治具で凹凸を形成する。その後第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の接着面積が拡大され、Ｆ１よりＦ２が大きくなる。このような方法を用いた場合、第１コーティング層１１と第２コーティング層１２との間の表面粗さが、第１コーティング層１１と第１部材３との間の表面粗さよりも大きくなる。
（４）やすり、サンドブラストによる表面荒らし加工
第１コーティング層１１を形成後、その表面にやすりまたはサンドブラストで表面を荒らす。その後第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の接着面積が拡大され、Ｆ１よりＦ２が大きくなる。このような方法を用いた場合、第１コーティング層１１と第２コーティング層１２との間の表面粗さが、第１コーティング層１１と第１部材３との間の表面粗さよりも大きくなる。
（１）カップリング剤、接着剤の使用
第１コーティング層１１を形成後、その表面にシランカップリング剤、トリアジンチオール化合物含有接着剤など塗布し、続けて第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の架橋反応などの化学結合が確実に促進され、Ｆ１よりＦ２が大きくなる。シランカップリング剤を用いた場合、第１コーティング層１１と第２コーティング層１２との間に存在するシリコン原子の濃度が、第１コーティング層１１と第１部材３との間に存在するシリコン原子の濃度よりも高くなる。また、トリアジンチオール化合物含有接着剤を用いた場合、第１コーティング層１１と第２コーティング層１２との間に存在する硫黄原子の濃度が、第１コーティング層１１と第１部材３との間に存在する硫黄原子の濃度よりも高くなる。
（２）プラズマ照射による表面活性化
第１コーティング層１１を形成後、その表面を希ガス・大気圧プラズマの照射により活性化する。その後第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の架橋反応などの化学結合が確実に促進され、Ｆ１よりＦ２が大きくなる。このような方法を用いた場合、第１コーティング層１１と第２コーティング層１２との間の接着面の表面粗さが、第１コーティング層１１と第１部材３との間の接着面の表面粗さよりも大きくなる。
（３）エッチング、櫛状治具による凹凸生成
第１コーティング層１１を形成後、その表面にエッチングまたは櫛状治具で凹凸を形成する。その後第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の接着面積が拡大され、Ｆ１よりＦ２が大きくなる。このような方法を用いた場合、第１コーティング層１１と第２コーティング層１２との間の表面粗さが、第１コーティング層１１と第１部材３との間の表面粗さよりも大きくなる。
（４）やすり、サンドブラストによる表面荒らし加工
第１コーティング層１１を形成後、その表面にやすりまたはサンドブラストで表面を荒らす。その後第２コーティング層１２を塗布して硬化させる。このような工程によって、第１コーティング層１１と第２コーティング層１２と間の接着面積が拡大され、Ｆ１よりＦ２が大きくなる。このような方法を用いた場合、第１コーティング層１１と第２コーティング層１２との間の表面粗さが、第１コーティング層１１と第１部材３との間の表面粗さよりも大きくなる。
なお、第１部材３と第１コーティング層１１との間の接着力よりも、第１コーティング層１１と第２コーティング層１２との間の接着力を大きくする方法としては、上述の（１）〜（４）の方法以外でもよい。
上述のように、本実施の形態の半導体装置においては、第１コーティング層１１の誘電率は、第２コーティング層１２の誘電率よりも高くしており、第１コーティング層１１の持つ容量が第２コーティング層１２より十分高いとき、第１コーティング層１１は隣接する第１部材３とほぼ同電位となる。また、第１部材３と第１コーティング層１１との間の接着力（Ｆ１）より、第１コーティング層１１と第２コーティング層１２との間の接着力（Ｆ２）を大きくしている。
パワーモジュールなどの半導体装置は、高電圧・大電流での長時間駆動や高温高湿環境での駆動など、第１部材３と第１コーティング層１１との間、あるいは第１コーティング層１１と第２コーティング層１２との間に一部剥離が生じるような環境下で用いられる場合がある。本実施の形態の半導体装置においては、第１部材３と第１コーティング層１１との間の接着力（Ｆ１）より、第１コーティング層１１と第２コーティング層１２との間の接着力（Ｆ２）を大きくしているので、一部剥離が生じたとしても、第１部材３と第１コーティング層１１との間で先に剥離が生じる。第１コーティング層１１は隣接する第１部材３とほぼ同電位となっているので、第１部材３と第１コーティング層１１との間に一部剥離が生じても、その剥離の空間に大きな電界差は生じない。したがって、その剥離は部分放電の起点とはならない。
このように、本実施の半導体装置においては、高電圧電極の周辺の部材に一部剥離が生じても部分放電の発生を抑制することができ、その結果長期的な絶縁信頼性を確保することができる。
実施の形態２．
実施の形態２に係る半導体装置は、実施の形態１に係る半導体装置の構成を備えるが、第１コーティング層１１の体積抵抗率が第２コーティング層１２の体積抵抗率より低いことが特定されている点で異なる。
実施の形態２に係る半導体装置は、実施の形態１に係る半導体装置の構成を備えるが、第１コーティング層１１の体積抵抗率が第２コーティング層１２の体積抵抗率より低いことが特定されている点で異なる。
本実施の形態においては、実施の形態１で示した第１コーティング層を構成する材料に、カーボンブラックなどの導電性フィラーを添加した材料を用いて第１コーティング層を構成したものである。第１コーティング層の電気伝導性は、導電性でも半導電性でもよい。より具体的には、第１コーティング層の体積抵抗率は１０１０Ω・ｃｍ以下とし、第２コーティング層の体積抵抗率は１０１２Ω・ｃｍ以上とする。第１コーティング層の体積抵抗率が小さいほど、第１コーティング層の電位と隣接する第１部材３の電位とをより確実に同電位とすることができ、第２コーティング層の体積抵抗率が大きいほど、第２コーティング層の絶縁性が確実なものとなる。しかし、第１コーティング層の抵抗と第２コーティング層の抵抗との差が大きいと、第１コーティング層と第２コーティング層との間の電位差が大きくなるので、これら第１および第２コーティング層の各厚みおよび各体積抵抗率は、半導体装置の駆動周波数や駆動電圧により適宜設定される。
第１コーティング層の材料選定のための計算例について以下に述べる。第１コーティング層は、半導体装置の駆動電圧の立ち上がり時間（印加される電圧がゼロからピーク値に達するまでの時間）よりも短い時定数をもつ材料を選定する必要がある。この時定数は材料の誘電率と体積抵抗率との積であり、例えば、６０Ｈｚの正弦波で駆動される半導体装置の場合、駆動電圧の立ち上がり時間４ｍｓｅｃよりも短い時定数をもつ材料を第１コーティング層の材料として選定する。また、２ｋＨｚの正弦波で駆動される半導体装置の場合、駆動電圧の立ち上がり時間０．１２５ｍｓｅｃよりも短い時定数の材料を第１コーティング層の材料として選定する。一方、第２コーティング層を構成する材料の時定数は、駆動電圧の立ち上がり時間よりも短くてもよいし長くてもよい。第１コーティング層を構成する材料の時定数は、例えば第２コーティング層を構成する材料の時定数以下とされている。
上述のように、第１コーティング層を構成する材料の誘電率は、第２コーティング層を構成する材料の誘電率よりも高い。そのため、上記のような第１コーティング層を構成する材料の時定数を実現するためには、第１コーティング層の体積抵抗率は第２コーティング層の体積抵抗率よりも低いのが好ましい。
このように構成された半導体装置においては、実施の形態１と同様に、高電圧電極の周辺の部材に一部剥離が生じても部分放電の発生を抑制することができ、その結果長期的な絶縁信頼性を確保することができる。さらに、上述のように、実施の形態２に係る半導体装置は、第１コーティング層を構成する材料の時定数が半導体装置の駆動電圧の立ち上がり時間よりも短く設けられているため、例えば高周波信号で駆動される場合にも応答性を損なうことなく、上記効果を奏することができる。よって、実施の形態２に係る半導体装置は、特に高周波信号が入出力される半導体装置に好適である。
実施の形態３．
図４は、この発明を実施するための実施の形態３にかかる半導体装置の断面模式図である。また、図５は図４中の破線で囲まれた領域Ｘの部分拡大図である。図４および図５において、本実施の形態の半導体装置１は、半導体チップ２と、第１部材３と、絶縁基板４と、第２部材５と、放熱ベース板６とを備えている。第２部材５の絶縁基板４に対抗する面と反対の面にははんだ層９が配置されており、このはんだ層９を介して第２部材５は放熱ベース板６と電気的および機械的に接続されている。ここまでの構成は、実施の形態１と同様である。
図４は、この発明を実施するための実施の形態３にかかる半導体装置の断面模式図である。また、図５は図４中の破線で囲まれた領域Ｘの部分拡大図である。図４および図５において、本実施の形態の半導体装置１は、半導体チップ２と、第１部材３と、絶縁基板４と、第２部材５と、放熱ベース板６とを備えている。第２部材５の絶縁基板４に対抗する面と反対の面にははんだ層９が配置されており、このはんだ層９を介して第２部材５は放熱ベース板６と電気的および機械的に接続されている。ここまでの構成は、実施の形態１と同様である。
図４および図５に示されるように、本実施の形態に係る半導体装置１は、第１コーティング層１１および第２コーティング層１２に代えて、第３コーティング層１３および第４コーティング層１４を備えている点で、実施の形態１に係る半導体装置１と異なる。
第３コーティング層１３は、第２部材５の第６面５Ｃ（側面）および絶縁基板４の一方の面までを覆うように配置されている。異なる観点から言えば、第３コーティング層１３は、第２部材５の上記外周端部５Ｅ、すなわち絶縁基板４と第２部材５との接続境界部を覆うように形成されている。好ましくは、第３コーティング層１３は、第２部材５とはんだ層９との接続境界部５Ｆを覆うように形成されている。第２部材５の第５面５Ｂの全面は、はんだ層９と接続されている。上記他方の面を平面視したときに、はんだ層９と第３コーティング層１３との接続境界部１３Ａは第２部材５の外周端部５Ｅよりも内側に配置されており、絶縁基板４と第３コーティング層１３との接続境界部１３Ｂは第１部材３の外周端部３Ｅよりも外側に配置されている。
第４コーティング層１４は、はんだ層９から第３コーティング層１３の表面および絶縁基板４の一方の表面までを覆うように配置されている。異なる観点から言えば、第４コーティング層１４は、絶縁基板４と第３コーティング層１３との接続境界部１３Ｂと、はんだ層９と第３コーティング層１３の接続境界部１３Ａとを覆うように形成されている。
第３コーティング層１３および第４コーティング層１４は封止材７で充填されたケース８に収納されている。封止材７は、放熱ベース板６とケース８とで密閉された空間に充填されている。
第３コーティング層１３を構成する材料は、第４コーティング層１４を構成する材料と比べて誘電率が高い。第３コーティング層１３を構成する材料は、実施の形態１または実施の形態２に示した第１コーティング層１１を構成する材料と同じである。また、第４コーティング層１４を構成する材料は、実施の形態１または実施の形態２に示した第２コーティング層１２を構成する材料と同じである。例えば、第３コーティング層１３は半導電性を有し、第４コーティング層１４は絶縁性を有する。
さらに、第２部材５と第３コーティング層１３との間の接着力をＦ３、第３コーティング層１３と第４コーティング層１４との間の接着力をＦ４としたとき、Ｆ４はＦ３よりも大きくされている。このような接着力の関係を実現する方法は、実施の形態１で説明した第１コーティング層および第２コーティング層の場合と同様である。例えば、第３コーティング層１３と第４コーティング層１４との間の接着面の表面粗さは、第３コーティング層１３と第２部材５との間の接着面の表面粗さよりも大きい。あるいは、第３コーティング層１３と第４コーティング層１４との接着剤として、シランカップリング剤を用いた場合、第３コーティング層１３と第４コーティング層１４との間に存在するシリコン原子の濃度が、第３コーティング層１３と第２部材５との間に存在するシリコン原子の濃度よりも高くなる。あるいは、上記接着剤としてトリアジンチオール化合物含有接着剤を用いた場合、第３コーティング層１３と第４コーティング層１４との間に存在する硫黄原子の濃度が、第３コーティング層１３と第２部材５との間に存在する硫黄原子の濃度よりも高くなる。
このように構成された半導体装置１においては、第２部材５の周辺の部材に一部剥離が生じても部分放電の発生を抑制することができ、その結果、長期的な絶縁信頼性を確保することができる。
実施の形態４．
図６は、この発明を実施するための実施の形態４に係る半導体装置の断面模式図である。また、図７は、図６中の破線で囲まれた領域ＶＩＩの部分拡大図である。図６および図７において、本実施の形態の半導体装置１は、半導体チップ２と、第１部材３と、絶縁基板４と、第２部材５と、放熱ベース板６とを備えている。第２部材５の絶縁基板４に対向する面と反対側の面にははんだ層９が配置されており、このはんだ層９を介して第２部材５は放熱ベース板６と電気的および機械的に接続されている。また、第１部材３の外周部には、第１部材３の第２面３Ｂ（表面）の外周端、第１部材３の第３面３Ｃ（側面）および絶縁基板４の一方の面までを覆う第１コーティング層１１が配置されている。さらに、第１部材３の第２面３Ｂ（半導体チップ２が配置された側の表面）から第１コーティング層の表面および絶縁基板４の一方の表面までを覆う第２コーティング層１２が配置されている。ここまでの構成は、実施の形態１と同様である。
図６は、この発明を実施するための実施の形態４に係る半導体装置の断面模式図である。また、図７は、図６中の破線で囲まれた領域ＶＩＩの部分拡大図である。図６および図７において、本実施の形態の半導体装置１は、半導体チップ２と、第１部材３と、絶縁基板４と、第２部材５と、放熱ベース板６とを備えている。第２部材５の絶縁基板４に対向する面と反対側の面にははんだ層９が配置されており、このはんだ層９を介して第２部材５は放熱ベース板６と電気的および機械的に接続されている。また、第１部材３の外周部には、第１部材３の第２面３Ｂ（表面）の外周端、第１部材３の第３面３Ｃ（側面）および絶縁基板４の一方の面までを覆う第１コーティング層１１が配置されている。さらに、第１部材３の第２面３Ｂ（半導体チップ２が配置された側の表面）から第１コーティング層の表面および絶縁基板４の一方の表面までを覆う第２コーティング層１２が配置されている。ここまでの構成は、実施の形態１と同様である。
図６および図７に示されるように、本実施の形態に係る半導体装置１は、第１コーティング層１１および第２コーティング層１２に加えて、第３コーティング層１３および第４コーティング層１４をさらに備えている点で、実施の形態１に係る半導体装置１と異なる。
本実施の形態における第３コーティング層１３および第４コーティング層１４は、実施の形態３に係る半導体装置１の第３コーティング層１３および第４コーティング層１４と同様の構成を有していればよい。
第３コーティング層１３は、第２部材５の第５面５Ｂ（表面）の外周端、第２部材５の第６面５Ｃ（側面）および絶縁基板４の一方の面までを覆うように配置されている。第４コーティング層１４は、はんだ層９から第３コーティング層１３の表面および絶縁基板４の一方の表面までを覆うように配置されている。これらは封止材７で充填されたケース８に収納されている。封止材７は、放熱ベース板６とケース８とで密閉された空間に充填されている。
第１コーティング層１１を構成する材料は、第２コーティング層１２を構成する材料と比べて誘電率が高い。第３コーティング層１３を構成する材料は、第４コーティング層１４を構成する材料と比べて誘電率が高い。
第１コーティング層１１および第３コーティング層１３を構成する材料は、実施の形態１または実施の形態２に示した第１コーティング層を構成する材料と同じである。第２コーティング層１２および第４コーティング層１４を構成する材料は、実施の形態１または実施の形態２に示した第２コーティング層を構成する材料と同じである。
さらに、第２部材５と第３コーティング層１３との間の接着力をＦ３、第３コーティング層１３と第４コーティング層１４との間の接着力をＦ４としたとき、Ｆ４はＦ３より大きくされている。このような接着力の関係を実現する方法は、実施の形態１で説明した第１コーティング層および第２コーティング層の場合と同様であり、例えば実施の形態３と同様の方法とすることができる。
このように構成された半導体装置１においては、実施の形態１や実施の形態３と同様に、第１部材３もしくは第２部材５の周辺の部材に一部剥離が生じても部分放電の発生を抑制することができ、その結果長期的な絶縁信頼性を確保することができる。
さらに、本実施の形態に係る半導体装置１は、絶縁基板４の第１部材３側と第２部材５側とで同等の構成を備えていることにより、第１コーティング層１１と第２コーティング層１２の界面、および第３コーティング層１３と第４コーティング層１４の界面のそれぞれに集中する電界を緩和することができる。その結果本実施の形態に係る半導体装置１は、長期的な絶縁信頼性をさらに高めることができる。
なお、実施の形態１、実施の形態２、実施の形態３、実施の形態４に記載した半導体装置において、第１コーティング層１１および第３コーティング層１３は、体積抵抗率の低い導電性材料で構成してもよい。このように構成することで、第１コーティング層１１の電位と隣接する第１部材３の電位、もしくは第３コーティング層１３の電位と隣接する第２部材５の電位とをより確実に同電位とすることができる。
また、実施の形態１、実施の形態２、実施の形態３、実施の形態４に記載した半導体装置において、第１部材３と第１コーティング層１１の接着力Ｆ１と第１コーティング層と第２コーティング層１２の接着力Ｆ２の大小関係(Ｆ１＜Ｆ２)、もしくは第２部材５と第３コーティング層１３の接着力Ｆ３と第３コーティング層１３と第４コーティング層１４の接着力Ｆ４の大小関係(Ｆ３＜Ｆ４)はヒートサイクル試験後に分解調査することで確認できる。ヒートサイクル試験の温度範囲やサイクル数は規格や設計などによって異なるが、例えば、自動車向け半導体の信頼性試験についての規格であるＡＥＣ−Ｑ１０１では、−５５℃から半導体チップのジャンクション温度＋２５℃の温度範囲で１０００サイクルと規定されており、半導体チップ２のジャンクション温度が１５０℃である場合、−５５℃から１７５℃の温度範囲で１０００サイクルと例示されている。
また、ヒートサイクル試験後に部分放電開始電圧を測定し、初期の部分放電開始電圧と比較してから分解調査して剥離位置を確認することで、第１部材３と第１コーティング層１１の間の剥離もしくは第２部材５と第３コーティング層１３の間の剥離に対する許容性があることを確認できる。
また、実施の形態１、実施の形態２、実施の形態３、実施の形態４に記載した半導体装置において、第２部材５は、例えば半導体装置１の使用状態において接地されない導電部として設けられていてもよい。異なる観点から言えば、第２部材５は、例えば半導体装置１の使用状態において電圧が印加されない部材として設けられていてもよい。
また、実施の形態１、実施の形態２、実施の形態４に記載した半導体装置において、第１部材３と第１コーティング層１１との接続境界部１１Ａは第１部材３の第３面３Ｃ上に配置されていてもよい。図８は、実施の形態１に係る半導体装置において、第１部材３と第１コーティング層１１との接続境界部１１Ａが第１部材３の第３面３Ｃ上に配置された構成を示す断面図である。図８に示されるように、このような第１コーティング層１１も、第１部材３の外周端部３Ｅ、すなわち第１部材３と絶縁基板４との接続境界部を覆うように配置され得る。この場合も、第２コーティング層１２は、第１部材３と第１コーティング層１１との接続境界部１１Ａ、第１コーティング層１１の表面、および絶縁基板４と第２コーティング層１２との接続境界部１２Ｂを覆うように配置されていればよい。第１部材３と第２コーティング層１２との接続境界部１２Ａは、例えば第２面３Ｂ上に配置されている。なお、第１部材３と第２コーティング層１２との接続境界部１２Ａは、例えば第３面３Ｃ上に配置されていてもよい。このような構成を備える半導体装置であっても、部分放電の発生確率が最も高い第１部材３の上記外周端部３Ｅと第１コーティング層１１との間に一部剥離が生じた場合に、その剥離の空間に大きな電界差が生じることが抑制されているため、当該剥離が部分放電の起点となることが防止されている。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 半導体装置、２ 半導体チップ、３ 第１部材、４ 絶縁基板、５ 第２部材、６ 放熱ベース板、７ 封止材、８ ケース、９ はんだ層、１１ 第１コーティング層、１２ 第２コーティング層、１３ 第３コーティング層、１４ 第４コーティング層。
Claims (13)
- 絶縁性を有する絶縁基板と、
前記絶縁基板の一方の表面に設けられており、かつ前記絶縁基板と対向する第１面と、前記第１面とは反対側に位置する第２面とを有する第１部材と、
前記第２面に配置された半導体チップと、
前記絶縁基板の他方の表面に設けられた第２部材と、
前記第１部材の前記第１面の外周端部を覆う第１コーティング層と、
前記第１部材と前記第１コーティング層との接続境界部、前記第１コーティング層の表面、および前記絶縁基板と前記第１コーティング層との接続境界部を覆う第２コーティング層と、
前記絶縁基板、前記第１部材、前記半導体チップ、前記第２部材、前記第１コーティング層および前記第２コーティング層を封止する封止材とをさらに備え、
前記第１コーティング層の誘電率は、前記第２コーティング層の誘電率よりも高く、
前記第１コーティング層と前記第２コーティング層との間の接着力が、前記第１コーティング層と前記第１部材との間の接着力よりも高い、半導体装置。 - 絶縁性を有する絶縁基板と、
前記絶縁基板の一方の表面に設けられており、かつ前記絶縁基板と対向する第１面と、前記第１面とは反対側に位置する第２面とを有する第１部材と、
前記第２面に配置された半導体チップと、
前記絶縁基板の他方の表面に設けられた第２部材と、
前記第１部材の前記第１面の外周端部を覆う第１コーティング層と、
前記第１コーティング層の表面を覆う第２コーティング層と、
前記絶縁基板、前記第１部材、前記半導体チップ、前記第２部材、前記第１コーティング層および前記第２コーティング層を封止する封止材とをさらに備え、
前記第１コーティング層の誘電率は、前記第２コーティング層の誘電率よりも高く、
前記第１コーティング層と前記第２コーティング層との間の接着力が、前記第１コーティング層と前記第１部材との間の接着力よりも高く、
前記第１コーティング層と前記第２コーティング層との間に存在するシリコン原子の濃度が、前記第１コーティング層と前記第１部材との間に存在するシリコン原子の濃度よりも高い、半導体装置。 - 前記第１コーティング層と前記第２コーティング層との間に存在する硫黄原子の濃度が、前記第１コーティング層と前記第１部材との間に存在する硫黄原子の濃度よりも高い、請求項１または２に記載の半導体装置。
- 前記第１コーティング層と前記第２コーティング層との間の表面粗さが、前記第１コーティング層と前記第１部材との間の表面粗さよりも大きい、請求項１または２に記載の半導体装置。
- 前記第１コーティング層は半導電性を有し、
前記第２コーティング層は絶縁性を有する、請求項１〜４のいずれか１項に記載の半導体装置。 - 前記第１部材は、前記第１面と前記第２面とを接続する第３面をさらに有し、
前記第１コーティング層は、前記第１部材の前記第３面の全体を覆う、請求項１〜５のいずれか１項に記載の半導体装置。 - 前記第２部材は、前記絶縁基板と対向する第４面と、前記第４面とは反対側に位置する第５面とを有し、
前記第２部材の前記第４面の外周端部を覆う第３コーティング層と、
前記第３コーティング層の前記表面および前記絶縁基板の前記一方の表面までを覆う第４コーティング層とをさらに備え、
前記第３コーティング層および前記第４コーティング層は前記封止材に封止され、
前記第３コーティング層の誘電率は、前記第４コーティング層の誘電率よりも高く、
前記第３コーティング層と前記第４コーティング層との間の接着力が、前記第３コーティング層と前記第２部材との間の接着力よりも高い、請求項１〜６のいずれか１項に記載の半導体装置。 - 絶縁性を有する絶縁基板と、
前記絶縁基板の一方の表面に設けられており、かつ前記絶縁基板と対向する第１面と、前記第１面とは反対側に位置する第２面とを有する第１部材と、
前記第１部材の前記第２面に配置された半導体チップと、
前記絶縁基板の他方の表面に設けられており、かつ前記絶縁基板と対向する第４面と、前記第４面とは反対側に位置する第５面とを有する第２部材と、
前記第２部材の前記第４面の外周端部を覆う第３コーティング層と、
前記第３コーティング層の表面を覆う第４コーティング層と、
前記絶縁基板、前記第１部材、前記半導体チップ、前記第２部材、前記第３コーティング層および前記第４コーティング層を封止する封止材とを備え、
前記第３コーティング層の誘電率は、前記第４コーティング層の誘電率よりも高く、
前記第３コーティング層と前記第４コーティング層との間の接着力が、前記第３コーティング層と前記第２部材との間の接着力よりも高い、半導体装置。 - 前記第３コーティング層と前記第４コーティング層との間に存在するシリコン原子の濃度が、前記第３コーティング層と前記第２部材との間に存在するシリコン原子の濃度よりも高い、請求項７または請求項８に記載の半導体装置。
- 前記第３コーティング層と前記第４コーティング層との間に存在する硫黄原子の濃度が、前記第３コーティング層と前記第２部材との間に存在する硫黄原子の濃度よりも高い、請求項７または請求項８に記載の半導体装置。
- 前記第３コーティング層と前記第４コーティング層との間の表面粗さが、前記第３コーティング層と前記第２部材との間の表面粗さがよりも大きい、請求項７または請求項８に記載の半導体装置。
- 前記第３コーティング層は半導電性を有し、
前記第４コーティング層は絶縁性を有する、請求項７〜１１のいずれか１項に記載の半導体装置。 - 前記第２部材は、前記第４面と前記第５面とを接続する第６面をさらに有し、
前記第３コーティング層は、前記第２部材の前記第６面の全体を覆う、請求項７〜１２のいずれか１項に記載の半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017040040 | 2017-03-03 | ||
| JP2017040040 | 2017-03-03 | ||
| PCT/JP2018/001799 WO2018159152A1 (ja) | 2017-03-03 | 2018-01-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018159152A1 JPWO2018159152A1 (ja) | 2019-06-27 |
| JP6790226B2 true JP6790226B2 (ja) | 2020-11-25 |
Family
ID=63370331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019502503A Active JP6790226B2 (ja) | 2017-03-03 | 2018-01-22 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6790226B2 (ja) |
| WO (1) | WO2018159152A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7325747B2 (ja) * | 2019-02-07 | 2023-08-15 | 積水化学工業株式会社 | 半導体装置 |
| WO2021229673A1 (ja) * | 2020-05-12 | 2021-11-18 | 三菱電機株式会社 | 電力用半導体装置 |
| WO2024004157A1 (ja) * | 2022-06-30 | 2024-01-04 | 三菱電機株式会社 | 半導体装置の評価方法、半導体装置の製造方法、及び半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076197A (ja) * | 2000-08-24 | 2002-03-15 | Toshiba Corp | 半導体装置用基板及び半導体装置 |
| JP2010109011A (ja) * | 2008-10-28 | 2010-05-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2013157598A (ja) * | 2012-01-06 | 2013-08-15 | Mitsubishi Electric Corp | 半導体モジュール及びそれを用いた半導体装置及び半導体モジュールの製造方法 |
| WO2014006724A1 (ja) * | 2012-07-05 | 2014-01-09 | 三菱電機株式会社 | 半導体装置 |
| DE112012006690B4 (de) * | 2012-07-11 | 2021-06-24 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP6540324B2 (ja) * | 2015-07-23 | 2019-07-10 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
-
2018
- 2018-01-22 WO PCT/JP2018/001799 patent/WO2018159152A1/ja active Application Filing
- 2018-01-22 JP JP2019502503A patent/JP6790226B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018159152A1 (ja) | 2019-06-27 |
| WO2018159152A1 (ja) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9171773B2 (en) | Semiconductor device | |
| JP6790226B2 (ja) | 半導体装置 | |
| US20120293964A1 (en) | Power electronic module with non-linear resistive field grading and method for its manufacturing | |
| WO2010092905A1 (ja) | 絶縁回路基板、インバータ装置、及びパワー半導体装置 | |
| EP3276660B1 (en) | Double-encapsulated power semiconductor module and method for producing the same | |
| JP2007012831A (ja) | パワー半導体装置 | |
| WO2017082122A1 (ja) | パワーモジュール | |
| JP2013065648A (ja) | 半導体装置及び当該半導体装置の製造方法 | |
| US10601307B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP6246057B2 (ja) | 半導体装置 | |
| US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
| CN113206048B (zh) | 半导体装置及其制造方法 | |
| JP5892796B2 (ja) | 高圧モジュール | |
| WO2006038644A1 (ja) | 樹脂で被覆した高耐電圧半導体装置及びその製造方法 | |
| JP5921723B2 (ja) | 半導体装置 | |
| WO2015170488A1 (ja) | 半導体装置及びその製造方法 | |
| JP2002076204A (ja) | 樹脂付金属板状体 | |
| JP2017224778A (ja) | 半導体装置 | |
| JP6891075B2 (ja) | パワー半導体モジュール | |
| JP7293978B2 (ja) | 半導体装置 | |
| JP7086324B2 (ja) | 電力用半導体装置 | |
| JP7367352B2 (ja) | 半導体モジュール、車両、および半導体モジュールの製造方法 | |
| WO2022259503A1 (ja) | 圧接型半導体装置 | |
| US11257732B2 (en) | Semiconductor module and semiconductor device | |
| JP2003086764A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201104 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6790226 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |