JP2012134222A - パワーモジュールおよびパワーモジュール用リードフレーム - Google Patents

パワーモジュールおよびパワーモジュール用リードフレーム Download PDF

Info

Publication number
JP2012134222A
JP2012134222A JP2010283092A JP2010283092A JP2012134222A JP 2012134222 A JP2012134222 A JP 2012134222A JP 2010283092 A JP2010283092 A JP 2010283092A JP 2010283092 A JP2010283092 A JP 2010283092A JP 2012134222 A JP2012134222 A JP 2012134222A
Authority
JP
Japan
Prior art keywords
film
power module
conductor plate
semiconductor element
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010283092A
Other languages
English (en)
Other versions
JP5523299B2 (ja
JP2012134222A5 (ja
Inventor
Yoshinori Negishi
芳典 根岸
Hiroshi Nakano
中野　　広
Hidekazu Ide
英一 井出
Haruo Akaboshi
晴夫 赤星
Motoko Harada
素子 原田
Toshiaki Ishii
利昭 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010283092A priority Critical patent/JP5523299B2/ja
Priority to US13/994,417 priority patent/US9076780B2/en
Priority to PCT/JP2011/078770 priority patent/WO2012086464A1/ja
Publication of JP2012134222A publication Critical patent/JP2012134222A/ja
Publication of JP2012134222A5 publication Critical patent/JP2012134222A5/ja
Application granted granted Critical
Publication of JP5523299B2 publication Critical patent/JP5523299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、放熱性を維持しつつ、ヒートシンクと絶縁樹脂シートの密着性を向上させることのできるパワーモジュールおよび該パワーモジュール用リードフレームを提供することを目的とする。
【解決手段】ＣｕまたはＣｕ合金からなる導体板と、少なくとも該導体板の半導体素子を搭載する一方面とは反対側の他方面に形成されたＡｌ膜とを備えるリードフレームと、前記導体板の前記一方面に搭載された半導体素子と、少なくとも前記半導体素子と前記導体板を封止する封止樹脂と、前記Ａｌ膜を介して前記導体板と接着される絶縁樹脂シートとを具備することを特徴とするパワーモジュールである。
【選択図】図１

Description

本発明は、パワーモジュールおよび該パワーモジュール用リードフレームに関し、より具体的には、半導体素子からの熱を放熱する機能を備えたパワーモジュールおよび該パワーモジュール用リードフレームに関する。
従来、各技術分野で使用されるスイッチング素子（例えばＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field−Effect Transistor：金属酸化膜半導体電界効果トランジスタ）やＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）)を用いたパワーモジュールにおいては、電子部品の信頼性向上やモジュールの製造性向上を目的として、樹脂による封止構造が採用されることが多い。このような樹脂封止構造のパワーモジュールは、スイッチング素子から発生する熱の放熱性を向上させるため、スイッチング素子と当該スイッチング素子が搭載されるダイパッドを樹脂で覆い、その裏面の放熱層を露出させると共に、露出された裏面と外部の冷却モジュールとを絶縁樹脂シートを介して面接触させることで、内部のスイッチング素子が発する熱を外部へ放熱させるための放熱経路を確保し、スイッチング素子の冷却効率向上が図られている。
近年、パワーモジュールの多機能化、高出力化、及び高密度実装化に伴い、パワーモジュールの発熱量が増加傾向にあるものの、信頼性を維持しつつ、放熱経路も確保できるこのような樹脂封止構造を採用することで、スイッチング素子が発する熱を放熱層で熱拡散させ、広い面積で効率良く冷却モジュールへ放熱させることができる。
特許文献１には、熱伝導率の高い樹脂シートを介して、半導体チップを搭載したヒートスプレッダとヒートシンク部材とを接合するパワーモジュールが開示されている。
また、特許文献２には、Ｃｕクラッドインバー板の少なくとも片面にＡｌ層を施し、その上に絶縁層を形成することで、Ｃｕクラッドインバー板と絶縁層との密着強度を向上させたプリント回路用金属基板が開示されている。
特開２００８−１０１２２７号公報 特開昭６１−２９５６９２号公報
しかしながら、特許文献１に開示されているパワーモジュールでは、放熱性の観点から前記ヒートスプレッダに熱伝導率の高いＣｕまたはＣｕ合金が用いられるために、ヒートスプレッダと絶縁樹脂シートとの接着強度が低く、熱サイクルに伴ってその接着層の剥離が生じるという問題があった。このような剥離によるヒートスプレッダと絶縁樹脂シートとの間の空隙の発生は、電界集中による半導体チップの絶縁破壊に繋がる。
また、特許文献２に開示されているプリント回路用金属基板では、ヒートスプレッダをＡｌにすることで絶縁樹脂シートとヒートスプレッダとの密着性を向上させることができる。しかしながら、ＡｌはＣｕと比較して熱伝導率が劣るため、放熱特性が低下してしまうという問題があった。さらに半導体チップとの接合に用いるはんだの濡れ性が低下するため、半導体チップの実装性が低下してしまうという問題もある。
本発明は、前記問題に鑑みてなされたものであって、その目的とするところは、放熱性を維持しながら、絶縁樹脂シートとの密着性を向上させるパワーモジュールおよび該パワーモジュール用リードフレームを提供することにある。
上記する課題を解決するために、本発明に係るパワーモジュールおよびパワーモジュール用リードフレームは、例えば特許請求の範囲に記載の構成を採用する。
本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、ＣｕまたはＣｕ合金からなる導体板と、少なくとも該導体板の半導体素子を搭載する一方面とは反対側の他方面に形成されたＡｌ膜とを備えるリードフレームと、前記導体板の前記一方面に搭載された半導体素子と、少なくとも前記半導体素子と前記導体板を封止する封止樹脂と、前記Ａｌ膜を介して前記導体板と接着される絶縁樹脂シートとを具備することを特徴とするパワーモジュールである。また、ＣｕまたはＣｕ合金からなる導体板と、少なくとも該導体板の半導体素子を搭載する面とは反対側の面に形成されたＡｌ膜とを備えることを特徴とするパワーモジュール用リードフレームである。
以上の説明から理解できるように、本発明によれば、導体板の特定の放熱面にＡｌ膜を成膜することにより、すなわち、導体板の半導体素子を搭載する面とは反対側の面に形成されたＡｌ膜を備えるリードフレームを用いることにより、放熱特性を維持しながら、放熱面と絶縁樹脂シートとの密着性を向上させることができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明に係るパワーモジュールの模式的な縦断面図。 （ａ）は樹脂モールド後且つＡｌ膜形成前のパワーモジュールの裏面を示した斜視図、（ｂ）は（ａ）で示すパワーモジュールのＡｌ膜形成後の裏面を示した斜視図。 （ａ）は図１のＡ部拡大図であって、樹脂モールド後且つＡｌ膜形成前のパワーモジュールの一実施の形態を模式的に示した図、（ｂ）は（ａ）で示すパワーモジュールのＡｌ膜形成後の形態を模式的に示した図。 （ａ）は図１のＡ部拡大図であって、樹脂モールド後且つＡｌ膜形成前のパワーモジュールの他の実施の形態を模式的に示した図、（ｂ）は（ａ）で示すパワーモジュールのＡｌ膜形成後の形態を模式的に示した図。 （ａ）〜（ｄ）は、Ａｌ膜形成後のリードフレームを用いたパワーモジュールの製造工程を模式的に示した縦断面図。
以下、本発明に係るパワーモジュールおよびパワーモジュール用リードフレームの実施の形態を、図面を参照して説明する。
図１は、本発明の一実施の形態に係るパワーモジュールの模式的な縦断面図であり、本実施の形態に関するパワーモジュールの一例としては、図１に示すリードフレーム１１０を用いたパワーモジュール１００がある。ここで、リードフレーム１１０は、半導体素子１０１を搭載するダイパッド（導体板）１０２と、電気信号を入出力するリード１０３と、ダイパッド１０２の半導体素子１０１を搭載する面とは反対側の面に形成されたＡｌ膜１０６から構成されている。なお、リードフレーム１１０は、リード１０３を除き、例えば半導体素子１０１を搭載するダイパッド１０２とＡｌ膜１０６のみから構成することもできる。半導体素子１０１は金属接合層１０４を介してダイパッド１０２の一方の面と接合されることで、半導体素子１０１とダイパッド１０２とが電気的に接続されている。また、リード１０３は、半導体素子１０１とダイパッド１０２から離れた位置に配置されていて、例えば金属ワイヤ（導線）１０５を介して超音波接合によって半導体素子１０１と電気的に接続されている。そして、リード１０３の一部をモールド樹脂（封止樹脂）１０９から露出するように、半導体素子１０１やダイパッド１０２、リード１０３、金属ワイヤ１０５等がモールド樹脂１０９によって封止されている。
ダイパッド１０２の半導体素子１０１の搭載側の面とは反対側の面（下面）にはＡｌ膜１０６が形成されており、Ａｌ膜１０６を介してダイパッド１０２と絶縁樹脂シート１０７が接着されていると共に、モールド樹脂１０９の一部も絶縁樹脂シート１０７と接着されている。そして、絶縁樹脂シート１０７の下面には冷却モジュール１０８が設けられており、半導体素子１０１から放熱される熱が、主に金属接合層１０４、ダイパッド１０２、Ａｌ膜１０６へと伝熱し、絶縁樹脂シート１０７を介して冷却モジュール１０８から放出されるようになっている。ダイパッド１０２の下面にＡｌ膜１０６が形成されていることで、絶縁樹脂シート１０７とダイパッド１０２との密着性を向上させることができる。また、絶縁樹脂シート１０７の熱伝導率がモールド樹脂１０９の熱伝導率よりも相対的に高いことで、半導体素子１０１が発する熱を効果的に冷却モジュール１０８へ伝熱させることができる。
ここで、リードフレーム１１０のダイパッド１０２とリード１０３には、熱伝導率の高いＣｕ、Ｃｕ合金を使用する。また、金属接合層１０４を形成する接合材としては、例えばはんだ材、微細金属粒子を含んだ低温焼結接合材、微細金属粒子を含んだ導電性接着剤等を使用する。また、金属ワイヤ１０５は、例えばＡｌやＡｕ等から製造される。さらに、モールド樹脂１０９、絶縁樹脂シート１０７としては、例えばノボラック系、多官能系、ビフェニル系のエポキシ樹脂系を基とした樹脂やシリコーン樹脂を用いることができ、それらにＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ等のセラミックスやゲル、ゴムなどを含有させても良い。ただし、半導体素子１０１で発生する熱を効果的に冷却モジュール１０８へ伝熱するため、絶縁樹脂シート１０７の熱伝導率はモールド樹脂１０９の熱伝導率よりも大きくする必要がある。また、冷却モジュール１０８は、Ｃｕ、Ｃｕ合金、ＣｕＣ、Ｃｕ−ＣｕＯなどの複合材、あるいはＡｌ、Ａｌ合金、ＡｌＳｉＣ、Ａｌ−Ｃなどの複合材料等から構成されている。
図２は、モールド樹脂１０９のモールド後のパワーモジュールの裏面を示した斜視図であって、図２（ａ）は樹脂モールド後且つＡｌ膜形成前のパワーモジュールの裏面を示した斜視図、図２（ｂ）は図２（ａ）で示すパワーモジュールのＡｌ膜形成後の裏面を示した斜視図である。
図２（ａ）に示すように、ダイパッド１０２の半導体素子１０１を搭載していない面は、Ａｌ膜１０６形成前においてモールド樹脂１０９から露出している。このようなダイパッド１０２にめっき法やスパッタリング法を実施することによって、図２（ｂ）に示すように、モールド樹脂１０９から露出したダイパッド１０２上の特定の放熱面にＡｌ膜１０６を形成することができる。このようにＡｌ膜１０６を形成した後に、Ａｌ膜１０６の表面（絶縁樹脂シート１０７との接着面）にサンドブラストなどの物理的粗化処理、酸やアルカリ溶液を用いた化学エッチングによる粗化処理、化成処理、陽極酸化などを実施しても良い。また、Ａｌ膜１０６形成前にモールド樹脂１０９から露出しているダイパッド１０２の表面を粗化処理し、その後、粗化処理された表面にＡｌ膜１０６を形成しても良い。なお、Ａｌ膜１０６が形成された後、図１に示すリードフレーム１１０が切り離されることで、それぞれ独立した端子としての機能が付与されることとなる。
図２（ｂ）に示すように、Ａｌ膜１０６が形成された後、Ａｌ膜１０６が形成されたダイパッド１０２やモールド樹脂１０９が、絶縁樹脂シート１０７を介して冷却モジュール１０８と圧着される。ここで、冷却モジュール１０８は、水や油などの冷却冷媒と接触する構造としても良い。本構造を適用することで、導通した際に半導体素子１０１が発する熱が、半導体素子１０１の裏側から、金属接合層１０４、ダイパッド１０２、Ａｌ膜１０６へと伝熱され、絶縁樹脂シート１０７を介して冷却モジュール１０８から更に効率的に放熱されることとなる。
図３及び図４は、図１で示すダイパッド１０２のＡｌ膜１０６形成部のＡ部拡大図を示したものである。図３（ａ）は、モールド樹脂１０９の底面に対してダイパッド１０２の底面が凹んだ状態である場合の、樹脂モールド後且つＡｌ膜形成前のパワーモジュールの形態を模式的に示した図、図３（ｂ）はそのパワーモジュールのＡｌ膜形成後の形態を模式的に示した図である。また、図４（ａ）は、モールド樹脂１０９の底面に対してダイパッド１０２の底面が凸状態である場合の、樹脂モールド後且つＡｌ膜形成前のパワーモジュールの形態を模式的に示した図、図４（ｂ）はそのパワーモジュールのＡｌ膜形成後の形態を模式的に示した図である。
半導体素子１０１やダイパッド１０２等をモールド樹脂１０９で封止する際には、モールド樹脂１０９の底面とダイパッド１０２の底面が一致することが好ましい。しかしながら、それらを完全に一致させることは技術的に困難であり、図３（ａ）で示すように、モールド樹脂１０９の底面に対してダイパッド１０２の底面が凹んだ状態になる場合や、逆に図４（ａ）で示すように、モールド樹脂１０９の底面に対してダイパッド１０２の底面が凸状態になる場合が現実的である。Ａｌ膜１０６の形成方法としては、例えばめっき法、スパッタリング法やＡｌシートの圧着等を用いることができるものの、既述のようなモールド樹脂１０９とダイパッド１０２との間に段差が存在する場合には、Ａｌ膜１０６とダイパッド１０２との界面に空隙なくＡｌ膜１０６を形成することができる、めっき法やスパッタ法を用いることが好ましい。また、モールド樹脂１０９上にＡｌ膜１０６が形成された場合には、Ａｌ膜１０６とモールド樹脂１０９との密着性が弱いため、剥離が生じ得る。そのため、Ａｌ膜１０６の形成方法としては、ダイパッド１０２上の特定の面にＡｌ膜１０６を形成でき、凹凸形状を有する基材への均一被覆性に優れためっき法が特に好ましい。また、Ａｌ膜１０６形成後に生じる凸部の高さが高くなると、樹脂絶縁シート１０７を張り合わせる際に大きな段差が生じ、内部応力が大きくなって絶縁樹脂シート１０７が剥離しやすくなることから、その凸部の高さは１０μｍ以下であることが好ましい。
上記方法によってＡｌ膜１０６を形成することで、図３（ａ）で示すようなモールド樹脂１０９の底面に対してダイパッド１０２の底面が凹んだ状態である場合には、図３（ｂ）で示すように、ダイパッド１０２の下面にのみＡｌ膜１０６を形成することができる。なお、Ａｌ膜１０６の形成方法の種々の条件を調整することによって、図示するように、形成されたＡｌ膜１０６の表面とモールド樹脂１０９の底面とを一致させることもできる。また、図４（ａ）で示すようなモールド樹脂１０９の底面に対してダイパッド１０２の底面が凸状態である場合には、ダイパッド１０２の下面と共に、ダイパッド１０２の側面のモールド樹脂１０９から突出した面にもＡｌ膜１０６を形成することができる。このように、ダイパッド１０２の露出した全ての放熱面に対して、Ａｌ膜１０６とダイパッド１０２との界面に空隙なくＡｌ膜１０６を形成できることから、更に放熱性と密着性を向上させることができる。
以下、電気Ａｌめっき法によるＡｌ膜形成方法について記述するが、本発明はこれらの記載に限定されるものではない。
アルミニウム源として使用するアルミニウム金属塩としては、アルミニウムハロゲン化物を使用できる。そして、アルミニウムハロゲン化物としては、塩化アルミニウム、臭化アルミニウム等の無水塩を使用できる。アルミニウム金属塩とイオン対を形成する有機化合物に対してめっき液中のアルミニウム濃度が等モル以下の場合には、めっきの析出速度が著しく低下する。そのため、アルミニウム濃度が高いほうがめっきの析出均一性が良好となる。このように、めっき液中のアルミニウム濃度は、アルミニウム金属塩とイオン対を形成する有機化合物に対して等モル以上含有され、好ましくは１．５倍以上、より好ましくは３倍以上含有されている。
ここで、アルミニウム金属塩とイオン対を形成する有機化合物としては、ジアルキルイミダゾリウム塩、脂肪族ホスホニウム塩、４級アンモニウム塩などの有機化合物カチオンのハロゲン化物を使用できる。そして、ジアルキルイミダゾリウム塩としては、１,３−ジアルキルイミダゾリウムハロゲン化物である１-エチル-３-メチルイミダゾリウムクロリド([ＥＭＩＭ]・Ｃｌ)、１-エチル-３-メチルイミダゾリウムブロミド([ＥＭＩＭ]・Ｂｒ)、１-エチル-３-メチルイミダゾリウムヨージド([ＥＭＩＭ]・Ｉ)、１-ブチル-３-メチルイミダゾリウムクロリド([ＢＭＩＭ]・Ｃｌ)、１-ブチル-３-メチルイミダゾリウムブロミド([ＢＭＩＭ]・Ｂｒ)、１-ブチル-３-メチルイミダゾリウムヨージド([ＢＭＩＭ]・Ｉ)などを好適に用いることができる。また、脂肪族ホスホニウム塩としては、エチルトリブチルホスホニウムクロリド([ＥＢＰ]・Ｃｌ)、エチルトリブチルホスホニウムブロミド([ＥＢＰ]・Ｂｒ)、エチルトリブチルホスホニウムヨージド([ＥＢＰ]・Ｉ)などを好適に用いることができる。さらに、４級アンモニウム塩としては、テトラエチルアンモニウムブロミド([Ｅ４Ｎ]・Ｂｒ)、トリメチルエチルアンモニウムクロリド([Ｍ３ＥＮ]・Ｃｌ)、テトラブチルアンモニウムクロリド([Ｂｕ４Ｎ]・Ｃｌ)などを好適に用いることができる。また、めっき処理温度は作業性を勘案すると１０〜６０℃が好ましく、さらには４０℃以下であることが望ましい。なお、めっき処理温度が１０℃未満となると、粘度が高くなると共にめっき膜全体が黒くなる傾向を示す。
また、めっき液中に非極性有機溶媒を加えても良く、この有機溶媒としては、誘電率が８以下の非極性の溶媒を用いることが好ましい。誘電率の高い極性有機溶媒を用いた場合には、アルミニウムとイオン対を形成している有機化合物とが解離し、めっきの析出効率が低下してしまう。これは、イオン液体中の正負イオン間のクーロン力が媒体の誘電率に反比例し、溶媒の比誘電率が高いほどクーロン力が低下し、金属塩の解離が容易になって、アルミニウム金属塩と有機化合物とのイオン対の解離が容易となってしまうためである。したがって、有機溶媒の誘電率は８以下であることが好ましく、より好ましくは５以下であることが望ましい。このような有機溶媒としては、ヘキサン(誘電率２．０)、トルエン(誘電率２．４)、ジエチルエーテル(誘電率４．３)、酢酸エチル(誘電率６．０)、シクロヘキサン(誘電率２．０)、キシレン(誘電率２．５)、ベンゼン(誘電率２．３)、ナフタレン(誘電率２．５)、ヘプタン(誘電率１．９)、シクロペンチルメチルエーテル(誘電率４．８)、ジオキサン(誘電率２．１)が挙げられ、これらのうちのいずれか一種、あるいは複数を組み合わせて用いても良い。また、有機溶媒の沸点が低過ぎると、密閉、冷却等の有機溶媒の発散、引火等への対策が過重となるため、有機溶媒の沸点は４０℃以上であることが好ましい。また、イオン液体と有機溶媒の合計に対して、有機溶媒の体積分率を３０ｖｏｌ％以上とすることが好ましく、更に５０ｖｏｌ％以上であることが好ましく、７５ｖｏｌ％以上であることが望ましい。しかしながら、有機溶媒の体積分率が高くなりすぎると、アルミニウムのイオン濃度が低下しすぎてしまい、有機溶媒の体積分率が９０ｖｏｌ％よりも高くなるとめっきの電流効率低下の要因となってしまう。そのため、有機溶媒の体積分率は９０ｖｏｌ％であることが好ましい。
電気アルミニウム（Ａｌ）めっきは、電流効率が良く且つ均一なめっきを形成するために、めっき条件としては、直流もしくはパルス電流を用いて電流密度０．０１〜１０Ａ／ｄｍ2で行うことが好ましい。仮に電流密度が高すぎると、化合物の分解、めっき層の不均一化、さらには電流効率の低下が発生してしまう。また、めっき液は酸素や水分に対して不安定であるため、めっきは乾燥不活性ガス雰囲気下で行うことが望ましい。
以下、本発明を実施例を用いて具体的に説明する。
［実施例１〜３］
厚さ１８μｍのＣｕ箔上に電気めっき法によりＡｌ膜を形成した。この作業はアルゴンドライボックス中で実施した。電解液にはイミダゾリウム系のクロロアルミナートを用いた。１-エチル-３-メチルイミダゾリウムクロリド(関東化学製、[ＥＭＩＭ]Ｃｌ)と無水塩化アルミニウム(和光純薬製、ＡｌＣｌ３)を用い、[ＥＭＩＭ]Ｃｌ：ＡｌＣｌ３＝１：２のモル比となるように秤量・混合し、得られた電解液１００ｍｌをガラス製の１００ｍｌビーカーに入れた。次に、アノード電極として縦×横が１００ｍｍ×３５ｍｍ、厚さが２ｍｍの純度９９．９％のアルミニウム板を、また、カソード電極として縦×横が１００ｍｍ×３５ｍｍ、厚さが１８μｍのＣｕ箔を、互いに３０ｍｍの間隔を置いてビーカー内に対向させて配置し、電解液内に浸漬させた。Ｃｕ箔は、絶縁テープによってめっき面積を縦×横が３０ｍｍ×３０ｍｍになるように面積規定した。そして、電極と電源をリード線で接続し、めっきを実施した。ここで、めっきは定電流電源を用い、実施例１では１分間、実施例２では２０分間、実施例３では６０分間、電流密度１０ｍＡ／ｃｍ２で実施した。めっき時の電圧は１Ｖ以下として実施した。なお、めっき液温度は２５℃とした。めっき終了後、エタノール洗浄を行い、アルゴンドライボックスからめっきサンプルを取り出し、更に純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を行った。Ａｌ膜の膜厚はそれぞれ、実施例１では０．２μｍ、実施例２では４μｍ、実施例３では１０μｍであった。めっきサンプルのＡｌ膜と１０Ｗ／ｍＫの絶縁樹脂シートとを対向させた状態で圧着し、密着性評価用のサンプルを作製して、９０度剥離試験によってピール強度を評価した。また、同様の方法によって作製されたサンプルをＰＣＴ１２時間処理した後にピール強度を測定した。そのピール強度測定結果を、下記に示す比較例１の結果と共に表１に示す。表１から理解できるように、実施例１〜３全てのサンプルが、比較例１と比較して大きなピール強度を示している。ここで、Ａｌ膜厚が４μｍの実施例２が、ＰＣＴ無し、及びＰＣＴ１２時間後において共に最も高いピール強度を示している。Ａｌ膜厚が０．２μｍの実施例１は、Ａｌ膜にピットが存在し、Ｃｕ箔が一部露出していたため、実施例２に比べてピール強度が低下した。また、Ａｌ膜厚が１０μｍの実施例３は、ＰＣＴ無しの場合には実施例２の場合と同程度のピール強度であるが、ＰＣＴ１２時間後の場合にはピール強度の大きな減少が認められた。これは、Ａｌ膜厚が大きくなることでＣｕ箔とＡｌ膜の段差が大きくなり、絶縁樹脂シートと接着した際に内部応力が大きくなったためである。
［比較例１］
膜厚１８μｍのＣｕ箔と１０Ｗ／ｍＫの絶縁樹脂シートとを圧着し、密着性評価用のサンプルを作製して、実施例１〜３と同様にピール強度試験を行った。その結果を表１に示す。
［実施例４］
縦×横が１００ｍｍ×３５ｍｍ、厚さ１８μｍのＣｕ箔上にスパッタリング法によりＡｌ膜を形成した。ＤＣマグネトロン・スパッタ装置によって、純度９９．９９９％のＡｌターゲット（φ７５ｍｍ×厚さ３ｍｍ）を使用し、アルゴン雰囲気下、圧力０．５Ｐａ、出力ＤＣ４Ｗ／ｃｍ２、基板温度２５℃、スパッタリング時間６０分間の条件下でＡｌ膜を成膜した。Ａｌ膜成膜後、エタノール、純水の順にサンプルを洗浄し、Ａｌ膜の測定を実施した。Ａｌ膜の膜厚は４μｍであった。サンプルのＡｌ膜と１０Ｗ／ｍＫの絶縁樹脂シートとを対向させた状態で圧着し、密着性評価用のサンプルを作製して、実施例１〜３と同様にピール強度試験を行った。その結果を表１に示す。表１から理解できるように、実施例４のピール強度は、比較例１よりも大きくなることが実証された。しかし、Ａｌ膜厚が同じ実施例２と比較すると、ピール強度は小さくなった。これは、スパッタリング法によって形成されたＡｌ膜にクラックが存在しており、膜の強度が実施例２よりも低下したためである。
［実施例５］
本実施例５は、電気Ａｌめっき後にＡｌ膜に対して化学エッチングによって粗化処理を実施する点以外は、実施例２と同様に実施したものである。すなわち、実施例２と同様に電流密度１０ｍＡ／ｃｍ２で２０分間Ａｌめっきした後、洗浄・乾燥工程を経たサンプルを、水酸化ナトリウム水溶液に浸漬させてＡｌ膜をエッチングし、Ａｌ膜の粗化を行ったものである。純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を実施した。実施例２と同様にピール強度試験を行った結果を表１に示す。比較例１、実施例２と比較して実施例５は大きなピール強度を示している。これは、粗化処理で形成されたＡｌ膜表面（絶縁樹脂シートとの接着面）の凹凸によるアンカー効果に起因するものである。
［実施例６］
本実施例６は、電気Ａｌめっき後にＡｌ膜の陽極酸化を実施する点以外は、実施例２と同様に実施したものである。すなわち、実施例２と同様に電流密度１０ｍＡ／ｃｍ２で２０分間Ａｌめっきした後、洗浄・乾燥工程を経たサンプルを、１ｍｏｌ／Ｌ硫酸水溶液に浸漬させ、２０Ｖの電圧で５分間Ａｌ膜の陽極酸化を行ったものである。純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を行った。実施例２と同様にピール強度試験を行った結果を表１に示す。比較例１、実施例２と比較して実施例６は大きなピール強度を示している。これは、陽極酸化によって、膜厚３μｍ、孔径２０ｎｍのポーラス状のＡｌ２Ｏ３が形成されたことによるアンカー効果と酸化物形成による絶縁樹脂との親和性向上に起因するものである。
［実施例７］
本実施例７は、電気Ａｌめっき後にＡｌ膜の化成処理を実施する点以外は、実施例２と同様に実施したものである。すなわち、実施例２と同様に電流密度１０ｍＡ／ｃｍ２で２０分間Ａｌめっきした後、洗浄・乾燥工程を経たサンプルを、１００℃の純水中に２時間浸漬させ、Ａｌ膜の化成処理を行ったものである。純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を行った。実施例２と同様にピール強度試験を行った結果を表１に示す。比較例１、実施例２と比較して実施例７は大きなピール強度を示しているものの、実施例５や実施例６と比較するとピール強度は低下している。これは、酸化物形成によって絶縁樹脂との親和性が向上したものの、上記するようなアンカー効果が得られなかったためである。
［実施例８］
本実施例８は、電気Ａｌめっき前にＣｕ箔に対して化学エッチングによって粗化処理を実施する点以外は、実施例２と同様に実施したものである。すなわち、Ｃｕ箔をアンモニア−過酸化水素水混合水溶液に浸漬させ、Ｃｕ箔をエッチングして粗化を行った後、純水洗浄を行い、窒素ガスで乾燥した後、実施例２と同様に電気Ａｌめっきを実施したものである。そして、洗浄・乾燥工程を経たサンプルについて、Ａｌ膜の測定を実施した。実施例２と同様にピール強度試験を行った結果を表１に示す。実施例８は比較例１よりも大きなピール強度を示しており、実施例２と同程度のピール強度を示している。
Figure 2012134222
［実施例９〜１１］
本実施例９〜１１は、図１に示すパワーモジュール１００のダイパッド１０２上に電気めっき法によってＡｌ膜１０６を形成したものである。ここで、パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面との段差が２０ｎｍ以下となるようにした後、めっきを実施して本検討に用いた。めっき条件は実施例１〜３と同様であり、[ＥＭＩＭ]Ｃｌ：ＡｌＣｌ３＝１：２のモル比のめっき液を用いて、実施例９では１分間、実施例１０では２０分間、実施例１１では６０分間、電流密度１０ｍＡ／ｃｍ２でめっきした。その結果、それぞれの実施例９〜１１では、膜厚が０．２μｍ、４μｍ、１０μｍのＡｌ膜が形成された。なお、通電はリード１０３を用いて行った。その後、１０Ｗ／ｍＫの絶縁樹脂シートと圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した。その結果を表２に示す。断面観察の結果、Ａｌ膜厚４μｍの実施例１０では剥離は認められず、良好な接着状態であった。またＡｌ膜厚０．２μｍの実施例９と、Ａｌ膜厚１０μｍの実施例１１では、接着状態は概ね良好であったが、小さなクラックが観察された。
［比較例２］
比較例２は、図１に示すパワーモジュール１００のダイパッド１０２と１０Ｗ／ｍＫの絶縁樹脂シートとを直接圧着したものであり、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した。なお、パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面との段差が２０ｎｍ以下になるようにした後、本検討に用いた。その結果を表２に示す。断面観察の結果、比較例２では大きな剥離が認められ、ダイパッドと絶縁樹脂シートとの接着不良が観察された。
［実施例１２］
実施例１２は、図１に示すパワーモジュール１００のダイパッド１０２上に、スパッタリング法によってＡｌ膜１０６を形成したものである。パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面の段差が２０ｎｍ以下になるようにした後、スパッタリング法によってＡｌ膜１０６を形成して本検討に用いた。ガラス製マスクを用いてダイパッド１０２以外を覆っていることを除いて、スパッタリング条件は実施例４の場合と同様である。スパッタリング法によって膜厚４μｍのＡｌ膜を形成した後、１０Ｗ／ｍＫの絶縁樹脂シートと圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した結果を表２に示す。実施例１２の接着状態は概ね良好であったが、実施例９や実施例１１と同様に小さなクラックが観察された。
［実施例１３］
本実施例１３は、電気Ａｌめっき後にＡｌ膜に対して化学エッチングによって粗化処理を実施する点以外は、実施例１０と同様に実施したものである。パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面の段差が２０ｎｍ以下になるようにした後、めっきを実施して本検討に用いた。実施例１０と同様にＡｌめっきした後、洗浄・乾燥工程を経たサンプルを、水酸化ナトリウム水溶液に浸させ、Ａｌ膜をエッチングしてＡｌ膜の粗化を行った。純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を行った。１０Ｗ／ｍＫの絶縁樹脂シートと圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した結果を表２に示す。断面観察の結果、実施例１３では剥離は認められず、良好な接着状態であった。
［実施例１４］
本実施例１４は、電気Ａｌめっき後にＡｌ膜の陽極酸化を実施する点以外は、実施例１０と同様に実施したものである。パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面の段差が２０ｎｍ以下になるようにした後、めっきを実施して本検討に用いた。実施例１０と同様にＡｌめっきした後、洗浄・乾燥工程を経たサンプルを、１ｍｏｌ／Ｌ硫酸水溶液に浸漬させ、２０Ｖの電圧で５分間Ａｌ膜の陽極酸化を行った。純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を実施した。１０Ｗ／ｍＫの絶縁樹脂シートと圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した結果を表２に示す。断面観察の結果、実施例１４では剥離は認められず、良好な接着状態であった。
［実施例１５］
本実施例１５は、電気Ａｌめっき後にＡｌ膜の化成処理を実施する点以外は、実施例１０と同様に実施したものである。パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面の段差が２０ｎｍ以下になるようにした後、めっきを実施して本検討に用いた。実施例１０と同様にＡｌめっきした後、洗浄・乾燥工程を経たサンプルを、１００℃の純水中に２時間浸漬させ、Ａｌ膜の化成処理を行った。純水洗浄を行い、窒素ガスで乾燥した後、Ａｌ膜の測定を実施した。１０Ｗ／ｍＫの絶縁樹脂シートと圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した結果を表２に示す。断面観察の結果、実施例１５では剥離は認められず、良好な接着状態であった。
［実施例１６］
本実施例１６は、電気Ａｌめっき前にダイパッドに対して化学エッチングによって粗化処理を実施する点以外は、実施例１０と同様に実施したものである。なお、パワーモジュール１００は、使用前に研磨をおこない、モールド樹脂１０９の底面とダイパッド１０２の底面の段差が２０ｎｍ以下になるようにした後、Ａｌ膜を形成して本検討に用いた。ダイパッド１０２をアンモニア−過酸化水素水混合水溶液に浸漬させ、エッチングして粗化を行った後、純水洗浄を行い、窒素ガスで乾燥した後、実施例１０と同様に電気Ａｌめっきを行った。そして、洗浄・乾燥工程を経たサンプルについて、Ａｌ膜の測定を実施した。１０Ｗ／ｍＫの絶縁樹脂シートと圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した結果を表２に示す。断面観察の結果、実施例１６では剥離は認められず、良好な接着状態であった。
Figure 2012134222
［実施例１７］
本実施例１７は、予めダイパッド１０２にＡｌ膜１０６が形成されたリードフレームを用いて製造されたパワーモジュールであり、図５を参照して、このようなパワーモジュールの製造工程について説明する。
まず、図５（ａ）に示すように、ダイパッド１０２と、予めダイパッド１０２の一方の面に形成されたＡｌ膜１０６と、リード１０３とからなるリードフレーム１１０を準備する。なお、図示するＡｌ膜１０６は、ダイパッド１０２の所望の場所以外を絶縁テープで被覆し、電気めっき法やスパッタリング法等によってその所望の場所に予め形成することができる。例えば、[ＥＭＩＭ]Ｃｌ：ＡｌＣｌ３＝１：２（モル比）のめっき液を用いて、めっき液温度２５℃、電流密度１０ｍＡ／ｃｍ２で２０分間の電気めっきによって、膜厚４μｍのＡｌ膜１０６をダイパッド１０２に形成することができる。
次いで、図５（ｂ）に示すように、ダイパッド１０２のＡｌ膜１０６が形成された面とは反対側の面（上面）に、半導体素子１０１を金属接合層１０４によって固定する。ここで、金属接合層１０４を形成する接合材は、はんだ材、微細金属粒子を含んだ低温焼結接合材、微細金属粒子を含んだ導電性接着剤等を用いることができる。その後、金属ワイヤ１０５を、半導体素子１０１とリード１０３に超音波接合によって接合する。なお、金属ワイヤ１０５は、ＡｌやＡｕ等から製造されている。
次に、図５（ｃ）に示すように、樹脂封止用の金型３０２、３０３を準備し、半導体素子１０１等を実装したリードフレーム１１０を半導体素子１０１が下側になるように反転して樹脂封止用金型３０２の所定の位置に配置する。
そして、図５（ｄ）に示すように、下部金型３０２に上部金型３０３を取り付けて固定し、溶融したモールド樹脂３０１を樹脂封止用金型内に充填する。ここで、図示するように、Ａｌ膜１０６に溶融したモールド樹脂３０１が触れないように、モールド樹脂３０１の注入量を調整して、樹脂封止用金型内にモールド樹脂３０１を充填する。そして、加熱等によってモールド樹脂３０１を硬化させることで、半導体素子１０１やダイパッド１０２、リード１０３の一部、金属ワイヤ１０５等が樹脂封止されたパワーモジュールを製造することができる。ここで使用されるモールド樹脂３０１は、ノボラック系、多官能系、ビフェニル系のエポキシ樹脂系を基とした樹脂やシリコーン樹脂であり、それらにＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＢＮ等のセラミックスやゲル、ゴムなどを含有させても良い。
このように、予めＡｌ膜１０６が形成されたリードフレーム１１０を用いて図５で示す製造工程によって作製されたモジュールと、１０Ｗ／ｍＫの絶縁樹脂シートとを圧着し、ＰＣＴ１２時間後の断面観察によって絶縁樹脂シートの剥離の有無を観察した。その断面観察の結果、実施例１７では、絶縁シートの剥離は認められず、良好な接着状態であった。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
１００ パワーモジュール
１０１ 半導体素子
１０２ ダイパッド（導体板）
１０３ リード
１０４ 金属接合層
１０５ 金属ワイヤ（導線）
１０６ Ａｌ膜
１０７ 絶縁樹脂シート
１０８ 冷却モジュール
１０９、３０１ モールド樹脂（封止樹脂）
１１０ リードフレーム
３０２ 樹脂封止用下部金型
３０３ 樹脂封止用上部金型

Claims (13)

  1. ＣｕまたはＣｕ合金からなる導体板と、少なくとも該導体板の半導体素子を搭載する一方面とは反対側の他方面に形成されたＡｌ膜とを備えるリードフレームと、
    前記導体板の前記一方面に搭載された半導体素子と、
    少なくとも前記半導体素子と前記導体板を封止する封止樹脂と、
    前記Ａｌ膜を介して前記導体板と接着される絶縁樹脂シートとを具備することを特徴とするパワーモジュール。
  2. 前記パワーモジュールの前記リードフレームは、前記半導体素子と前記導体板から離れた位置に配置され、導線を介して前記半導体素子と接続されていて、その一部を前記封止樹脂から露出するように、前記導線と共に前記封止樹脂に封止されている、ＣｕまたはＣｕ合金からなるリードをさらに備えることを特徴とする請求項１に記載のパワーモジュール。
  3. 前記導体板の前記他方面が粗化処理されていることを特徴とする、請求項１または２に記載のパワーモジュール。
  4. 前記導体板上に形成された前記Ａｌ膜が粗化処理されていることを特徴とする、請求項１〜３のいずれかに記載のパワーモジュール。
  5. 前記導体板上に形成された前記Ａｌ膜が化成処理されていることを特徴とする、請求項１〜３のいずれかに記載のパワーモジュール。
  6. 前記導体板上に形成された前記Ａｌ膜が陽極酸化されていることを特徴とする、請求項１〜３のいずれかに記載のパワーモジュール。
  7. 前記封止樹脂と前記絶縁樹脂シートの熱伝導率が異なることを特徴とする、請求項１〜６のいずれかに記載のパワーモジュール。
  8. 前記絶縁樹脂シートの熱伝導率が３Ｗ／ｍＫ以上であることを特徴とする、請求項１〜７のいずれかに記載のパワーモジュール。
  9. 前記導体板上に形成された前記Ａｌ膜の膜厚が０．２〜１０μｍであることを特徴とする、請求項１〜８のいずれかに記載のパワーモジュール。
  10. 前記Ａｌ膜がめっき法によって形成されることを特徴とする、請求項１〜９のいずれかに記載のパワーモジュール。
  11. 前記Ａｌ膜がスパッタリング法によって形成されることを特徴とする、請求項１〜９のいずれかに記載のパワーモジュール。
  12. ＣｕまたはＣｕ合金からなる導体板と、少なくとも該導体板の半導体素子を搭載する面とは反対側の面に形成されたＡｌ膜とを備えることを特徴とするパワーモジュール用リードフレーム。
  13. 前記Ａｌ膜がめっき法によって形成されることを特徴とする、請求項１２に記載のパワーモジュール用リードフレーム。
JP2010283092A 2010-12-20 2010-12-20 パワーモジュール Expired - Fee Related JP5523299B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010283092A JP5523299B2 (ja) 2010-12-20 2010-12-20 パワーモジュール
US13/994,417 US9076780B2 (en) 2010-12-20 2011-12-13 Power module and lead frame for power module
PCT/JP2011/078770 WO2012086464A1 (ja) 2010-12-20 2011-12-13 パワーモジュールおよびパワーモジュール用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010283092A JP5523299B2 (ja) 2010-12-20 2010-12-20 パワーモジュール

Publications (3)

Publication Number Publication Date
JP2012134222A true JP2012134222A (ja) 2012-07-12
JP2012134222A5 JP2012134222A5 (ja) 2013-03-28
JP5523299B2 JP5523299B2 (ja) 2014-06-18

Family

ID=46313742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010283092A Expired - Fee Related JP5523299B2 (ja) 2010-12-20 2010-12-20 パワーモジュール

Country Status (3)

Country Link
US (1) US9076780B2 (ja)
JP (1) JP5523299B2 (ja)
WO (1) WO2012086464A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123644A (ja) * 2012-12-21 2014-07-03 Mitsubishi Electric Corp 電力用半導体装置
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
JP2019140398A (ja) * 2019-04-01 2019-08-22 ローム株式会社 パワーモジュールおよびその製造方法
JP2019161147A (ja) * 2018-03-16 2019-09-19 三菱電機株式会社 樹脂封止型半導体装置
WO2023276278A1 (ja) * 2021-07-01 2023-01-05 日立Astemo株式会社 パワー半導体装置
WO2024106208A1 (ja) * 2022-11-16 2024-05-23 住友ベークライト株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766162B2 (ja) * 2009-08-06 2011-09-07 オムロン株式会社 パワーモジュール
JP2013161066A (ja) * 2012-02-09 2013-08-19 Canon Inc トナー用離型剤およびこれらの離型剤を用いたトナー
JP6398399B2 (ja) * 2013-09-06 2018-10-03 富士電機株式会社 半導体装置およびその製造方法
JP2015220341A (ja) * 2014-05-19 2015-12-07 三菱電機株式会社 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
DE102014211464A1 (de) * 2014-06-16 2015-12-17 Robert Bosch Gmbh Halbleitermodul mit einer elektrisch isolierten Wärmesenke
JP6345265B2 (ja) * 2014-10-29 2018-06-20 日立オートモティブシステムズ株式会社 電子機器及び電子機器の製造方法
US11416046B2 (en) * 2015-11-05 2022-08-16 Henkel Ag & Co. Kgaa Compositions having a matrix and encapsulated phase change materials dispersed therein, and electronic devices assembled therewith
JP6972622B2 (ja) * 2017-04-03 2021-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109449150A (zh) * 2018-12-11 2019-03-08 杰群电子科技（东莞）有限公司 带引脚封装、无引脚封装的功率模块及其对应加工方法
DE112019007574B4 (de) * 2019-07-26 2024-01-25 Mitsubishi Electric Corporation Klebeverbindung von Halbleitermodul und Kühlkörper zur Herstellung eines Halbleiterbauelements
CN114258585A (zh) * 2019-08-26 2022-03-29 三菱电机株式会社 电力用半导体装置、电力用半导体装置的制造方法以及电力转换装置
US11296005B2 (en) * 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
US11676879B2 (en) * 2020-09-28 2023-06-13 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US11984392B2 (en) 2020-09-28 2024-05-14 Infineon Technologies Ag Semiconductor package having a chip carrier with a pad offset feature

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH06112390A (ja) * 1992-09-24 1994-04-22 Nippon Steel Corp リードフレーム
JPH06132460A (ja) * 1992-10-16 1994-05-13 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2010182831A (ja) * 2009-02-04 2010-08-19 Toyota Industries Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295692A (ja) 1985-06-25 1986-12-26 電気化学工業株式会社 プリント回路用金属基板
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US20030197285A1 (en) * 2002-04-23 2003-10-23 Kulicke & Soffa Investments, Inc. High density substrate for the packaging of integrated circuits
US20040016635A1 (en) * 2002-07-19 2004-01-29 Ford Robert B. Monolithic sputtering target assembly
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
JP4046120B2 (ja) * 2005-01-27 2008-02-13 三菱電機株式会社 絶縁シートの製造方法およびパワーモジュールの製造方法
JP5274007B2 (ja) 2007-12-27 2013-08-28 三菱電機株式会社 熱伝導性樹脂シートおよびこれを用いたパワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH06112390A (ja) * 1992-09-24 1994-04-22 Nippon Steel Corp リードフレーム
JPH06132460A (ja) * 1992-10-16 1994-05-13 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP2010182831A (ja) * 2009-02-04 2010-08-19 Toyota Industries Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014123644A (ja) * 2012-12-21 2014-07-03 Mitsubishi Electric Corp 電力用半導体装置
JP2016192497A (ja) * 2015-03-31 2016-11-10 日立化成株式会社 半導体装置及びそれを備えるパワーモジュール
JP2019161147A (ja) * 2018-03-16 2019-09-19 三菱電機株式会社 樹脂封止型半導体装置
JP2019140398A (ja) * 2019-04-01 2019-08-22 ローム株式会社 パワーモジュールおよびその製造方法
WO2023276278A1 (ja) * 2021-07-01 2023-01-05 日立Astemo株式会社 パワー半導体装置
WO2024106208A1 (ja) * 2022-11-16 2024-05-23 住友ベークライト株式会社 半導体装置

Also Published As

Publication number Publication date
WO2012086464A1 (ja) 2012-06-28
JP5523299B2 (ja) 2014-06-18
US20130270684A1 (en) 2013-10-17
US9076780B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
JP5523299B2 (ja) パワーモジュール
US9418930B2 (en) Power module
US8912644B2 (en) Semiconductor device and method for manufacturing same
US20110031608A1 (en) Power device package and method of fabricating the same
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2015015270A (ja) 半導体装置
US10128164B2 (en) Electronic device and method of manufacturing the electronic device
US9466542B2 (en) Semiconductor device
WO2012132210A1 (ja) 素子搭載用基板、電池および電池モジュール
US9303327B2 (en) Electric component with an electrophoretically deposited film
US20130286617A1 (en) Circuit device
JP2016018866A (ja) パワーモジュール
KR20160023844A (ko) 이방 도전성 부재의 제조 방법 및 이방 도전성 접합 패키지의 제조 방법
JP2013229603A (ja) 基板と、少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法
US20120067623A1 (en) Heat-radiating substrate and method for manufacturing the same
KR102062068B1 (ko) 개방-세공 콘택 피스의 갈바닉 연결에 의하여 컴포넌트를 전기적으로 콘택팅하기 위한 방법, 및 대응하는 컴포넌트 모듈
US10888941B2 (en) Power semiconductor module
US9271397B2 (en) Circuit device
US20120000697A1 (en) Printed circuit board and method of manufacturing the same
CN214848622U (zh) 智能功率模块
JP5826443B1 (ja) 半導体装置及びその製造方法
CN113035856A (zh) 智能功率模块
JP5376134B2 (ja) 固体電解コンデンサ
JP2009194200A (ja) 固体電解コンデンサ
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140408

LAPS Cancellation because of no payment of annual fees