JP2019140398A - パワーモジュールおよびその製造方法 - Google Patents
パワーモジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2019140398A JP2019140398A JP2019069763A JP2019069763A JP2019140398A JP 2019140398 A JP2019140398 A JP 2019140398A JP 2019069763 A JP2019069763 A JP 2019069763A JP 2019069763 A JP2019069763 A JP 2019069763A JP 2019140398 A JP2019140398 A JP 2019140398A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- power module
- metal layer
- semiconductor chip
- module according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 229920005989 resin Polymers 0.000 claims description 30
- 239000011347 resin Substances 0.000 claims description 30
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- LTPBRCUWZOMYOC-UHFFFAOYSA-N Beryllium oxide Chemical compound O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 6
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 6
- 238000000465 moulding Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229920002050 silicone resin Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 123
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【課題】外力が負荷されても絶縁層とリードフレームとがずれにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供する。【解決手段】パワーモジュール２０は、絶縁層７と、絶縁層７上に配置されたリードフレーム１，５と、リードフレーム１上に配置された半導体チップ３とを備え、絶縁層７と対峙するリードフレーム１，５の面に絶縁層７の一部が入り込む溝１１が形成されている。【選択図】図５
Description
本発明は、パワーモジュールおよびその製造方法に関する。
従来、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のような半導体デバイスを含むパワーチップがリードフレーム上に搭載され、系全体が樹脂でモールドされたパワーモジュールが知られている（例えば、特許文献１および特許文献２参照。）。動作状態において、半導体デバイスは発熱するため、リードフレームの裏面に絶縁層を介してヒートシンクを配置し、半導体デバイスを冷却するのが一般的である。
ここで、従来のパワーモジュールでは、絶縁層とリードフレーム（金属層）とが平面で接している。このように絶縁層と金属層とが平面で接している状態で外力が負荷された場合、絶縁層と金属層とがずれて、絶縁不良となる可能性がある。また、絶縁層と金属層とがずれて、この間に隙間が空くと、モジュールの熱抵抗が上昇する。これにより、半導体デバイスを設計通りに冷却できなくなるため、半導体デバイスの熱暴走、はんだ層などの接合層の熱劣化、ボンディングワイヤの溶断が発生してしまう。
本発明の目的は、外力が負荷されても絶縁層と金属層とのずれが発生しにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供することにある。
本発明の一態様によれば、上面と下面とを有する絶縁層と、前記絶縁層の前記上面側に配置された金属層と、前記金属層上に配置された半導体チップと、前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂とを備え、前記絶縁層と対峙する前記金属層の面に前記絶縁層の一部が入り込む溝が形成され、前記絶縁層の前記下面側は平面であり、前記金属層の角部を覆う前記絶縁層の端部の高さは、前記溝に入り込んだ部分の前記絶縁層の高さより高く且つ前記半導体チップが配置された部分の前記金属層の高さより低いパワーモジュールが提供される。
本発明の他の態様によれば、上面と下面とを有する絶縁層と、前記絶縁層の前記上面側に配置され、前記絶縁層に沿った平行部と前記絶縁層から離れる方向に折れ曲がる角部とを有する金属層と、前記平行部に配置された半導体チップと、前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂とを備え、前記角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低いパワーモジュールが提供される。
本発明の他の態様によれば、第１のリードフレームおよび第２のリードフレームのそれぞれの下面に溝を形成する工程と、前記第１のリードフレームにはんだを用いて半導体チップを接合する工程と、前記半導体チップと前記第２のリードフレームとを電気的に接続するためにアルミワイヤを用いて超音波接合を行う工程と、前記第１および第２のリードフレームを金型に配置し、前記第１および第２のリードフレームの下面に前記溝に入り込むように絶縁層を形成する工程であって、前記絶縁層は上面と下面とを有し、前記絶縁層の前記下面側は平面に形成されており、前記第１および第２のリードフレームの角部を覆う前記絶縁層の端部の高さを、前記溝に入り込んだ部分の前記絶縁層の高さより高く且つ前記半導体チップが配置された部分の前記第１のリードフレームの高さより低くし、前記第１および第２のリードフレームが前記絶縁層の前記上面側に配置されるように前記絶縁層を形成する工程と、前記絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記第１および第２のリードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤをモールディングする工程とを有するパワーモジュールの製造方法が提供される。
本発明によれば、外力が負荷されても絶縁層と金属層とのずれが発生しにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
（比較例）
比較例に係るパワーモジュール２０ａの模式的断面構造は、図１に示すように表される。図１に示すように、まず、リードフレーム１にはんだ２を用いて半導体チップ３を接合する。この後、半導体チップ３とリードフレーム５とをアルミワイヤ４を用いて電気的に接続する。この後、リードフレーム１とリードフレーム５とを図示しない金型に配置し、リードフレーム１及びリードフレーム５の半導体チップ３が搭載されている面とは逆の面（以下、「下面」という場合がある。）に絶縁層７を配置する。この後、金型を閉めてモールド樹脂６を流し込むと、モールド樹脂６によってモールドされたパワーモジュール２０ａが形成される。
比較例に係るパワーモジュール２０ａの模式的断面構造は、図１に示すように表される。図１に示すように、まず、リードフレーム１にはんだ２を用いて半導体チップ３を接合する。この後、半導体チップ３とリードフレーム５とをアルミワイヤ４を用いて電気的に接続する。この後、リードフレーム１とリードフレーム５とを図示しない金型に配置し、リードフレーム１及びリードフレーム５の半導体チップ３が搭載されている面とは逆の面（以下、「下面」という場合がある。）に絶縁層７を配置する。この後、金型を閉めてモールド樹脂６を流し込むと、モールド樹脂６によってモールドされたパワーモジュール２０ａが形成される。
比較例に係る別のパワーモジュール２０ｂの模式的断面構造は、図２に示すように表される。図２に示すように、絶縁層７の下面に金属板８を貼り付けた構造を採用しても良い。このように最外層に金属板８を配置すれば、絶縁層７を金属板８でカバーして外傷から防ぐことができる。その他の構成は、パワーモジュール２０ａと同様である。
図１に示されるパワーモジュール２０ａの使用例を示す模式的断面構造は、図３に示すように表され、図２に示されるパワーモジュール２０ｂの使用例を示す模式的断面構造は、図４に示すように表される。図３及び図４に示すように、比較例に係るパワーモジュール２０ａ，２０ｂは、液状のサーマルコンパウンド９を介してヒートシンク１０にネジ留めされて使用される。
ここで、比較例に係るパワーモジュール２０ａ，２０ｂでは、絶縁層７とリードフレーム（金属層）１，５とが平面で接している。このように絶縁層７と金属層１，５とが平面で接している状態で外力が負荷された場合、絶縁層７と金属層１，５とがずれて絶縁不良となる可能性がある。また、絶縁層７と金属層１，５とがずれてこの間に隙間が空くと、モジュールの熱抵抗が上昇する。これにより、半導体デバイスを設計通りに冷却できなくなるため、半導体デバイスの熱暴走、はんだ２などの接合層の熱劣化、アルミワイヤ４の溶断が発生してしまう。
また、サーマルコンパウンド９は液状であるため、塗布に手間が掛かるだけでなく、薄く均一に塗布する必要があるために扱い難い。さらに、使用環境による冷熱繰り返しでモジュール全体が反ったり戻ったりして変形するため、液状のサーマルコンパウンド９が次第に押し出されてしまう（ポンプアウト）。サーマルコンパウンド９が押し出されると、モジュール下面とヒートシンク１０との間に隙間が生じ、この部分の熱抵抗が大きくなる。その結果、半導体デバイスを充分に冷却できず、先に説明した半導体デバイスの熱暴走、はんだ２などの接合層の熱劣化、アルミワイヤ４の溶断が発生する原因となっている。
（実施の形態）
実施の形態に係るパワーモジュール２０は、図５に示すように、絶縁層７と、絶縁層７上に配置されたリードフレーム（金属層）１，５と、リードフレーム１上に配置された半導体チップ３とを備え、絶縁層７と対峙するリードフレーム１，５の面に絶縁層７の一部が入り込む溝１１が形成されている。
実施の形態に係るパワーモジュール２０は、図５に示すように、絶縁層７と、絶縁層７上に配置されたリードフレーム（金属層）１，５と、リードフレーム１上に配置された半導体チップ３とを備え、絶縁層７と対峙するリードフレーム１，５の面に絶縁層７の一部が入り込む溝１１が形成されている。
ここで、溝１１は、半導体チップ３から発生する熱が伝導される領域外に形成されていても良い。
また、半導体チップ３と溝１１との間の角度が４５°以下であっても良い。
また、溝１１は、半導体チップ３から発生する熱が伝導される領域外のみに形成されていても良い。
また、溝１１の断面形状は、矩形、半円形、半楕円形、三角形、楔形のうちの少なくとも１つであっても良い。
また、溝１１は、一方向のみ又は格子状に形成されていても良い。
また、絶縁層７と対峙するリードフレーム１，５の面に粗面化処理が施されていても良い。
また、絶縁層７は、リードフレーム１，５よりも軟らかい材料で構成されていても良い。
また、絶縁層７の硬さは、デュロメータ硬さでＡ４０よりも軟らかくても良い。
また、絶縁層７は、有機材料で構成されていても良い。
また、絶縁層７は、シリコーン系樹脂で構成されていても良い。
また、絶縁層７には、熱伝導率の高い充填材が充填されていていても良い。
また、充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであっても良い。
また、半導体チップ３がモールド樹脂でモールドされる前に絶縁層７が形成されても良い。
また、モールド樹脂６とリードフレーム１，５との間に絶縁層７の端部が介在していていても良い。
また、半導体チップ３がモールド樹脂６でモールドされた後に絶縁層７が形成されても良い。
また、モールド樹脂６とリードフレーム１，５とが面一に形成されていても良い。
（パワーモジュール）
以下、図５を用いて、実施の形態に係るパワーモジュール２０の構成を更に詳しく説明する。既に説明した通り、実施の形態に係るパワーモジュール２０では、絶縁層７と対峙するリードフレーム１，５の面に絶縁層７の一部が入り込む溝１１が形成されている。
以下、図５を用いて、実施の形態に係るパワーモジュール２０の構成を更に詳しく説明する。既に説明した通り、実施の形態に係るパワーモジュール２０では、絶縁層７と対峙するリードフレーム１，５の面に絶縁層７の一部が入り込む溝１１が形成されている。
絶縁層７には、柔軟性のある樹脂（有機材料）を用いる。柔軟性のある樹脂とは、リードフレーム１，５よりも軟らかい材料であり、デュロメータ硬さでＡ４０よりも軟らかい樹脂（例えばシリコーン樹脂など）が望ましい。また、絶縁層７に用いる樹脂には、例えば約１〜２０Ｗ／ｍＫ程度の熱伝導率の高い充填材が充填される。充填材としては、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアなどを用いることができる。
このように、絶縁層７に柔軟性のある樹脂を用いれば、溝１１中に絶縁層７が隙間なく入り込むため、熱抵抗を上昇させることなく、絶縁層７をリードフレーム１及びリードフレーム５と強固に接合することができる（アンカー効果）。また、その柔軟性から絶縁層７がヒートシンク１０の表面に充分に馴染み、比較例のように、モジュール下面とヒートシンク１０との間に液状のサーマルコンパウンド９を塗布しなくても良くなる。
図５中の要部Ｂに示すように、溝１１は、はんだ２の下端部から下方向に角度Ｃだけ延長した領域より外に形成している。半導体チップ３から発生する熱は約４５°に広がって伝導するため、この角度Ｃは４５°以下とするのが望ましい。これにより、熱が伝導される領域には溝１１がないため、熱抵抗が大きくなる不具合を回避することができ、信頼性を向上することができる。
（使用例）
実施の形態に係るパワーモジュール２０の使用例を示す模式的平面構造は、図６に示すように表される。図６に示すように、リードフレーム１，５は、ネジ６１，６２によりヒートシンク１０にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、絶縁層７に柔軟性のある樹脂を用いても、パワーモジュール２０をヒートシンク１０に強固に接合することができる。
実施の形態に係るパワーモジュール２０の使用例を示す模式的平面構造は、図６に示すように表される。図６に示すように、リードフレーム１，５は、ネジ６１，６２によりヒートシンク１０にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、絶縁層７に柔軟性のある樹脂を用いても、パワーモジュール２０をヒートシンク１０に強固に接合することができる。
（溝の形成方向）
図５に示されるＩ−Ｉ線に沿う模式的断面構造は、図７に示すように表される。図７に示すように、縦方向に複数の溝１１を形成しても良い。ここでいう縦方向とは、パワーモジュール２０の短手方向である。この場合は、特に、パワーモジュール２０の長手方向に負荷される外力に対して絶縁層７と金属層１，５との接合強度を高めることができる。
図５に示されるＩ−Ｉ線に沿う模式的断面構造は、図７に示すように表される。図７に示すように、縦方向に複数の溝１１を形成しても良い。ここでいう縦方向とは、パワーモジュール２０の短手方向である。この場合は、特に、パワーモジュール２０の長手方向に負荷される外力に対して絶縁層７と金属層１，５との接合強度を高めることができる。
図５に示されるＩ−Ｉ線に沿う別の模式的断面構造は、図８に示すように表される。図８に示すように、横方向に複数の溝１１を形成しても良い。ここでいう横方向とは、パワーモジュール２０の長手方向である。この場合は、特に、パワーモジュール２０の短手方向に負荷される外力に対して絶縁層７と金属層１，５との接合強度を高めることができる。
図５に示されるＩ−Ｉ線に沿う更に別の模式的断面構造は、図９に示すように表される。図９に示すように、格子状に溝１１を形成しても良い。これにより、縦方向や横方向などの一方向に溝１１を形成した場合に比べて、絶縁層７と金属層１，５との接合強度を更に高めることができる。
なお、ここでは、縦方向、横方向、又は格子状に溝１１を形成する場合を例示したが、溝１１の形成方向はこれらに限定されるものではない。例えば、半導体チップ３に対して斜めに一方向の溝１１を形成しても良いし、斜めに格子状の溝１１を形成しても良い。
（溝の断面形状）
実施の形態に係るパワーモジュール２０のリードフレーム５の一部を拡大した模式的断面構造は、図１０に示すように表される。図１０に示すように、断面視において矩形の溝１２を形成しても良い。リードフレーム５の厚さが、例えば約３ｍｍ程度である場合、溝１２の深さは、例えば約０．５〜１．５ｍｍ程度であるのが望ましい。また、隣り合う溝１２同士の間隔と各溝１２の幅とは同程度であるのが望ましい。
実施の形態に係るパワーモジュール２０のリードフレーム５の一部を拡大した模式的断面構造は、図１０に示すように表される。図１０に示すように、断面視において矩形の溝１２を形成しても良い。リードフレーム５の厚さが、例えば約３ｍｍ程度である場合、溝１２の深さは、例えば約０．５〜１．５ｍｍ程度であるのが望ましい。また、隣り合う溝１２同士の間隔と各溝１２の幅とは同程度であるのが望ましい。
実施の形態に係るパワーモジュール２０のリードフレーム５の一部を拡大した別の模式的断面構造は、図１１に示すように表される。図１１に示すように、断面視において半円形や半楕円形の溝１３を形成しても良い。このような溝１３の深さや間隔も、矩形の溝１２の場合と同様である。
実施の形態に係るパワーモジュール２０のリードフレーム５の一部を拡大した更に別の模式的断面構造は、図１２に示すように表される。図１２に示すように、断面視において三角形の溝１４を形成しても良い。このような溝１４の深さや間隔も、矩形の溝１２の場合と同様である。
実施の形態に係るパワーモジュール２０のリードフレーム５の一部を拡大した更に別の模式的断面構造は、図１３に示すように表される。図１３に示すように、断面視において楔形の溝１５を形成しても良い。このような溝１５の深さや間隔も、矩形の溝１２の場合と同様である。
実施の形態に係るパワーモジュール２０のリードフレーム５の一部を拡大した更に別の模式的断面構造は、図１４に示すように表される。図１４に示すように、サンドブラスト又はエッチングによりリードフレーム１及びリードフレーム５の下面に粗面化処理を施すことで溝１６を形成しても良い。この場合、溝形状としては不定形であるが、絶縁層７と金属層１，５とがずれにくく、信頼性が向上するという点では同様の効果を得ることができる。
なお、ここでは、矩形、半円形、半楕円形、三角形、楔形に溝１２〜１５を形成する場合と、粗面化処理を施すことで溝１６を形成する場合を例示したが、これらを混合したものでも構わない。また、ここでは特に言及しなかったが、図５中の要部Ｂに示すように、はんだ２の下端部から下方向に角度Ｃだけ延長した領域より外に溝１２〜１６を形成することはもちろんである。
（製造方法１）
実施の形態に係るパワーモジュール２０の製造方法を示す工程は、図１５に示すように表される。図１５では、リードフレーム１側の一部分だけを示しているが、その他の部分は、図５に示した通りである。
実施の形態に係るパワーモジュール２０の製造方法を示す工程は、図１５に示すように表される。図１５では、リードフレーム１側の一部分だけを示しているが、その他の部分は、図５に示した通りである。
まず、図１５（ａ）（ｂ）に示すように、Ｃｕ、ＡＬ、又はこれらの合金でできたリードフレーム１，５の下面に溝１１を形成する。溝１１の形成方法は特に限定されるものではない。例えば、リードフレーム１，５を打ち抜き加工する際、溝１１を同時に形成するようにしても良い。
次に、図１５（ｃ）に示すように、リードフレーム１にはんだ２を用いて半導体チップ３を接合する。はんだ層２としては、熱伝導率が高い銀ペーストを用いても良い。
次に、図１５（ｄ）に示すように、半導体チップ３とリードフレーム５とを電気的に接続するため、アルミワイヤ４を用いて超音波接合を行う。このとき、リードフレーム１とリードフレーム５とは図示しない連結バーに連結されており、超音波接合時に各々の相対位置が変わらないようにしておく。この連結バーは、超音波接合が終わったら除去される。
次に、図１５（ｅ）に示すように、リードフレーム１とリードフレーム５とを図示しない金型に配置し、リードフレーム１及びリードフレーム５の下面に絶縁層７を形成する。絶縁層７の厚さは例えば約０．５ｍｍ程度である。絶縁層７の形成方法はスクリーン印刷などで良い。このとき、リードフレーム１，５の角部Ｐが覆われるように絶縁層７を形成しておく。
最後に、絶縁層７を硬化させた後、図１５（ｆ）に示すように、金型を閉めてモールド樹脂６を流し込み、リードフレーム１、はんだ２、半導体チップ３、アルミワイヤ４、リードフレーム５をモールディングする。これにより、モールド樹脂６によってモールドされたパワーモジュール２０が製造される。
このような製造方法によれば、モールド樹脂６とリードフレーム１，５との間に絶縁層７の端部が介在することになる。そのため、リードフレーム１，５の角部Ｐにおいて短絡する可能性を低減することができる。
（製造方法２）
実施の形態に係るパワーモジュール２０の別の製造方法を示す工程は、図１６に示すように表される。製造方法１（図１５）と異なる点は、モールドする工程と絶縁層７を形成する工程とが逆になっている点である。
実施の形態に係るパワーモジュール２０の別の製造方法を示す工程は、図１６に示すように表される。製造方法１（図１５）と異なる点は、モールドする工程と絶縁層７を形成する工程とが逆になっている点である。
まず、図１６（ａ）〜図１６（ｄ）までは、図１５（ａ）〜図１５（ｄ）と同様である。すなわち、リードフレーム１，５の下面に溝１１を形成し、リードフレーム１に半導体チップ３を接合し、半導体チップ３とリードフレーム５とをアルミワイヤ４を用いて接続する。ここで、図１６（ｅ）に示すように、金型を閉めてモールド樹脂６を流し込む。このとき、モールド樹脂６とリードフレーム１とが角部Ｐにおいて面一になるようにしておく。最後に、図１６（ｆ）に示すように、面一になったモールド樹脂６とリードフレーム１，５との面に絶縁層７を形成する。このような製造方法でも、リードフレーム１，５の角部Ｐが絶縁層７に覆われるため、角部Ｐにおいて短絡する可能性を低減することができる。
以上のように、実施の形態に係るパワーモジュール２０は、半導体チップ／金属層／絶縁層の縦構造を有してなる樹脂封止形半導体モジュールである。このような構造において、絶縁層７と対峙する金属層１，５の面に絶縁層７の一部が入り込む溝１１が形成されている。これにより、絶縁層７と金属層１，５との接合強度が高まるため、外力が負荷されても絶縁層７と金属層１，５とがずれにくくなり、絶縁不良となることがなくなる。また、絶縁層７と金属層１，５とがずれてこの間に隙間が空くことがなくなるため、モジュールの熱抵抗が上昇することもなくなる。これにより、半導体デバイスが設計通りに冷却できるため、半導体デバイスの熱暴走、はんだ２などの接合層の熱劣化、アルミワイヤ４の溶断の発生がなくなり、信頼性が向上する。さらに、半導体チップ３で発生する熱の伝導が溝１１によって妨げられないように熱拡がりを考慮して溝１１を配置しているため、冷却性能を阻害することがない。加えて、絶縁層７には、柔軟性のある樹脂を用いるため、液状のサーマルコンパウンド９が不要となり、扱いやすいパワーモジュール２０を提供することが可能となる。
（パワーモジュールの具体例）
以下、実施の形態に係るパワーモジュール２０の具体例を説明する。もちろん、以下に説明するパワーモジュール２０のリードフレーム１，５にも溝１１を形成することができる。溝１１の形成方向や断面形状、その他の細部の構成は上記した通りである。
以下、実施の形態に係るパワーモジュール２０の具体例を説明する。もちろん、以下に説明するパワーモジュール２０のリードフレーム１，５にも溝１１を形成することができる。溝１１の形成方向や断面形状、その他の細部の構成は上記した通りである。
実施の形態に係るパワーモジュール２０であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図１７に示すように表される。また、実施の形態に係るパワーモジュール２０であって、ワンインワンモジュールの詳細回路表現は、図１８に示すように表される。
実施の形態に係るパワーモジュール２０は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＯＳトランジスタ×５）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
図１７には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。
さらに詳細には、図１８に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図１８において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、実施の形態に係るパワーモジュール２０であって、ツーインワンモジュールの模式的回路表現は、図１９に示すように表される。図１９に示すように、２個のＭＯＳＦＥＴＱ１，Ｑ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＯＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＯＳＦＥＴＱ１のソースセンス端子である。Ｇ４は、ＭＯＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＯＳＦＥＴＱ４のソースセンス端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２０に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２０に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図２０では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
実施の形態に係るパワーモジュール２０に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２１に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２１に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図２０或いは、図２１の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２１に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。
実施の形態に係るパワーモジュール２０において、電源端子ＰＬと接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成は、図２２に示すように表される。実施の形態に係るパワーモジュール２０を電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ系デバイスのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(A/s)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（パワーモジュールを適用した応用例）
次に、図２３を参照して、実施の形態に係るパワーモジュール２０を用いて構成した３相交流インバータ４０について説明する。
次に、図２３を参照して、実施の形態に係るパワーモジュール２０を用いて構成した３相交流インバータ４０について説明する。
図２３に示すように、３相交流インバータ４０は、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部５０は、図２３では、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＯＳＦＥＴＱ３・Ｑ６にも接続されている。
パワーモジュール部５２は、蓄電池（Ｅ）４６の接続されたコンバータ４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール２０では、図２３のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
本実施の形態に係るパワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれにも形成可能である。
以上説明したように、本発明によれば、外力が負荷されても絶縁層と金属層とがずれにくく、信頼性の向上したパワーモジュールおよびその製造方法を提供することができる。
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。例えば、図５では、リードフレーム１，５の間にも絶縁層７を形成しているが、絶縁層７は、リードフレーム１，５の間には形成せず、リードフレーム１，５の下面のみに形成するようにしてもかまわない。
本発明に係るパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュールに利用することができる。また、ケース型モジュールでＤＢＣ（Direct Copper Bond）等の絶縁基板を使用しない構造に利用することも可能である。
１，５…金属層（リードフレーム）
３…半導体チップ
６…モールド樹脂
７…絶縁層
１１、１２、１３、１４、１５、１６…溝
２０…パワーモジュール
３…半導体チップ
６…モールド樹脂
７…絶縁層
１１、１２、１３、１４、１５、１６…溝
２０…パワーモジュール
Claims (23)
- 上面と下面とを有する絶縁層と、
前記絶縁層の前記上面側に配置された金属層と、
前記金属層上に配置された半導体チップと、
前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂と
を備え、
前記絶縁層と対峙する前記金属層の面に前記絶縁層の一部が入り込む溝が形成され、前記絶縁層の前記下面側は平面であり、
前記金属層の角部を覆う前記絶縁層の端部の高さは、前記溝に入り込んだ部分の前記絶縁層の高さより高く且つ前記半導体チップが配置された部分の前記金属層の高さより低いことを特徴とするパワーモジュール。 - 前記溝は、前記半導体チップから発生する熱が伝導される領域外に形成されていることを特徴とする請求項１に記載のパワーモジュール。
- 前記半導体チップと前記溝との間の角度が４５°以下であることを特徴とする請求項２に記載のパワーモジュール。
- 前記溝は、前記半導体チップから発生する熱が伝導される領域外のみに形成されていることを特徴とする請求項２または３に記載のパワーモジュール。
- 前記溝の断面形状は、矩形、半円形、半楕円形、三角形、楔形のうちの少なくとも１つであることを特徴とする請求項１〜４のいずれか１項に記載のパワーモジュール。
- 前記溝は、一方向のみ又は格子状に形成されていることを特徴とする請求項１〜５のいずれか１項に記載のパワーモジュール。
- 前記金属層は、前記半導体チップが配置される第１の金属層と、ワイヤを介して前記半導体チップに電気的に接続される第２の金属層とを備え、前記溝は、前記第１の金属層および前記第２の金属層の前記絶縁層と対峙する面に形成されることを特微とする請求項１〜６のいずれか１項に記載のパワーモジュール。
- 前記金属層は、第１の金属層と第２の金属層とを備え、
前記絶縁層と対峙する前記第１の金属層の面に前記絶縁層の一部が入り込む前記溝が形成され、
前記絶縁層と対峙する前記第２の金属層の面に粗面化処理が施されていることを特微とする請求項１〜６のいずれか１項に記載のパワーモジュール。 - 上面と下面とを有する絶縁層と、
前記絶縁層の前記上面側に配置され、前記絶縁層に沿った平行部と前記絶縁層から離れる方向に折れ曲がる角部とを有する金属層と、
前記平行部に配置された半導体チップと、
前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂と
を備え、
前記角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低いことを特徴とするパワーモジュール。 - 前記絶縁層と対峙する前記金属層の面に粗面化処理が施されていることを特微とする請求項１〜９のいずれか１項に記載のパワーモジュール。
- 前記絶縁層は、前記金属層よりも軟らかい材料で構成されていることを特徴とする請求項１〜１０のいずれか１項に記載のパワーモジュール。
- 前記絶縁層の硬さは、デュロメータ硬さでＡ４０よりも軟らかいことを特徴とする請求項１１に記載のパワーモジュール。
- 前記絶縁層は、有機材料で構成されていることを特徴とする請求項１〜１２のいずれか１項に記載のパワーモジュール。
- 前記絶縁層は、シリコーン系樹脂で構成されていることを特徴とする請求項１〜１３のいずれか１項に記載のパワーモジュール。
- 前記絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項１〜１４のいずれか１項に記載のパワーモジュール。
- 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも１つであることを特徴とする請求項１５に記載のパワーモジュール。
- 前記半導体チップがモールド樹脂でモールドされる前に前記絶縁層が形成されることを特徴とする請求項１〜１６のいずれか１項に記載のパワーモジュール。
- 前記半導体チップは、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスから形成され、電流変化率ｄｉ／ｄｔは、３×１０8(A/s)よりも大きいことを特徴とする請求項１〜１7のいずれか１項に記載のパワーモジュール。
- 前記半導体チップがモールド樹脂でモールドされた後に前記絶縁層が形成されることを特徴とする請求項１〜１６のいずれか１項に記載のパワーモジュール。
- 前記モールド樹脂と前記金属層とが面一に形成されていることを特徴とする請求項１９に記載のパワーモジュール。
- 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれかに形成されることを特徴とする請求項１〜２０のいずれか１項に記載のパワーモジュール。
- 第１のリードフレームおよび第２のリードフレームのそれぞれの下面に溝を形成する工程と、
前記第１のリードフレームにはんだを用いて半導体チップを接合する工程と、
前記半導体チップと前記第２のリードフレームとを電気的に接続するためにアルミワイヤを用いて超音波接合を行う工程と、
前記第１および第２のリードフレームを金型に配置し、前記第１および第２のリードフレームの下面に前記溝に入り込むように絶縁層を形成する工程であって、前記絶縁層は上面と下面とを有し、前記絶縁層の前記下面側は平面に形成されており、前記第１および第２のリードフレームの角部を覆う前記絶縁層の端部の高さを、前記溝に入り込んだ部分の前記絶縁層の高さより高く且つ前記半導体チップが配置された部分の前記第１のリードフレームの高さより低くし、前記第１および第２のリードフレームが前記絶縁層の前記上面側に配置されるように前記絶縁層を形成する工程と、
前記絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記第１および第２のリードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤをモールディングする工程
とを有することを特徴とするパワーモジュールの製造方法。 - 前記第１および第２のリードフレームの角部が覆われるように前記絶縁層を形成したことを特徴とする請求項２２に記載のパワーモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019069763A JP6818801B2 (ja) | 2019-04-01 | 2019-04-01 | パワーモジュールおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019069763A JP6818801B2 (ja) | 2019-04-01 | 2019-04-01 | パワーモジュールおよびその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013151685A Division JP2015023211A (ja) | 2013-07-22 | 2013-07-22 | パワーモジュールおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019140398A true JP2019140398A (ja) | 2019-08-22 |
| JP6818801B2 JP6818801B2 (ja) | 2021-01-20 |
Family
ID=67695539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019069763A Active JP6818801B2 (ja) | 2019-04-01 | 2019-04-01 | パワーモジュールおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6818801B2 (ja) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57175448U (ja) * | 1981-04-30 | 1982-11-05 | ||
| JPH09102580A (ja) * | 1995-08-02 | 1997-04-15 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPH1093015A (ja) * | 1996-09-11 | 1998-04-10 | Hitachi Ltd | 半導体装置 |
| JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2001118961A (ja) * | 1999-10-15 | 2001-04-27 | Mitsubishi Electric Corp | 樹脂封止型電力用半導体装置及びその製造方法 |
| JP2002167560A (ja) * | 2000-12-01 | 2002-06-11 | Sekisui Chem Co Ltd | 熱伝導性樹脂シート |
| JP2003283063A (ja) * | 2002-03-22 | 2003-10-03 | Kyocera Corp | セラミック回路基板 |
| CN101267011A (zh) * | 2007-03-13 | 2008-09-17 | 夏普株式会社 | 半导体发光装置、半导体发光装置用多引线框架 |
| JP2008300379A (ja) * | 2007-05-29 | 2008-12-11 | Sumitomo Electric Ind Ltd | パワーモジュール |
| JP2010245468A (ja) * | 2009-04-10 | 2010-10-28 | Denso Corp | モールドパッケージの実装構造および実装方法 |
| US20110174428A1 (en) * | 2009-05-21 | 2011-07-21 | Toyota Jidosha Kabushiki Kaisha | Method for bonding high heat conductive insulating resin |
| JP2012049194A (ja) * | 2010-08-24 | 2012-03-08 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2012134222A (ja) * | 2010-12-20 | 2012-07-12 | Hitachi Ltd | パワーモジュールおよびパワーモジュール用リードフレーム |
| JP2013084764A (ja) * | 2011-10-11 | 2013-05-09 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2015023211A (ja) * | 2013-07-22 | 2015-02-02 | ローム株式会社 | パワーモジュールおよびその製造方法 |
-
2019
- 2019-04-01 JP JP2019069763A patent/JP6818801B2/ja active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57175448U (ja) * | 1981-04-30 | 1982-11-05 | ||
| JPH09102580A (ja) * | 1995-08-02 | 1997-04-15 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPH1093015A (ja) * | 1996-09-11 | 1998-04-10 | Hitachi Ltd | 半導体装置 |
| JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2001118961A (ja) * | 1999-10-15 | 2001-04-27 | Mitsubishi Electric Corp | 樹脂封止型電力用半導体装置及びその製造方法 |
| JP2002167560A (ja) * | 2000-12-01 | 2002-06-11 | Sekisui Chem Co Ltd | 熱伝導性樹脂シート |
| JP2003283063A (ja) * | 2002-03-22 | 2003-10-03 | Kyocera Corp | セラミック回路基板 |
| CN101267011A (zh) * | 2007-03-13 | 2008-09-17 | 夏普株式会社 | 半导体发光装置、半导体发光装置用多引线框架 |
| JP2008300379A (ja) * | 2007-05-29 | 2008-12-11 | Sumitomo Electric Ind Ltd | パワーモジュール |
| JP2010245468A (ja) * | 2009-04-10 | 2010-10-28 | Denso Corp | モールドパッケージの実装構造および実装方法 |
| US20110174428A1 (en) * | 2009-05-21 | 2011-07-21 | Toyota Jidosha Kabushiki Kaisha | Method for bonding high heat conductive insulating resin |
| JP2012049194A (ja) * | 2010-08-24 | 2012-03-08 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
| JP2012134222A (ja) * | 2010-12-20 | 2012-07-12 | Hitachi Ltd | パワーモジュールおよびパワーモジュール用リードフレーム |
| JP2013084764A (ja) * | 2011-10-11 | 2013-05-09 | Mitsubishi Electric Corp | 電力用半導体装置 |
| JP2015023211A (ja) * | 2013-07-22 | 2015-02-02 | ローム株式会社 | パワーモジュールおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6818801B2 (ja) | 2021-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6280265B2 (ja) | パワーモジュール半導体装置 | |
| WO2015012180A1 (ja) | パワーモジュールおよびその製造方法 | |
| JP5067267B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP6097013B2 (ja) | パワーモジュール半導体装置 | |
| JP6301602B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP6077773B2 (ja) | パワーモジュール半導体装置 | |
| JPWO2014046058A1 (ja) | パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型 | |
| JP6371610B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP7175359B2 (ja) | 半導体装置及びパワーモジュール | |
| US20180350710A1 (en) | Semiconductor device, and power module | |
| JP6305778B2 (ja) | パワーモジュールおよびその製造方法 | |
| WO2018047485A1 (ja) | パワーモジュールおよびインバータ装置 | |
| JP6660412B2 (ja) | 半導体装置 | |
| JP6401444B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP6818801B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP6697941B2 (ja) | パワーモジュールおよびその製造方法 | |
| JP6630762B2 (ja) | パワーモジュール | |
| JP2023119214A (ja) | 半導体装置 | |
| JP2019040955A (ja) | 半導体モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201228 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6818801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |