JPWO2014046058A1 - パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型 - Google Patents

パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型 Download PDF

Info

Publication number
JPWO2014046058A1
JPWO2014046058A1 JP2014536839A JP2014536839A JPWO2014046058A1 JP WO2014046058 A1 JPWO2014046058 A1 JP WO2014046058A1 JP 2014536839 A JP2014536839 A JP 2014536839A JP 2014536839 A JP2014536839 A JP 2014536839A JP WO2014046058 A1 JPWO2014046058 A1 JP WO2014046058A1
Authority
JP
Japan
Prior art keywords
semiconductor device
power module
module semiconductor
terminal
block member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014536839A
Other languages
English (en)
Other versions
JP6368646B2 (ja
Inventor
俊雄 花田
俊雄 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2014046058A1 publication Critical patent/JPWO2014046058A1/ja
Application granted granted Critical
Publication of JP6368646B2 publication Critical patent/JP6368646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

パワーモジュール半導体装置（２）は、絶縁基板（１０）と、絶縁基板（１０）上に配置された第１パターン（１０ａ）（Ｄ）と、第１パターン上に配置された半導体デバイス（Ｑ）と、半導体デバイスと電気的に接続される電力系端子（ＳＴ・ＤＴ）および信号系端子（ＣＳ・Ｇ・ＳＳ）と、半導体デバイスおよび絶縁基板を被覆する樹脂層（１２）とを備える。信号系端子は、絶縁基板の主表面に対して垂直方向に延伸して配置される。構造が簡単でかつ部品点数が少なく、省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置を提供する。

Description

本発明は、パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型に関し、特に、ストレート配線構造のパワーモジュール半導体装置および低インダクタンスのインバータ装置、および垂直端子トランスファモールドのパワーモジュール半導体装置およびその製造方法、および金型に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスの特徴として、従来のＳｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などの従来のＳｉパワーデバイスでは、動作可能な温度範囲が１５０℃程度までである。
しかしながら、ＳｉＣパワーデバイスでは、理論的に、約６００℃まで動作可能である。
従来のＳｉパワーモジュールでは、Ｓｉパワーデバイスのロスが相対的に大きく、発熱の問題から大きなパワーを出力することができない。大きなパワーを出力することができない分、パワーモジュールの熱抵抗は大きくても許容できるため、反りの影響を考慮してパワーモジュールを厚く形成しているが、そのためにパワーモジュールの小型化に限界があった。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するための薄型パワーモジュールの設計は必須である。
これらのＳｉＣパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
また、ソケットを一体成型し、端子を圧入してプレスフィット垂直端子を形成するトランスファモールドについても開示されている（例えば、特許文献２参照。）。
特開２００５−１８３４６３号公報 特開２０１０−１２９７９５号公報
ケース型パワーモジュールではパワーモジュール本体に対して信号系端子が垂直方向に配置されているものが一般的である。
一方、ケース型パワーモジュールに比べ薄型構造を実現可能なトランスファモールド構造のモジュールにおいては、パワー系端子および信号系端子は、モールド外周に対して水平に配置される。このため、端子間やヒートシンクと端子間の絶縁を確保するための沿面に制約が生じる。また、モジュールを並列に配置する場合には、モジュール間距離を確保しなければならないため、スペースディメリットが生じる。
さらに、制御基板や受動部品を、モジュール上に、縦方向に搭載する縦積み構造の場合、信号系端子を垂直方向に折り曲げ加工などを、後工程として実施する必要がある。このため、製造工程数が増加し、また、折り曲げ加工の後工程において信号系端子の曲げ部に折れなどが発生することがある。
本発明の目的は、構造が簡単でかつ部品点数が少なく、省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置およびその製造方法、および金型を提供することにある。
また、本発明の目的は、電力系端子がストレート配線構造のパワーモジュール半導体装置および低直列インダクタンスのインバータ装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、絶縁基板と、前記絶縁基板上に配置された銅プレート層の第１パターンと、前記第１パターン上に配置された半導体デバイスと、前記半導体デバイスと電気的に接続される電力系端子および信号系端子と、前記半導体デバイスおよび前記絶縁基板を被覆する樹脂層とを備え、前記信号系端子は、前記絶縁基板の主表面に対して垂直方向に延伸して配置されるパワーモジュール半導体装置が提供される。
本発明の他の態様によれば、本体裁置部と、電力系端子の端子裁置部と、信号系端子を固定する固定機構とを有する下金型にパワーモジュール半導体装置を搭載する工程と、前記固定機構に前記信号系端子を固定する工程と、前記下金型と前記上金型を嵌合する工程と、前記下金型と前記上金型との間に形成される樹脂注入用の空間に対して樹脂を注入する工程と、前記下金型から前記上金型を取り外す工程と、樹脂封止された前記パワーモジュール半導体装置を取り外す工程とを有するパワーモジュール半導体装置の製造方法が提供される。
本発明の他の態様によれば、本体裁置部と、電力系端子の端子裁置部と、信号系端子を固定する固定機構とを有する下金型と、前記下金型と嵌合する上金型とを備える金型が提供される。
本発明の他の態様によれば、前記電力系端子は、前記樹脂層の主表面と平行に、前記樹脂層の長手方向に沿って、前記樹脂層の対向する両側面から互いに逆方向に延伸して配置され、ストレート配線構造を有するパワーモジュール半導体装置が提供される。
本発明の他の態様によれば、ストレート配線構造を有するパワーモジュール半導体装置を複数個並列に配置し、各パワーモジュール半導体装置の電力系端子をバスバー電極を介して接続したことを特徴とするインバータ装置が提供される。
本発明によれば、構造が簡単でかつ部品点数が少なく、省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置およびその製造方法、および金型を提供することができる。
また、本発明によれば、ストレート配線構造のパワーモジュール半導体装置および低直列インダクタンスのインバータ装置を提供することができる。
比較例に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的鳥瞰構成図。 比較例に係るパワーモジュール半導体装置であって、ワンインワンモジュールにおいて、樹脂層を形成前の模式的鳥瞰構成図。 比較例に係るパワーモジュール半導体装置であって、ワンインワンモジュールにおいて、上面板電極を形成前の模式的鳥瞰構成図。 比較例に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 図４のＩ−Ｉ線に沿う模式的断面構造図。 比較例に係るパワーモジュール半導体装置を６個配置して構成した３相交流インバータ装置の模式的回路構成図。 比較例に係るパワーモジュール半導体装置を６個配置して３相交流インバータ装置を構成した模式的平面構成と各端子間の接続図。 （ａ）比較例に係るパワーモジュール半導体装置を６個配置して３相交流インバータ装置を構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成図、（ｂ）図８（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的回路表現図。 第１の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの詳細回路表現図。 第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置の鳥瞰図。 第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置の模式的平面構成図。 （ａ）図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図、（ｂ）図１２のＩＩＩ−ＩＩＩ線に沿う別の模式的断面構造図、（ｃ）図１２のＩＩＩ−ＩＩＩ線に沿う更に別の模式的断面構造図。 図１２のＩＶ−ＩＶ線に沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 図１５のＶ−Ｖ線に沿う模式的断面構造図。 図１５のＶＩ−ＶＩ線に沿う模式的断面構造図。 図１５のＶＩＩ−ＶＩＩ線に沿う模式的断面構造図。 図１５のＶＩＩＩ−ＶＩＩＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置を６個配置して３相交流インバータを構成した模式的平面構成図。 第１の実施の形態に係るパワーモジュール半導体装置を６個配置して３相交流インバータを構成した各端子間の接続図。 第１の実施の形態に係るパワーモジュール半導体装置を６個配置して３相交流インバータを構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成図。 （ａ）図２２のＩＸ−ＩＸ線に沿う模式的断面構造図、（ｂ）図２２のＸ−Ｘ線に沿う模式的断面構造図。 （ａ）図２２のＩＸ−ＩＸ線に沿う別の模式的断面構造図、（ｂ）図２２のＸ−Ｘ線に沿う別の模式的断面構造図。 （ａ）図２２のＩＸ−ＩＸ線に沿う更に別の模式的断面構造図、（ｂ）図２２のＸ−Ｘ線に沿う更に別の模式的断面構造図。 図２２に示す、第１の実施の形態に係るパワーモジュール半導体装置を６個配置して３相交流インバータを構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成図において、信号端子電極（ＳＳ・Ｇ・ＣＳ）を千鳥格子パターンに配置した例を示す図。 図２２に示す、第１の実施の形態に係るパワーモジュール半導体装置を６個配置して３相交流インバータを構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成図において、制御基板および電源基板を上部に配置した例を示す図。 図２７のＸＩ−ＸＩ線に沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置を６個配置して構成した３相交流インバータに適用される制御基板の表面写真例。 第１の実施の形態に係るパワーモジュール半導体装置を６個配置して構成した３相交流インバータに適用される制御基板の裏面写真例。 第１の実施の形態に係るパワーモジュール半導体装置を６個配置して構成した３相交流インバータ上に制御基板および電源基板を配置した模式的鳥瞰図。 第１の実施の形態に係るパワーモジュール半導体装置を４個配置して構成したフルブリッジインバータの回路構成図。 第１の実施の形態に係るパワーモジュール半導体装置を４個配置してフルブリッジインバータを構成した各パワー端子間の接続電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成図。 第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相交流インバータの模式的回路構成において、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 第１の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相交流インバータの模式的回路構成図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において、電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳの半田付け工程に使用するカーボン治具の模式的平面構成図、（ｂ）パワーモジュール半導体装置をカーボン治具に搭載し、電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳの半田付け工程を実施した様子を示す模式的平面構成図。 パワーモジュール半導体装置を搭載したカーボン治具をホットプレート上に搭載し、カーボン治具の長手方向で切った、図３８（ｂ）のＸＩＩ−ＸＩＩに沿う模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置の製造方法において、トランスファモールド樹脂を封止する工程を説明する模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する下金型の平面図、（ｂ）図４１（ａ）のＸＩＩＩ−ＸＩＩＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する上金型の平面図、（ｂ）図４２（ａ）のＸＩＶ−ＸＩＶ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する半導体デバイスの固定機構の平面撮像図、（ｂ）半導体デバイスの固定機構の平面図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する下金型の一部を示す平面撮像図、（ｂ）下金型の一部を示す平面図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する上金型の一部を示す平面撮像図、（ｂ）上金型の一部を示す平面図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する下金型に半導体デバイスの固定機構を装着した状態を示す平面図、（ｂ）図４６（ａ）のＤ部の拡大図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第１のモールディング工程における半導体デバイスの固定機構の状態を示す斜視図、（ｂ）図４７（ａ）のＸＶ−ＸＶ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第２のモールディング工程における半導体デバイスの固定機構の状態を示す斜視図、（ｂ）図４８（ａ）のＸＶＩ−ＸＶＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第３のモールディング工程における半導体デバイスの固定機構の状態を示す斜視図、（ｂ）図４９（ａ）のＸＶＩＩ−ＸＶＩＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第４のモールディング工程における半導体デバイスの固定機構の状態を示す斜視図、（ｂ）図５０（ａ）のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第５のモールディング工程における半導体デバイスの固定機構の状態を示す斜視図、（ｂ）図５１（ａ）のＸＩＸ−ＸＩＸ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第６のモールディング工程における半導体デバイスの固定機構の状態および上金型を示す斜視図、（ｂ）図５２（ａ）のＸＸ−ＸＸ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第７のモールディング工程における樹脂を注入した状態を示す斜視図、（ｂ）図５３（ａ）のＸＸＩ−ＸＸＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の第８のモールディング工程におけるパワーモジュール半導体装置の取り出し状態を示す斜視図、（ｂ）図５４（ａ）のＸＸＩＩ−ＸＸＩＩ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する他の実施例に係る下金型の一部を示す模式的断面構造図、（ｂ）他の実施例に係る下金型に半導体デバイスを載置した状態を示す模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する他の実施例に係る下金型に上金型をセットした状態を示す模式的断面構造図、（ｂ）他の実施例に係る下金型と上金型との間に樹脂を注入した状態を示す模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する他の実施例に係る下金型にモールドされたパワーモジュール半導体装置が載置された状態を示す模式的断面構造図、（ｂ）下金型から取り外されたパワーモジュール半導体装置を示す模式的断面構造図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールにおいて、樹脂層を形成前の模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールにおいて、上面板電極を形成前の模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的裏面外観構成図。 図６１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う模式的断面構造図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的鳥瞰構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的裏面外観構成図。 図６５のＸＸＩＶ−ＸＸＩＶ線に沿う模式的断面構造図。 図６７のＡ部分の拡大された模式的断面構造図。 図６８のＢ部分の模式的平面パターン構成図。 図６９のＸＸＶ−ＸＸＶ線に沿う模式的断面構造図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的回路表現図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的鳥瞰構成図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールにおいて、樹脂層を形成前の模式的鳥瞰構成図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールにおいて、上面板電極を形成前の模式的鳥瞰構成図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的平面パターン構成図。 図７５のＸＸＶＩ−ＸＸＶＩ線に沿う模式的断面構造図。 第４の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的裏面外観構成図。 ３相交流インバータを駆動するために第４の実施の形態に係るパワーモジュール半導体装置を３個並列に配置した模式的平面構成図。 第４の実施の形態に係るパワーモジュール半導体装置を３個並列に配置し、３相交流インバータを駆動する模式的平面構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例]
比較例に係るパワーモジュール半導体装置２ａは、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として６チップ（ＭＯＳトランジスタ×６）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、６個まで並列接続可能である。尚、６チップの内、一部をダイオードＤＩ用として搭載することも可能である。
比較例に係るパワーモジュール半導体装置２ａは、図１に示すように、樹脂層１２に被覆されたセラミック基板１０の第１の辺に配置されたドレイン端子ＤＴおよびソース端子ＳＴと、第１の辺に対向の辺に配置された信号端子ＳＳ・Ｇ・ＣＳ・Ｂ１・Ｂ２とを備える。ここで、信号端子ＳＳ・Ｇ・ＣＳは、の半導体デバイスＱのソースセンス端子・ゲート信号端子・電流センス端子に対応し、信号端子Ｂ１・Ｂ２は、サーミスタ接続端子に対応する。
また、樹脂層１２を形成前の模式的鳥瞰構成は、図２に示すように表される。
さらに、上面板電極２２を形成前の模式的鳥瞰構成は、図３に示すように表される。
また、比較例に係るパワーモジュール半導体装置２ａであって、ワンインワンモジュールの模式的平面パターン構成は、図４に示すように表され、図４のＩ−Ｉ線に沿う模式的断面構造は、図５に示すように表される。
比較例に係るパワーモジュール半導体装置２ａは、図１〜図５に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａの第１パターン１０ａ（Ｄ）と、第１パターン１０ａ（Ｄ）上に配置された半導体デバイスＱと、第１パターン１０ａ（Ｄ）上に配置された第１柱状接続電極１８pと、第１柱状接続電極１８pに接続されたドレイン端子ＤＴとを備える。また、第１銅プレート層１０ａの第２パターン１０ａ（ＥＰ）と、第２パターン１０ａ（ＥＰ）上に配置された第２柱状接続電極１８nと、第２柱状接続電極１８nに接続されたソース端子ＳＴとを備える。また、半導体デバイスＱ上に配置された柱状電極２０を備える。また、柱状電極２０および第２柱状接続電極１８n上に半田層３ａを介して配置された上面板電極２２を備える。
、比較例に係るパワーモジュール半導体装置２ａを６個配置して、３相交流インバータ装置４ａを構成した模式的回路構成は、図６に示すように表され、模式的平面構成と各端子間の接続関係は、図７に示すように表される。
ここで、比較例に係るパワーモジュール半導体装置を６個配置して３相交流インバータ装置４ａを構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成は、図８（ａ）に示すように表され、図８（ａ）のＩＩ−ＩＩ線に沿う模式的断面構造は、図８（ｂ）に示すように表される。
比較例に係るパワーモジュール半導体装置２ａにおいては電流導通経路が、ドレイン端子ＤＴ→パワーデバイス本体内→ソース端子ＳＴというようにＵターンする経路になる。
このような電流導通経路がＵターンするような経路により、寄生成分（インダクタンス、抵抗成分など）が打ち消されるという効果がある。また、ソース端子ＳＴ・ドレイン端子ＤＴ側に電源を配置し、信号端子ＳＳ・Ｇ・ＣＳ・Ｂ１・Ｂ２側に制御装置等を配置し易いなどの利点がある。
しかしながら、３相交流インバータ装置４ａを構成する場合には、図７、図８に示すように複数のパワーモジュール半導体装置２ａを並列に配置する必要があり、電流がＵターンするパッケージ構成では、インバータ装置全体としては、却ってモジュール配線（バスバーなど）の寄生成分が大きくなってしまう可能性が高い。即ち、モジュール内の寄生成分は低減されるものの外部配線が長くなり、インバータ装置全体としては寄生成分の低減が困難となる。
また、ソース端子ＳＴ・ドレイン端子ＤＴがパッケージの同一側面から露出しているため、端子間を接続する際に、絶縁距離を確保するために、図８に示すように、配線を構成するバスバー電極ＧＮＤＬ・ＰＯＷＬを折り曲げ加工する必要があり、配線効率が低下する。
さらに、ソース端子ＳＴ・ドレイン端子ＤＴがパッケージの同一側面に設けられるため、複数のパワーモジュール半導体装置２ａを並列に配置した際に並び方向の距離が相対的に長くなり、設置面積が大きく、冷却機構等が大型化する。
[第１の実施の形態]
（半導体装置の構成）
第１の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図９に示すように表される。また、実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの詳細回路表現は、図１０に示すように表される。
第１の実施の形態に係るパワーモジュール半導体装置２は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として５チップ（ＭＯＳトランジスタ×５）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
図９には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。
さらに詳細には、図１０に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図１０において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。なお、実施の形態においても半導体デバイスＱには、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的鳥瞰構成は、図１１に示すように表される。実施の形態に係るストレート配線構造のパワーモジュール半導体装置２においては、信号系端子ＳＳ・Ｇ・ＣＳは、図１１に示すように、樹脂層１２から垂直方向に突き出したように配置されている。
また、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２の模式的平面構成は、図１２に示すように表され、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１３（ａ）に示すように表され、図１２のＩＩＩ−ＩＩＩ線に沿う別の模式的断面構造は、図１３（ｂ）に示すように表され、図１２のＩＩＩ−ＩＩＩ線に沿う更に別の模式的断面構造は、図１３（ｃ）に示すように表される。また、図１２のＩＶ−ＩＶ線に沿う模式的断面構造は、図１４に示すように表される。
実施の形態に係るストレート配線構造のパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成は、図１５に示すように表され、図１５のＶ−Ｖ線に沿う模式的断面構造は、図１６に示すように表され、ＶＩ−ＶＩ線に沿う模式的断面構造は、図１７に示すように表され、ＶＩＩ−ＶＩＩ線に沿う模式的断面構造は、図１８に示すように表され、ＶＩＩＩ−ＶＩＩＩ線に沿う模式的断面構造は、図１９に示すように表される。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２は、図１５および図１６に示すように、絶縁基板１０と、絶縁基板１０上に配置された銅プレート層１０ａの第１パターン１０ａ（Ｄ）と、第１パターン１０ａ（Ｄ）上に配置された半導体デバイスＱと、半導体デバイスＱと電気的に接続される電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳと、半導体デバイスＱおよび絶縁基板１０を被覆する樹脂層１２とを備える。ここで、信号系端子ＣＳ・Ｇ・ＳＳは、絶縁基板１０の主表面に対して垂直方向に延伸して配置され、電力系端子ＳＴ・ＤＴは、樹脂層１２の主表面と平行に、樹脂層１２の長手方向に沿って、樹脂層１２の対向する両側面から互いに逆方向に延伸して配置され、ストレート配線構造を有する。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２においては、電力系端子ＳＴ・ＤＴは、図１１〜図１６に示すように、樹脂層１２の側面から主表面と平行方向に配置されている。
また、電力系端子ＳＴ・ＤＴは、図１１〜図１６に示すように、樹脂層１２の長手方向に沿って、樹脂層１２の対向する両側面から互いに逆方向に延伸して配置される。
また、電力系端子ＳＴ・ＤＴは、図１２および図１３に示すように、樹脂層１２の厚み方向に、所定の段差ＶＤ１・ＶＤ２・ＶＤ３をもって配置される。
また、絶縁基板１０の主表面に対する垂直方向は、樹脂層１２の主表面に対する垂直方向に等しい。
また、信号系端子ＣＳ・Ｇ・ＳＳは、図１１および図１２に示すように、樹脂層１２の主表面上に直線状に配置されていても良い。
また、信号系端子は、ゲート信号端子Ｇおよびセンサ用端子を備えていても良い。
また、センサ用端子は、ソースセンス端子ＳＳおよび電流センス端子ＣＳを備えていても良い。ここで、ソースセンス端子ＳＳ、電流センス端子ＣＳの他に、図示は省略されているが、温度センス用にサーミスタ接続端子Ｂ１・Ｂ２などを信号系端子と同様に絶縁基板１０の主表面に対して垂直方向に配置しても良い。
また、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２は、絶縁基板１０上に、半導体デバイスＱに隣接して配置された電極パターンＣＳＰ・ＧＳＰ・ＳＳＰを備え、信号系端子ＣＳ・Ｇ・ＳＳは、電極パターンＣＳＰ・ＧＳＰ・ＳＳＰに半田付けにより接続されていても良い。
電流センス端子ＣＳは、図１５および図１７に示すように、電流センス電極パターンＣＳＰに対して半田層３ｃを介して半田付けにより接続されており、かつゲート信号電極パターンＧＳＰ上において曲げられて絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
ゲート信号端子Ｇは、図１５および図１８に示すように、ゲート信号電極パターンＧＳＰに対して半田層３ｃを介して半田付けにより接続されており、かつゲート信号電極パターンＧＳＰ上に絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
ソースセンス端子ＳＳは、図１５および図１９に示すように、ソースセンス電極パターンＳＳＰに対して半田層３ｃを介して半田付けにより接続されており、かつゲート信号電極パターンＧＳＰ上において曲げられて絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
また、絶縁基板１０は、セラミック基板で構成されていても良い。ここで、セラミック基板は、例えば、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣで形成可能である。
更に、第１の実施の形態に係るパワーモジュール半導体装置２は、図１５および図１６に示すように、第１銅プレート層１０ａの第２パターン１０ａ（Ｓ）と、半導体デバイスＱ上に配置された柱状電極２０と、柱状電極２０上に配置された上面板電極２２と、第１パターン１０ａ（Ｄ）上に配置されたドレイン端子ＤＴと、第２パターン１０ａ（Ｓ）上に配置され、かつ上面板電極２２と接続された柱状接続電極１８nと、柱状接続電極１８nに接続されたソース端子ＳＴとを備える。
電力系端子ＳＴ・ＤＴは、半導体デバイスＱのソースパッド電極ＳＰ（図３５参照）に接続されたソース端子ＳＴと、半導体デバイスＱのドレイン電極パターンＤ（図３４および図３５参照）に接続されたドレイン端子ＤＴとを備える。また、ソース端子ＳＴは、半導体デバイスＱのソースパッド電極ＳＰに接続され、ドレイン端子ＤＴは、半導体デバイスＱのドレイン電極パターンＤに接続される。
また、半導体デバイスＱの電流センス端子ＣＳ・ゲート信号端子Ｇ・ソースセンス端子ＳＳは、図１５および図１６に示すように、ボンディングワイヤを介して、それぞれ半導体デバイスＱに隣接して配置された電流センス電極パターンＣＳＰ・ゲート信号電極パターンＧＳＰ・ソースセンス電極パターンＳＳＰとボンディング接続される。
また、第１パターン１０ａ（Ｄ）と半導体デバイスＱは、半田層３ｂを介して接合され、第２パターン１０ａ（Ｓ）と柱状接続電極１８nも半田層３ｂを介して接合される。
また、柱状電極２０と上面板電極２２は、半田層３ａを介して接合され、柱状接続電極１８nと上面板電極２２およびソース端子ＳＴも半田層３ａを介して接合される。
第１の実施の形態に係るパワーモジュール半導体装置２は、ワンインワン型モジュール構成において、第１パターン１０ａ（Ｄ）上に半導体デバイスＱに隣接して配置されたダイオードＤＩを備えていても良い。このダイオードＤＩのカソードＫは、第１パターン１０ａ（Ｄ）に接続され、アノードＡは、柱状電極２０を介して上面板電極２２に接続される。
ここで、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣショットキーバリアダイオード（ＳＢＤ：Schottky Barrier Diode）で形成可能である。
セラミック基板１０の裏面上に配置される第２銅プレート層１０ｂは、ヒートスプレッダとして機能する。
また、樹脂層１２は、トランスファモールド樹脂で形成されていても良い。樹脂層１２は、エポキシ系樹脂若しくはシリコーン系樹脂で形成されていても良い。
半導体デバイスＱの複数のチップは、セラミック基板１０の表面上に、セラミック基板１０の厚み方向から見た平面視で離間した位置に配置され、樹脂層１２により樹脂モールドされている。
また、柱状接続電極１８nは、線熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）の値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
上面板電極２２部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
柱状電極２０部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
ＣＴＥの値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。
ＣｕＭｏは、このような利点を有している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。
各部材の接合構造の形成には、半田接合の他に、金属粒子接合、固相拡散接合、液相拡散（ＴＬＰ：Transient Liquid Phase）接合などの技術を適用可能である。
例えば、金属粒子接合は、導電性粒子を含むペースト材料を焼成して形成される。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子またはニッケルや銅粒子などである。例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８０質量％〜約９５質量％である。また、銀ナノ粒子の場合の平均粒径は、約１０ｎｍ〜約１００ｎｍ程度である。
第１の実施の形態に係るパワーモジュール半導体装置２の垂直端子内部構造においては、金属端子部品を電極パターンなどに対して直に半田付けなどを行うため、ソケットなどの部品を必要としない。
（３相交流インバータ構成）
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して３相交流インバータ装置４を構成した模式的平面構成は、図２０に示すように表される。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２においては、樹脂層１２の外周に信号系端子ＳＳ・Ｇ・ＣＳを配置していないので、図２０に示すように並列配置してもパワーモジュール間距離を詰めることができる。
また、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して３相交流インバータ装置４を構成した各端子間の接続関係は、図２１に示すように表される。
また、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して３相交流インバータ装置４を構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成は、図２２に示すように表される。
トランジスタＱ１・Ｑ４、Ｑ２・Ｑ５．Ｑ３・Ｑ６は、それぞれハーフブリッジのインバータを構成する。
図２１および図２２に示すように、トランジスタＱ１・Ｑ２・Ｑ３のドレイン端子ＤＴ１・ＤＴ２・ＤＴ３は、電源用のバスバー電極ＰＯＷＬによって共通に接続され、トランジスタＱ４・Ｑ５・Ｑ６のソース端子ＳＴ４・ＳＴ５・ＳＴ６は、接地用にバスバー電極ＧＮＤＬによって共通に接続される。
また、図２１および図２２に示すように、トランジスタＱ１・Ｑ２・Ｑ３のソース端子ＳＴ１・ＳＴ２・ＳＴ３は、トランジスタＱ４・Ｑ５・Ｑ６のドレイン端子ＤＴ４・ＤＴ５・ＤＴ６とそれぞれバスバー電極ＵＬ・ＶＬ・ＷＬによって共通に接続される。この結果、バスバー電極ＵＬ・ＶＬ・ＷＬからは、Ｕ・Ｖ・Ｗの３相出力が得られる。
また、図２２のＩＸ−ＩＸ線に沿う模式的断面構造は、図２３（ａ）に示すように表され、図２２のＸ−Ｘ線に沿う模式的断面構造は、図２３（ｂ）に示すように表される。
また、図２２のＩＸ−ＩＸ線に沿う別の模式的断面構造は、図２４（ａ）に示すように表され、図２２のＸ−Ｘ線に沿う別の模式的断面構造は、図２４（ｂ）に示すように表される。
また、図２２のＩＸ−ＩＸ線に沿う更に別の模式的断面構造は、図２５（ａ）に示すように表され、図２２のＸ−Ｘ線に沿う更に別の模式的断面構造は、図２５（ｂ）に示すように表される。
また、電力系端子ＳＴ・ＤＴは、図１２および図１３に示すように、トランスファモールド樹脂層１２の厚み方向に、所定の段差ＶＤ１・ＶＤ２・ＶＤ３をもって配置されており、図２３・図２４・図２５の例は、図１３（ａ）に示された所定の段差ＶＤ１を有する例・図１３（ｂ）に示された所定の段差ＶＤ２を有する例・図１３（ｃ）に示された所定の段差ＶＤ３を有する例に対応する。
図１３（ａ）に示された所定の段差ＶＤ１を有する例では、バスバー電極ＰＯＷＬ・ＧＮＤＬと共にバスバー電極ＵＬ・ＶＬ・ＷＬは、ストレートな電極構造を有する。
図１３（ｂ）に示された所定の段差ＶＤ２を有する例では、バスバー電極ＰＯＷＬ・ＧＮＤＬは、ストレートな電極構造を有するが、バスバー電極ＵＬ・ＶＬ・ＷＬは、所定の段差ＶＤ２の値が相対的に小さいために、上方向に屈曲した電極構造を有する。
図１３（ｃ）に示された所定の段差ＶＤ３を有する例では、バスバー電極ＰＯＷＬ・ＧＮＤＬは、ストレートな電極構造を有するが、バスバー電極ＵＬ・ＶＬ・ＷＬは、所定の段差ＶＤ３の値が相対的に大きいために、下方向に屈曲した電極構造を有する。
実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置４において、信号端子電極（ＳＳ・Ｇ・ＣＳ）を千鳥格子パターンに配置した例は、図２６に示すように表される。すなわち、実施の形態に係るストレート配線構造のパワーモジュール半導体装置２においては、信号系端子ＣＳ・Ｇ・ＳＳは、樹脂層１２の主表面上に千鳥状に配置されていても良い。更に、信号系端子ＣＳ・Ｇ・ＳＳは、樹脂層１２の主表面上にランダムに配置されていても良い。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を複数個並列に配置したインバータ装置４は、図２０〜図２２に示すように、ストレート配線構造を有するパワーモジュール半導体装置２を複数個並列に配置し、各パワーモジュール半導体装置２の電力系端子ＳＴ・ＤＴをバスバー電極を介して接続している。
また、実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を複数個並列に配置したインバータ装置４は、パワーモジュール半導体装置のドレイン端子ＤＴおよびソース端子ＳＴが、隣接するパワーモジュール半導体装置のソース端子ＳＴおよびドレイン端子ＤＴと互いに対向するように配置している。
また、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を複数個並列に配置したインバータ装置４は、複数のパワーモジュール半導体装置２において、ハーフブリッジを構成する第１トランジスタ・第２トランジスタ（Ｑ１・Ｑ４）・（Ｑ２・Ｑ５）・（Ｑ３・Ｑ６）を隣接して配置し、かつ第１トランジスタのソース端子・ドレイン端子、第２トランジスタのドレイン端子・ソース端子が、互いに隣接するように配置している。すなわち、（ＳＴ１・ＤＴ４）・（ＤＴ１・ＳＴ４）・（ＳＴ２・ＤＴ５）・（ＤＴ２・ＳＴ５）・（ＳＴ３・ＤＴ６）・（ＤＴ３・ＳＴ６）が、互いに隣接するように配置している。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置においては、パワーモジュール半導体装置２を複数個備え、各パワーモジュール半導体装置の電力系端子をバスバー電極を介して接続することによって、３相交流用のインバータ装置４をコンパクトに構成可能である。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置においては、ストレート配線のモジュール構造において、段差端子構造を有するため、低直列インダクタンスＬsの配線を実現することができる。
実施の形態に係るストレート配線構造のパワーモジュール半導体装置においては、ワンインワン構成でドレイン端子ＤＴとソース端子ＳＴをストレート（直線的）に配置し、かつドレイン端子ＤＴとソース端子ＳＴに段差をつけることによって、モジュールを並列横並び配置にすることで、容易に３相交流インバータ装置（6 in 1）を構成可能である。
また、ドレイン端子ＤＴとソース端子ＳＴに段差を設けることで、モジュール間を配線するバスバー電極同士の絶縁距離を容易に確保することができ、また、配線効率を良好にすることができる。
また、絶縁距離を確保するために配線（バスバー）を折り曲げ加工する比較例に比べ、本実施の形態に係るパワーモジュール半導体装置を適用した３相交流インバータ装置では、配線長を低減可能であり、寄生直列インダクタンスＬｓを約１０％低減することができる。
（縦積み構造）
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して３相交流インバータ装置４を構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成において、制御基板６および電源基板８を上部に配置した例は、図２７に示すように表され、図２７のＸＩ−ＸＩ線に沿う模式的断面構造は、図２８に示すように表される。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置を６個配置して構成した３相交流インバータ装置４は、図２７および図２８に示すように、複数個並列に配置されたパワーモジュール半導体装置２上に配置され、パワーモジュール半導体装置２を制御する制御基板６と、複数個並列に配置されたパワーモジュール半導体装置２上に配置され、パワーモジュール半導体装置２および制御基板６に電源を供給する電源基板８とを備え、信号系端子ＣＳ・Ｇ・ＳＳが延伸する垂直方向の長さは、制御基板６および電源基板８と接続可能な長さである。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置４に適用される制御基板６の表面写真例は、図２９に示すように表され、裏面写真例は、図３０に示すように表される。
更に、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置４上に制御基板６および電源基板８を配置した模式的鳥瞰構成は、図３１に示すように表される。図３１においては、６個のパワーモジュール半導体装置２の信号系端子（ＣＳ１・Ｇ１・ＳＳ１）・（ＣＳ２・Ｇ２・ＳＳ２）・（ＣＳ３・Ｇ３・ＳＳ３）・（ＣＳ４・Ｇ４・ＳＳ４）・（ＣＳ５・Ｇ５・ＳＳ５）・（ＣＳ６・Ｇ６・ＳＳ６）は、それぞれ制御基板６および電源基板８に対して垂直方向に接続されて、３相交流インバータ装置４を構成している。尚、図３１においては、簡単化するために、制御基板６・電源基板８の詳細パターンは図示を省略している。また、図３１においては、構造の詳細を明確にするために、パワーモジュール半導体装置２と制御基板６・電源基板８の縦方向の距離が相対的に長くなるように図示しているが、実際上は、距離を詰めて配置される。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を６個配置して構成した３相交流インバータ装置においては、制御基板、電源基板、スナバコンデンサＣなどを縦積み構造に配置することが容易になり、システムのスリム化を図ることができる。
（フルブリッジインバータ構成）
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を４個配置して構成したフルブリッジインバータ装置５の回路構成は、図３２に示すように表される。
また、第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置２を４個配置してフルブリッジインバータ装置５を構成した各パワー端子間の接続配線（バスバー）電極（ＧＮＤＬ・ＰＯＷＬ）も含む模式的平面構成は、図３３に示すように表される。
第１の実施の形態に係るストレート配線構造のパワーモジュール半導体装置を４個配置して構成したフルブリッジインバータ装置においても、制御基板、電源基板、スナバコンデンサＣなどを縦積み構造に配置することが容易であり、システムのスリム化を図ることができる。
（半導体デバイスの構成例）
第１の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図３４に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図３４では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、第１の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
第１の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、第１の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
第１の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図３５に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図３５に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図１２の構成例では、図示を省略しているが、図３４或いは、図３５の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図３５に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。
第１の実施の形態に係るパワーモジュール半導体装置２において、電源端子ＰＬと接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成は、図３６に示すように表される。実施の形態に係るパワーモジュール半導体装置２を電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ系デバイスのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(A/s)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（半導体装置を適用した応用例）
次に、図３７を参照して、第１の実施の形態に係るパワーモジュール半導体装置２を用いて構成した３相交流インバータについて説明する。
図３７に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部５０は、図３７では、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＯＳＦＥＴＱ３・Ｑ６にも接続されている。
パワーモジュール部５２は、蓄電池（Ｅ）４６の接続されたコンバータ４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
実施の形態に係るパワーモジュール半導体装置２では、図３７のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
（製造方法）
第１の実施の形態に係るパワーモジュール半導体装置の製造方法において、電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳの半田付け工程に使用するカーボン治具４００の模式的平面構成は、図３８（ａ）に示すように表される。
カーボン治具４００は、図３８（ａ）に示すように、中央にセラミック基板挿入部４０２、左右両端に凹部形状のドレイン端子ＤＴ裁置部４０１ａ・ソース端子ＳＴ裁置部４０１ｂを備える。
パワーモジュール半導体装置をカーボン治具４００に搭載し、電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳの半田付け工程を実施した様子を示す模式的平面構成は、図３８（ｂ）に示すように表される。
また、パワーモジュール半導体装置２を搭載したカーボン治具４００をホットプレート４０３上に搭載し、カーボン治具４００の長手方向で切った模式的断面構造は、図３９に示すように表される。図３９は、図３８（ｂ）のＸＩＩ−ＸＩＩに沿う模式的断面構造に対応している。破線部分は、信号系端子ＣＳ・Ｇ・ＳＳの相対的な位置を投影して示したものである。
ホットプレート４０３を加熱することによって、信号系端子ＣＳ・Ｇ・ＳＳを電極パターンＣＳＰ・ＧＳＰ・ＳＳＰに半田付けすることができる。また、電力系端子ＳＴ・ＤＴをパワーモジュール半導体装置２の柱状接続電極１８n・第１パターン１０ａ（Ｄ）に半田付けすることができる。ここで、高融点半田を使用する場合には、ホットプレート４０３を例えば、約３４０℃〜３６０℃程度に加熱する。
第１の実施の形態に係るパワーモジュール半導体装置の製造方法においては、図３８〜図３９に示された構造のカーボン治具４００を使用することによって、電力系端子ＳＴ・ＤＴおよびセラミック基板１０の平行性を確保することができる。
第１の実施の形態に係るパワーモジュール半導体装置の製造方法において、トランスファモールド樹脂を封止する工程を説明する模式的断面構造は、図４０に示すように表される。すなわち、図３８〜図３９に示された製造工程を経て電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳを接続した構造のパワーモジュール半導体装置を上下反対にし、上金型２２０および下金型２００によって挟み込み、トランスファモールド樹脂を封入して樹脂層１２を形成後、上金型２２０および下金型２００を取り外した様子が、図４０に示されている。尚、図４０において、２０２・２０３は、本体載置部・端子載置部、２０４は、信号系端子ＣＳ・Ｇ・ＳＳの収容部、２２３は、樹脂注入部である。
第１の実施の形態に係るパワーモジュール半導体装置の製造方法においては、図４０に示される上金型２２０および下金型２００を使用することによって、電力系端子ＳＴ・ＤＴの段差端子構造が実現されている。
第１の実施の形態によれば、ストレート配線構造のパワーモジュール半導体装置およびワンインワンＴＰＭによる低直列インダクタンスインバータシステムを提供することができる。
―金型―
以下、図４１〜図４６を参照して、第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する金型の構成について説明する。
第１の実施の形態に係るパワーモジュール半導体装置の製造方法において適用される金型は、パワーモジュール半導体装置の本体裁置部と、パワーモジュール半導体装置の電力系端子の端子裁置部と、パワーモジュール半導体装置の信号系端子を固定する固定機構とを有する下金型と、下金型と嵌合する上金型とを備える。
固定機構は、信号系端子を案内する直線状の案内溝を備えた第１ブロック部材と、案内溝と係合する突起部を備え第１ブロック部材に対して進退可能に摺動する第２ブロック部材と、第２ブロック部材と係合して第２ブロック部材を前記第１ブロック部材側に押圧する第３ブロック部材とを備え、第２ブロック部材の第３ブロック部材と対向する面は下り方向に傾斜する下り傾斜面を有し、第３ブロック部材の第２ブロック部材と対向する面は上り方向に傾斜する上り傾斜面を有する。
下金型は、矩形状の収容部を備え、固定機構は、収容部に収容される。
第１ブロック部材および第３ブロック部材は、収容部内において、下金型側に螺合される止めネジを挿通可能なネジ孔を備え、第３ブロック部材は、止めネジの螺合に伴って下金型に移動する際に、傾斜面同士の係合により第２ブロック部材に対して、第１ブロック部材に向かう方向の押圧力を生じさせる。
第１ブロック部材および第２ブロック部材は、ジャッキアップ用ネジを螺合させるネジ孔を備える。
第１ブロック部材の止めネジを挿通可能なネジ孔は、ジャッキアップ用ネジを螺合させるネジ孔を兼ねる。
図４１（ａ）は、第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する下金型２００の平面図、図４１（ｂ）は、図４１（ａ）のＸＩＩＩ−ＸＩＩＩ線に沿う模式的断面構造図である。
下金型２００は、例えば、鉄鋼材料等からなる金属板に切削加工などを施して形成される。
図４１（ａ）に示すように、下金型２００の略中央には、下金型２００を貫通する樹脂の導入孔２０１が形成される。
また、導入孔２０１の下方には、導入孔２０１から導入される樹脂を案内する案内溝２０１ａが形成される。
さらに、案内溝２０１ａの下方には、モールド対象としての半導体デバイスの本体を載置する本体載置部２０２と、半導体デバイスのドレイン端子ＤＴ・ソース端子ＳＴを載置する端子載置部２０３ａ・２０３ｂが形成される。
なお、図４１（ｂ）に示すように、パワーモジュール半導体装置の形状に合わせて、パワーモジュール半導体装置の電力系端子ＤＴが載置される端子載置部２０３ａの方が、電力系端子ＳＴが載置される端子載置部２０３ｂよりも高い位置に形成される。
また、図４１（ａ）に示すように、本体載置部２０２の中央部を貫通して、パワーモジュール半導体装置の固定機構２０５の収容部２０４が形成される。
なお、下金型２００の縁部には、下金型２００自体をモールディングマシンに固定するためのボルトを挿入するボルト孔２１０・２１１が形成される。
図４２（ａ）は、第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する上金型２２０の平面図、図４２（ｂ）は、図４２（ａ）のＸＩＶ−ＸＩＶ線に沿う模式的断面構造図である。
上金型２２０は、例えば、鉄鋼材料等からなる金属板に切削加工などを施して形成される。
図４２（ａ）に示すように、上金型２２０の略中央には、上金型２２０を貫通する樹脂の導入孔２２１が形成される。
導入孔２２１の下方には、下金型２００と重ね合わせられた際に樹脂が注入される樹脂注入部２２３が形成される。
また、樹脂注入部２２３の周囲には、下金型２００と当接されて樹脂注入部２２３を封止する土手部２２２・２２４が形成される。
図４２（ａ）および図４５に示すように、土手部２２２・２２４には、樹脂が注入された際に、樹脂注入部２２３等の空気を抜くためのエアベント２２５・２２６が形成される。
図４３（ａ）は、第１の実施の形態に係るパワーモジュール半導体装置の製造方法において使用する固定機構２０５の平面撮像図、図４３（ｂ）は、固定機構２０５の平面図である。
図４３に示すように、固定機構２０５は、３つの金属製の第１ブロック部材２５０・第２ブロック部材２５１・第３ブロック部材２５２から構成される。
第１ブロック部材２５０には、ブロック部材２５０を下金型２００に固定する止めネジ２８０（図４７参照）を挿通可能なネジ孔２５０ｂと、止めネジの頭部を収容する収容孔２５０ａとが形成される。
また、第１ブロック部材２５０には、第２ブロック部材２５１と対向する面に、信号系端子ＳＳ・Ｇ・ＣＳを第２ブロック部材２５１の高さ方向に案内する案内溝２５０ｃが形成される。
なお、ネジ孔２５０ｂに形成される雌ねじは、止めネジ２８０の雄ねじとは所定の空隙をもって螺合せず、後述するジャッキアップ用ネジ２８２（図５４参照）の雄ねじとは螺合する。
一方、第２ブロック部材２５１は、固定された第１ブロック部材２５０に対して、近接あるいは離間可能に下金型２００の収容部２０４に収容される部材である。
第２ブロック部材２５１には、ジャッキアップ用ネジ２８３（図５４参照）と螺合する雌ねじが形成されたネジ孔２５１ｂと、ジャッキアップ用ネジ２８３の頭部を収容可能な収容孔２５１ａが形成される。
また、第１ブロック部材２５０の案内溝２５０ｃと対向する面には、３本の案内溝２５０ｃと係合する突起部２５１ｃが形成される。
なお、第１ブロック部材２５０の案内溝２５０ｃと第２ブロック部材２５１の突起部２５１ｃとが係合した際には、図４６に示すように、両者間に所定の隙間が空くようになっている。これにより、信号系端子ＳＳ・Ｇ・ＣＳは、最終的に若干押圧された状態で保持される。
また、第３ブロック部材２５２と対向する側には、図４９（ｂ）等に示すような傾斜面２５１ｄが形成される。
第３ブロック部材２５２は、第２ブロック部材２５１と係合して、第２ブロック部材２５１を第１ブロック部材２５０側に移動させて押圧する部材である。
第３ブロック部材２５２には、ブロック部材２５２を下金型２００に固定する止めネジ２８１（図４９等参照）を挿通可能なネジ孔２５２ｂと止めネジ２８１の頭部を収容する収容孔２５２ａとが形成される。
また、第２ブロック部材２５１と対向する側には、図４９（ｂ）等に示すような傾斜面２５２ｄが形成される。
図４６（ａ）は、下金型２００に固定機構２０５を装着した状態を示す平面図、図４６（ｂ）はＤ部の拡大図である。
固定機構２０５にパワーモジュール半導体装置を装着した状態でモールディング（樹脂封止）を行うと、下金型２００と上金型２２０との微細な隙間から樹脂が若干はみ出し、図４６（ｂ）に示すように樹脂のバリ２７０が発生する。このバリ２７０は、パワーモジュール半導体装置のモールディングが終了した後に、除去される。
―モールディング工程―
図４７〜図５４を参照して、第１の実施の形態に係るパワーモジュール半導体装置の製造方法におけるモールディング工程について詳細に説明する。ここでは、図３２において説明したモールディング工程を詳細に説明する。
第１の実施の形態に係るパワーモジュール半導体装置の製造方法は、パワーモジュール半導体装置の本体裁置部と、パワーモジュール半導体装置の電力系端子の端子裁置部と、パワーモジュール半導体装置の信号系端子を固定する固定機構とを有する下金型にパワーモジュール半導体装置を搭載する工程と、固定機構に信号系端子を固定する工程と、下金型と上金型を嵌合する工程と、下金型と上金型との間に形成される樹脂注入用の空間に対して樹脂を注入する工程と、下金型から上金型を取り外す工程と、樹脂封止されたパワーモジュール半導体装置を取り外す工程とを有する。
ここで、固定機構に信号系端子を固定する工程は、下金型の収容部内に固定された第１ブロック部材の案内溝に信号系端子を係合させる工程と、突起部を案内溝側に対向させた状態で第２ブロック部材を収容部内に摺動可能に載置する工程と、第２ブロック部材の下り傾斜面に接触させた状態で第３ブロック部材を配置し、第３ブロック部材のネジ孔に挿通された止めネジを下金型に螺合させて、第２ブロック部材を第１ブロック部材側に押圧する工程とを有する。
パワーモジュール半導体装置を取り外す工程は、第１ブロック部材および第２ブロック部材に形成されたジャッキアップ用のネジ孔にジャッキアップ用ネジを挿通する工程と、ジャッキアップ用ネジを締め付けて、第１ブロック部材および第２ブロック部材を下金型側から上昇させる工程とを有する。
まず、第１のモールディング工程として、図４７（ａ）および図４７（ｂ）に示すように、固定機構２０５を構成する第１ブロック部材２５０のネジ孔２５０ｂに止めネジ２８０を挿通させて下金型２００に固定する。
なお、図４７等には現れないが、実際には、第１ブロック部材２５０は、下金型２００の収容部２０４に収容された状態で固定される。
また、第２ブロック部材２５１が、第１ブロック部材２５０と隙間２９０を確保した状態で図示しない収容部２０４内に載置される。
次いで、第２のモールディング工程として、図４８（ａ）および図４８（ｂ）に示すように、第１ブロック部材２５０と第２ブロック部材２５１との隙間２９０に信号系端子２９２が収まるようにセラミック基板１０を載置する。図４８（ａ）および図４８（ｂ）では、簡単化のためにセラミック基板１０のみが図示されているが、実際には、電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳの電極形成工程後の第１の実施の形態係るパワーモジュール半導体装置２が搭載される。
より具体的には、図４３に示す第１ブロック部材２５０の案内溝２５０ｃに信号系端子２９２が収まるようにセットする。ここでは、信号系端子ＣＳ・Ｇ・ＳＳを信号系端子２９２として表示している。
第３ブロック部材２５２を第２ブロック部材２５１に沿わせた状態で図示しない収容部２０４内にセットする。
より具体的には、図４８（ｂ）に示すように、第２ブロック部材２５１側の傾斜面２５１ｄと、第３ブロック部材２５２側の傾斜面２５２ｄとが接するようにセットされる。
次いで、第３のモールディング工程として図４９（ａ）および図４９（ｂ）に示すように、第３ブロック部材２５２のネジ孔２５２ｂに止めネジ２８１を挿通し、第４のモールディング工程として、図５０（ａ）および図５０（ｂ）に示すように、止めネジ２８１を下金型２００に対して締め付ける。図４９（ａ）および図４９（ｂ）、図５０（ａ）および図５０（ｂ）では、簡単化のためにセラミック基板１０のみが図示されているが、実際には、図４８（ａ）および図４８（ｂ）と同様に、電力系端子ＳＴ・ＤＴおよび信号系端子ＣＳ・Ｇ・ＳＳの電極形成工程後で樹脂モールド前の第１の実施の形態係るパワーモジュール半導体装置２が搭載される。
これにより、図５０（ａ）および図５０（ｂ）に示すように、ネジの頭部の収容孔２５２ａを介して、第３ブロック部材２５２自体に矢印Ｅ方向の力が働く。この矢印Ｅ方向の力は、図５０（ａ）および図５０（ｂ）に示すように、第３ブロック部材２５２側の傾斜面２５２ｄと第２ブロック部材２５１側の傾斜面２５１ｄとの作用により、第２ブロック部材２５１に働く矢印Ｆ方向の押圧力に変換される。
この矢印Ｆ方向の押圧力により、第２ブロック部材２５１の突起部２５１ｃが、第１ブロック部材２５０の案内溝２５０ｃ側に押圧される。
これにより、第５のモールディング工程として図５１（ａ）および図５１（ｂ）に示すように、パワーモジュール半導体装置の信号系端子２９２が第１ブロック部材２５０の案内溝２５０ｃと第２ブロック部材２５１の突起部２５１ｃとの間で保持され、パワーモジュール半導体装置が固定される。図５１（ａ）および図５１（ｂ）では、簡単化するためにセラミック基板１０のみが図示されているが、実際には、パワーモジュール半導体装置２が搭載される。
次いで、第６のモールディング工程として、図５２（ａ）および図５２（ｂ）に示すように、固定機構２０５を含む下金型２００側に、上金型２２０を重ね合わせる。図５２（ａ）および図５２（ｂ）では、簡単化するためにセラミック基板１０のみが図示されているが、実際には、樹脂モールド前のパワーモジュール半導体装置２が搭載される。
これにより、パワーモジュール半導体装置２の周囲に、樹脂を注入するためのエアベント２２６の空間が形成される。
次いで、第７のモールディング工程として、図５３（ａ）および図５３（ｂ）に示すように、モールディングマシンを駆動させて樹脂層１２を充填する。これにより、第１の実施の形態に係るパワーモジュール半導体装置２は樹脂層１２に覆われて封止される。
そして、第８のモールディング工程として、図５４（ａ）および図５４（ｂ）に示すように、上金型２２０を外すと共に、第１ブロック部材２５０のネジ孔２５０ｂおよび第３ブロック部材２５２のネジ孔２５２ｂから止めネジ２８０・２８１を取り外す。
次いで、ジャッキアップ用ネジ２８２を第１ブロック部材２５０のネジ孔２５０ｂに螺合させる。また、同様に、ジャッキアップ用ネジ２８３を第２ブロック部材２５１のネジ孔２５１ｂに螺合させる。
ジャッキアップ用ネジ２８２・２８３を締め付けることにより、第１ブロック部材２５０および第２ブロック部材２５１に矢印Ｇ方向の力が加わり、モールディングされた第１の実施の形態に係るパワーモジュール半導体装置が取り出される。
（他の実施例に係るモールディング工程）
図５５〜図５７を参照して、下金型３００、セパレート金型３１０および上金型３０５を用いた第１の実施の形態に係るパワーモジュール半導体装置２の他の実施例に係るモールディング工程について説明する。
図５５（ａ）は、下金型３００の一部を示す模式的断面構造図である。
図５５（ａ）に示すように、下金型３００の略中央には、パワーモジュール半導体装置２の信号系端子ＳＳ・Ｇ・ＣＳを案内する突起部３００ａ・３００ｂが形成される。
下金型３００の上方には、セパレート部材３０１〜３０３から構成されるセパレート金型３１０がネジ３０４を介して固定される。
突起部３００ａ・３００ｂとセパレート部材３０１〜３０３との間に、パワーモジュール半導体装置２の信号系端子ＳＳ・Ｇ・ＣＳを挿通させる溝が形成される。
次いで、図５５（ｂ）に示すように、突起部３００ａ・３００ｂとセパレート部材３０１〜３０３との間に形成された溝に、パワーモジュール半導体装置２の信号系端子ＳＳ・Ｇ・ＣＳを挿通させて固定する。
この際に、パワーモジュール半導体装置２のドレイン端子ＤＴはセパレート部材３０３の上に、ソース端子ＳＴはセパレート部材３０１の上にそれぞれ載置される。
次いで、図５６（ａ）に示すように、セパレート金型３１０の上に、上金型３０５を重ね合わせる。これにより、パワーモジュール半導体装置２の周囲に、樹脂を注入するための空間３１１が形成される。
そして、図５６（ｂ）に示すように、モールディングマシンを駆動させて樹脂層１２を充填する。これにより、パワーモジュール半導体装置２は樹脂層１２に覆われて封止される。
次いで、図５７（ａ）に示すように、上金型３０５を取り外すことにより、図５７（ｂ）に示すような第１の実施の形態に係るパワーモジュール半導体装置が完成する。
第１の実施の形態によれば、モールド本体から実質的に略垂直方向に信号系端子を設けることにより、インバータ装置全体を効率的に構成可能で、モジュール内の配線も最短距離で出力可能であるため、寄生成分の低減も可能である。
第１の実施の形態によれば、ソケットを使用しないため、構造が簡単でかつ部品点数が少なく、省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置を提供することができる。
［第２の実施の形態］
第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的鳥瞰構成は、図５８に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置２は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。第２の実施の形態に係るパワーモジュール半導体装置２においては、一例として６チップ（ＭＯＳトランジスタ×６）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、６個まで並列接続可能である。尚、６チップの内、一部をダイオードＤＩ用として搭載することも可能である。
第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図１と同様に表され、詳細回路表現は、図２と同様に表される。
第２の実施の形態に係るパワーモジュール半導体装置２においては、電力系端子ＳＴ・ＤＴは、樹脂層１２の主表面と平行方向に沿って、樹脂層１２の一側面から同方向に延伸して配置される。
第２の実施の形態に係るパワーモジュール半導体装置２は、図５８に示すように、樹脂層１２に被覆されたセラミック基板１０の第１の辺に配置されたドレイン端子ＤＴおよびソース端子ＳＴと、第１の辺に対向する辺近傍にセラミック基板１０に対して垂直方向に配置された信号系端子ＳＳ・Ｇ・ＣＳ・Ｂ１・Ｂ２とを備える。ここで、信号系端子ＳＳ・Ｇ・ＣＳは、半導体デバイスＱのソースセンス端子・ゲート信号端子・電流センス端子に接続される。信号系端子Ｂ１・Ｂ２は、サーミスタ接続端子に対応する。ここで、ソース端子ＳＴは、第１電源入力端子に対応し、ドレイン端子ＤＴは、第２電源入力端子に対応する。
また、樹脂層１２を形成前の模式的鳥瞰構成は、図５９に示すように表される。
さらに、上面板電極２２を形成前の模式的鳥瞰構成は、図６０に示すように表される。
また、第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的平面パターン構成は、図６１に示すように表され、図６１のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う模式的断面構造は、図６３に示すように表される。
また、第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的裏面外観構成は、図６２に示すように表される。セラミック基板１０の裏面上に配置される第２銅プレート層１０ｂは、ヒートスプレッダとして機能する。
第２の実施の形態に係るパワーモジュール半導体装置２は、図５８〜図６３に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａの第１パターン１０ａ（Ｄ）と、第１パターンＤ上に配置された半導体デバイスＱと、第１パターンＤ上に配置された第１柱状接続電極１８pと、第１柱状接続電極１８pに接続されたドレイン端子ＤＴとを備える。
また、第１銅プレート層１０ａの第２パターン１０ａ（Ｓ）と、第２パターン１０ａ（Ｓ）上に配置された第２柱状接続電極１８nと、第２柱状接続電極１８nに接続されたソース端子ＳＴとを備えていても良い。
また、半導体デバイスＱ上に配置された柱状電極２０を備えていても良い。
また、ここで、図示は省略されているが、第１パターンＤ上に半導体デバイスＱに隣接して配置された第１ダイオードＤＩを備えていても良い。さらに、場合によっては、第１パターンＤ上には、すべてのチップにダイオードＤＩが配置されていても良い。
また、柱状電極２０上に配置された上面板電極２２を備えていても良い。
また、図示は省略されているが、柱状電極２０上に配置され、かつダイオードＤＩのアノード電極Ａに接続された上面板電極２２を備えていても良い。
第２の実施の形態に係るパワーモジュール半導体装置２においても、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣショットキーバリアダイオード（ＳＢＤ）で形成される。また、セラミック基板１０上のサーミスタ接続端子Ｂ１・Ｂ２間には、サーミスタが接続され、第２の実施の形態に係るパワーモジュール半導体装置２の温度検出に利用される。
各部材の接合構造の形成には、半田接合、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
ここで、信号系端子ＣＳ・Ｇ・ＳＳ・Ｂ１・Ｂ２は、図５８〜図６０に示すように、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
また、絶縁基板１０の主表面に対する垂直方向は、樹脂層１２の主表面に対する垂直方向に等しい。
また、信号系端子ＣＳ・Ｇ・ＳＳ・Ｂ１・Ｂ２は、図５８に示すように、樹脂層１２の主表面上に直線状に配置されていても良い。
また、第２の実施の形態に係るパワーモジュール半導体装置２は、絶縁基板１０上に、半導体デバイスＱに隣接して配置された電極パターンＣＳＰ・ＧＳＰ・ＳＳＰを備える。特に、第２の実施の形態に係るパワーモジュール半導体装置２においては、電極パターンＣＳＰ・ＧＳＰ・ＳＳＰは、絶縁基板１０の中央部に、半導体デバイスＱに取り囲まれるように、隣接して配置されている。
電流センス端子ＣＳは、図６１に示すように、電流センス電極パターンＣＳＰにワイヤボンディング接続された電極パターンに対して半田付けにより接続され、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
ゲート信号端子Ｇは、図６１に示すように、ゲート信号電極パターンＧＳＰにワイヤボンディング接続された電極パターンに対して半田付けにより接続され、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
ソースセンス端子ＳＳは、図６１および図６３に示すように、ソースセンス電極パターンＳＳＰにワイヤボンディング接続された電極パターンに対して半田付けにより接続され、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
尚、第２の実施の形態に係るパワーモジュール半導体装置２においては、信号系端子ＣＳ・Ｇ・ＳＳは、電極パターンＣＳＰ・ＧＳＰ・ＳＳＰに半田付けにより直接接続されていても良い。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置２と同様であるため、重複説明は省略する。また、第２の実施の形態に係るパワーモジュール半導体装置の製造方法および金型も第１の実施の形態と同様に構成可能であるため、重複説明は省略する。
第２の実施の形態によれば、モールド本体から実質的に略垂直方向に信号系端子を設けることにより、インバータ装置全体を効率的に構成可能で、モジュール内の配線も最短距離で出力可能であるため、寄生成分の低減も可能なパワーモジュール半導体装置およびインバータ装置を提供することができる。
第２の実施の形態によれば、ソケットを使用しないため、構造が簡単でかつ部品点数が少なく、ワンインワン薄型ＳｉＣパワーモジュールの省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置を提供することができる。
［第３の実施の形態］
第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的鳥瞰構成は、図６４に示すように表される。
第３の実施の形態に係るパワーモジュール半導体装置２は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。第３の実施の形態に係るパワーモジュール半導体装置２においては、一例として６チップ（ＭＯＳトランジスタ×６）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、６個まで並列接続可能である。尚、６チップの内、一部をダイオードＤＩ用として搭載することも可能である。
第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図１と同様に表され、詳細回路表現は、図２と同様に表される。
第３の実施の形態に係るパワーモジュール半導体装置２においては、電力系端子ＳＴ・ＤＴは、樹脂層１２の主表面と平行方向に沿って、樹脂層１２の一側面から同方向に延伸して配置される。
第３の実施の形態に係るパワーモジュール半導体装置２は、図６４に示すように、樹脂層１２に被覆されたセラミック基板１０の第１の辺に配置されたドレイン端子ＤＴおよびソース端子ＳＴと、第１の辺に対向する辺近傍にセラミック基板１０に対して垂直方向に配置された信号系端子ＳＳ・Ｇ・ＣＳとを備える。ここで、信号系端子ＳＳ・Ｇ・ＣＳは、半導体デバイスＱのソースセンス端子・ゲート信号端子・電流センス端子に接続される。なお、図示は省略されているが、第１の辺に対向の辺近傍にセラミック基板１０に対して垂直方向に配置されたサーミスタ接続端子Ｂ１・Ｂ２をさらに備えていても良い。ここで、ソース端子ＳＴは、第１電源入力端子に対応し、ドレイン端子ＤＴは、第２電源入力端子に対応する。
また、第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的平面パターン構成は、図６５に示すように表され、図６５のＸＸＩＶ−ＸＸＩＶ線に沿う模式的断面構造は、図６７に示すように表される。
また、第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的裏面外観構成は、図６６に示すように表される。セラミック基板１０の裏面上に配置される第２銅プレート層１０ｂは、ヒートスプレッダとして機能する。
第３の実施の形態に係るパワーモジュール半導体装置２は、図６４〜図６５に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａの第１パターン１０ａ（Ｄ）と、第１パターンＤ上に配置された半導体デバイスＱと、第１パターンＤ上に配置された第１柱状接続電極１８pと、第１柱状接続電極１８pに接続されたドレイン端子ＤＴとを備える。
また、第１銅プレート層１０ａの第２パターン１０ａ（Ｓ）と、第２パターン１０ａ（Ｓ）上に配置された第２柱状接続電極１８nと、第２柱状接続電極１８nに接続されたソース端子ＳＴとを備えていても良い。
また、ここで、図示は省略されているが、第１パターンＤ上に半導体デバイスＱに隣接して配置された第１ダイオードＤＩを備えていても良い。さらに、場合によっては、第１パターンＤ上には、すべてのチップにダイオードＤＩが配置されていても良い。
第３の実施の形態に係るパワーモジュール半導体装置２においても、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣショットキーバリアダイオード（ＳＢＤ）で形成される。
ここで、信号系端子ＣＳ・Ｇ・ＳＳは、図６４〜図６５に示すように、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
また、絶縁基板１０の主表面に対する垂直方向は、樹脂層１２の主表面に対する垂直方向に等しい。
また、信号系端子ＣＳ・Ｇ・ＳＳは、図６４に示すように、樹脂層１２の主表面上に直線状に配置されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置２は、絶縁基板１０上に、半導体デバイスＱに隣接して配置された電極パターンＣＳＰ・ＧＳＰ・ＳＳＰを備える。特に、第３の実施の形態に係るパワーモジュール半導体装置２においては、電極パターンＣＳＰ・ＧＳＰ・ＳＳＰは、絶縁基板１０の周辺部に、６チップの半導体デバイスＱを取り囲むように、隣接して配置されている。
また、第３の実施の形態に係るパワーモジュール半導体装置２は、絶縁基板１０上に、半導体デバイスＱに隣接して配置された電極パターンＣＳＰ・ＧＳＰ・ＳＳＰを備え、信号系端子ＣＳ・Ｇ・ＳＳは、電極パターンＣＳＰ・ＧＳＰ・ＳＳＰに半田付けにより接続されていても良い。
電流センス端子ＣＳは、図６５に示すように、電流センス電極パターンＣＳＰに対して半田付けにより接続され、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
ゲート信号端子Ｇは、図６５に示すように、ゲート信号電極パターンＧＳＰに対して半田付けにより接続され、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
ソースセンス端子ＳＳは、図６５に示すように、ソースセンス電極パターンＳＳＰに対して半田付けにより接続され、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
図６７のＡ部分の拡大された模式的断面構造は、図６８に示すように表される。また、図６８のＢ部分の模式的平面パターン構成は、図６９に示すように表され、図６９のＸＸＶ−ＸＸＶ線に沿う模式的断面構造は、図７０に示すように表される。
第３の実施の形態に係るパワーモジュール半導体装置２は、図６５〜図７０に示すように、半導体デバイスＱ（１００）と、半導体デバイスＱ上に配置されたソースパッド電極ＳＰ・ＳＰと、半導体デバイスＱ上にソースパッド電極ＳＰ・ＳＰの周囲に配置され、ソースパッド電極ＳＰ・ＳＰよりも厚い膜厚を有する絶縁膜６０と、絶縁膜６０およびソースパッド電極ＳＰ上に配置された上面板電極２２とを備える。ここで、半導体デバイスＱ（１００）は、図６７に示すように、セラミック基板１０の表面上に配置された銅プレート層１０ａの第１パターン１０ａ（Ｄ）上に配置されていても良い。
また、上面板電極２２とソースパッド電極ＳＰは、図７０に示すように、半田層８０を介して接続されていても良い。
また、絶縁膜６０は、ポリイミド膜で形成されていても良い。厚さは、例えば、５０μｍ以上であることが、絶縁性を容易に確保することができ、かつ低背化が可能であるという点で望ましい。あるいは、また、絶縁膜６０は、セラミックス若しくはその積層で形成されていても良い。この場合も厚さは、例えば、５０μｍ以上であることが、絶縁性を容易に確保することができ、かつ低背化が可能であるという点で望ましい。
第３の実施の形態に係るパワーモジュール半導体装置２は、図６４〜図７０に示ように、薄型ＳｉＣパワーモジュールを配線柱レス化で形成することができるため、小型、軽量化可能なパワーモジュール半導体装置を提供することができる。
また、第３の実施の形態に係るパワーモジュール半導体装置２は、図６５に示すように、半導体デバイスＱが、セラミック基板１０の中央部に２列に３チップずつ配置される。また、セラミック基板１０の周辺部には、２系統の電極パターンＧＳＰ・ＣＳＰ・ＳＳＰが、Ｌ字構造に配置される。２系統の電極パターンＧＳＰ・ＣＳＰ・ＳＳＰは、図６５に示すように、互いに共通に接続されて、半導体デバイスＱのソースセンス端子・ゲート信号端子・電流センス端子に接続される。
各チップのＧＰ端子・ＳＰ端子・ＣＳ端子は、周辺部に配置されたＬ字構造の電極パターンＧＳＰ・ＣＳＰ・ＳＳＰに向けて、ボンディングワイヤによって接続される。
さらに、図６５に示すように、セラミック基板１０の厚み方向から見た平面視で、上面板電極２２・２２Ｓは、半導体デバイスＱから延伸したボンディングワイヤ群の直上には覆い被さらないように配置されている。
電極パターンＧＳＰ・ＣＳＰ・ＳＳＰをＬ字に形成することによって、３チップのＭＯＳトランジスタからのボンディングワイヤの配線を短距離でかつクロス配置無しで配置することが可能となり、さらに、上面板電極２２・２２Ｓは、半導体デバイスＱのチップ上から延伸したボンディングワイヤの直上には覆い被さらないように配置可能となる。
各部材の接合構造の形成には、半田接合、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。また、第３の実施の形態に係るパワーモジュール半導体装置の製造方法および金型も第１の実施の形態と同様に構成可能であるため、重複説明は省略する。
第３の実施の形態によれば、モールド本体から実質的に略垂直方向に信号系端子を設けることにより、インバータ装置全体を効率的に構成可能で、モジュール内の配線も最短距離で出力可能であるため、寄生成分の低減も可能なパワーモジュール半導体装置およびインバータ装置を提供することができる。
第３の実施の形態によれば、ソケットを使用しないため、構造が簡単でかつ部品点数が少なく、ワンインワン薄型ＳｉＣパワーモジュールの省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置を提供することができる。
［第４の実施の形態］
第４の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的回路表現は、図７１に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置１は、ツーインワンモジュールの構成を備える。すなわち、２個のＭＯＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されている。
ツーインワンモジュールの片側には、一例として４チップ（ＭＯＳトランジスタ×３、ダイオード×１）搭載可能であり、それぞれのＭＯＳＦＥＴＱ１・Ｑ４は、３個まで並列接続可能である。ここで、ＭＯＳＦＥＴＱ１・Ｑ４は例えば、約５ｍｍ×約５ｍｍのサイズを有する。
第４の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュール（2 in 1 Module）の模式的鳥瞰構成は、図７２に示すように表される。
また、樹脂層１２を形成前の模式的鳥瞰構成は、図７３に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置１は、図７２および図７３に示すように、樹脂層１２に被覆されたセラミック基板１０の第１の辺に配置された正側電源入力端子Ｐおよび負側電源入力端子Ｎと、第１の辺に隣接する第２の辺近傍にセラミック基板１０に対して垂直方向に配置された信号系端子Ｓ１・Ｇ１・Ｔ１と、第１の辺に対向する第３の辺に配置された出力端子Ｏと、第３の辺近傍にセラミック基板１０に対して垂直方向に配置されたサーミスタ接続端子Ｂ１・Ｂ２と、第２の辺に対向する第４の辺近傍にセラミック基板１０に対して垂直方向に配置された信号系端子Ｓ４・Ｇ４・Ｔ４とを備える。
第４の実施の形態に係るパワーモジュール半導体装置１においては、電力系端子Ｐ・Ｎは、樹脂層１２の主表面と平行方向に沿って、樹脂層１２の一側面から同方向に延伸して配置され、出力端子Ｏは、樹脂層１２の主表面と平行方向に沿って、樹脂層１２の他の側面から電力系端子Ｐ・Ｎと反対方向に延伸して配置される。
信号系端子Ｓ１・Ｇ１・Ｔ１は、図７１に示す半導体デバイスＱ１のソースセンス端子・ゲート信号端子・電流センス端子に接続され、信号系端子Ｓ４・Ｇ４・Ｔ４は、図７１に示す半導体デバイスＱ４のソースセンス端子・ゲート信号端子・電流センス端子に接続される。また、負側電源入力端子Ｎは、第１電源入力端子に対応し、正側電源入力端子Ｐは、第２電源入力端子に対応する。
さらに、上面板電極２２1・２２4を形成前の模式的鳥瞰構成は、図７４に示すように表される。
また、第４の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的平面パターン構成は、図７５に示すように表され、図７５のＸＸＶＩ−ＸＸＶＩ線に沿う模式的断面構造は、図７６に示すように表される。
また、第４の実施の形態に係るパワーモジュール半導体装置１において、上面板電極２２1・２２4は、図７５に示すように、半導体デバイスＱ１・Ｑ４のチップ上から延伸したボンディングワイヤの直上には覆い被さらないように配置される。
また、第４の実施の形態に係るパワーモジュール半導体装置１においては、対向する辺近傍にセラミック基板に対して垂直方向に信号系端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）が互い違いに配置されることにより、３相インバータを組む場合など、パワーモジュールを並列に並べた際、信号系端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）同士が当たらないため、パワーモジュールサイズの省スペース化を図ることができる。
各部材の接合構造の形成には、半田接合、金属粒子接合、固相拡散接合、液相拡散（ＴＬＰ：Transient Liquid Phase）接合などの技術を適用可能である。
第４の実施の形態に係るパワーモジュール半導体装置１は、図７２〜図７６に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａの第１パターンＤ（Ｋ４）と、第１パターンＤ（Ｋ４）上に配置された半導体デバイスＱ４と、半導体デバイスＱ４と電気的に接続される電力系端子Ｎ・Ｏおよび信号系端子Ｓ４・Ｇ４・Ｔ４と、半導体デバイスＱ４および絶縁基板１０を被覆する樹脂層１２とを備える。ここで、信号系端子Ｓ４・Ｇ４・Ｇ・Ｔ４は、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
また、第１パターンＤ（Ｋ４）上に配置された第１柱状接続電極１８oと、第１柱状接続電極１８oに接続された出力端子Ｏとを備える。
また、第１銅プレート層１０ａの第２パターンＥＰと、第２パターンＥＰ上に配置された第２柱状接続電極１８nと、第２柱状接続電極１８nに接続された負側電源入力端子Ｎとを備える。
また、第１柱状接続電極１８oは、第１パターンＤ（Ｋ４）上に配置された柱状延長電極２５を備えていても良い。
また、半導体デバイスＱ４上に配置されたソース柱状電極２０4を備えていても良い。
また、第１パターンＤ（Ｋ４）上に半導体デバイスＱ４に隣接して配置された第１ダイオードＤ４を備えていても良い。
また、ソース柱状電極２０4上に配置され、かつ第１ダイオードＤ４のアノード電極Ａ４に接続された第１上面板電極２２1を備えていても良い。
また、第１銅プレート層１０ａの第３パターンＤ（Ｋ１）上に配置された半導体デバイスＱ１と、半導体デバイスＱ１と電気的に接続される電力系端子Ｐおよび信号系端子Ｓ１・Ｇ１・Ｔ１と、半導体デバイスＱ１は、半導体デバイスＱ４と同様に、絶縁基板１０とともに、樹脂層１２によって被覆される。ここで、信号系端子Ｓ１・Ｇ１・Ｔ１は、絶縁基板１０の主表面に対して垂直方向に延伸して配置される。
また、第３パターンＤ（Ｋ１）上に半導体デバイスＱ１に隣接して配置された第２ダイオードＤ１を備えていても良い。
また、半導体デバイスＱ１上に配置されたソース柱状電極２０1を備えていても良い。
また、ソース柱状電極２０1上に配置され、かつ第２ダイオードＤ１のアノード電極Ａ１に接続された第２上面板電極２２4を備えていても良い。
ここで、絶縁基板１０の主表面に対する垂直方向は、樹脂層１２の主表面に対する垂直方向に等しい。
また、信号系端子Ｓ１・Ｇ１・Ｔ１・信号系端子Ｓ４・Ｇ４・Ｔ４は、図７２に示すように、それぞれ樹脂層１２の主表面上に直線状に配置されていても良い。
また、第４の実施の形態に係るパワーモジュール半導体装置２は、図７５に示すように、絶縁基板１０上に、半導体デバイスＱ４に隣接して配置された電極パターンＣＳＰ４・ＧＳＰ４・ＳＳＰ４を備え、信号系端子Ｓ４・Ｇ４・Ｔ４は、電極パターンＣＳＰ４・ＧＳＰ４・ＳＳＰ４に半田付けにより接続されている。
同様に、第４の実施の形態に係るパワーモジュール半導体装置２は、図７５に示すように、絶縁基板１０上に、半導体デバイスＱ１に隣接して配置された電極パターンＣＳＰ１・ＧＳＰ１・ＳＳＰ１を備え、信号系端子Ｓ１・Ｇ１・Ｔ１は、電極パターンＣＳＰ１・ＧＳＰ１・ＳＳＰ１に半田付けにより接続されている。
また、第４の実施の形態に係るパワーモジュール半導体装置１は、第３パターンＤ（Ｋ１）に接続された正側電源入力端子Ｐを備えていても良い。
第４の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的裏面外観構成は、図７７に示すように表される。セラミック基板１０の裏面上に配置される第２銅プレート層１０ｂは、ヒートスプレッダとして機能する。
第４の実施の形態に係るパワーモジュール半導体装置１において、半導体デバイスＱ１・Ｑ４は、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤ１・４は、例えば、ＳｉＣ ＳＢＤで形成されている。また、セラミック基板１０に対して垂直方向に配置されたサーミスタ接続端子Ｂ１・Ｂ２間には、サーミスタが接続され、第４の実施の形態に係るパワーモジュール半導体装置１の温度検出に利用される。
半導体デバイスＱ１・Ｑ４の複数のチップは、セラミック基板１０の表面上に、セラミック基板１０の厚み方向から見た平面視で離間した位置に配置され、樹脂層１２により樹脂モールドされている。
また、柱状接続電極１８o・１８nは、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
上面板電極２２1・２２4部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
ソース柱状電極２０1・２０4部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
ここで、上面板電極２２1・２２4間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約６ｍｍである。
３相交流インバータを駆動するために第４の実施の形態に係るパワーモジュール半導体装置１を３個並列に配置した模式的平面構成は、図７８に示すように表される。
また、第４の実施の形態に係るパワーモジュール半導体装置１を３個並列に配置し、３相交流インバータを駆動する模式的回路構成は、図７９に示すように表される。
第４の実施の形態に係るパワーモジュール半導体装置１においては、信号系端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）がセラミック基板に対して垂直方向に配置されているため、図７８に示すように、パワーモジュール半導体装置１を並列配置した場合の占有面積を縮小化可能となる。このため、装置全体の省スペース化、小型化を図ることができる。
その他の構成は、第１の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。また、第４の実施の形態に係るパワーモジュール半導体装置の製造方法および金型も第１の実施の形態と同様に構成可能であるため、重複説明は省略する。
第４の実施の形態によれば、モールド本体から実質的に略垂直方向に信号系端子を設けることにより、インバータ装置全体を効率的に構成可能で、モジュール内の配線も最短距離で出力可能であるため、寄生成分の低減も可能なパワーモジュール半導体装置およびインバータ装置を提供することができる。
第４の実施の形態によれば、ソケットを使用しないため、構造が簡単でかつ部品点数が少なく、ワンインワン薄型ＳｉＣパワーモジュールの省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置を提供することができる。
本実施の形態に係るモジュール半導体装置では、ワンインワンモジュール、ツーインワンモジュールについて説明したが、フォーインワン（Four in One）構成、シックスインワン（Six in One）構成などに形成することも可能である。さらにＤＣ−ＤＣコンバータと組み合わせた構成も可能である。
本実施の形態に係るモジュール半導体装置では、実装する半導体素子は、ＳＢＤ若しくはＳｉＣ ＭＯＳＦＥＴの例について主として説明したが、これらに限定されず、他のパワー半導体素子であっても良い。例えば、Ｓｉ系のＩＧＢＴ、ＧａＮ系のＨＥＭＴ、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
本実施の形態に係るモジュール半導体装置では、１つの金属ブロック上に半導体素子を単数若しくは複数実装する構造を採用しても良い。また、複数のＳＢＤ、ＭＯＳＦＥＴなどが１つの金属ブロック上に実装されていても良い。ここで、金属ブロック単位同士は、金属粒子接合若しくは固相拡散接合で側面接合を形成しても良い。また、入出力端子部分においても金属粒子接合若しくは固相拡散接合で形成可能である。
尚、本実施の形態に係るモジュール半導体装置は、最終的にはモジュール半導体装置全体を、例えばトランスファモールド樹脂などを使用して樹脂封止される。
以上説明したように、本発明によれば、ストレート配線構造のパワーモジュール半導体装置およびワンインワンＴＰＭによる低直列インダクタンスインバータシステムを提供することができる。
また、本発明によれば、省スペース化可能な垂直端子トランスファモールドのパワーモジュール半導体装置およびその製造方法、および金型を提供することができる。
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュール半導体装置およびインバータシステムは、ＳｉＣパワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能であり、特に、小型・軽量化が求められている分野、車載・太陽電池・産業機器・民生機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１、２、２ａ…パワーモジュール半導体装置
３ａ、３ｂ、８０…半田層
４、４ａ、５…インバータ装置
６…制御基板
８…電源基板
１０…セラミック基板（絶縁基板）
１０ａ、１０ｂ…銅プレート層
１０ａ（Ｄ）、１０ａ（Ｓ）、１０ａ（ＥＰ）…パターン
１２…樹脂層
１８o、１８n、１８p…柱状接続電極
２０、２０1、２０4…柱状電極
２２、２２1、２２4…上面板電極
２４…ｎ+ドレイン領域
２５…柱状延長電極
２６…半導体基板
２８…ｐベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４４…層間絶縁膜
４６…蓄電池（Ｅ）
４８…コンバータ
５０…ゲートドライブ部
５２…パワーモジュール部
５４…三相モータ部
６０…絶縁膜
１００、Ｑ、Ｑ１〜Ｑ６…半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ、半導体チップ）
２００、３００…下金型
２０１…導入孔
２０１ａ、２５０ｃ…案内溝
２０２…本体載置部
２０３、２０３ａ、２０３ｂ…端子載置部
２０４…収容部
２０５…固定機構
２１０、２１１…ボルト孔
２２０、３０５…上金型
２２２、２２４…土手部
２２３…樹脂注入部
２２５、２２６…エアベント
２５０、２５１、２５２…ブロック部材
２５０ａ、２５１ａ、２５２ａ…収容孔
２５０ｂ、２５１ｂ、２５２ｂ…ネジ孔
２５１ｃ、３００ａ、３００ｂ…突起部
２５１ｄ、２５２ｄ…傾斜面
２７０…バリ
２８０、２８１…止めネジ
２８２、２８３…ジャッキアップ用ネジ
２９０…隙間
２９２…信号系端子
３０１、３０２、３０３…セパレート部材
３０４…ネジ
３１０…セパレート金型
４００…カーボン治具
４０１ａ…ドレイン端子ＤＴ裁置部
４０１ｂ…ソース端子ＳＴ裁置部
４０２…セラミック基板裁置部
４０３…ホットプレート
Ｄ１〜Ｄ６、ＤＩ…ダイオード
ＧＰ…ゲートパッド電極
ＳＰ…ソースパッド電極
Ｐ…正側電源入力端子
Ｎ…負側電源入力端子
ＤＴ…ドレイン端子
ＳＴ…ソース端子
ＰＯＷＬ、ＧＮＤＬ、ＵＬ、ＶＬ、ＷＬ…接続配線（バスバー）電極
Ｏ、Ｕ、Ｖ、Ｗ…出力端子
Ｇ、Ｇ１〜Ｇ６…ゲート信号端子
Ｓ１、Ｓ４、ＳＳ、ＳＳ１〜ＳＳ６…ソースセンス端子
ＣＳ、ＣＳ１〜ＣＳ６、Ｔ１、Ｔ４…電流センス端子
Ｂ１、Ｂ２…サーミスタ接続端子
ＣＳＰ…電流センス電極パターン
ＧＳＰ…ゲート信号電極パターン
ＳＳＰ…ソースセンス電極パターン
Ａ、Ａ１、Ａ４…アノード電極
Ｋ、Ｋ１、Ｋ４…カソード電極
Ｄ、Ｄ（Ｋ１）、Ｄ（Ｋ４）…ドレイン電極パターン
ＥＰ…接地パターン

Claims (34)

  1. 絶縁基板と、
    前記絶縁基板上に配置された銅プレート層の第１パターンと、
    前記第１パターン上に配置された半導体デバイスと、
    前記半導体デバイスと電気的に接続される電力系端子および信号系端子と、
    前記半導体デバイスおよび前記絶縁基板を被覆する樹脂層と
    を備え、
    前記信号系端子は、前記絶縁基板の主表面に対して垂直方向に延伸して配置されることを特徴とするパワーモジュール半導体装置。
  2. 前記絶縁基板の主表面に対する前記垂直方向は、前記樹脂層の主表面に対する垂直方向に等しいことを特徴とする請求項１に記載のパワーモジュール半導体装置。
  3. 前記信号系端子は、前記樹脂層の主表面上に直線状に配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  4. 前記信号系端子は、前記樹脂層の主表面上に千鳥状に配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  5. 前記信号系端子は、ゲート信号端子およびセンサ用端子を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  6. 前記絶縁基板上に、前記半導体デバイスに隣接して配置された電極パターンを備え、
    前記信号系端子は、前記電極パターンに半田付けにより接続されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  7. 前記センサ用端子は、ソースセンス端子および電流センス端子を備えることを特徴とする請求項５に記載のパワーモジュール半導体装置。
  8. 前記絶縁基板は、セラミック基板で構成されることを特徴とする請求項１〜７の何れか１項に記載のパワーモジュール半導体装置。
  9. 前記半導体デバイスは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれかのモジュールに適用されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  10. 前記半導体デバイスは、ツーインワン型のモジュールに適用され、
    前記電力系端子の正側電源入力端子および負側電源入力端子は、前記樹脂層の主表面と平行方向に沿って、前記樹脂層の一側面から同方向に延伸して配置され、前記電力系端子の出力端子は、前記樹脂層の主表面と平行方向に沿って、前記樹脂層の他の側面から前記正側電源入力端子および前記負側電源入力端子と反対方向に延伸して配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  11. 前記電力系端子は、前記樹脂層の側面から主表面と平行方向に配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  12. 前記銅プレート層の第２パターンと、
    前記半導体デバイス上に配置された柱状電極と、
    前記柱状電極上に配置された上面板電極と、
    前記第１パターン上に配置されたドレイン端子と、
    前記第２パターン上に配置され、かつ前記上面板電極と接続された柱状接続電極と、
    前記柱状接続電極に接続されたソース端子と
    を備えることを特徴とする請求項１０に記載のパワーモジュール半導体装置。
  13. 前記ソース端子は、前記半導体デバイスのソースパッド電極に接続され、前記ドレイン端子は、前記半導体デバイスのドレイン電極パターンに接続されたことを特徴とする請求項１２に記載のパワーモジュール半導体装置。
  14. 前記電力系端子は、前記樹脂層の主表面と平行に、長手方向に沿って、前記樹脂層の対向する両側面から互いに逆方向に延伸して配置され、ストレート配線構造を有することを特徴とする請求項１１に記載のパワーモジュール半導体装置。
  15. 前記電力系端子は、前記樹脂層の厚み方向に、所定の段差をもって配置されることを特徴とする請求項１４に記載のパワーモジュール半導体装置。
  16. 前記電力系端子は、前記樹脂層の主表面と平行方向に沿って、前記樹脂層の一側面から同方向に延伸して配置されることを特徴とする請求項１１に記載のパワーモジュール半導体装置。
  17. 前記セラミック基板は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣあることを特徴とする請求項８に記載のパワーモジュール半導体装置。
  18. 前記半導体デバイスは、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスであることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  19. 前記柱状電極および前記柱状接続電極は、ＣｕＭｏ若しくはＣｕであることを特徴とする請求項１２に記載のパワーモジュール半導体装置。
  20. 前記上面板電極は、ＣｕＭｏ若しくはＣｕであることを特徴とする請求項１２に記載のパワーモジュール半導体装置。
  21. 前記樹脂層は、トランスファモールド樹脂、エポキシ系樹脂若しくはシリコーン系樹脂で形成されたことを特徴とする請求項１に記載のパワーモジュール半導体装置。
  22. 本体裁置部と、電力系端子の端子裁置部と、信号系端子を固定する固定機構とを有する下金型にパワーモジュール半導体装置を搭載する工程と、
    前記固定機構に前記信号系端子を固定する工程と、
    前記下金型と前記上金型を嵌合する工程と、
    前記下金型と前記上金型との間に形成される樹脂注入用の空間に対して樹脂を注入する工程と、
    前記下金型から前記上金型を取り外す工程と、
    樹脂封止された前記パワーモジュール半導体装置を取り外す工程と
    を有することを特徴とするパワーモジュール半導体装置の製造方法。
  23. 前記下金型は、矩形状の収容部を備え、前記固定機構は、前記収容部に収容され、
    前記固定機構は、前記信号系端子を案内する直線状の案内溝を有する第１ブロック部材と、前記案内溝と係合する突起部を有し前記第１ブロック部材に対して進退可能に摺動する第２ブロック部材と、前記第２ブロック部材と係合して前記第２ブロック部材を前記第１ブロック部材側に押圧する第３ブロック部材とを備え、前記第２ブロック部材の前記第３ブロック部材と対向する面は下り方向に傾斜する下り傾斜面を有し、前記第３ブロック部材の前記第２ブロック部材と対向する面は上り方向に傾斜する上り傾斜面を有し、
    前記固定機構に前記信号系端子を固定する工程は、
    前記下金型の前記収容部内に固定された第１ブロック部材の前記案内溝に前記信号系端子を係合させる工程と、
    前記突起部を前記案内溝側に対向させた状態で前記第２ブロック部材を前記収容部内に摺動可能に載置する工程と、
    前記第２ブロック部材の前記下り傾斜面に接触させた状態で第３ブロック部材を配置し、前記第３ブロック部材のネジ孔に挿通された止めネジを前記下金型に螺合させて、前記第２ブロック部材を前記第１ブロック部材側に押圧する工程と
    を有することを特徴とする請求項２２に記載のパワーモジュール半導体装置の製造方法。
  24. 前記パワーモジュール半導体装置を取り外す工程は、
    前記第１ブロック部材および前記第２ブロック部材に形成されたジャッキアップ用のネジ孔にジャッキアップ用ネジを挿通する工程と、
    前記ジャッキアップ用ネジを締め付けて、前記第１ブロック部材および前記第２ブロック部材を前記下金型側から上昇させる工程と
    を有することを特徴とする請求項２２に記載のパワーモジュール半導体装置の製造方法。
  25. パワーモジュール半導体装置の本体裁置部と、前記パワーモジュール半導体装置の電力系端子の端子裁置部と、前記パワーモジュール半導体装置の信号系端子を固定する固定機構とを有する下金型と、
    前記下金型と嵌合する上金型と
    を備えることを特徴とする金型。
  26. 前記固定機構は、
    前記信号系端子を案内する直線状の案内溝を備えた第１ブロック部材と、
    前記案内溝と係合する突起部を備え前記第１ブロック部材に対して進退可能に摺動する第２ブロック部材と、
    前記第２ブロック部材と係合して当該第２ブロック部材を前記第１ブロック部材側に押圧する第３ブロック部材と
    を備え、
    前記第２ブロック部材の前記第３ブロック部材と対向する面は下り方向に傾斜する下り傾斜面を有し、前記第３ブロック部材の前記第２ブロック部材と対向する面は上り方向に傾斜する上り傾斜面を有することを特徴とする請求項２５に記載の金型。
  27. 前記下金型は、矩形状の収容部を備え、
    前記固定機構は、前記収容部に収容されることを特徴とする請求項２６に記載の金型。
  28. 前記第１ブロック部材および前記第３ブロック部材は、前記収容部内において、前記下金型側に螺合される止めネジを挿通可能なネジ孔を備え、
    前記第３ブロック部材は、止めネジの螺合に伴って前記下金型に移動する際に、前記傾斜面同士の係合により前記第２ブロック部材に対して、前記第１ブロック部材に向かう方向の押圧力を生じさせることを特徴とする請求項２７に記載の金型。
  29. 前記第１ブロック部材および前記第２ブロック部材は、ジャッキアップ用ネジを螺合させるネジ孔を備えることを特徴とする請求項２６に記載の金型。
  30. 前記第１ブロック部材の前記止めネジを挿通可能なネジ孔は、前記ジャッキアップ用ネジを螺合させるネジ孔を兼ねることを特徴とする請求項２８に記載の金型。
  31. ストレート配線構造を有するパワーモジュール半導体装置を複数個並列に配置し、各パワーモジュール半導体装置の電力系端子をバスバー電極を介して接続したことを特徴とするインバータ装置。
  32. 前記パワーモジュール半導体装置のドレイン端子およびソース端子が、隣接する前記パワーモジュール半導体装置のソース端子およびドレイン端子と互いに対向するように配置したことを特徴とする請求項３１に記載のインバータ装置。
  33. 前記複数のパワーモジュール半導体装置は、ハーフブリッジを構成する第１トランジスタと第２トランジスタを隣接して配置し、かつ前記第１トランジスタのソース端子およびドレイン端子と、前記第２トランジスタのドレイン端子およびソース端子が、互いに隣接するように配置したことを特徴とする請求項３１に記載のインバータ装置。
  34. 複数個配置された前記パワーモジュール半導体装置上に配置され、前記パワーモジュール半導体装置を制御する制御基板と、
    複数個並列に配置された前記パワーモジュール半導体装置上に配置され、前記パワーモジュール半導体装置および前記制御基板に電源を供給する電源基板と
    を備え、
    前記信号系端子が延伸する垂直方向の長さは、前記制御基板および前記電源基板と接続可能な長さであることを特徴とする請求項３１に記載のインバータ装置。
JP2014536839A 2012-09-20 2013-09-13 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型 Active JP6368646B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012207194 2012-09-20
JP2012206947 2012-09-20
JP2012207194 2012-09-20
JP2012206947 2012-09-20
PCT/JP2013/074895 WO2014046058A1 (ja) 2012-09-20 2013-09-13 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018129917A Division JP6707583B2 (ja) 2012-09-20 2018-07-09 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2014046058A1 true JPWO2014046058A1 (ja) 2016-08-18
JP6368646B2 JP6368646B2 (ja) 2018-08-01

Family

ID=50341370

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014536839A Active JP6368646B2 (ja) 2012-09-20 2013-09-13 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
JP2018129917A Active JP6707583B2 (ja) 2012-09-20 2018-07-09 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018129917A Active JP6707583B2 (ja) 2012-09-20 2018-07-09 半導体装置

Country Status (4)

Country Link
US (5) US9960103B2 (ja)
EP (3) EP4167279A3 (ja)
JP (2) JP6368646B2 (ja)
WO (1) WO2014046058A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014104716B3 (de) * 2014-04-03 2015-02-26 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
JP6316086B2 (ja) * 2014-05-09 2018-04-25 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法
JP6245365B2 (ja) 2014-07-03 2017-12-13 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
EP3226294B1 (en) * 2014-11-28 2021-04-07 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and method for manufacturing same
JP6234630B2 (ja) * 2015-02-25 2017-11-22 三菱電機株式会社 パワーモジュール
JP6600172B2 (ja) * 2015-06-08 2019-10-30 ローム株式会社 パワーモジュール半導体装置およびその製造方法、およびインバータ装置
DE102015210823A1 (de) * 2015-06-12 2016-12-15 Siemens Aktiengesellschaft Leistungsstromrichter ohne Leistungshalbleitermodul
US10137798B2 (en) * 2015-08-04 2018-11-27 Ford Global Technologies, Llc Busbars for a power module assembly
DE102015223599A1 (de) * 2015-11-27 2017-06-01 Robert Bosch Gmbh Leistungsmodul für einen Elektromotor
JP6490017B2 (ja) * 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
DE112017001729B4 (de) 2016-04-01 2022-11-03 Mitsubishi Electric Corporation Halbleitermodule
US10707143B2 (en) * 2016-05-30 2020-07-07 Industrial Technology Research Institute Plug-in type power module and subsystem thereof
JP6759784B2 (ja) * 2016-07-12 2020-09-23 三菱電機株式会社 半導体モジュール
JP6685209B2 (ja) * 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置
JP6685414B2 (ja) * 2016-09-23 2020-04-22 三菱電機株式会社 電力用半導体モジュール及び電力用半導体装置
JP6772768B2 (ja) * 2016-11-09 2020-10-21 株式会社デンソー 半導体装置
WO2018109069A1 (en) * 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
US10431538B2 (en) * 2017-06-30 2019-10-01 Hamilton Sundstrand Corporation Transistor packages
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
CN110323142B (zh) * 2018-03-29 2021-08-31 台达电子工业股份有限公司 功率模块及其制造方法
CN111971793A (zh) 2018-04-18 2020-11-20 三菱电机株式会社 半导体模块
JP7070070B2 (ja) * 2018-05-15 2022-05-18 株式会社デンソー 半導体装置
JP7159620B2 (ja) 2018-05-30 2022-10-25 富士電機株式会社 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP7119666B2 (ja) * 2018-07-09 2022-08-17 株式会社アイシン スイッチング素子ユニット及びスイッチング素子モジュール
CN110176865A (zh) * 2018-10-14 2019-08-27 深圳市奕通功率电子有限公司 一种具有分边连接电极的功率模组
US11070140B2 (en) * 2018-10-25 2021-07-20 Eaton Intelligent Power Limited Low inductance bus assembly and power converter apparatus including the same
CN113169161A (zh) 2018-11-26 2021-07-23 三菱电机株式会社 半导体封装件、其制造方法及半导体装置
US10903128B2 (en) * 2019-02-15 2021-01-26 Microsemi Corporation Hermetic package for power semiconductor
JP7309396B2 (ja) * 2019-03-18 2023-07-18 株式会社東芝 半導体装置
US11069640B2 (en) * 2019-06-14 2021-07-20 Cree Fayetteville, Inc. Package for power electronics
EP3800659A1 (en) * 2019-10-02 2021-04-07 Infineon Technologies Austria AG Multiphase inverter apparatus
KR20210063734A (ko) 2019-11-25 2021-06-02 현대자동차주식회사 전력모듈 및 전력모듈에 적용되는 기판 구조
JP7428018B2 (ja) 2020-03-06 2024-02-06 富士電機株式会社 半導体モジュール
JP2021158232A (ja) 2020-03-27 2021-10-07 富士電機株式会社 半導体モジュール
DE102020110957B4 (de) 2020-04-22 2024-01-04 Avl Software And Functions Gmbh Anordnung zur Erhöhung der Leistungsfähigkeit eines Leistungsmoduls
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置
JP6952834B1 (ja) * 2020-06-04 2021-10-27 三菱電機株式会社 パワーモジュール
DE112021002452T5 (de) 2020-10-14 2023-02-09 Rohm Co., Ltd. Halbleitermodul
CN116825768B (zh) 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
DE212021000239U1 (de) 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul
KR102499825B1 (ko) * 2021-02-05 2023-02-14 파워마스터반도체 주식회사 패키지형 전력 반도체 장치
KR102477304B1 (ko) * 2021-03-12 2022-12-13 파워마스터반도체 주식회사 양면 냉각 파워 모듈 패키지
DE102021202742A1 (de) 2021-03-22 2022-09-22 Zf Friedrichshafen Ag Halbleiteranordnung eines Inverters und Inverter für einen Elektroantrieb eines Fahrzeugs
KR102487625B1 (ko) * 2021-03-29 2023-01-12 파워마스터반도체 주식회사 양면 냉각 파워 모듈 패키지
DE102021207309A1 (de) 2021-07-12 2023-01-12 Zf Friedrichshafen Ag Inverteraufbau eines Elektronikmoduls für einen Elektroantrieb eines Fahrzeugs
WO2023047890A1 (ja) * 2021-09-21 2023-03-30 ローム株式会社 半導体モジュール

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544412A (en) * 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
JPH10116962A (ja) * 1996-08-20 1998-05-06 Hitachi Ltd 半導体装置とその製造方法
JP2000245170A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体モジュールとそれを用いた電力変換装置及びその製法
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003324971A (ja) * 2002-05-01 2003-11-14 Hitachi Industrial Equipment Systems Co Ltd インバータ装置
JP2005235816A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 半導体パワーモジュール
JP2008243970A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010129795A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2011035354A (ja) * 2009-08-06 2011-02-17 Omron Corp パワーモジュール
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
WO2012018073A1 (ja) * 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927563A (ja) * 1982-08-07 1984-02-14 Mitsubishi Electric Corp 半導体装置
JP2993278B2 (ja) * 1992-06-26 1999-12-20 富士電機株式会社 半導体装置
US5408141A (en) * 1993-01-04 1995-04-18 Texas Instruments Incorporated Sensed current driving device
US5532512A (en) * 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
CN1146988C (zh) 1997-12-08 2004-04-21 东芝株式会社 半导体功率器件的封装及其组装方法
JP4220094B2 (ja) * 1999-04-05 2009-02-04 三菱電機株式会社 パワー半導体モジュール
JP3630070B2 (ja) * 2000-03-30 2005-03-16 株式会社デンソー 半導体チップおよび半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
DE10101086B4 (de) 2000-01-12 2007-11-08 International Rectifier Corp., El Segundo Leistungs-Moduleinheit
JP4177571B2 (ja) * 2001-09-20 2008-11-05 三菱電機株式会社 半導体装置
DE10231091A1 (de) * 2002-07-10 2004-01-22 Robert Bosch Gmbh Aktivgleichrichter-Modul für Drehstromgeneratoren von Fahrzeugen
JP2004107728A (ja) * 2002-09-18 2004-04-08 Ebara Corp 接合材料及び接合方法
JP3941728B2 (ja) * 2003-04-07 2007-07-04 富士電機ホールディングス株式会社 電力用半導体装置
JP4138612B2 (ja) * 2003-09-05 2008-08-27 三菱電機株式会社 電力用半導体装置
JP2005136264A (ja) 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP4004460B2 (ja) 2003-12-16 2007-11-07 三菱電機株式会社 半導体装置
JP4356494B2 (ja) * 2004-03-30 2009-11-04 株式会社デンソー 半導体装置
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP4478049B2 (ja) * 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP4967447B2 (ja) * 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
US8129836B2 (en) * 2006-06-09 2012-03-06 Honda Motor Co., Ltd. Semiconductor device
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
KR101505551B1 (ko) * 2007-11-30 2015-03-25 페어차일드코리아반도체 주식회사 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
JP4576448B2 (ja) 2008-07-18 2010-11-10 三菱電機株式会社 電力用半導体装置
HUE039370T2 (hu) * 2010-03-15 2018-12-28 Dowa Electronics Materials Co Kötõanyag és rögzítési eljárás annak használatával
JP5319601B2 (ja) * 2010-05-10 2013-10-16 株式会社東芝 半導体装置及び電力用半導体装置
JP5253455B2 (ja) * 2010-06-01 2013-07-31 三菱電機株式会社 パワー半導体装置
CN102117981A (zh) 2010-11-24 2011-07-06 鸿富锦精密工业（深圳）有限公司 电子设备
JP5601376B2 (ja) * 2010-12-01 2014-10-08 株式会社安川電機 電力変換装置
JP5464159B2 (ja) * 2011-03-08 2014-04-09 三菱電機株式会社 パワーモジュール
JP5602095B2 (ja) * 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
JP2013258387A (ja) * 2012-05-15 2013-12-26 Rohm Co Ltd パワーモジュール半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544412A (en) * 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
JPH10116962A (ja) * 1996-08-20 1998-05-06 Hitachi Ltd 半導体装置とその製造方法
JP2000245170A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体モジュールとそれを用いた電力変換装置及びその製法
JP2003007966A (ja) * 2001-06-19 2003-01-10 Mitsubishi Electric Corp 半導体装置
JP2003324971A (ja) * 2002-05-01 2003-11-14 Hitachi Industrial Equipment Systems Co Ltd インバータ装置
JP2005235816A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 半導体パワーモジュール
JP2008243970A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010129795A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2011035354A (ja) * 2009-08-06 2011-02-17 Omron Corp パワーモジュール
JP2011086889A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置およびその製造方法
WO2012018073A1 (ja) * 2010-08-04 2012-02-09 ローム株式会社 パワーモジュールおよび出力回路

Also Published As

Publication number Publication date
US20180182688A1 (en) 2018-06-28
EP4167279A3 (en) 2023-09-13
US11532537B2 (en) 2022-12-20
US20150287665A1 (en) 2015-10-08
EP4167279A2 (en) 2023-04-19
US20240047311A1 (en) 2024-02-08
US11967543B2 (en) 2024-04-23
US10896866B2 (en) 2021-01-19
US9960103B2 (en) 2018-05-01
US20210134706A1 (en) 2021-05-06
EP4293714A3 (en) 2024-02-28
EP4293714A2 (en) 2023-12-20
US20230108517A1 (en) 2023-04-06
US20190172772A1 (en) 2019-06-06
EP2899757B1 (en) 2023-01-11
EP2899757A1 (en) 2015-07-29
JP2018160699A (ja) 2018-10-11
JP6368646B2 (ja) 2018-08-01
EP2899757A4 (en) 2016-08-10
WO2014046058A1 (ja) 2014-03-27
JP6707583B2 (ja) 2020-06-10

Similar Documents

Publication Publication Date Title
JP6707583B2 (ja) 半導体装置
JP6280265B2 (ja) パワーモジュール半導体装置
JP6338937B2 (ja) パワーモジュールおよびその製造方法
US20120001308A1 (en) Semiconductor module and method of manufacturing the same
US20190035771A1 (en) Power module
CN101675520B (zh) 电力用半导体模块
JP6600172B2 (ja) パワーモジュール半導体装置およびその製造方法、およびインバータ装置
JP2014022579A (ja) パワーモジュール半導体装置
JP6148830B2 (ja) パワーモジュール半導体装置
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
JP2018107481A (ja) パワーモジュール半導体装置
US11973007B2 (en) Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
GB2444293A (en) Double substrate power electronics package
JP6630762B2 (ja) パワーモジュール
JP2019140398A (ja) パワーモジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180709

R150 Certificate of patent or registration of utility model

Ref document number: 6368646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250