JP7309396B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7309396B2
JP7309396B2 JP2019050530A JP2019050530A JP7309396B2 JP 7309396 B2 JP7309396 B2 JP 7309396B2 JP 2019050530 A JP2019050530 A JP 2019050530A JP 2019050530 A JP2019050530 A JP 2019050530A JP 7309396 B2 JP7309396 B2 JP 7309396B2
Authority
JP
Japan
Prior art keywords
substrate
electrode member
terminal
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019050530A
Other languages
English (en)
Other versions
JP2020155501A (ja
Inventor
英太郎 三宅
宏 松山
達也 平川
和也 小谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019050530A priority Critical patent/JP7309396B2/ja
Priority to CN201910536336.2A priority patent/CN111725189B/zh
Priority to US16/536,921 priority patent/US10855196B2/en
Publication of JP2020155501A publication Critical patent/JP2020155501A/ja
Application granted granted Critical
Publication of JP7309396B2 publication Critical patent/JP7309396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14329—Housings specially adapted for power drive units or power converters specially adapted for the configuration of power bus bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本発明の実施形態は、半導体装置に関する。
発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ－Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）といった半導体素子を含む、電力制御用に設計されたパワー半導体装置の開発が行われている。
通常、パワー半導体装置においては、ベース（基板）上に設けられた複数の半導体素子をボンディングワイヤや端子板を用いて並列接続し、大きな電力を扱うことを可能としている。
特開２０１２－０２３１３５号公報
本発明が解決しようとする課題は、インダクタンスの小さな半導体装置を提供することである。
実施形態の半導体装置は、電気伝導性を有する主基板と、主基板上に設けられ、絶縁性のセラミックスで形成された第１基板と、第１基板上に設けられた第１半導体素子及び第２半導体素子と、第１基板上に設けられた第１正端子、第１負端子、第１出力端子と、主基板上に設けられ、絶縁性のセラミックスで形成された第２基板と、第２基板上に設けられた第３半導体素子及び第４半導体素子と、第２基板上に設けられた第２正端子、第２負端子、第２出力端子と、主基板上に設けられ、絶縁性のセラミックスで形成された第３基板と、第３基板上に設けられた第５半導体素子及び第６半導体素子と、第３基板上に設けられた第３正端子、第３負端子、第３出力端子と、主基板上に設けられ、絶縁性のセラミックスで形成された第４基板と、第４基板上に設けられた第７半導体素子及び第８半導体素子と、第４基板上に設けられた第４正端子、第４負端子、第４出力端子と、第１正端子、第２正端子、第３正端子及び第４正端子を接続する第１端子板と、第１負端子、第２負端子、第３負端子及び第４負端子を接続する第２端子板と、第１出力端子、第２出力端子、第３出力端子及び第４出力端子を接続する第３端子板と、を備え、第１基板上の第１正端子、第１負端子、及び第１出力端子と第２基板上の第２正端子、第２負端子、及び第２出力端子は、それぞれ第１基板と第２基板の間における、主基板に垂直な第１平面に対して面対称であり、第３基板上の第３正端子、第３負端子、及び第３出力端子と第４基板上の第４正端子、第４負端子、及び第４出力端子は、それぞれ第３基板と第４基板の間における、主基板に垂直な第２平面に対して面対称であり、第１基板上の第１正端子、第１負端子、及び第１出力端子と第３基板上の第３正端子、第３負端子、及び第３出力端子は、それぞれ第１基板と第３基板の間における、主基板に垂直な第３平面に対して面対称であり、第２基板上の第２正端子、第２負端子、及び第２出力端子と第４基板上の第４正端子、第４負端子、及び第４出力端子は、それぞれ第２基板と第４基板の間における、主基板に垂直な第４平面に対して面対称である。
実施形態の半導体装置の模式回路図である。 実施形態の半導体装置における主基板、基板、電極部材、半導体素子及びボンディングワイヤの模式斜視図である。 実施形態の半導体素子の模式斜視図である。 実施形態の端子板の模式斜視図である。 実施形態の配線の模式図である。 比較形態となる半導体装置における主基板、基板、電極部材、半導体素子及びボンディングワイヤの模式上面図である。
以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（実施形態）
実施形態の半導体装置は、主基板と、主基板上に設けられた第１基板と、第１基板上に設けられた第１半導体素子及び第２半導体素子と、第１基板上に設けられた第１正端子、第１負端子、第１出力端子と、主基板上に設けられた第２基板と、第２基板上に設けられた第３半導体素子及び第４半導体素子と、第２基板上に設けられた第２正端子、第２負端子、第２出力端子と、第１正端子及び第２正端子を接続する第１端子板と、第１負端子及び第２負端子を接続する第２端子板と、第１出力端子及び第２出力端子を接続する第３端子板と、のうち、少なくとも１つの端子板と、を備える。
図１は、実施形態の電力変換装置２００の模式回路図である。実施形態の電力変換装置２００は、インバータ回路である。そして、実施形態の半導体装置１００は、電力変換装置２００の一部として用いられるものである。
電力変換装置２００は、互いに並列に接続された複数のハイサイドトランジスタ２２２ａ、２２２ｂ及び２２２ｃと、互いに並列に接続された複数のローサイドトランジスタ２２４ａ、２２４ｂ及び２２４ｃと、を有している。そして、ハイサイドトランジスタ２２２ａとローサイドトランジスタ２２４ａは直列に接続されている。同様に、ハイサイドトランジスタ２２２ｂとローサイドトランジスタ２２４ｂは直列に、ハイサイドトランジスタ２２２ｃとローサイドトランジスタ２２４ｃは直列に接続されている。
ハイサイドトランジスタ２２２ａ、２２２ｂ及び２２２ｃ、ローサイドトランジスタ２２４ａ、２２４ｂ及び２２４ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。なお、ハイサイドトランジスタ２２２ａ、２２２ｂ及び２２２ｃの個数と、ローサイドトランジスタ２２４ａ、２２４ｂ及び２２４ｃの個数は、特に限定されるものではない。
ハイサイドトランジスタ２２２ａ、２２２ｂ及び２２２ｃには、直流電源２１０の正極２１２及び平滑キャパシタ２２０の一端が、正端子Ｐを介して接続されている。ローサイドトランジスタ２２４ａ、２２４ｂ及び２２４ｃには、直流電源２１０の負極２１４及び平滑キャパシタ２２０の他端が、負端子Ｎを介して接続されている。
出力端子ＡＣ（Ｕ）はハイサイドトランジスタ２２２ａとローサイドトランジスタ２２４ａの間に、出力端子ＡＣ（Ｖ）はハイサイドトランジスタ２２２ｂとローサイドトランジスタ２２４ｂの間に、そして出力端子ＡＣ（Ｗ）はハイサイドトランジスタ２２２ｃとローサイドトランジスタ２２２ｃの間に接続されている。
図２は、実施形態の半導体装置１００における主基板、基板、電極部材、半導体素子及び配線の模式上面図である。
主基板２は、例えば、Ｃｕ（銅）やＡｌＳｉＣで形成され、電気伝導性を有し、板状の形状を有する。
第１基板４ａ、第２基板４ｂ、第３基板４ｃ及び第４基板４ｄは、主基板２の上に設けられている。図２に示すように、第１基板４ａと第２基板４ｂ、及び第１基板４ａと第３基板４ｃは隣り合って配置されている。また、第４基板４ｄと第２基板４ｂ、及び第４基板４ｄと第３基板４ｃは隣り合って配置されている。第１基板４ａ、第２基板４ｂ、第３基板４ｃ及び第４基板４ｄは、ＡｌＮ（窒化アルミニウム）やＳｉＮ（窒化シリコン）等の、絶縁性のセラミックスで形成された板状の基板である。
第１電極部材６ａ、第２電極部材１０ａ及び第３電極部材１４ａ（第５電極部材の一例）は、第１基板４ａの上に、それぞれ重ならないように設けられている。第１電極部材６ａ、第２電極部材１０ａ及び第３電極部材１４ａは、例えば、それぞれＣｕ製の板状の部材である。図２においては、第１電極部材６ａ及び第２電極部材１０ａは、それぞれＬ字型の形状を有している。そして、第１電極部材６ａ及び第２電極部材１０ａの端部である第１平面部８ａ（第１正端子の一例）及び第２平面部１２ａ（第１出力端子の一例）が、第２基板４ｂに近接して（第２基板４ｂ側に）設けられている。一方、図２において第３電極部材１４ａは、矩形状の形状を有し、第３平面部１６ａ（第１負端子の一例）を有する。なお第１電極部材６ａ、第２電極部材１０ａ及び第３電極部材１４ａの形状は、これに限定されるものではない。
第１半導体素子２０ａ、２０ｂ及び２０ｃは、第１電極部材６ａの上の、例えば第１平面部８ａから離間した部分に設けられている。第１半導体素子２０ａ、２０ｂ及び２０ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴはｐ型ＭＯＳＦＥＴより一般的にスイッチング特性が優れているために好ましく用いられる。第１半導体素子２０ａ、２０ｂ及び２０ｃは、図１に示したハイサイドトランジスタに該当する。なお、第１半導体素子の個数は、特に限定されるものではない。
図３に実施形態の半導体素子の模式斜視図を示す。図３（ａ）に示した第１半導体素子２０ａは、下面に第１電極（コレクタ電極の一例）２１ａ、上面に第２電極（エミッタ電極の一例）２１ｂを、それぞれ有する。なお、第１半導体素子２０ｂ及び２０ｃについても同様である。
第２半導体素子２２ａ、２２ｂ及び２２ｃは、第２電極部材１０ａの上の、例えば第２平面部１２ａから離間した部分に設けられている。第２半導体素子２２ａ、２２ｂ及び２２ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴはｐ型ＭＯＳＦＥＴより一般的にスイッチング特性が優れているために好ましく用いられる。第２半導体素子２２ａ、２２ｂ及び２２ｃは、図１に示したローサイドトランジスタに該当する。なお、第２半導体素子の個数は、特に限定されるものではない。
図３（ｂ）に示した第２半導体素子２２ａは、下面に第３電極（コレクタ電極の一例）２３ａ、上面に第４電極（エミッタ電極の一例）２３ｂを、それぞれ有する。なお、第２半導体素子２２ｂ及び２２ｃについても同様である。
第１配線１８ａは、第１半導体素子の第２電極と第２電極部材１０ａを電気的に接続している。第２配線１８ｂは、第２半導体素子の第４電極と第３電極部材１４ａを電気的に接続している。第１配線１８ａ及び第２配線１８ｂは例えばボンディングワイヤであるが、これに限定されるものではない。
第４電極部材６ｂ（第３電極部材の一例）、第５電極部材１０ｂ（第４電極部材の一例）及び第６電極部材１４ｂは、第２基板４ｂの上に、それぞれ重ならないように設けられている。第４電極部材６ｂ、第５電極部材１０ｂ及び第６電極部材１４ｂは、例えば、それぞれＣｕ製の板状の部材である。図２においては、第４電極部材６ｂ及び第５電極部材１０ｂは、それぞれＬ字型の形状を有している。そして、第４電極部材６ｂ及び第５電極部材１０ｂの端部である第４平面部８ｂ（第２正端子の一例）及び第５平面部１２ｂ（第２出力端子の一例）が、第１基板４ａに近接して（第１基板４ａ側に）設けられている。一方、図２において第６電極部材１４ｂは、矩形状の形状を有し、第６平面部１６ｂ（第２負端子の一例）を有する。なお第４電極部材６ｂ、第５電極部材１０ｂ及び第６電極部材１４ｂの形状は、これに限定されるものではない。
第３半導体素子２４ａ、２４ｂ及び２４ｃは、第４電極部材６ｂの上の、例えば第４平面部８ｂから離間した部分に設けられている。第３半導体素子２４ａ、２４ｂ及び２４ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴは好ましく用いられる。第３半導体素子２４ａ、２４ｂ及び２４ｃは、図１に示したハイサイドトランジスタに該当する。なお、第３半導体素子の個数は、特に限定されるものではない。
図３（ｃ）に示した第３半導体素子２４ａは、下面に第５電極（コレクタ電極の一例）２１ａ、上面に第６電極（エミッタ電極の一例）２１ｂを、それぞれ有する。なお、第３半導体素子２４ｂ及び２４ｃについても同様である。
第４半導体素子２６ａ、２６ｂ及び２６ｃは、第５電極部材１０ｂの上の、例えば第５平面部１２ｂから離間した部分に設けられている。第４半導体素子２６ａ、２６ｂ及び２６ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴは好ましく用いられる。第４半導体素子２６ａ、２６ｂ及び２６ｃは、図１に示したローサイドトランジスタに該当する。なお、第４半導体素子の個数は、特に限定されるものではない。
図３（ｄ）に示した第４半導体素子２６ａは、下面に第３電極（コレクタ電極の一例）２７ａ、上面に第４電極（エミッタ電極の一例）２７ｂを、それぞれ有する。なお、第４半導体素子２６ｂ及び２６ｃについても同様である。
第３配線１８ｃは、第３半導体素子の第６電極と第５電極部材１０ｂを電気的に接続している。第４配線１８ｄは、第４半導体素子の第８電極と第６電極部材１４ｂを電気的に接続している。第３配線１８ｃ及び第４配線１８ｄは例えばボンディングワイヤであるが、これに限定されるものではない。
第７電極部材６ｃ、第８電極部材１０ｃ（第９電極部材の一例）及び第９電極部材１４ｃ（第７電極部材の一例）は、第３基板４ｃの上に、それぞれ重ならないように設けられている。第７電極部材６ｃ、第８電極部材１０ｃ及び第９電極部材１４ｃは、例えば、それぞれＣｕ製の板状の部材である。図２においては、第７電極部材６ｃ及び第８電極部材１０ｃは、それぞれＬ字型の形状を有している。そして、第７電極部材６ｃ及び第８電極部材１０ｃの端部である第７平面部８ｃ（第３正端子の一例）及び第８平面部１２ｃ（第３出力端子の一例）が、第４基板４ｄに近接して（第４基板４ｄ側に）設けられている。一方、図２において第９電極部材１４ｃは、矩形状の形状を有し、第９平面部１６ｃ（第３負端子の一例）を有する。なお第７電極部材６ｃ、第８電極部材１０ｃ及び第９電極部材１４ｃの形状は、これに限定されるものではない。
第５半導体素子２８ａ、２８ｂ及び２８ｃは、第７電極部材６ｃの上の、例えば第７平面部８ｃから離間した部分に設けられている。第５半導体素子２８ａ、２８ｂ及び２８ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴは好ましく用いられる。第５半導体素子２８ａ、２８ｂ及び２８ｃは、図１に示したハイサイドトランジスタに該当する。なお、第５半導体素子の個数は、特に限定されるものではない。
図３（ｅ）に示した第５半導体素子２８ａは、下面に第９電極（コレクタ電極の一例）２９ａ、上面に第１０電極（エミッタ電極の一例）２９ｂを、それぞれ有する。なお、第５半導体素子２８ｂ及び２８ｃについても同様である。
第６半導体素子３０ａ、３０ｂ及び３０ｃは、第８電極部材１０ｃの上の、例えば第８平面部１２ｃから離間した部分に設けられている。第６半導体素子３０ａ、３０ｂ及び３０ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴは好ましく用いられる。第６半導体素子３０ａ、３０ｂ及び３０ｃは、図１に示したローサイドトランジスタに該当する。なお、第６半導体素子の個数は、特に限定されるものではない。
図３（ｆ）に示した第６半導体素子３０ａは、下面に第１１電極（コレクタ電極の一例）３１ａ、上面に第１２電極（エミッタ電極の一例）３１ｂを、それぞれ有する。なお、第６半導体素子３０ｂ及び３０ｃについても同様である。
第５配線１８ｅは、第５半導体素子の第１０電極と第８電極部材１０ｃを電気的に接続している。第６配線１８ｆは、第６半導体素子の第１２電極と第９電極部材１４ｃを電気的に接続している。第５配線１８ｅ及び第６配線１８ｆは例えばボンディングワイヤであるが、これに限定されるものではない。
第１０電極部材６ｄ、第１１電極部材１０ｄ（第１０電極部材の一例）及び第１２電極部材１４ｄ（第８電極部材の一例）は、第４基板４ｄの上に、それぞれ重ならないように設けられている。第１０電極部材６ｄ、第１１電極部材１０ｄ及び第１２電極部材１４ｄは、例えば、それぞれＣｕ製の板状の部材である。図２においては、第１０電極部材６ｄ及び第１１電極部材１０ｄは、それぞれＬ字型の形状を有している。そして、第１０電極部材６ｄ及び第１１電極部材１０ｄの端部である第１０平面部８ｄ（第４正端子の一例）及び第１１平面部１２ｄ（第４出力端子の一例）が、第３基板４ｃに近接して（第３基板４ｃ側に）設けられている。一方、図２において第１２電極部材１４ｄは、矩形状の形状を有し、第１２平面部１６ｄ（第４負端子の一例）を有する。なお第１０電極部材６ｄ、第１１電極部材１０ｄ及び第１２電極部材１４ｄの形状は、これに限定されるものではない。
第７半導体素子３２ａ、３２ｂ及び３２ｃは、第１０電極部材６ｄの上の、例えば第１０平面部８ｄから離間した部分に設けられている。第７半導体素子３２ａ、３２ｂ及び３２ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴは好ましく用いられる。第７半導体素子３２ａ、３２ｂ及び３２ｃは、図１に示したハイサイドトランジスタに該当する。なお、第７半導体素子の個数は、特に限定されるものではない。
図３（ｇ）に示した第７半導体素子３２ａは、下面に第１３電極（コレクタ電極の一例）３３ａ、上面に第１４電極（エミッタ電極の一例）３３ｂを、それぞれ有する。なお、第７半導体素子３２ｂ及び３２ｃについても同様である。
第８半導体素子３４ａ、３４ｂ及び３４ｃは、第１１電極部材１０ｄの上の、例えば第１１平面部１２ｄから離間した部分に設けられている。第８半導体素子３４ａ、３４ｂ及び３４ｃは、例えばＩＧＢＴであるが、ＭＯＳＦＥＴ等であっても良い。特にｎ型ＭＯＳＦＥＴは好ましく用いられる。第８半導体素子３４ａ、３４ｂ及び３４ｃは、図１に示したローサイドトランジスタに該当する。なお、第８半導体素子の個数は、特に限定されるものではない。
図３（ｈ）に示した第８半導体素子３４ａは、下面に第１５電極（コレクタ電極の一例）３５ａ、上面に第１６電極（エミッタ電極の一例）３５ｂを、それぞれ有する。なお、第８半導体素子３４ｂ及び３４ｃについても同様である。
なお半導体素子がｎ型ＭＯＳＦＥＴである場合には、上面にソース電極、下面にドレイン電極が設けられている。
第７配線１８ｇは、第７半導体素子の第１４電極と第１１電極部材１０ｄを電気的に接続している。第８配線１８ｈは、第８半導体素子の第１６電極と第１２電極部材１４ｄを電気的に接続している。第７配線１８ｇ及び第８配線１８ｈは例えばボンディングワイヤであるが、これに限定されるものではない。
第１平面部８ａ、第４平面部８ｂ、第７平面部８ｃ及び第１０平面部８ｄは、正端子Ｐ（図１）を介して直流電源２１０の正極２１２及び平滑キャパシタ２２０に接続される。
第２平面部１２ａ、第５平面部１２ｂ、第８平面部１２ｃ及び第１１平面部１２ｄは、出力端子ＡＣ（図１）に接続される。
第３平面部１６ａ、第６平面部１６ｂ、第９平面部１６ｃ及び第１２平面部１６ｄは、負端子Ｎ（図１）を介して直流電源２１０の負極２１４及び平滑キャパシタ２２０に接続される。
第１電極部材６ａと第４電極部材６ｂ、第２電極部材１０ａと第５電極部材１０ｂ及び第３電極部材１４ａと第６電極部材１４ｂは、第１基板４ａと第２基板４ｂの間における、主基板２に垂直な平面に対して面対称である（互いに対向する位置に設けられる）。
第７電極部材６ｃと第１０電極部材６ｄ、第８電極部材１０ｃと第１１電極部材１０ｄ及び第９電極部材１４ｃと第１２電極部材１４ｄは、第３基板４ｃと第４基板４ｄの間における、主基板２に垂直な平面に対して面対称である（互いに対向する位置に設けられる）。
第１電極部材６ａと第７電極部材６ｃ、第２電極部材１０ａと第８電極部材１０ｃ及び第３電極部材１４ａと第９電極部材１４ｃは、第１基板４ａと第３基板４ｃの間における、主基板２に垂直な平面に対して面対称である（互いに対向する位置に設けられる）。
第４電極部材６ｂと第１０電極部材６ｄ、第５電極部材１０ｂと第１１電極部材１０ｄ及び第６電極部材１４ｂと第１２電極部材１４ｄは、第２基板４ｂと第４基板４ｄの間における、主基板２に垂直な平面に対して面対称である（互いに対向する位置に設けられる）。
図４は、実施形態の端子板の模式斜視図である。図４（ａ）に示した第１端子板４０は、第１平面部８ａ、第４平面部８ｂ、第７平面部８ｃ及び第１０平面部８ｄに接続するための端子板である。例えば、板部４４ａは、第１平面部８ａに接続される。板部４４ｂは、第４平面部８ｂに接続される。板部４４ｃは、第７平面部８ｃに接続される。板部４４ｄは、第１０平面部８ｄに接続される。そして、板部４２は、板部４４ａ及び板部４４ｃと接続されている。板部４４ｂは、板部４４ａと接続されている。言い換えると、板部４４ｂは、板部４４ａを介して板部４２と接続されている。また、板部４４ｄは、板部４４ｃと接続されている。言い換えると、板部４４ｄは、板部４４ｃを介して板部４２と接続されている。穴４６は、直流電源２１０の正極２１２及び平滑キャパシタ２２０（図１）に接続するために設けられている。
図４（ｂ）に示した第２端子板５０は、第２平面部１２ａ、第５平面部１２ｂ、第８平面部１２ｃ及び第１１平面部１２ｄに接続するための端子板である。第２端子板５０は、穴５６と、第１板部５２と、第１配線部５４ａ、第２配線部５４ｂ、第３配線部５４ｃと、第４配線部５４ｄと、を有する。第１配線部５４ａの一端は第１板部５２に接続され、他端は第２平面部１２ａに接続される。第２配線部５４ｂの一端は第１板部５２に接続され、他端は第５平面部１２ｂに接続される。第３配線部５４ｃの一端は第１板部５２に接続され、他端は第８平面部１２ｃに接続される。第４配線部５４ｄの一端は第１板部５２に接続され、他端は第１１平面部１２ｄに接続される。穴５６は、出力端子ＡＣ（図１）に接続するために設けられている。
図４（ｃ）に示した第３端子板６０は、第３平面部１６ａ、第６平面部１６ｂ、第９平面部１６ｃ及び第１２平面部１６ｄに接続するための端子板である。第３端子板６０は、穴６６と、第２板部６２と、第５配線部６４ａと、第６配線部６４ａと、第７配線部６４ｃと、第８配線部６４ｄと、を有する。第５配線部６４ａの一端は第２板部６２に接続され、他端は第３平面部１６ａに接続される。第６配線部６４ｂの一端は第２板部６２に接続され、他端は第６平面部１６ｂに接続される。第７配線部６４ｃの一端は第２板部６２に接続され、他端は第９平面部１６ｃに接続される。第８配線部６４ｄの一端は第２板部６２に接続され、他端は第１２平面部１６ｄに接続される。穴６６は、負端子Ｎを介して直流電源２１０の負極２１４及び平滑キャパシタ２２０（図１）に接続するために設けられている。
第１端子板４０、第２端子板５０及び第３端子板６０は、例えば板金を用いて、例えば厚さ１ｍｍ以上１．５ｍｍ以下程度のＣｕ製の板を成型することにより、一体の部品として形成されることが、簡易に作成できるため好ましい。しかし、第１端子板４０、第２端子板５０及び第３端子板６０の製造方法は、これに限定されるものではない。
図５は、実施形態の配線の模式図である。配線８０ａ（第２配線の一例）は、第３電極部材１４ａと第６電極部材１４ｂを接続している。配線８０ｂ（第１配線の一例）は、第２電極部材１０ａと第５電極部材１０ｂを接続している。配線８０ｃは、第１電極部材６ａと第４電極部材６ｂを接続している。配線８０ｄは、第９電極部材１４ｃと第１２電極部材１４ｄを接続している。配線８０ｅは、第８電極部材１０ｃと第１１電極部材１０ｄを接続している。配線８０ｆは、第７電極部材６ｃと第１０電極部材６ｄを接続している。配線８０ｇは、第３電極部材１４ａと第９電極部材１４ｃを接続している。配線８０ｈは、第２電極部材１０ａと第８電極部材１０ｃを接続している。配線８０ｉは、第１電極部材６ａと第７電極部材６ｃを接続している。配線８０ｊは、第６電極部材１４ｂと第１２電極部材１４ｄを接続している。配線８０ｋは、第５電極部材１０ｂと第１１電極部材１０ｄを電気的に接続している。配線８０ｌは、第４電極部材６ｂと第１０電極部材６ｄを電気的に接続している。なお、配線８０の図示のために、第１半導体素子２０ａ～ｃ、第２半導体素子２２ａ～ｃ、第３半導体素子２４ａ～ｃ、第４半導体素子２６ａ～ｃ、第５半導体素子２８ａ～ｃ、第６半導体素子３０ａ～ｃ、第７半導体素子３２ａ～ｃ、第８半導体素子３４ａ～ｃ、第１配線１８ａ、第２配線１８ｂ、第３配線１８ｃ、第４配線１８ｄ、第５配線１８ｅ、第６配線１８ｆ、第７配線１８ｇ及び第８配線１８ｈの図示は省略している。配線８０は、例えばボンディングワイヤであるがこれに限定されない。
次に、実施形態の作用効果を記載する。
電力変換装置２００を用いて電力変換を行う際に、電力変換装置２００から熱が発生する。この熱を放熱するため、主基板２には、良好な熱伝導性が求められる。ところが、ＡｌＮ（窒化アルミニウム）等のセラミックスを用いると、主基板２を固定する際に主基板２に応力がかかって割れてしまうことがある。そこで、電気伝導性を有するために良好な熱伝導性を有する、ＣｕやＡｌＳｉＣを含むものを、主基板２として用いている。
基板４は、電気伝導性を有する主基板２の上に半導体素子を設けるため、ＡｌＮやＳｉＮのような絶縁性のセラミックスで形成されている。ここで、あまりに大きな基板４を主基板２の上に設けると、熱膨張率の違いによる基板４と主基板２の反りの差が大きくなりすぎて、基板４が主基板２から剥離してしまう。そのため、主基板２の上には、１枚当たりの大きさがあまり大きすぎることのないように、複数の基板４を設けることが好ましい。
また、半導体素子については、あまり大きな半導体素子を用いると、歩留まりを確保することが難しくなるため、歩留まりが確保できる程度にあまり大きくない半導体素子を用いている。一方で、大きくない半導体素子１個が取り扱うことが出来る電極の大きさには、当然のことながら制限がある。結果として、複数の基板を設け、さらにそれぞれの基板の上に複数の半導体素子を搭載して、それらを電極部材や配線で接続して用いている。すると、複数の半導体素子全体で大きな電力を変換することになるため、基板上に、どのように電極部材及び半導体素子を配置して、半導体素子をどのように接続して用いるかが、出来るだけ小さな変換ロスを実現するために重要となる。
図６は、比較形態となる半導体装置８００における主基板、基板、電極部材、半導体素子及びボンディングワイヤの模式上面図である。なお、図６での半導体素子はＩＧＢＴであるものと仮定して説明する。図６においては、半導体装置１００と異なり、ハイサイドトランジスタとして機能する第１半導体素子２０ａ、２０ｂ及び２０ｃと第３半導体素子２４ａ、２４ｂ及び２４ｃが、第２基板４ｂ上の、同一の電極部材８１２ａ上に設けられている。そして、配線８３０ａにより、第１半導体素子２０ａ、２０ｂ及び２０ｃのエミッタ電極は電極部材８１２ｂに、また第３半導体素子２４ａ、２４ｂ及び２４ｃのエミッタ電極は電極部材８１２ｃに接続されている。電極部材８１２ｂ及び電極部材８１２ｃは、出力端子ＡＣに接続される。一方、第１半導体素子２０ａ、２０ｂ及び２０ｃと第３半導体素子２４ａ、２４ｂ及び２４ｃのコレクタ電極は、電極部材８１２ａに接続されている。
また、半導体装置１００と異なり、ローサイドトランジスタとして機能する第２半導体素子２２ａ、２２ｂ及び２２ｃと第４半導体素子２６ａ、２６ｂ及びｃは、第１基板４ａ上の、同一の電極部材８１０ａ上に設けられている。そして、配線８３０ｂにより、第２半導体素子２２ａ、２２ｂ及び２２ｃ及び第４半導体素子２６ａ、２６ｂ及び２６ｃのエミッタ電極は、配線８３０ｂにより、電極部材８１０ｂに接続されている。また、第２半導体素子２２ａ、２２ｂ及び２２ｃ及び第４半導体素子２６ａ、２６ｂ及び２６ｃのコレクタ電極は、電極部材８１０ａに接続されている。電極部材８１０ａは、配線８２０ａ及び配線８２０ｂにより、電極部材８１２ｂ及び電極部材８１２ｃと接続されている。
なお、第３基板４ｃ及び第４基板４ｄ上の構成については、上記と同様に理解されるので、記載を省略する。
このようにハイサイトトランジスタとローサイドトランジスタをそれぞれの基板４上に分離して配置すると、出力端子ＡＣに接続する電極部材の電位を等しくするために、配線８２０ａ及び配線８２０ｂを設ける事が好ましい。しかし、配線８２０ａや配線８２０ｂのように、複数の基板４をまたいで接続される配線は、長さが長くなる傾向があるため、大きなインダクタンスの原因になるという問題があった。
また、電力変換装置により変換される電力の電流は、例えば正端子Ｐに接続される電極部材から、出力端子ＡＣに接続される電極部材を経由して、負端子Ｎに接続される電極部材へと流れる。そのため、この電流は、例えば電極部材８１２ａ、配線８３０ａ、電極部材８１２ｂ、配線８２０ａ、電極部材８１０ａ、第２半導体素子２２ａ、２２ｂ及び２２ｃと第４半導体素子２６ａ、２６ｂ及び２６ｃ、及び配線８３０ｂを経由して、電極部材８１０ｂへと、ループ状に流れる。このループ状に流れる電流に伴い発生する磁束は、主基板２が電気伝導性を有するために、主基板２に上述の磁束を打ち消すように流れる電流が発生するため、ある程度打ち消される。
ところが、配線８２０ａ及び配線８２０ｂは、長さが長いため、比較的、主基板２の表面から離れた所に形成されがちである。そのために、配線８２０ａ及び配線８２０ｂに流れる電流に伴う磁束を、主基板２に流れる電流により打ち消すことは困難となる。そのため、配線８２０ａ及び配線８２０ｂのように、複数の基板４をまたいで接続される配線を設けると、電力変換装置におけるインダクタンスが増加するという問題があった。
そこで、実施形態の半導体装置においては、ハイサイドトランジスタである第１半導体素子２０ａ、２０ｂ及び２０ｃと第３半導体素子２４ａ、２４ｂ及び２４ｃを、それぞれ別の、第１基板４ａ及び第２基板２ｂに設けている。また、ローサイドトランジスタである第２半導体素子２２ａ、２２ｂ及び２２ｃと第４半導体素子２６ａ、２６ｂ及び２６ｃを、それぞれ別の、第１基板４ａ及び第３基板４ｃに設けている。そして、配線８２０ａ及び配線８２０ｂのような、複数の基板をまたぐ配線を設けずに、端子板を用いて異なる基板間の接続を行う。
このようにすると、配線８２０ａ及び配線８２０ｂのような長い配線を設けなくても良い。そのため、上述のインダクタインスが増加する問題を回避し、インダクタンスの小さな半導体装置を提供することが可能となる。
第１平面部８ａ、第２平面部１２ａ及び第３平面部１６ａは第２基板４ｂに近接して設けられ、第４平面部８ｂ、第５平面部１２ｂ及び第６平面部１６ｂは第１基板４ａに近接して設けられることにより、小型の端子板による接続が可能になるため、インダクタンスの小さな半導体装置を提供することが可能となる。なお、第３基板４ｃ及び第４基板４ｄ上の構成についても同様である。
第１電極部材６ａと第４電極部材６ｂは、第１基板４ａと第２基板４ｂの間における、主基板２に垂直な平面に対して面対称である。第２電極部材１０ａと第５電極部材１０ｂは、第１基板４ａと第２基板４ｂの間における、主基板２に垂直な平面に対して面対称である。第３電極部材１４ａと第６電極部材１４ｂは、第１基板４ａと第２基板４ｂの間における、主基板２に垂直な平面に対して面対称である。これにより、端子板の構成を単純にすることができる。特に実施形態の半導体装置１００においては、端子板を合計３個（第１端子板４０、第２端子板５０、第３端子板６０）設けるため、電極部材が上述のように面対称になっていないと、端子板の構成が複雑になり、結果としてインダクタンスの増加に繋がってしまう。
同様に、第７電極部材６ｃと第１０電極部材６ｄ、第８電極部材１０ｃと第１１電極部材１０ｄ、第９電極部材１４ｃと第１２電極部材１４ｄは、第３基板４ｃと第４基板４ｄの間における、主基板２に垂直な平面に対して面対称である。
同様に、第１電極部材６ａと第７電極部材６ｃ、第２電極部材１０ａと第８電極部材１０ｃ及び第３電極部材１４ａと第９電極部材１４ｃは、第１基板４ａと第３基板４ｃの間における、主基板２に垂直な平面に対して面対称である。
同様に、第４電極部材６ｂと第１０電極部材６ｄ、第５電極部材１０ｂと第１１電極部材１０ｄ及び第６電極部材１４ｂと第１２電極部材１４ｄは、第２基板４ｂと第４基板４ｄの間における、主基板２に垂直な平面に対して面対称である。
第２端子板５０は、図４（ｂ）に示したように、第１板部５２に直接接続される第１配線部５４ａ、第２配線部５４ｂ、第３配線部５４ｃ、第４配線部５４ｄが設けられ、かつ、第１配線部５４ａ、第２配線部５４ｂ、第３配線部５４ｃ、第４配線部５４ｄがそれぞれ電極部材と接続されることが好ましい。この比較として、図４（ａ）に示した第１端子板４０を考えると、板部４４ｂに接続される電極部材は、板部４４ａを介して接続されるため、板部４４ａに接続される電極部材よりも大きなインダクタンスを有する。同様に、板部４４ｄに接続される電極部材は、板部４４ｃを介して接続されるため、板部４４ｃに接続される電極部材よりも大きなインダクタンスを有する。このように、接続される電極部材によって、板部４２との間に異なるインダクタンスが生じることは好ましくない。第２端子板５０の場合には、この問題を回避することが出来る。なお、同様の理由により、第３端子板６０もこの問題を回避することが出来る端子板である。
特に、よりグランドに近い側である、Ｎ端子に接続される第３端子板６０及びＡＣ端子に接続される第２端子板５０については、接続される電極部材によって異なるインダクタンスが生じにくい構造が好ましい。一方、Ｐ端子に接続される第１端子板４０については、異なるインダクタンスが生じる構造であっても比較的問題が少ない。勿論、Ｐ端子に接続される端子板が、第２端子板５０又は第３端子板６０のような構造を有していても良い。
配線８０は、同一の端子（Ｐ、ＡＣ又はＮ）に接続される電極部材間に生じる電位差を、さらに小さくするために好ましく用いられる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
２ 主基板
４ａ 第１基板
４ｂ 第２基板
４ｃ 第３基板
４ｄ 第４基板
６ａ 第１電極部材
６ｂ 第４電極部材
６ｃ 第７電極部材
６ｄ 第１０電極部材
８ａ 第１平面部
８ｂ 第４平面部
８ｃ 第７平面部
８ｄ 第１０平面部
１０ａ 第２電極部材
１０ｂ 第５電極部材
１０ｃ 第８電極部材
１０ｄ 第１１電極部材
１２ａ 第２平面部
１２ｂ 第５平面部
１２ｃ 第８平面部
１２ｄ 第１１平面部
１４ａ 第３電極部材
１４ｂ 第６電極部材
１４ｃ 第９電極部材
１４ｄ 第１２電極部材
１６ａ 第３平面部
１６ｂ 第６平面部
１６ｃ 第９平面部
１６ｄ 第１２平面部
１８ａ 第１配線
１８ｂ 第２配線
２０ａ～ｃ 第１半導体素子
２１ａ 第１電極
２１ｂ 第２電極
２２ａ～ｃ 第２半導体素子
２３ａ 第３電極
２３ｂ 第４電極
２４ａ～ｃ 第３半導体素子
２５ａ 第５電極
２５ｂ 第６電極
２６ａ～ｃ 第４半導体素子
２７ａ 第７電極
２７ｂ 第８電極
２８ａ～ｃ 第５半導体素子
２９ａ 第９電極
２９ｂ 第１０電極
３０ａ～ｃ 第６半導体素子
３１ａ 第１１電極
３１ｂ 第１２電極
３２ａ～ｃ 第７半導体素子
３３ａ 第１３電極
３３ｂ 第１４電極
３４ａ～ｃ 第８半導体素子
３５ａ 第１５電極
３５ｂ 第１６電極
４０ 第１端子板
４２ 板部
４４ａ 板部
４４ｂ 板部
４４ｃ 板部
４４ｄ 板部
４６ 穴
５０ 第２端子板
５２ 第１板部
５４ａ 第１配線部
５４ｂ 第２配線部
５４ｃ 第３配線部
５４ｄ 第４配線部
６０ 第３端子板
６２ 第２板部
６４ａ 第５配線部
６４ｂ 第６配線部
６４ｃ 第７配線部
６４ｄ 第８配線部
８０ａ～ｌ 配線（第５配線、第６配線）
１００ 半導体装置
２００ 電力変換装置
２１０ 直流電源
２１２ 正極
２１４ 負極
２２０ 平滑キャパシタ
２２２ａ～ｃ ハイサイドトランジスタ
２２４ａ～ｃ ローサイドトランジスタ

Claims (4)

  1. 電気伝導性を有する主基板と、
    前記主基板上に設けられ、絶縁性のセラミックスで形成された第１基板と、
    前記第１基板上に設けられた第１半導体素子及び第２半導体素子と、
    前記第１基板上に設けられた第１正端子、第１負端子、第１出力端子と、
    前記主基板上に設けられ、絶縁性のセラミックスで形成された第２基板と、
    前記第２基板上に設けられた第３半導体素子及び第４半導体素子と、
    前記第２基板上に設けられた第２正端子、第２負端子、第２出力端子と、
    前記主基板上に設けられ、絶縁性のセラミックスで形成された第３基板と、
    前記第３基板上に設けられた第５半導体素子及び第６半導体素子と、
    前記第３基板上に設けられた第３正端子、第３負端子、第３出力端子と、
    前記主基板上に設けられ、絶縁性のセラミックスで形成された第４基板と、
    前記第４基板上に設けられた第７半導体素子及び第８半導体素子と、
    前記第４基板上に設けられた第４正端子、第４負端子、第４出力端子と、
    前記第１正端子、前記第２正端子、前記第３正端子及び前記第４正端子を接続する第１端子板と、
    前記第１負端子、前記第２負端子、前記第３負端子及び前記第４負端子を接続する第２端子板と、
    前記第１出力端子、前記第２出力端子、前記第３出力端子及び前記第４出力端子を接続する第３端子板と、
    を備え、
    前記第１基板上の前記第１正端子、前記第１負端子、及び前記第１出力端子と前記第２基板上の前記第２正端子、前記第２負端子、及び前記第２出力端子は、それぞれ前記第１基板と前記第２基板の間における、前記主基板に垂直な第１平面に対して面対称であり、
    前記第３基板上の前記第３正端子、前記第３負端子、及び前記第３出力端子と前記第４基板上の前記第４正端子、前記第４負端子、及び前記第４出力端子は、それぞれ前記第３基板と前記第４基板の間における、前記主基板に垂直な第２平面に対して面対称であり、
    前記第１基板上の前記第１正端子、前記第１負端子、及び前記第１出力端子と前記第３基板上の前記第３正端子、前記第３負端子、及び前記第３出力端子は、それぞれ前記第１基板と前記第３基板の間における、前記主基板に垂直な第３平面に対して面対称であり、
    前記第２基板上の前記第２正端子、前記第２負端子、及び前記第２出力端子と前記第４基板上の前記第４正端子、前記第４負端子、及び前記第４出力端子は、それぞれ前記第２基板と前記第４基板の間における、前記主基板に垂直な第４平面に対して面対称である、
    半導体装置。
  2. 前記第２端子板は、
    第１板部と、
    一端が前記第１板部に接続され、他端が前記第１負端子に接続された第１配線部と、
    一端が前記第１板部に接続され、他端が前記第２負端子に接続された第２配線部と、
    一端が前記第１板部に接続され、他端が前記第３負端子に接続された第３配線部と、
    一端が前記第１板部に接続され、他端が前記第４負端子に接続された第４配線部と、
    を有する請求項１に記載の半導体装置。
  3. 前記第３端子板は、
    第２板部と、
    一端が前記第２板部に接続され、他端が前記第１出力端子に接続された第５配線部と、
    一端が前記第２板部に接続され、他端が前記第２出力端子に接続された第６配線部と、
    一端が前記第２板部に接続され、他端が前記第３出力端子に接続された第７配線部と、
    一端が前記第２板部に接続され、他端が前記第４出力端子に接続された第８配線部と、
    を有する請求項１又は請求項２に記載の半導体装置。
  4. 前記第１半導体素子と前記第２半導体素子は電気的に直列に接続され、
    前記第３半導体素子と前記第４半導体素子は電気的に直列に接続され、
    前記第５半導体素子と前記第６半導体素子は電気的に直列に接続され、
    前記第７半導体素子と前記第８半導体素子は電気的に直列に接続されている、
    請求項１乃至請求項３いずれか一項に記載の半導体装置。
JP2019050530A 2019-03-18 2019-03-18 半導体装置 Active JP7309396B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019050530A JP7309396B2 (ja) 2019-03-18 2019-03-18 半導体装置
CN201910536336.2A CN111725189B (zh) 2019-03-18 2019-06-20 半导体装置
US16/536,921 US10855196B2 (en) 2019-03-18 2019-08-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019050530A JP7309396B2 (ja) 2019-03-18 2019-03-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2020155501A JP2020155501A (ja) 2020-09-24
JP7309396B2 true JP7309396B2 (ja) 2023-07-18

Family

ID=72514745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019050530A Active JP7309396B2 (ja) 2019-03-18 2019-03-18 半導体装置

Country Status (3)

Country Link
US (1) US10855196B2 (ja)
JP (1) JP7309396B2 (ja)
CN (1) CN111725189B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114867273B (zh) * 2022-05-31 2024-04-05 广东美的白色家电技术创新中心有限公司 电力电子单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012560A (ja) 2011-06-29 2013-01-17 Hitachi Ltd パワー半導体モジュール
JP2016092970A (ja) 2014-11-05 2016-05-23 三菱電機株式会社 電力変換モジュール
JP2017050488A (ja) 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
JP2017168596A (ja) 2016-03-15 2017-09-21 株式会社東芝 半導体装置
JP2017208547A (ja) 2016-05-19 2017-11-24 アーベーベー・シュバイツ・アーゲー ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292652B2 (ja) * 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
US7880283B2 (en) * 2006-04-25 2011-02-01 International Rectifier Corporation High reliability power module
JP5090063B2 (ja) 2007-05-28 2012-12-05 日本インター株式会社 パワー半導体モジュール
JP4640425B2 (ja) * 2008-03-04 2011-03-02 株式会社豊田自動織機 電力変換装置
JP5445368B2 (ja) 2010-07-13 2014-03-19 サンケン電気株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5707302B2 (ja) 2011-11-02 2015-04-30 株式会社 日立パワーデバイス パワー半導体モジュール
JP2013157346A (ja) * 2012-01-26 2013-08-15 Jtekt Corp 半導体装置
JP5893126B2 (ja) 2012-03-01 2016-03-23 三菱電機株式会社 電力用半導体モジュール及び電力変換装置
JP6368646B2 (ja) * 2012-09-20 2018-08-01 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
WO2015025447A1 (ja) * 2013-08-23 2015-02-26 富士電機株式会社 半導体装置
JP6166701B2 (ja) * 2014-08-22 2017-07-19 株式会社東芝 半導体装置
JP6699111B2 (ja) * 2015-08-18 2020-05-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2017162866A (ja) * 2016-03-07 2017-09-14 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012560A (ja) 2011-06-29 2013-01-17 Hitachi Ltd パワー半導体モジュール
JP2016092970A (ja) 2014-11-05 2016-05-23 三菱電機株式会社 電力変換モジュール
JP2017050488A (ja) 2015-09-04 2017-03-09 株式会社東芝 半導体パッケージ
JP2017168596A (ja) 2016-03-15 2017-09-21 株式会社東芝 半導体装置
JP2017208547A (ja) 2016-05-19 2017-11-24 アーベーベー・シュバイツ・アーゲー ハーフブリッジを設けるパワーモジュール、ならびにパワーモジュールおよびキャパシタの配置

Also Published As

Publication number Publication date
CN111725189B (zh) 2024-02-02
US20200304035A1 (en) 2020-09-24
JP2020155501A (ja) 2020-09-24
CN111725189A (zh) 2020-09-29
US10855196B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
US8045352B2 (en) Power converter
JP6717270B2 (ja) 半導体モジュール
US20150023081A1 (en) Power semiconductor module and power conversion device
JP6202195B2 (ja) 半導体装置
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
CN108336055B (zh) 用于均匀分布的电流流动的引线框架上的交指器件
US20130242631A1 (en) Power converter apparatus
CN113823625A (zh) 功率模块及电机控制器
JP2014036509A (ja) ３レベル電力変換装置
JP2020124030A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US20200388605A1 (en) Semiconductor Substrate and Semiconductor Arrangement
CN113707625A (zh) 电力用半导体模块
JP2011036016A (ja) 電力変換装置
CN115692399A (zh) 功率模块及电子设备
JP7309396B2 (ja) 半導体装置
JP6360865B2 (ja) スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
JP3896940B2 (ja) 半導体装置
JPWO2018109884A1 (ja) 電力変換装置
JP6980625B2 (ja) 端子板及び半導体装置
JP6763246B2 (ja) 半導体装置
JP6488421B1 (ja) スナバ回路及びパワー半導体モジュール並びに誘導加熱用電源装置
JP6575072B2 (ja) 相ユニット及びこれを用いた３レベル電力変換装置
US11145634B2 (en) Power converter
US11251162B2 (en) Semiconductor device with reduced thermal resistance
CN216389358U (zh) 功率模块及电机控制器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230705

R150 Certificate of patent or registration of utility model

Ref document number: 7309396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150