JP6952834B1 - パワーモジュール - Google Patents

パワーモジュール Download PDF

Info

Publication number
JP6952834B1
JP6952834B1 JP2020097460A JP2020097460A JP6952834B1 JP 6952834 B1 JP6952834 B1 JP 6952834B1 JP 2020097460 A JP2020097460 A JP 2020097460A JP 2020097460 A JP2020097460 A JP 2020097460A JP 6952834 B1 JP6952834 B1 JP 6952834B1
Authority
JP
Japan
Prior art keywords
conductive metal
metal pattern
semiconductor elements
resonance frequency
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020097460A
Other languages
English (en)
Other versions
JP2021190651A (ja
Inventor
博 後閑
博 後閑
優 福
優 福
石井　隆一
隆一 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020097460A priority Critical patent/JP6952834B1/ja
Priority to US17/158,331 priority patent/US11430721B2/en
Priority to DE102021204422.0A priority patent/DE102021204422A1/de
Priority to CN202110589845.9A priority patent/CN113764389A/zh
Application granted granted Critical
Publication of JP6952834B1 publication Critical patent/JP6952834B1/ja
Publication of JP2021190651A publication Critical patent/JP2021190651A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動が抑制されたパワーモジュールを得ること。【解決手段】２つの半導体素子、平板状の第１の導電金属パターンと第２の導電金属パターン及び容量素子を備え、２つの半導体素子と容量素子とは三角形の頂点の位置に配置され、半導体素子の間の最短の第１最短経路、２つの半導体素子のそれぞれと容量素子との間の最短の第２最短経路、第３最短経路は（第１最短経路）≧（第２最短経路）かつ（（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２であって、第１の導電金属パターン及び第２の導電金属パターンは、半導体素子の間の容量とインダクタンスから得られる第１の共振周波数、半導体素子の一方と容量素子との間の第２の共振周波数、及び半導体素子の他方と容量素子との間の第３の共振周波数を有する電流経路の周波数特性によって生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有する。【選択図】図１

Description

本願は、パワーモジュールに関するものである。
電力変換を行う装置などに、パワー半導体素子を内蔵してモジュール化したパワーモジュールが用いられることがある。パワー半導体素子には、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、又はダイオードなどがある。２個以上のパワー半導体素子を並列に接続して駆動した際に、発振が生じる現象が知られている。発振する現象には、ゲート信号ライン又はエミッタ信号ラインの寄生インダクタンス及び寄生容量によるＬＣ共振に起因したもの、並列駆動時の素子間のゲートしきい値電圧差によるターンオンオフ時のスイッチングタイミング差に起因したもの、素子間のバスバレイアウト又は素子間ばらつきによる電流差に起因したもの、などがある。
また、これらの発振よりも高い周波数で発振する現象に、ＰＥＴＴ（Ｐｌａｓｍａ Ｅｘｔｒａｃｔｉｏｎ Ｔｒａｎｓｉｔ Ｔｉｍｅ Ｏｓｃｉｌｌａｔｉｏｎ）、及びＩＭＰＡＴＴ（Ｉｍｐａｃｔ Ｉｏｎｉｚａｔｉｏｎ Ａｖａｌａｎｓｈｅ Ｔｒａｎｓｉｔ Ｔｉｍｅ Ｏｓｃｉｌｌａｔｉｏｎ）がある（例えば非特許文献１参照）。図１２は、バイポーラ型のパワー半導体素子において、図に示した式により温度をパラメータとして動作電圧に対するＰＥＴＴの周波数分布の例を示した図である。バイポーラ型のパワー半導体素子とは、ＩＧＢＴ、ＰＮ接合ダイオード、逆導通ＩＧＢＴなどである。また、図１３は、パワー半導体素子において、図に示した式により温度をパラメータとして動作電圧に対するＩＭＰＡＴＴの周波数分布の例を示した図である。パワー半導体素子とは、ＩＧＢＴ、ＭＯＳＦＥＴ、ＰＮ接合ダイオード、ショットキー接合ダイオード、逆導通ＩＧＢＴなどである。図１２及び図１３に示した式の分子は半導体のキャリアの温度と種類と物性に依存する飽和速度、分母は不純物濃度、電圧、及び物性誘電率に依存する空乏層厚である。動作電圧幅、及び動作温度領域が共に広いアプリケーションにおいて、動作電圧と温度に対してＰＥＴＴ及びＩＭＰＡＴＴの周波数は広く分布している。図１２、図１３は、発振の発生の可能性を示した例である。ＩＧＢＴ及びＰＮ接合ダイオードをカップリングしてパワーモジュールを構成する場合、ＩＧＢＴとダイオードとでは不純物濃度に違いがあるため、ＰＥＴＴ及びＩＭＰＡＴＴの周波数分布が図１２及び図１３に示した分布からシフトして、さらに広く分布することになる。ＩＭＰＡＴＴは空乏層内の局所ブレークダウン限界値電界（局所的アバランシェ）発生要件が付随するが、電圧が低くても大電流で、電流が小さくても高電圧で発生条件域に入るため、広範囲分布であることには変わりない。
ＰＥＴＴ及びＩＭＰＡＴＴに起因した強い発振が生じた場合には、ゲート信号ライン又はグランドラインへの発振の伝導による駆動回路の誤動作、ゲート信号への振動の誘発によるパワー半導体素子の破壊、もしくは、発振の放射により、マイコン、電源ＩＣ、及びパワー半導体素子の駆動回路などが搭載された制御基板へ空間から伝達して信号又はグランドラインに振動が重畳されることで生じる低電圧動作ＬＳＩの誤動作などを誘発することがある。そのため、近年、パワーモジュールにおいて、ＰＥＴＴ及びＩＭＰＡＴＴの発生を抑制する要求が高まっている。ＩＧＢＴもしくはＰＮ接合ダイオードのオフ時、空乏層をホール（正孔、少数側キャリア）が通過する時間で決まる周波数に対して、パワー半導体素子の寄生容量とリードフレーム及びワイヤボンディングの寄生インダクタンスとで決まるＬＣ共振周波数が一致しないようにリードフレーム及びワイヤボンディングのレイアウトを修正してＰＥＴＴを抑制する方法が開示されている（例えば特許文献１参照）。図１４は、リードフレームの設計を修正した際の寄生インダクタンスの上限及び下限側限界設計におけるＬＣ共振とＰＥＴＴの周波数分布の例を示した図である。
特開２０１３−２２９３８３号公報
J. Lutz et al., Semiconductor Power Device, DOI 10.1007/978-3-642-11125-9_13, page 475〜495
上記特許文献１においては、図１４に示すように、一部の限定された条件の範囲でのみ、ＰＥＴＴを抑制することができる。しかしながら、寄生容量は半導体素子が決まれば定まる数字であるものの、放熱と絶縁性能で決定されるパワー半導体素子の配置構成に対して、リードフレーム及びワイヤボンディングのレイアウトの修正だけでは、ＰＥＴＴ及びＩＭＰＡＴＴの周波数分布から逸脱するようなパワー半導体素子が実装されたモジュールの設計において、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することは困難であるという課題があった。
そこで、本願は、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動が抑制されたパワーモジュールを得ることを目的としている。
本願に開示されるパワーモジュールは、一方の面と他方の面のそれぞれに電極を有する２つの半導体素子、同一平面上に並べて設けられた２つの半導体素子のそれぞれの一方の面の電極に接続された平板状の第１の導電金属パターン、２つの半導体素子のそれぞれの他方の面の電極に接続された平板状の第２の導電金属パターン、及び同一平面上の第１の導電金属パターンと第２の導電金属パターンとの間に設けられ、第１の導電金属パターンと第２の導電金属パターンとの間に静電容量を形成する容量素子を備え、２つの半導体素子と容量素子とは、同一平面上において、三角形の頂点の位置に配置され、第１と第２の導電金属パターンは三角形の３つの頂点と３つの辺を含む外形をもつ平板形状を特徴とし、第１の導電金属パターン及び第２の導電金属パターンにおける２つの半導体素子の間の最短の接続経路長さを第１最短経路とし、第１の導電金属パターン及び第２の導電金属パターンにおける２つの半導体素子のそれぞれと容量素子との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路とし、（第１最短経路）≧（第２最短経路）かつ（（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２であって、２つの半導体素子の一方の面と他方の面間に寄生する２つの静電容量と、第１の導電金属パターン及び第２の導電金属パターンの２つの半導体素子の一方の面間と他方の面間に生成される２つのインダクタンスから得られる共振周波数を第１の共振周波数とし、２つの半導体素子のうち片側素子の一方と他方の面間に寄生する静電容量と容量素子とで生成される静電容量と第１の導電金属パターン及び第２の導電金属パターンのうち半導体素子の片側素子の一方の面と容量素子間と他方の面と容量素子間に生成される２つのインダクタンスから得られる共振周波数を第２の共振周波数とし、２つの半導体素子の他方片側素子の一方と他方の面間に寄生する静電容量と容量素子とで生成される静電容量と第１の導電金属パターン及び第２の導電金属パターンの半導体素子の他方片側素子の一方の面と容量素子間と他方の面と容量素子間に生成される２つのインダクタンスから得られる共振周波数を第３の共振周波数とし、第１の導電金属パターン及び第２の導電金属パターンは、電流経路の第１の共振周波数、第２の共振周波数、及び第３の共振周波数により生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有し、第１の導電金属パターン及び第２の導電金属パターンと容量素子により、２つの半導体素子と容量素子の任意の２つの素子間の電流経路の第１の共振周波数、第２の共振周波数、及び第３の共振周波数の何れの共振周波数による振動も低減することを特徴とするパワーモジュールである。
本願に開示されるパワーモジュールによれば、２つの半導体素子と容量素子とは、平板状の第１の導電金属パターンと平板状の第２の導電金属パターンとの間に三角形の頂点の位置に配置され、導電金属パターンはこの三角形を外形形状内として含むように構成され、第１の導電金属パターン及び第２の導電金属パターンにおける２つの半導体素子の間の最短の接続経路長さを第１最短経路とし、第１の導電金属パターン及び第２の導電金属パターンにおける２つの半導体素子のそれぞれと容量素子との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路とし、（第１最短経路）≧（第２最短経路）かつ（（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２であって、第１の導電金属パターン及び第２の導電金属パターンは、２つの半導体素子の一方ともう一方の電極間に寄生する容量と容量素子の３素子から選択される２素子間で相互の間に形成される容量と、同じく今選択された２素子間の電極間で抽出されるインダクタンスから得られ、３素子から第１から第３の最短経路に接続されている２つという３通りの選択肢で、それぞれの容量とインダクタンスから、第１の共振周波数、第２の共振周波数、及び第３の共振周波数を有し、電流経路の周波数特性によって生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有するため、半導体素子のＯＮ、ＯＦＦスイッチング時に発生する電流振動について、第１の導電金属パターン及び第２の導電金属パターンと容量素子により、２つの半導体素子と容量素子の任意の２つの素子間の電流経路の第１、第２、第３のどの共振周波数による振動についてもリードフレーム１及びリードフレーム２における一部の経路にこの振動電流が集中することがなくなり、加えて、同じ周波数領域に在るＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流についても、例え、第１、第２、第３のいずれかの共振周波で一部の経路にこの振動電流が集中することがなくなることで、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
実施の形態１に係るパワーモジュールの要部を模式的に示した斜視図である。 実施の形態１に係る別のパワーモジュールの要部を模式的に示した斜視図である。 実施の形態１に係るパワーモジュールの動作電圧に対するＬＣ共振とＰＥＴＴの周波数分布の例を示した図である。 実施の形態１に係る別のパワーモジュールの動作電圧に対するＬＣ共振とＰＥＴＴの周波数分布の例を示した図である。 実施の形態３に係るパワーモジュールの要部を模式的に示した斜視図である。 実施の形態４に係るパワーモジュールの要部を模式的に示した斜視図である。 実施の形態５に係るパワーモジュールの要部を模式的に示した平面図である。 実施の形態６に係るパワーモジュールの要部を模式的に示した平面図である。 実施の形態７に係るパワーモジュールの要部を模式的に示した平面図である。 比較例のパワーモジュールを説明する図である。 比較例の別のパワーモジュールを説明する図である。 動作電圧に対するＰＥＴＴの周波数分布の例を示した図である。 動作電圧に対しるＩＭＰＡＴＴの周波数分布の例を示した図である。 寄生インダクタンスの上限及び下限におけるＬＣ共振とＰＥＴＴの周波数分布の例を示した図である。
以下、本願の実施の形態によるパワーモジュールを図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。
実施の形態１．
図１は実施の形態１に係るパワーモジュール１００の要部を模式的に示した斜視図、図２は別のパワーモジュール１００の要部を模式的に示した斜視図、図３はパワーモジュール１００の動作電圧に対するＬＣ共振とＰＥＴＴの周波数分布の例を示した図、図４は別のパワーモジュール１００の動作電圧に対するＬＣ共振とＰＥＴＴの周波数分布の例を示した図である。図１及び図２は、パワーモジュール１００の内部の半導体素子３などを取り囲む絶縁充填物を取り除いて示した図である。絶縁充填物は、例えばモールド樹脂であり、ゲルの場合もある。ゲルは半導体素子周辺と素子間に配置され、最外側は樹脂が配置される。パワーモジュール１００は２つの半導体素子３が搭載されたモジュールで、例えばインバータ装置においてインバータ回路を構成するものである。
＜パワーモジュール１００＞
パワーモジュール１００は、図１に示すように、２つの半導体素子３、２つの容量素子４、第１の導電金属パターンであるリードフレーム１、第２の導電金属パターンであるリードフレーム２、及びリードフレーム５を備える。半導体素子３は、一方の面と他方の面のそれぞれに電極６を有する。一方の面の電極６は上面電極でＮ極、他方の面の電極（図示せず）は下面電極でＰ極である。それぞれの電極６はひとつに限るものではなく、分割されていても構わない。本実施の形態１では、電極６は２つの電極６ａ、６ｂに分割されている。２つの半導体素子３及び２つの容量素子４は、同一平面上に並べて設けられる。リードフレーム１は平板状で、２つの半導体素子３のそれぞれの上面電極に接続される。リードフレーム１は他の回路（図示せず）と接続される端子部１ａを備える。リードフレーム２は平板状で、２つの半導体素子３のそれぞれの下面電極に接続される。リードフレーム１及びリードフレーム２は例えば銅で作製され、リードフレーム２は図示していないＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板、もしくは絶縁性樹脂の上に設けられる。
２つの容量素子４は、リードフレーム１とリードフレーム２との間に設けられ、リードフレーム１とリードフレーム２との間に静電容量を形成する。２つの半導体素子３と２つの容量素子４は、リードフレーム１とリードフレーム２との間で並列に接続される。２つの半導体素子３と２つの容量素子４は、リードフレーム１及びリードフレーム２に、半田、導電性ペーストもしくは導電性を持つ接着性材料により接続される。リードフレーム１及びリードフレーム２のそれぞれは、同一の電位で２つの半導体素子３及び２つの容量素子４のそれぞれと接続される。リードフレーム５は、半導体素子３とボンディングワイヤ（図示せず）で接続される。リードフレーム５は、他の回路（図示せず）と接続される端子で、絶縁充填物で支持されている。端子部１ａ及びリードフレーム５と接続される他の回路は、例えばパワーモジュール１００を駆動する駆動回路である。
２つの半導体素子３と、２つの容量素子４の一方又は他方とは、同一平面上において、三角形の頂点の位置に配置される。２つの半導体素子３を並列に接続して駆動する場合、２つの半導体素子３の間の寄生インダクタンスと寄生容量に起因した共振で発振が生じる。２つの半導体素子３が同種類、同サイズ及び同特性である場合、より強い発振が生じる。この発振を抑制するために、容量素子４を設けて２つの半導体素子３と容量素子４を三角形の頂点の位置に配置する。以下、２つの半導体素子３の側を振動源として説明するが、容量素子４の側を振動源としても構わない。
三角形の頂点の位置の配置は、リードフレーム１及びリードフレーム２における２つの半導体素子３の間の最短の接続経路長さを第１最短経路とし、リードフレーム１及びリードフレーム２における２つの半導体素子３のそれぞれと容量素子４との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路としたとき、（第１最短経路）≧（第２最短経路）かつ（（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２の関係を満たすものである。先の式を第１の式、後の式を第２の式とする。２つの半導体素子３のそれぞれと容量素子４との間の２つの最短の接続経路長さが等しい場合は、どちらを第２最短経路あるいは第３最短経路としても構わない。素子間の距離の定義は、２つの素子の上面もしくは下面の電極の中心間の距離とする。電極が分割されている場合は、分割されている双方の電極を合わせた部分の中心を電極の中心とする。図１及び図２に示した破線の交点の位置が、電極の中心である。上面と下面で電極の形状が異なるときは上面と下面で距離が異なることになるが、上面と下面の双方で第１の式及び第２の式の関係が成立することが必要である。図1で半導体素子３の側を振動源とすると、第１の式は（第１最短経路８１）≧（第２最短経路９１）、第２の式は（（第１最短経路８１）２＋（第２最短経路９１）２））≧（第３最短経路９２）２となる。また、図1で容量素子４の側を振動源とすると、第１の式は（第１最短経路８２）≧（第２最短経路９１）、第２の式は（（第１最短経路８２）２＋（第２最短経路９１）２））≧（第３最短経路９３）２となる。図２で半導体素子３の側を振動源とすると、第１の式は（第１最短経路８１）≧（第２最短経路９１）、第２の式は（（第１最短経路８１）２＋（第２最短経路９１）２））≧（第３最短経路９２）２となる。
図１において容量素子４を２つ設けた例について示したが、図２に示すように、容量素子４は１つであっても構わない。この場合、２つの半導体素子３と１つの容量素子４は、同一平面上において、三角形の頂点の位置に配置される。半導体素子３は、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などのパワー半導体素子である。２つの半導体素子３をＩＧＢＴもしくはバイポーラトランジスタとし、容量素子４をＰＮ接合ダイオードもしくはショットキー接合ダイオードしても構わない。図１及び図２において、半導体素子３はＩＧＢＴ、容量素子４はＰＮ接合ダイオードとする。
ＰＥＴＴ及びＩＭＰＡＴＴは、比較的高い周波数で発振する現象である。ＰＥＴＴ及びＩＭＰＡＴＴはパワー半導体素子単体でも発生するが、同サイズ及び同特性の複数の素子が並列に接続されて動作する時に、デバイス閾値、例えばゲート閾値Ｖｔｈなどのばらつきによりスイッチングタイミングが少しずれることで特に強い発振となることがある。強い発振現象は、図１２又は図１３に示した半導体素子固有のＰＥＴＴもしくはＩＭＰＡＴＴの周波数分布において、ＰＥＴＴもしくはＩＭＰＡＴＴの周波数の発生開始がずれ、同一周波数の位相ずれが起きることによる並列接続素子間で素子固有の振動電流が発生することと、振動電流に振動電流の通過する経路の寄生インダクタンスと並列接続された素子の寄生容量によるＬＣ共振周波数が接近もしくは合致することで起きる。以下、ＩＧＢＴターンオフ時におけるＰＥＴＴ発生のケースに絞って説明する。ＰＮ接合ダイオードのリバースリカバリ時におけるＰＥＴＴ発生、ＭＯＳＦＥＴ又はＩＧＢＴのターンオフ時におけるＩＭＰＡＴＴ発生、ＰＮ接合ダイオード又はショットキー接合ダイオードのリバースリカバリ時におけるＰＥＴＴ発生についても同様に説明することができる。
＜比較例＞
本願の要部であるリードフレーム１、２の説明の前に、図１０及び図１１を用いて比較例について説明する。図１０は比較例のパワーモジュール２００を説明する図で、図１０（ａ）はパワーモジュール２００の要部を模式的に示した斜視図、図１０（ｂ）は図１０（ａ）の２つの半導体素子３の回路を示す図である。図１１は比較例の別のパワーモジュール３００を説明する図で、図１１（ａ）は別のパワーモジュール３００の要部を模式的に示した斜視図、図１１（ｂ）は図１１（ａ）の回路を示す図である。パワーモジュール２００が備えたリードフレーム２０１は、図１０（ａ）に示すように、平板状ではなく、２つの半導体素子３の間及び２つの容量素子４の間は細く加工された架橋部２０２で接続されている。斜め方向に配置された半導体素子３と容量素子４との間は直接接続されていない。パワーモジュール３００が備えたリードフレーム３０１は、図１１（ａ）に示すように、平板状ではなく、２つの半導体素子３の間は細く加工された架橋部３０２で接続されている。図１０及び図１１において、半導体素子３はＩＧＢＴ、容量素子４はＰＮ接合ダイオードとする。
ＰＥＴＴについて、製品として要求される動作可能領域、及び広い動作電圧と温度領域において検討する。リードフレームの設計を上限又は下限側限界設計の条件で振っても、通常、半導体素子の寄生容量と寄生インダクタンスから得られる全領域のＬＣ共振の周波数領域と交差するＰＥＴＴ及びＩＭＰＡＴＴの周波数は、ある電圧とある温度条件で必ず一つ以上存在するため、ＰＥＴＴ及びＩＭＰＡＴＴの発生を抑制することができない。図１４は、リードフレームの設計を修正した際の寄生インダクタンスの上限及び下限側限界設計におけるＬＣ共振とＰＥＴＴの周波数分布の例を示した図である。リードフレーム設計を寄生インダクタンスの上限及び下限側限界設計の両方で振っても、図１４に示すように、ＰＥＴＴ及びＩＭＰＡＴＴの発生を抑制することができない。
図１０（ａ）において、並列に配置されたＩＧＢＴ間の振動電流の経路は、ＩＧＢＴ間を結ぶ架橋部２０２が最短である。並列に配置されたＩＧＢＴ間のリードフレーム２０１の寄生インダクタンスは、架橋部２０２とダイオード経由の２経路で考えられる。寄生インダクタンス値は、ダイオード経由の経路のみのＩＧＢＴ間では８．４ｎＨで、架橋部２０２のみのＩＧＢＴ間では２．４ｎＨである。２経路を合成したＩＧＢＴ間の寄生インダクタンス値は１．９ｎＨで、架橋部２０２のみの値に近い。２経路を合成したＩＧＢＴ間の寄生インダクタンス値と並列に配置されたＩＧＢＴの寄生容量との共振周波数により、図１０に示した矢印の経路で強く発振する。図３に、比較例における２つのＩＧＢＴ間のＬＣ共振の分布と、ＩＧＢＴとダイオード間のＬＣ共振の分布を示す。動作電圧に対するＰＥＴＴの周波数分布とＩＧＢＴ間のＬＣ共振の分布が交差した箇所のパワーモジュールの駆動条件で強い発振が生じている。図中の円で示した箇所で近磁界プローブにより振動が実測され、図では実測された振幅の大きさと円の直径とが比例するように観測強度を示している。ＰＥＴＴの周波数分布と、ＩＧＢＴとダイオードとの間のＬＣ共振の分布とが交差した箇所においては強い発振は生じなかった。交差した箇所は、ＩＧＢＴを振動源とした場合の動作領域のＰＥＴＴ限界域にあるためである。
図１１（ａ）において、並列に配置されたＩＧＢＴ間の振動電流はＩＧＢＴ間を結ぶ架橋部３０２が最短である。並列に配置されたＩＧＢＴ間のリードフレーム３０１の寄生インダクタンスは、架橋部３０２とダイオード経由の２経路で考えられる。寄生インダクタンス値は、ダイオード経由の経路のみのＩＧＢＴ間では４．３ｎＨで、架橋部３０２のみのＩＧＢＴ間では３．０ｎＨで近い値になっている。２経路を合成したＩＧＢＴ間の寄生インダクタンス値は１．８ｎＨである。振動電流はダイオード経由の経路に多く分配され、２つのＩＧＢＴ間のダイオード経由の最短経路に多く流れることになる。２つのＩＧＢＴ間のダイオード経由の寄生インダクタンス値と、２つのＩＧＢＴ間ではなくＩＧＢＴとダイオードとの最短距離におけるＩＧＢＴとダイオードの寄生容量との共振周波数により、図１１に示した破線矢印の経路で強く発振する。また、並列に配置されたＩＧＢＴ間の寄生インダクタンス値と並列に配置されたＩＧＢＴの寄生容量との共振周波数により、図１１に示した実線矢印の経路で強く発振する。図４に、比較例における２つのＩＧＢＴ間のＬＣ共振の分布と、ＩＧＢＴとダイオードとの間のＬＣ共振の分布を示す。動作電圧に対するＰＥＴＴの周波数分布とＩＧＢＴ間のＬＣ共振の分布とが交差している箇所のパワーモジュールの駆動条件で強い発振が生じている。図中の円で示した箇所で近磁界プローブにより振動が実測され、図では実測された振幅の大きさと円の直径とが比例するように観測強度を示している。
強く発振する可能性は、ＩＧＢＴとダイオードとの間のリードフレームの寄生インダクタンス値とＩＧＢＴの寄生容量及びダイオードの寄生容量とによる共振周波数、及び２つのＩＧＢＴの間のリードフレームの寄生インダクタンス値と２つのＩＧＢＴの寄生容量とによる共振周波数の２つの周波数で考えられる。図１０に示した比較例では、図３に示すように、２つのＩＧＢＴの間での共振で強い発振が生じている。図１１に示した比較例では、図４に示すように、ＩＧＢＴとダイオードとの間での共振で強い発振が生じている。
図１０に示した比較例では、ＩＧＢＴ間の接続部分である架橋部２０２が細く、矢印で示すルートで電流が集中して磁気ダイポールを形成しやすくなっている。図１１に示した比較例では、図１０と同様にＩＧＢＴ間の接続部分である架橋部３０２が細い。また、ダイオード経由のＩＧＢＴ間の最短経路は幅があるように見えるが、最短で考えるとリードフレーム３０１に設けられた穴の外周に沿った側が振動電流の集中する経路になる。集中した電流ループがある程度の面積を形成するため、磁気ダイポールを形成しやすくなっている。磁気ダイポールが形成されると、共振点で発振と強い放射が発生することになる。
＜リードフレーム１、２＞
リードフレーム１及びリードフレーム２は、２つの半導体素子３の一方の面と他方の面間に寄生する２つの静電容量と、リードフレーム１及びリードフレーム２の２つの半導体素子３の一方の面間と他方の面間に生成される２つのインダクタンスのＬＣ直列接続から得られる第１の共振周波数、２つの半導体素子３のうち片側素子の一方と他方の面間に寄生する静電容量と容量素子４とで生成される静電容量とリードフレーム１及びリードフレーム２の半導体素子の片側素子の一方の面と容量素子４間と他方の面と容量素子４間に生成される２つのインダクタンスのＬＣ直列接続から得られる第２の共振周波数、２つの半導体素子３の他方片側素子の一方と他方の面間に寄生する静電容量と容量素子４とで生成される静電容量とリードフレーム１及びリードフレーム２の半導体素子の他方片側素子の一方の面と容量素子４間と他方の面と容量素子間に生成される２つのインダクタンスのＬＣ直列接続から得られる第３の共振周波数、において、電流経路の第１、第２、第３のうち、どの共振周波数による周波数特性によって生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有することで、高周波電流をリードフレーム１及びリードフレーム２に容易に流すことができ、リードフレーム１及びリードフレーム２と容量素子４により、２つの半導体素子３と容量素子４の任意の２つの素子間の電流経路の第１、第２、第３のどの共振周波数による振動をも抑制することを特徴とするパワーモジュールを得る。リードフレーム１及びリードフレーム２を銅で作製して、リードフレーム１及びリードフレーム２に流れる電流が１５０ＭＨｚの高周波電流であると想定した場合、例えば、リードフレーム１及びリードフレーム２の厚さは３２μｍとなる。この値は、例えば、リードフレーム１又はリードフレーム２に銅からなる３５μｍ厚のテープを用いること、もしくはプリント基板上に３５μｍ厚の銅パターンをリードフレーム２として確保することで実現することができる。
平板状のリードフレーム１及び平板状のリードフレーム２で半導体素子３であるＩＧＢＴと容量素子４であるダイオードを接続した場合、インダクタンスを下げることはできる。しかしながら、寄生インダクタンスの解析上、ＰＥＴＴの周波数分布と各素子間のＬＣ共振とが交差する領域が存在するため、特に交差する領域において発振現象が発生する可能性がある。図３に、図１に示したパワーモジュール１００における２つのＩＧＢＴ間のＬＣ共振の分布を示す。図４に、図２に示した別のパワーモジュール１００における２つのＩＧＢＴ間のＬＣ共振の分布と、ＩＧＢＴとダイオード間のＬＣ共振の分布を示す。何れのＬＣ共振もＰＥＴＴの周波数分布と交差しており、発振が発生する可能性がある。
経路の全体でインダクタンス値の振動を考えると、振動電流の経路はＩＧＢＴ間の最短からダイオード経由まで分散し電流密度として動的な分布となり、ＩＧＢＴ間の振動電流とＩＧＢＴとダイオードとの間の振動電流とが共存する。ＩＧＢＴ間の振動はダイオードの寄生容量で吸収される方向に働き、ＩＧＢＴとダイオードとの間の振動はもうひとつのＩＧＢＴ寄生容量の側で吸収される方向に働く。そのため振動が抑制される上、構成される各素子の電極の電圧差に対して最短距離で電流が流れて振動をキャンセルする方向に働くことで、ＩＧＢＴ間の振動と、ＩＧＢＴとダイオードとの間の振動の両方が抑制される方向に働くように誘導される。ＩＧＢＴの間の寄生インダクタンス値とＩＧＢＴとダイオードとの間の寄生インダクタンス値を接近させることで、異なる共振点を備えるＩＧＢＴの間の振動電流とＩＧＢＴとダイオードとの間の振動電流を干渉させて振動を抑制することができる。
リードフレーム１及びリードフレーム２を平板状とし、ＩＧＢＴ間の最短距離とダイオードを経由したＩＧＢＴ間の最短距離を平板で埋めることで、ＩＧＢＴ間の寄生インダクタンス値とダイオードを経由したＩＧＢＴ間の寄生インダクタンス値とを接近させることができる。ＩＧＢＴ間の最短距離の経路上にダイオードが含まれないように、ＩＧＢＴとダイオードを三角形の頂点の位置に配置し、ダイオードを経由したＩＧＢＴ間の経路における、一方のＩＧＢＴと一方のダイオードとの間、もしくは他方のＩＧＢＴと一方のダイオードとの間の寄生インダクタンスが、ＩＧＢＴ間の経路の最短経路の寄生インダクタンス以下となっていることを第一の条件とする。ＩＧＢＴ間の最短経路と、ダイオードを経由したＩＧＢＴ間の経路において、振動電流がそれぞれの最短経路を通過する際に振動電流が集中する箇所を持たないことを第二の条件とする。これらの条件を満たすことで、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
寄生インダクタンス値は、図１０に示した比較例ではダイオード経由の経路のみのＩＧＢＴ間で８．４ｎＨ、架橋部２０２のみのＩＧＢＴ間で２．４ｎＨであったが、図１のパワーモジュール１００ではダイオード経由の経路のみのＩＧＢＴ間で３．１ｎＨ、ＩＧＢＴ間で１．４ｎＨに低減した。各寄生インダクタンス値の低減により、経路間のインダクタンス値の差が低減して振動電流は分散する。一方のＩＧＢＴからみて、他方のＩＧＢＴへの最短経路のインダクタンスとダイオードを経由した経路のインダクタンスで、ＩＧＢＴとダイオード間のインダクタンス値が他方のＩＧＢＴ間の経路のインダクタンス値と等しいか小さければ、第一の条件を満たして振動電流はダイオード経由の経路に分流する。また、リードフレーム１及びリードフレーム２を平板状としてＩＧＢＴとダイオードとを接続することで、振動電流が局所的に集中する箇所を設けないようにすれば、第二の条件を満たしてＩＧＢＴ間の振動電流と、ＩＧＢＴとダイオード間の振動電流とが干渉して分散し、どちらのＬＣ共振周波数となっても発振が抑制されることになる。
共振を避けるためは、ダイオードの静電容量はＩＧＢＴの寄生容量と離れていることが望ましい。ダイオードの静電容量とＩＧＢＴの寄生容量とが離れていない場合でも、これらが同種で同特性の素子でなければ構わない。寄生容量は電圧及び温度で変化し製造ばらつきもあるため、並列駆動されるダイオードが同種で同特性でなければ、電圧又は温度の変化に対してＩＧＢＴと等しい特性とはならず、ＩＧＢＴとダイオードの特性が一致することはないためである。
ＩＧＢＴ間の寄生インダクタンス値とＩＧＢＴとダイオード間の寄生インダクタンス値を接近させるための第一の条件を示したが、ＩＧＢＴとダイオードを三角形の頂点の位置に配置して、ＩＧＢＴ間の最短距離とＩＧＢＴとダイオード間の最短距離を平板状のリードフレーム１及びリードフレーム２で埋めることにより、寄生インダクタンスについての第一の条件は、ＩＧＢＴ間の電極中心間の最短距離と、一方のＩＧＢＴとダイオードの中心の最短距離と、他方のＩＧＢＴとダイオードの中心の最短距離の３つの距離の長さの大小関係に言い換えることができる。この大小関係とは、先に示した第１の式と第２の式の関係である。
第１の式に示した距離関係にあれば、ＩＧＢＴ間の最短距離の寄生インダクタンスに対してダイオードに近い方と定義したＩＧＢＴとダイオードとの間の寄生インダクタンスが小さいと言える。第１の式が成立することで、振動電流が分散して流れやすくなる。第１の式と第２の式に示した距離関係にあれば、一方のＩＧＢＴとダイオードとの最短経路で形成される線分とＩＧＢＴ間の最短経路で形成される線分の交点において形成される小さいほうの角度が９０度以下で、かつ、他方のＩＧＢＴとダイオードとの最短経路で形成される線分とＩＧＢＴ間の最短経路で形成される線分の交点において形成される小さいほうの角度も９０度以下になる。第１の式と第２の式が成立することで、ＩＧＢＴからダイオードの側に向かう振動電流の経路において、ＩＧＢＴからダイオードへのダイナミックな電圧変化に対して、振動電流が一方のＩＧＢＴからダイオードに向かうが途中で他方のＩＧＢＴに向かうような動きをさせる方向に働くため、振動電流の経路はより効果的に分散する。９０度の角度は比較例から得られたものである。最短経路を先に定義した電極の中心間を結ぶ線で考えると、ＩＧＢＴのチップの大きさ又はダイオードの大きさによっては、熱及びワイヤボンディングの設計制約から、２つの線分で形成された角度が９０度を越える場合が有り得る。しかしながら、チップ端及びデバイス端の最も外側の辺の延長線を引いたときに、各素子間の相互配置関係性において９０度以内に収まっていればよい。
寄生インダクタンス値は、図１０に示した比較例では、ＩＧＢＴ間で１．９ｎＨ、ダイオード経由を一経路ずつ分割するとＩＧＢＴとダイオード間で０．７ｎＨとなる。ＩＧＢＴ間の最短経路の架橋部２０２を削除しての解析では、ＩＧＢＴ間のダイオード経由インダクタンスは８．４ｎＨとなる。一方、図１のパワーモジュール１００における寄生インダクタンス値は、ＩＧＢＴ間は全経路の合成で１．２ｎＨとなるが、仮想的にＩＧＢＴの電極の大きさ幅でＩＧＢＴ間の最短経路のみを取り出し、ダイオード側の経路をカットして切り離した場合は、切り取って平板化したＩＧＢＴ間経路では１．４ｎＨとなる。一方のＩＧＢＴと近い側のダイオードの間の寄生インダクタンス値は０．７ｎＨで、遠い側のダイオードの間の寄生インダクタンス値は２．３ｎＨである。近い側と遠い側のダイオードとの２経路が形成されるため、双方を足し合わせた寄生インダクタンス値は３．０ｎＨとなる。実際のＩＧＢＴ間の最短経路を除いた寄生インダクタンスは３．１ｎＨであり、バイパス経路が１つでなく２つになっていることがわかる。
寄生インダクタンス値は、図１１に示したダイオードが１つの比較例では、ＩＧＢＴ間で１．８ｎＨ、一方のＩＧＢＴとダイオードとの間で０．９ｎＨ、他方のＩＧＢＴとダイオードとの間で０．９ｎＨである。ＩＧＢＴとダイオードとの間は共に０．９ｎＨで等分配されている。一方、図２の別のパワーモジュール１００における寄生インダクタンス値は、ＩＧＢＴ間で１．１ｎＨ、一方のＩＧＢＴとダイオードとの間で０．８ｎＨ、他方のＩＧＢＴとダイオードとの間で０．８ｎＨである。ＩＧＢＴとダイオードとの間は双方を合わせて１．６ｎＨとなり、ＩＧＢＴ間の１．１ｎＨと近い値になっている。平板状のリードフレーム１を設けて振動電流が集中する経路を削除したことで、発振を抑制している。
パワーモジュール１００を以上の構成とすることで、ＩＧＢＴ間の最短経路のインダクタンスより一方のＩＧＢＴとダイオードとの間のインダクタンスの方が小さいので、ＩＧＢＴ間の発振振動電流のおよそ半分の電流が一方のＩＧＢＴとダイオードとの間に流れ込む動作が起きる。この電流はダイオードを経由した後、他方のＩＧＢＴの側に向かうものと一方のＩＧＢＴ側に戻るものとの２種類の経路で分岐する。ＩＧＢＴ間には、ＩＧＢＴ間の最短の第一の経路とダイオードを経由した最短の第二の経路が存在する。ＩＧＢＴ間の振動電流がＩＧＢＴ間の寄生インダクタンスとＩＧＢＴ間の寄生容量からなるＬＣ共振を伴って振動を増幅する動作となったとしても、ＩＧＢＴ間の電極の電圧とダイオードの電極の電圧差が大きくなればなるほどダイオード側へ電流が流れる。さらに、平板上のリードフレーム１、２でＩＧＢＴとダイオードとが接続されていることで電極間以外のリードフレーム面から流れ込むルートを確保されているため、共振電流の動作を抑制することができる。
上記の効果を寄生インダクタンスの数値を用いて説明する。図１０に示した比較例では、ＩＧＢＴとダイオードとの間の寄生インダクタンス値は０．７ｎＨで、ＩＧＢＴ間の１．９ｎＨよりも小さい。しかし、第二の経路を形成するためにはダイオード間の架橋部２０２の経路を通過しなければならない。そのため、ＩＧＢＴ間のダイオード経由の寄生インダクタンス値は８．４ｎＨと大きくなり、２つの経路を合計した寄生インダクタンス値は３．７ｎＨとなる。振動電流はＩＧＢＴ間の最短の架橋部２０２に集中して発振し、電流ループが構成され、放射が生じる。一方、図１のパワーモジュール１００における寄生インダクタンス値は、ＩＧＢＴ間で１．２ｎＨ、一方のダイオード経由のＩＧＢＴ間との合計で３．０ｎＨ、一方のダイオード経由のＩＧＢＴ間との合計で３．０ｎＨとなる。２つのダイオードを経由する経路が形成されるため、振動電流が集中することがなく、振動を抑制することができる。
図１１に示した比較例では、ＩＧＢＴ間の架橋部３０２が少し電極中心から外れているため、架橋部３０２のみとした解析でのＩＧＢＴ間の寄生インダクタンス値は３．０ｎＨ、ＩＧＢＴ間の架橋部３０２を無くした場合のダイオード経由での寄生インダクタンス値は４．３ｎＨとなり、双方の寄生インダクタンス値は接近する。そのため振動電流は２つの経路の両方に分配される。また、ＩＧＢＴ間の細い架橋部３０２に電流が集中し、ダイオード経由の経路側ではリードフレーム３０１の中央部の最内周の側が最短距離となるため、その箇所に振動電流が集中する。ＩＧＢＴ間の全体で合成した寄生インダクタンス値は１．８ｎＨとなり、ＩＧＢＴとダイオード間のそれぞれの寄生インダクタンス値は０．９ｎＨとなり、両方の経路で発振が生じる。一方、図２の別のパワーモジュール１００における寄生インダクタンス値は、ＩＧＢＴ間で１．１ｎＨ、ＩＧＢＴとダイオード間のそれぞれの間で０．８ｎＨとなり、両者は接近する。そのため、振動電流が分岐すると共に、振動電流が集中する経路が存在せず、２つのＩＧＢＴとダイオードの電極間の電圧差で電流が流れるため、振動を抑制することができる。インダクタンスの値を等分して接近させるという意味において、図１１に示した比較例と別のパワーモジュール１００とでは大きな違いはない。しかしながら、比較例から振動電流が集中するＩＧＢＴ間の架橋部３０２とリードフレーム３０１に設けられた穴の外周に沿った側の最短経路とを、リードフレーム３０１の穴を埋めることで削除し、ＩＧＢＴとダイオードとの間の電圧変化で電流がどの経路でも流れるようにしたことで、振動電流の分布が広がり、振動を抑制することができている。
図３において、パワーモジュール１００における２つのＩＧＢＴ間のＬＣ共振の分布はＰＥＴＴの周波数分布と交差し、図４において、別のパワーモジュール１００における２つのＩＧＢＴ間のＬＣ共振の分布とＩＧＢＴとダイオード間のＬＣ共振の分布はＰＥＴＴの周波数分布と交差していた。交差した箇所での発振が発生する可能性が予測されたものの、これらの交差した箇所において近磁界プローブで認められる発振は発生していなかった。何れのパワーモジュール１００においても振動電流が集中することがなく、振動が抑制されたためである。
以上では、２つのＩＧＢＴを振動源として説明したが、並列接続の振動源をダイオードの側に置き換えても同様に説明することができる。図１０に示した比較例では、ダイオード間の寄生インダクタンス値は２．９ｎＨ、架橋部２０２を削除したＩＧＢＴ経由のダイオード間の寄生インダクタンス値は８．６ｎＨである。双方の寄生インダクタンス値には差があるため、ダイオード間の架橋部２０２に振動電流が流れてダイオードのリバースリカバリ動作時に発振が生じる。一方、図１のパワーモジュール１００における寄生インダクタンス値は、ダイオード間で２．３ｎＨ、ＩＧＢＴ経由のダイオード間で３．７ｎＨである。双方の寄生インダクタンス値の差が小さくなり、ＩＧＢＴとダイオードとの間の寄生インダクタンス値は０．７ｎＨと小さいため、ＩＧＢＴ経由でダイオード間に振動電流が流れることでダイオード側の振動も抑制することができる。
リードフレーム１は平板状で設けられるが、図１及び図２に示すように、リードフレーム１はＩＧＢＴとダイオードとの間に相当する位置に貫通孔１ｂを備える。パワーモジュール１００は、パワーモジュール１００の絶縁性能を確保するために、パワーモジュール１００の内部の半導体素子３などを取り囲むゲル又はモールド樹脂などの絶縁充填物を備える。絶縁充填物の充填時の粘度によっては、リードフレーム１とリードフレーム２との間に絶縁充填物が満たされずに大小のボイドが形成され、パワーモジュール１００に絶縁性能が得られない場合がある。リードフレーム１に絶縁充填物の充填時の粘度に適した貫通孔１ｂを設けることで、リードフレーム１とリードフレーム２との間に絶縁充填物を隅々まで満たすことができる。
以上のように、実施の形態１によるパワーモジュール１００において、２つの半導体素子３と容量素子４とは、平板状のリードフレーム１と平板状のリードフレーム２との間に三角形の頂点の位置に配置され、リードフレーム１及びリードフレーム２における２つの半導体素子３の間の最短の接続経路長さを第１最短経路とし、リードフレーム１及びリードフレーム２における２つの半導体素子３のそれぞれと容量素子４との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路としたとき、（第１最短経路）≧（第２最短経路）かつ（（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２を満たし、リードフレーム１及びリードフレーム２は、２つの半導体素子３の間の容量とインダクタンスから得られる第１の共振周波数、２つの半導体素子３の一方と容量素子４の一方との間の容量とインダクタンスから得られる第２の共振周波数、及び２つの半導体素子３の他方と容量素子４の一方との間の容量とインダクタンスから得られる第３の共振周波数を有する電流経路の周波数特性によって生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有するため、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流がリードフレーム１及びリードフレーム２における一部の経路に集中することがなくなり、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
また、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動が抑制されるので、パワーモジュール１００を駆動する駆動回路の誤動作、及びゲート振動の誘発による半導体素子３の破壊を抑制することができる。また、２つの半導体素子３をＩＧＢＴもしくはバイポーラトランジスタとし、容量素子４をＰＮ接合ダイオードもしくはショットキー接合ダイオードした場合においても、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流がリードフレーム１及びリードフレーム２における一部の経路に集中することがなくなり、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
実施の形態２．
実施の形態２に係るパワーモジュール１００について説明する。実施の形態２に係るパワーモジュール１００は、半導体素子３の内部に空乏層が形成されるパワー半導体素子を備えた構成になっている。
図１又は図２に示したパワーモジュール１００が備えた２つの半導体素子３を、ターンオフ時、もしくは順方向バイアスから逆方向バイアスへの切替オフ時に半導体素子３の内部に空乏層が形成される２つのパワー半導体素子とする。ターンオフ時もしくは切替オフ時に、パワー半導体素子の内部の局所的なブレークダウン限界値電界の発生に起因してパワー半導体素子の内部で多数側キャリアが空乏層を通過する移動排出の時間により決定される周波数を第１の固有振動数とし、ターンオフ時もしくは切替オフ時に、バイポーラ型のパワー半導体素子の内部において少数側キャリアが空乏層を通過する移動排出の時間により決定される周波数を第２の固有振動数とする。
並列に接続される２つのパワー半導体素子のそれぞれは、第１の固有振動数のみを有したパワー半導体素子、又は第１の固有振動数と第２の固有振動数の双方を有したパワー半導体素子である。２つのパワー半導体素子を駆動する際、電圧と温度の条件により第１の固有振動数と第２の固有振動数の周波数は広範囲に分布する。第１の固有振動数に実施の形態１で示した第１の共振周波数、第２の共振周波数、及び第３の共振周波数の何れかが合致する周波数が含まれていても、第２の固有振動数に実施の形態１で示した第１の共振周波数、第２の共振周波数、及び第３の共振周波数の何れかが合致する周波数が含まれていても、パワーモジュール１００が実施の形態１に示した構成を備えることで、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流がリードフレーム１及びリードフレーム２における一部の経路に集中することがなくなり、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。つまり、内部に空乏層が形成される２つのパワー半導体素子において、第１の固有振動数及び第２の固有振動数が分布する周波数の範囲に、第１の共振周波数、第２の共振周波数、及び第３の共振周波数が含まれていても、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
以上のように、実施の形態２によるパワーモジュール１００において、２つの半導体素子３は内部に空乏層が形成される２つのパワー半導体素子で、２つのパワー半導体素子のそれぞれは、第１の固有振動数のみを有したパワー半導体素子、又は第１の固有振動数と第２の固有振動数の双方を有したパワー半導体素子であり、第１の固有振動数及び第２の固有振動数が分布する周波数の範囲に、第１の共振周波数、第２の共振周波数、及び第３の共振周波数が含まれているため、半導体素子３が内部に空乏層が形成される２つのパワー半導体素子であっても、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
実施の形態３．
実施の形態３に係るパワーモジュール１００について説明する。図５は実施の形態３に係るパワーモジュール１００の要部を模式的に示した斜視図である。実施の形態３に係るパワーモジュール１００は、実施の形態１に示した構成とは異なる、半導体素子３と容量素子４を備えた構成になっている。
図５において、２つの半導体素子３は、金属酸化膜型電界効果トランジスタもしくは逆導通絶縁ゲート型バイポーラトランジスタである。また、容量素子４は、板状のリードフレーム１と板状のリードフレーム２との間に設けられた絶縁充填物から形成されるコンデンサである。絶縁充填物は、均一の誘電率を有していれば、空気層、樹脂材、又はゲル材でも構わない。
図５において容量素子４を２つ設けた例について示したが、容量素子４は１つもしくはさらに複数であっても構わない。何れの場合でも、２つの半導体素子３と１つの容量素子４は、同一平面上において、三角形の頂点の位置に配置される。リードフレーム１は、横幅がｌ、縦幅はｗで、ｌ×ｗの面積を有し、半導体素子３と容量素子４のそれぞれの中心を覆って設けられる。半導体素子３と容量素子４のそれぞれの中心の位置は、図に示した破線の交点である。半導体素子３及び容量素子４の一方の面及び他方の面のそれぞれは、電極（図示せず）を備える。
各素子の中心間の距離について、図５に示すように、半導体素子３の間の距離をｌｅ１１−１２、一方の半導体素子３と一方の容量素子４との間の距離をｌｅ１１−２１、一方の半導体素子３と他方の容量素子４との間の距離をｌｅ１１−２２、他方の半導体素子３と一方の容量素子４との間の距離をｌｅ１２−２１、他方の半導体素子３と他方の容量素子４との間の距離をｌｅ１２−２２とする。これらの距離が、（ｌｅ１１−１２）≧（ｌｅ１１−２１）かつ（（ｌｅ１１−１２）２＋（ｌｅ１１−２１）２））≧（ｌｅ１２−２１）２、又は（ｌｅ１１−１２）≧（ｌｅ１２−２２）かつ（（ｌｅ１１−１２）２＋（ｌｅ１２−２２）２））≧（ｌｅ１１−２２）２を満たしていれば、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
以上のように、実施の形態３によるパワーモジュール１００において、２つの半導体素子３が金属酸化膜型電界効果トランジスタもしくは逆導通絶縁ゲート型バイポーラトランジスタであり、容量素子４がリードフレーム１とリードフレーム２との間に設けられた絶縁充填物から形成されるコンデンサである場合においても、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流がリードフレーム１及びリードフレーム２における一部の経路に集中することがなくなり、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
実施の形態４．
実施の形態４に係るパワーモジュール１００について説明する。図６は実施の形態４に係るパワーモジュール１００の要部を模式的に示した斜視図である。実施の形態４に係るパワーモジュール１００は、リードフレーム１が平板アンテナの機能を備えた構成になっている。
リードフレーム１は、パワーモジュール１００が備えた２つの半導体素子３もしくは容量素子４の電圧変化に対して、リードフレーム２をグランドとして平板アンテナ１１となる。図６（ａ）は、リードフレーム１である平板アンテナ１１とリードフレーム２であるグランド１２の間に容量素子４である絶縁誘電体１３を備えたパワーモジュール１００である。平板アンテナ１１への給電点は、例えば図６（ａ）に示した黒丸の位置とする。図６（ｂ）は、平板アンテナ１１であるパッチアンテナの放射周波数を説明する図である。図６（ｂ）に示した式で表されるパッチアンテナが放射する電波の放射周波数は、図６（ｂ）に実線と破線で示した電圧分布及び電流分布が基本波となる。式において、ｃ０は光の速度、εｒは誘電体の誘電率、Ｌｅはパッチアンテナの長辺の長さである。図６（ｂ）においての地導体板が図６（ａ）のリードフレーム２に相当し、放射素子がリードフレーム１に相当する。この図６（ｂ）に示した式で表される放射周波数が、実施の形態１で示した第１の共振周波数、第２の共振周波数、及び第３の共振周波数のよりも高い周波数であるとき、すなわちＰＥＴＴ及びＩＭＰＡＴＴ周波数分布に対してオーバーラップせず放射周波数が高ければ、リードフレーム１と放射周波数との共振を避けることができる。
以上のように、実施の形態３によるパワーモジュール１００において、リードフレーム１はパワーモジュール１００が備えた２つの半導体素子３もしくは容量素子４の電圧変化に対してリードフレーム２をグランドとして平板アンテナ１１となり、平板アンテナ１１が特性として持っている図６（ｂ）に示した式で表される電波の放射周波数は、第１の共振周波数、第２の共振周波数、及び第３の共振周波数よりも高い周波数であるため、リードフレーム１と放射周波数との共振を避け、平板アンテナ１１として放射側へのエネルギーの放出を抑制することができる。
実施の形態５．
実施の形態５に係るパワーモジュール１００について説明する。図７は実施の形態５に係るパワーモジュール１００の要部を模式的に示した平面図である。実施の形態５に係るパワーモジュール１００は、３個の半導体素子３を備えた構成になっている。
パワーモジュール１００は、図７に示すように、３個の半導体素子３ａ、３ｂ、３ｃ、容量素子４、平板状のリードフレーム１、及び平板状のリードフレーム２を備える。リードフレーム１は、外形のみを破線で示している。ここでは３個の半導体素子３ａ、３ｂ、３ｃを設けたが、これに限るものではなく、ｎ個（但しｎは３以上の整数）の半導体素子３を設けても構わない。３個の半導体素子３から選択された隣接する２つの半導体素子３と容量素子４とは、同一平面上において、三角形の頂点の位置に配置される。
三角形の頂点の位置の配置は、リードフレーム１及びリードフレーム２における隣接する２つの半導体素子３の間の最短の接続経路長さを第１最短経路とし、リードフレーム１及びリードフレーム２における隣接する２つの半導体素子３のそれぞれと容量素子４との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路としたとき、（第１最短経路）≧（第２最短経路）かつ（（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２の関係を満たすものである。先の式を第１の式、後の式を第２の式とする。図７で隣接する２つの半導体素子３を、半導体素子３ａ、３ｂとすると、第１の式は（第１最短経路８１）≧（第２最短経路９１）、第２の式は（（第１最短経路８１）２＋（第２最短経路９１）２））≧（第３最短経路９２）２となる。
リードフレーム１及びリードフレーム２は、隣接する２つの半導体素子３の間の容量とインダクタンスから得られる第１の共振周波数、隣接する２つの半導体素子３の一方と容量素子４の一方との間の容量とインダクタンスから得られる第２の共振周波数、及び隣接する２つの半導体素子３の他方と容量素子４の一方との間の容量とインダクタンスから得られる第３の共振周波数を有する電流経路の周波数特性によって生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有する。
以上のように、実施の形態５によるパワーモジュール１００において、３個の半導体素子３から選択された隣接する２つの半導体素子３と容量素子４とが、平板状のリードフレーム１と平板状のリードフレーム２の間に三角形の頂点の位置に配置され、第１の式及び第２の式の関係を満たし、リードフレーム１及びリードフレーム２が表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有していれば、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流がリードフレーム１及びリードフレーム２における一部の経路に集中することがなくなり、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
実施の形態６．
実施の形態６に係るパワーモジュール１００について説明する。図８は実施の形態６に係るパワーモジュール１００の要部を模式的に示した平面図である。実施の形態６に係るパワーモジュール１００は、板状のリードフレーム１、２の一方又は双方に貫通孔７を備えた構成になっている。
２つの半導体素子３と容量素子４とは、同一平面上において、三角形の頂点の位置に配置される。リードフレーム１及びリードフレーム２の一方又は双方は、図８に示すように、２つの半導体素子３の間の最短の接続経路である最短経路１５に対して、容量素子４のリードフレーム１又はリードフレーム２との接続箇所から下した垂線１４に２個以上の貫通孔７を備える。図８では、リードフレーム１に２個の貫通孔７を備えた例を示す。２個の貫通孔７を備えたことで、半導体素子３の間に流れる振動電流の経路を、半導体素子３の間の最短経路１５である第１の経路と容量素子４を経由した容量経由経路１６である第２の経路の２つの経路に限定せず、バイパス経路１７が設けられる。バイパス経路１７を設けることで、振動電流は第１の経路もしくは第２の経路に集中することなく、分散される。貫通孔７の個数を増やすか、貫通孔７の面積を小さくすることで振動を抑制する効果を向上させることができる。なお貫通孔７は、絶縁充填物を設ける際に、リードフレーム１とリードフレーム２との間に絶縁充填物を満たす役割も果たす。
以上のように、実施の形態６によるパワーモジュール１００において、リードフレーム１及びリードフレーム２の一方又は双方は、２つの半導体素子３の間の最短の接続経路に対して、容量素子４のリードフレーム１又はリードフレーム２との接続箇所から下した垂線１４に２個以上の貫通孔７を備えたため、貫通孔７を備えたリードフレームにバイパス経路１７が設けられるので、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動電流が貫通孔７を備えたリードフレームにおける一部の経路に集中することがなくなり、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
実施の形態７．
実施の形態７に係るパワーモジュール１００について説明する。図９は実施の形態７に係るパワーモジュール１００の要部を模式的に示した平面図である。実施の形態７に係るパワーモジュール１００は、大きさが規定された貫通孔８を備えた構成になっている。
三角形の頂点の位置に配置された、２つの半導体素子３及び容量素子４は矩形状である。２つの半導体素子３のそれぞれの一方の長辺に対向する側に、容量素子４の一方の長辺が配置される。リードフレーム１及びリードフレーム２の一方又は双方は２つの半導体素子３のそれぞれと容量素子４との間に貫通孔８を備える。図９では、リードフレーム１に貫通孔８を備えた例を示す。
２つの半導体素子３のうち容量素子４に近い位置に配置された一方の半導体素子３ａの容量素子４に最も近い角部と、他方の半導体素子３ｂの容量素子４に対向する側の長辺の容量素子４から遠い側の端部である角部とを結ぶ線分２１に対して、容量素子４のリードフレーム１又はリードフレーム２との接続箇所の中心から下した垂線２２の容量素子４の外周から線分２１までの部分の長さであるバイパス経路幅２３から、垂線の方向に見て貫通孔８の最も離れた周の部分から垂線２２に下した２つの垂線２４、２５の間の距離である穴幅２６を減じた値は、容量素子４の短辺の長さの１／２以上である。
バイパス経路幅２３から穴幅２６を減じた値は、振動電流が流れることが可能なバイパス可能幅２７である。２つの半導体素子３の間に流れる振動電流は、２つの半導体素子３の間の最短経路２８を除くと、容量素子４を経由する容量経由経路２９、バイパス可能幅２７を経由するバイパス経路３０を通過する。半導体素子３から容量素子４の方向に流れる振動電流の全てが容量素子４に向かわずにバイパス経路３０を振動電流が通過することで、振動電流は分散され、振動をさらに抑制することができる。
バイパス可能幅２７を容量素子４の短辺の長さの１／２以上とすることについて説明する。ここでは、半導体素子３をＩＧＢＴとし、容量素子４をダイオードとした例で説明する。ダイオードとしての機能のみで容量素子４をパワーモジュール１００に実装する場合、ダイオードが備えた電極への実装時のリードフレーム１の幅はダイオードの短辺の幅があれば十分であり、これを越える必要はない。カップリングされるＩＧＢＴに流れる電流をＩＧＢＴターンオフ時の転流という本来の機能で考えても、ダイオードの電極を外れて流れることのないように、最大でもダイオードの短辺の幅をそのままリードフレーム１の幅として設計する。
ここでバイパス経路幅２３から穴幅２６を引いた値がゼロ以上であるということは、ＩＧＢＴターンオフ時の転流以外の用途があるということになる。実際には工作精度上の問題もあり、数ｍｍの余裕が加味された最終的な形状として、容量素子４の短辺の長さの１／２であることはＩＧＢＴとダイオードとの間に電流を流す以外にＩＧＢＴ間に電流を逃がす目的の経路があることになる。それはＩＧＢＴターンオフ転流以外の機能を有していないダイオードを考えるとき、振動によるノイズを抑制する目的以外にはないと結論づけられる。
図１１に示した比較例では、バイパス経路幅から穴幅を引いた値がゼロになっている。この場合、穴の外周に沿って振動電流が集中する経路が存在することになる。この振動電流は、ＩＧＢＴとダイオード間の寄生容量に起因して振動した電流である。バイパス可能幅２７を容量素子４の短辺の長さの１／２以上とすることで、振動電流が容量経由経路２９及び最短経路２８ではないバイパス経路３０を通過することができるようになり、振動の抑制に寄与することができる。
以上のように、実施の形態７によるパワーモジュール１００において、リードフレーム１及びリードフレーム２の一方又は双方は２つの半導体素子３のそれぞれと容量素子４との間に貫通孔８を備え、２つの半導体素子３のうち容量素子４に近い位置に配置された一方の半導体素子３ａの容量素子４に最も近い角部と、他方の半導体素子３ｂの容量素子４に対向する側の長辺の容量素子４から遠い側の端部である角部とを結ぶ線分２１に対して、容量素子４のリードフレーム１又はリードフレーム２との接続箇所の中心から下した垂線２２の容量素子４の外周から線分までの部分の長さから、垂線の方向に見て貫通孔８の最も離れた周の部分から垂線２２に下した２つの垂線２４、２５の間の距離を減じた値は、容量素子４の短辺の長さの１／２以上であるため、振動電流が容量経由経路２９及び最短経路２８ではないバイパス経路３０を通過することができ、振動電流は分散され、ＰＥＴＴ及びＩＭＰＡＴＴに起因した振動を抑制することができる。
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ リードフレーム、１ａ 端子部、１ｂ 貫通孔、２ リードフレーム、３ 半導体素子、４ 容量素子、５ リードフレーム、６ 電極、７ 貫通孔、８ 貫通孔、１１ 平板アンテナ、１２ グランド、１３ 絶縁誘電体、１４ 垂線、１５ 最短経路、１６ 容量経由経路、１７ バイパス経路、２１ 線分、２２ 垂線、２３ バイパス経路幅、２４ 垂線、２５ 垂線、２６ 穴幅、２７ バイパス可能幅、２８ 最短経路、２９ 容量経由経路、３０ バイパス経路、１００ パワーモジュール、２００ パワーモジュール、２０１ リードフレーム、２０２ 架橋部、３００ パワーモジュール、３０１ リードフレーム、３０２ 架橋部

Claims (8)

  1. 一方の面と他方の面のそれぞれに電極を有する２つの半導体素子、
    同一平面上に並べて設けられた２つの前記半導体素子のそれぞれの一方の面の前記電極に接続された平板状の第１の導電金属パターン、
    ２つの前記半導体素子のそれぞれの他方の面の前記電極に接続された平板状の第２の導電金属パターン、及び
    前記第１の導電金属パターンと前記第２の導電金属パターンとの間に設けられ、前記第１の導電金属パターンと前記第２の導電金属パターンとの間に静電容量を形成する容量素子を備え、
    ２つの前記半導体素子と前記容量素子とは、前記同一平面上において、三角形の頂点の位置に配置され、
    前記第１の導電金属パターンと前記第２の導電金属パターンは当該三角形の３つの頂点と３つの辺を含む外形をもつ平板形状を有することを特徴とし、
    前記第１の導電金属パターン及び前記第２の導電金属パターンにおける２つの前記半導体素子の間の最短の接続経路長さを第１最短経路とし、前記第１の導電金属パターン及び前記第２の導電金属パターンにおける２つの前記半導体素子のそれぞれと前記容量素子との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路とし、
    （第１最短経路）≧（第２最短経路）
    かつ
    （（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２
    であって、
    ２つの前記半導体素子の一方の面と他方の面間に寄生する２つの静電容量と、前記第１の導電金属パターン及び前記第２の導電金属パターンの２つの前記半導体素子の一方の面間と他方の面間に生成される２つのインダクタンスから得られる共振周波数を第１の共振周波数とし、２つの前記半導体素子のうち片側素子の一方と他方の面間に寄生する静電容量と前記容量素子とで生成される静電容量と前記第１の導電金属パターン及び前記第２の導電金属パターンのうち前記半導体素子の片側素子の一方の面と前記容量素子間と他方の面と前記容量素子間に生成される２つのインダクタンスから得られる共振周波数を第２の共振周波数とし、２つの前記半導体素子の他方片側素子の一方と他方の面間に寄生する静電容量と前記容量素子とで生成される静電容量と前記第１の導電金属パターン及び前記第２の導電金属パターンの前記半導体素子の他方片側素子の一方の面と前記容量素子間と他方の面と前記容量素子間に生成される２つのインダクタンスから得られる共振周波数を第３の共振周波数とし、
    前記第１の導電金属パターン及び前記第２の導電金属パターンは、電流経路の前記第１の共振周波数、前記第２の共振周波数、及び前記第３の共振周波数により生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有し、
    前記第１の導電金属パターン及び前記第２の導電金属パターンと前記容量素子により、２つの前記半導体素子と前記容量素子の任意の２つの素子間の電流経路の前記第１の共振周波数、前記第２の共振周波数、及び前記第３の共振周波数の何れの共振周波数による振動も低減することを特徴とするパワーモジュール。
  2. 一方の面と他方の面のそれぞれに電極を有するｎ個（但しｎは３以上の整数）の半導体素子、
    同一平面上に並べて設けられたｎ個の前記半導体素子のそれぞれの一方の面の前記電極に接続された平板状の第１の導電金属パターン、
    ｎ個の前記半導体素子のそれぞれの他方の面の前記電極に接続された平板状の第２の導電金属パターン、及び
    前記第１の導電金属パターンと前記第２の導電金属パターンとの間に設けられ、前記第１の導電金属パターンと前記第２の導電金属パターンとの間に静電容量を形成する容量素子を備え、
    ｎ個の前記半導体素子から選択された隣接する２つの前記半導体素子と前記容量素子とは、前記同一平面上において、三角形の頂点の位置に配置され、
    前記第１の導電金属パターンと前記第２の導電金属パターンは当該三角形の３つの頂点と３つの辺を含む外形をもつ平板形状を有することを特徴とし、
    前記第１の導電金属パターン及び前記第２の導電金属パターンにおける隣接する２つの前記半導体素子の間の最短の接続経路長さを第１最短経路とし、前記第１の導電金属パターン及び前記第２の導電金属パターンにおける隣接する２つの前記半導体素子のそれぞれと前記容量素子との間の２つの最短の接続経路長さのうち、短い方を第２最短経路とし、長い方を第３最短経路とし、
    （第１最短経路）≧（第２最短経路）
    かつ
    （（第１最短経路）２＋（第２最短経路）２））≧（第３最短経路）２
    であって、
    前記隣接する２つの前記半導体素子の一方の面と他方の面間に寄生する２つの静電容量と、前記第１の導電金属パターン及び前記第２の導電金属パターンの２つの前記半導体素子の一方の面間と他方の面間に生成される２つのインダクタンスから得られる共振周波数を第１の共振周波数とし、前記隣接する２つの前記半導体素子の片側素子の一方と他方の面間に寄生する静電容量と前記容量素子とで生成される静電容量と前記第１の導電金属パターン及び前記第２の導電金属パターンの前記半導体素子の片側素子の一方の面と前記容量素子間と他方の面と前記容量素子間に生成される２つのインダクタンスから得られる共振周波数を第２の共振周波数とし、前記隣接する２つの前記半導体素子の他方片側素子の一方と他方の面間に寄生する静電容量と前記容量素子とで生成される静電容量と前記第１の導電金属パターン及び前記第２の導電金属パターンの前記半導体素子の他方片側素子の一方の面と前記容量素子間と他方の面と前記容量素子間に生成される２つのインダクタンスから得られる共振周波数を第３の共振周波数とし、
    前記第１の導電金属パターン及び前記第２の導電金属パターンは、電流経路の前記第１の共振周波数、前記第２の共振周波数、及び前記第３の共振周波数により生じる表皮効果で電流が流れる表皮の深さの２倍以上の厚さを有し、
    前記第１の導電金属パターン及び前記第２の導電金属パターンと前記容量素子により、前記隣接する２つの前記半導体素子と前記容量素子の任意の２つの素子間の電流経路の前記第１の共振周波数、前記第２の共振周波数、及び前記第３の共振周波数の何れの共振周波数による振動も、前記ｎ個の半導体素子においても隣接する２個の半導体素子と２個の導電金属パターンと前記半導体素子近傍の容量素子において低減することを特徴とする請求項１に記載のパワーモジュール。
  3. 前記隣接する２つの前記半導体素子は、ターンオフ時、もしくは順方向バイアスから逆方向バイアスへの切替オフ時に前記半導体素子の内部に空乏層が形成される、２つのパワー半導体素子であり、
    前記ターンオフ時もしくは前記切替オフ時に、前記パワー半導体素子の内部で多数側キャリアが前記空乏層を通過する移動排出の時間により決定される周波数を第１の固有振動数とし、
    前記ターンオフ時もしくは前記切替オフ時に、バイポーラ型の前記パワー半導体素子の内部において少数側キャリアが空乏層を通過する移動排出の時間により決定される周波数を第２の固有振動数とし、
    前記隣接する２つの前記パワー半導体素子のそれぞれは、前記第１の固有振動数のみを有した前記パワー半導体素子、又は前記第１の固有振動数と前記第２の固有振動数の双方を有した前記パワー半導体素子であり、
    前記第１の固有振動数及び前記第２の固有振動数が分布する周波数の範囲に、前記第１の共振周波数、前記第２の共振周波数、及び前記第３の共振周波数が含まれており、
    前記第１、第２の固有振動数と前記第１、第２、第３の共振周波数の何れかが近づくことで強め合って生じた振動も抑制することを特徴とする請求項２に記載のパワーモジュール。
  4. ２つの前記半導体素子は、絶縁ゲート型バイポーラトランジスタ、もしくはバイポーラトランジスタ、もしくは金属酸化膜型電界効果トランジスタであり、
    前記容量素子は、ＰＮ接合ダイオード、もしくはショットキー接合ダイオードの組合せか、あるいは、
    ２つの前記半導体素子は、ＰＮ接合ダイオード、もしくはショットキー接合ダイオードであり、
    前記容量素子は、絶縁ゲート型バイポーラトランジスタ、もしくはバイポーラトランジスタ、もしくは金属酸化膜型電界効果トランジスタの組合せから成る請求項２に記載のパワーモジュール。
  5. 前記隣接する２つの前記半導体素子は、金属酸化膜型電界効果トランジスタ、もしくは逆導通絶縁ゲート型バイポーラトランジスタであり、
    前記容量素子は、前記第１の導電金属パターンと前記第２の導電金属パターンとの間に設けられた絶縁充填物から形成されるコンデンサである請求項２に記載のパワーモジュール。
  6. 前記第１の導電金属パターンは、２つの前記半導体素子もしくは前記容量素子の電圧変化に対して、前記第２の導電金属パターンをグランドとして平板アンテナとなり、
    前記平板アンテナの縦横寸法から導かれる電波の基本放射周波数ｆｒ＝ｃ０／（２Ｌｅ√εｒ）（ただしｃ０は光の速度、εｒは素子の誘電率、Ｌｅは平板アンテナの長辺の長さ）は、前記第１の共振周波数、前記第２の共振周波数、及び前記第３の共振周波数よりも高い周波数である請求項２に記載のパワーモジュール。
  7. 前記第１の導電金属パターン及び前記第２の導電金属パターンの一方又は双方は、前記隣接する２つの前記半導体素子の間の最短の接続経路に対して、前記容量素子の前記第１の導電金属パターン又は前記第２の導電金属パターンとの接続箇所から下した垂線に２個以上の貫通孔を備えた請求項２に記載のパワーモジュール。
  8. 三角形の頂点の位置に配置された、前記隣接する２つの前記半導体素子及び前記容量素子は、矩形状であり、
    前記隣接する２つの前記半導体素子のそれぞれの一方の長辺に対向する側に、前記容量素子の一方の長辺が配置され、
    前記第１の導電金属パターン及び前記第２の導電金属パターンの一方又は双方は、前記隣接する２つの前記半導体素子のそれぞれと前記容量素子との間に貫通孔を備え、
    前記隣接する２つの前記半導体素子のうち前記容量素子に近い位置に配置された一方の前記半導体素子の前記容量素子に最も近い角部と、他方の前記半導体素子の前記容量素子に対向する側の長辺の前記容量素子から遠い側の端部である角部とを結ぶ線分に対して、前記容量素子の前記第１の導電金属パターン又は前記第２の導電金属パターンとの接続箇所の中心から下した垂線の前記容量素子の外周から前記線分までの部分の長さから、前記垂線の方向に見て前記貫通孔の最も離れた周の部分から前記垂線に下した２つの垂線の間の距離を減じた値は、前記容量素子の短辺の長さの１／２以上である請求項２に記載のパワーモジュール。
JP2020097460A 2020-06-04 2020-06-04 パワーモジュール Active JP6952834B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020097460A JP6952834B1 (ja) 2020-06-04 2020-06-04 パワーモジュール
US17/158,331 US11430721B2 (en) 2020-06-04 2021-01-26 Power module
DE102021204422.0A DE102021204422A1 (de) 2020-06-04 2021-05-03 Leistungsmodul
CN202110589845.9A CN113764389A (zh) 2020-06-04 2021-05-28 功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020097460A JP6952834B1 (ja) 2020-06-04 2020-06-04 パワーモジュール

Publications (2)

Publication Number Publication Date
JP6952834B1 true JP6952834B1 (ja) 2021-10-27
JP2021190651A JP2021190651A (ja) 2021-12-13

Family

ID=78119207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020097460A Active JP6952834B1 (ja) 2020-06-04 2020-06-04 パワーモジュール

Country Status (4)

Country Link
US (1) US11430721B2 (ja)
JP (1) JP6952834B1 (ja)
CN (1) CN113764389A (ja)
DE (1) DE102021204422A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289772A (ja) * 2001-03-28 2002-10-04 Hitachi Ltd 高耐熱半導体素子、およびこれを用いた電力変換器
JP5683525B2 (ja) 2012-04-24 2015-03-11 三菱電機株式会社 パワー半導体モジュールの設計方法
WO2014046058A1 (ja) * 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
WO2018096734A1 (ja) * 2016-11-24 2018-05-31 住友電気工業株式会社 半導体モジュール
JP6979864B2 (ja) * 2017-11-30 2021-12-15 日立Astemo株式会社 パワー半導体装置及びその製造方法
JP7046742B2 (ja) * 2018-07-05 2022-04-04 日立Astemo株式会社 パワーモジュール
JP2020150049A (ja) * 2019-03-12 2020-09-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US11430721B2 (en) 2022-08-30
US20210384112A1 (en) 2021-12-09
JP2021190651A (ja) 2021-12-13
CN113764389A (zh) 2021-12-07
DE102021204422A1 (de) 2021-12-09

Similar Documents

Publication Publication Date Title
US11063025B2 (en) Semiconductor module and power conversion device
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP5813781B2 (ja) 半導体装置および電子機器
JP2015126342A (ja) パワー回路およびパワーモジュール
JP2011187809A (ja) 半導体装置および多層配線基板
CN111199959B (zh) 功率模块的封装结构
US20200227345A1 (en) Semiconductor device
JP2020004929A (ja) 半導体装置
JP2019017112A (ja) パワー回路
JP6952834B1 (ja) パワーモジュール
JP6331543B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US9881906B2 (en) Semiconductor module
JP7237475B2 (ja) パワーモジュール及びスイッチング電源
US9466589B2 (en) Power module package including heat spreader and inductance coil
JP2005512325A (ja) 振動傾向の減少した半導体部品構造
JP2012050176A (ja) 電力変換装置のパワーモジュール
JP6308017B2 (ja) 半導体装置
JP5119741B2 (ja) スイッチングモジュール
WO2021145086A1 (ja) ノイズ抑制回路、回路基板、及び電子機器
JP2020140996A (ja) 半導体装置
JP2014063806A (ja) 半導体装置
JP2017195710A (ja) 電力変換装置
JP2022081288A (ja) ノイズ抑制回路、回路基板及び電子機器
JP2017011836A (ja) 電力変換装置用モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210928

R151 Written notification of patent or utility model registration

Ref document number: 6952834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151