JP2020150049A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2020150049A
JP2020150049A JP2019044587A JP2019044587A JP2020150049A JP 2020150049 A JP2020150049 A JP 2020150049A JP 2019044587 A JP2019044587 A JP 2019044587A JP 2019044587 A JP2019044587 A JP 2019044587A JP 2020150049 A JP2020150049 A JP 2020150049A
Authority
JP
Japan
Prior art keywords
side wall
lead frame
wall portion
base
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019044587A
Other languages
English (en)
Inventor
尚志 北和田
Takashi Kitawada
尚志 北和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2019044587A priority Critical patent/JP2020150049A/ja
Priority to CN202010161126.2A priority patent/CN111696946A/zh
Priority to US16/814,576 priority patent/US20200294872A1/en
Publication of JP2020150049A publication Critical patent/JP2020150049A/ja
Priority to US17/552,231 priority patent/US20220108931A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】樹脂製の側壁を用いて金属製のリードを強固に支えることを可能とする半導体装置の製造方法を提供する。【解決手段】この製造方法は、半導体素子を搭載する主面を有する金属製のベースと、ベースの主面上に接合されて半導体素子を囲む側壁とを備える半導体装置の製造方法であって、側壁の主面側の一部を構成する樹脂製の第１側壁部分と、側壁の主面とは反対側の残部を構成する樹脂製の第２側壁部分とを、金属製のリードフレームを間に挟んだ状態で互いに接着することによりリードフレーム組立体を形成する工程と、ベースの主面上のリードフレーム組立体の配置領域に焼結型金属ペーストを塗布し、該焼結型金属ペースト上にリードフレーム組立体を配置する工程と、ベースとリードフレーム組立体との間の焼結型金属ペーストを焼結させて、ベースとリードフレーム組立体とを相互に接合する工程と、を含む。【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。
特許文献１には、高周波回路モジュールに関する技術が記載されている。このモジュールは、第１及び第２のプリント基板を備える。第１のプリント基板には、高周波部品が実装されている。高周波部品の実装領域に対向する第２のプリント基板の部分には、複数の導体ビアの埋設壁面と、表層または内層の導体層とによって周囲が囲まれる掘り込みが設けられている。第１及び第２のプリント基板の対向する表層パターン同士は、半田によって電気的に接続されている。第２のプリント基板の掘り込み空間内には高周波部品が収容されている。
特許文献２には、マイクロ波デバイス用パッケージに関する技術が記載されている。このパッケージは、接地電極となるベース金属と、この上に設けられた３層のセラミック層とを備える。最下層のセラミック層には、マイクロストリップ線路用の接地導電パターンが設けられている。中間層のセラミック層には、外部回路と半導体チップとを電気的に接続する線路導電パタ−ンが設けられている。最上層のセラミック層には、ベース金属と接続した接地導電パターンが設けられている。リード端子が形成される領域の近くでは、最下層のセラミック層の接地導電パターンは、積層端部から露出しない。
特開２０１１−１６５９３１号公報 特開平１０−１６３３５３号公報
例えば高周波用途などの半導体装置では、半導体素子を気密に封止するためのパッケージが用いられる。パッケージは、金属製の主面を有するベースと、ベースの主面に接合された底面を有する誘電体の側壁と、側壁の底面とは反対側の上面に接合された金属製のリードとを備える。そして、当該半導体装置の外部回路と半導体素子との電気的接続のため、側壁の上面からは金属製のリードがパッケージの側方へ延出している。
従来、このようなパッケージにおいて、側壁の材料にはセラミックが多く用いられる。セラミック製の側壁は、樹脂等の他の材料と比較して高い信頼性を有し、また、リードを強固に支えることができる。しかしながら、セラミックには、樹脂等の他の材料と比較して成形が難しいという問題がある。これに対し、側壁の材料として樹脂を用いた場合、成形が容易であり製造工程を簡易にできる利点がある。一方、強度の点で樹脂はセラミックに劣り、樹脂製の側壁がセラミック製と同様の形状を有する場合、リードを強固に支えることができない等、機械的な問題が懸念される。従って、樹脂製の側壁は、金属製のリードに代えて、支持強度を必要としないフレキシブル基板（ＦＰＣ）を用いる場合等に限定される。
そこで、本開示は、樹脂製の側壁を用いて金属製のリードを強固に支えることを可能とする半導体装置の製造方法を提供することを目的とする。
一実施形態に係る半導体装置の製造方法は、半導体素子を搭載する主面を有する金属製のベースと、ベースの主面上に接合されて半導体素子を囲む側壁とを備える半導体装置の製造方法であって、側壁の主面側の一部を構成する樹脂製の第１側壁部分と、側壁の主面とは反対側の残部を構成する樹脂製の第２側壁部分とを、金属製のリードフレームを間に挟んだ状態で互いに接着することによりリードフレーム組立体を形成する工程と、ベースの主面上のリードフレーム組立体の配置領域に焼結型金属ペーストを塗布し、該焼結型金属ペースト上にリードフレーム組立体を配置する工程と、ベースとリードフレーム組立体との間の焼結型金属ペーストを焼結させて、ベースとリードフレーム組立体とを相互に接合する工程と、を含む。
本開示によれば、樹脂製の側壁を用いて金属製のリードを強固に支えることを可能とする半導体装置の製造方法を提供できる。
図１は、第１実施形態に係る半導体装置用のパッケージ１Ａの斜視図である。 図２は、パッケージ１Ａの平面図である。 図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図である。 図４は、図２のＩＶ−ＩＶ線に沿った断面図である。 図５は、図２のＶ−Ｖ線に沿った断面図である。 図６の（ａ）は第１側壁部分１５の平面図であり、図６の（ｂ）は第２側壁部分１６の平面図である。 図７は、上述した本実施形態のパッケージ１Ａを備える半導体装置１００の構成を示す平面図である。 図８は、半導体ダイ１０７の表面を示す図である。 図９は、半導体ダイ１０７の裏面を示す図である。 図１０の（ａ）及び（ｂ）は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１１の（ａ）及び（ｂ）は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１２の（ａ）及び（ｂ）は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１３は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１４の（ａ）及び（ｂ）は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１５の（ａ）及び（ｂ）は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１６の（ａ）及び（ｂ）は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明するための図である。 図１７は、上記実施形態の第１変形例に係る一工程を示す図であって、リードフレーム７及び接着剤４２を示している。 図１８は、上記実施形態の第２変形例に係る一工程を示す図であって、第２側壁部分１６及び接着剤４１を示している。 図１９は、上記実施形態の第３変形例に係る一工程を示す図であって、蓋部４及び接着剤４８を示している。 図２０の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。 図２１の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。 図２２の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。 図２３の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。 図２４の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。 図２５の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。 図２６の（ａ）及び（ｂ）は、第４変形例に係る製造方法の各工程を示す図である。
本開示の半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、第１実施形態に係る半導体装置用のパッケージ１Ａの斜視図である。図２は、パッケージ１Ａの平面図である。図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、図２のＩＶ−ＩＶ線に沿った断面図である。図５は、図２のＶ−Ｖ線に沿った断面図である。なお、これらの図では蓋部（キャップ）の図示を省略している。これらの図に示すように、本実施形態のパッケージ１Ａは、ベース３、２つの入力リード５、２つの出力リード６、及び側壁１０を備える。
ベース３は、金属製の平坦な主面３ａを有する板状の部材である。ベース３は、例えば銅、銅とモリブデンの合金、銅とタングステンの合金、あるいは、銅板、モリブデン板、タングステン板、銅とモリブデンの合金板、銅とタングステンの合金板による積層材から成る。図に示す例では、ベース３は、２枚の銅板３１、３３の間に銅およびモリブデンの合金板３２が挟まれた構造を有する。ベース３の基材の表面には、ニッケルクロム（ニクロム、ＮｉＣｒ）−金、ニッケル（Ｎｉ）−金、ニッケル−パラジウム−金、銀若しくはニッケル、又は、ニッケル−パラジウム等のメッキが施されている。金、銀及びパラジウムがメッキ材であり、ＮｉＣｒ及びＮｉ等がシード材である。メッキ材のみの場合よりもメッキ材及びシード材を含む場合の方が密着性を高めることができる。ベース３の厚さは、例えば、０．５〜１．５ｍｍである。ベース３の平面形状は、例えば主面３ａに沿った方向Ｄ２を長手方向とする長方形である。
側壁１０は、略長方形の枠状の部材である。図１に示すように、側壁１０は、ベース３の主面３ａに沿い互いに対向する一対の部分１１，１２と、互いに対向する一対の部分１３，１４とを有する。部分１１，１２は方向Ｄ２に沿って互いに平行に延在しており、部分１３，１４は方向Ｄ２と交差（例えば直交）する方向Ｄ１に沿って互いに平行に延在している。各部分１１〜１４の延在方向に垂直な断面は長方形または正方形である。側壁１０の主面３ａの法線方向に沿った高さは、例えば０．５〜１．０ｍｍである。
側壁１０は、第１側壁部分１５及び第２側壁部分１６によって構成されている。第１側壁部分１５は、側壁１０の主面３ａ側の一部を構成する、樹脂製の部分である。第２側壁部分１６は、側壁１０の主面３ａとは反対側の残部を構成する樹脂製の部分である。第１側壁部分１５及び第２側壁部分１６を構成する樹脂は、例えばＰＣＢ（Printed Circuit Board）に通常用いられる紙エポキシ、ガラスエポキシ（ガラス繊維の布にエポキシ樹脂をしみ込ませ熱硬化処理を施したもの。一部ＦＲ４と呼ばれる製品もある）等である。第１側壁部分１５の厚さは０．５〜２．０ｍｍの範囲内であり、一例では１．６ｍｍである。第２側壁部分１６の厚さは０．２〜２．０ｍｍの範囲内であり、一例では０．７ｍｍである。
第１側壁部分１５は主面３ａ上に設けられており、第２側壁部分１６は第１側壁部分１５上に設けられている。言い換えると、第１側壁部分１５は、主面３ａと第２側壁部分１６との間に位置する。第１側壁部分１５と第２側壁部分１６とは、接着剤４１を介して互いに接合されている。接着剤４１は、熱硬化型の樹脂であり、一例では熱硬化型エポキシ樹脂である。
図６の（ａ）は第１側壁部分１５の平面図であり、図６の（ｂ）は第２側壁部分１６の平面図である。第１側壁部分１５及び第２側壁部分１６の平面形状は、側壁１０と同様に、略長方形の枠状である。第１側壁部分１５は、互いに対向する一対の部分１５ａ，１５ｂと、互いに対向する一対の部分１５ｃ，１５ｄを有する。部分１５ａ，１５ｂは方向Ｄ２に沿って互いに平行に延在しており、部分１５ｃ，１５ｄは方向Ｄ１に沿って互いに平行に延在している。同様に、第２側壁部分１６は、互いに対向する一対の部分１６ａ，１６ｂと、互いに対向する一対の部分１６ｃ，１６ｄとを有する。部分１６ａ，１６ｂは方向Ｄ２に沿って互いに平行に延在しており、部分１６ｃ，１６ｄは方向Ｄ１に沿って互いに平行に延在している。部分１５ａ，１６ａは上述した側壁１０の部分１２を構成し、部分１５ｂ，１６ｂは側壁１０の部分１１を構成し、部分１５ｃ，１６ｃは側壁１０の部分１４を構成し、部分１５ｄ，１６ｄは側壁１０の部分１３を構成する。
側壁１０は、ベース３の主面３ａと対向する平坦な底面１０ａと、底面１０ａとは反対側の上面１０ｂとを有する。底面１０ａは、第１側壁部分１５の第２側壁部分１６と対向する面とは反対側の面であり、上面１０ｂは、第２側壁部分１６の第１側壁部分１５と対向する面とは反対側の面である。底面１０ａの全面には、金属膜４５が形成されている。金属膜４５は、第１側壁部分１５に固着した金属膜（具体的には、Ｃｕ膜上にＡｕまたはＮｉのメッキを施したもの）である。底面１０ａは、金属膜４５および接合材４７を介してベース３の主面３ａに接合されている。接合材４７は、焼結型金属ペーストである。焼結型金属ペーストは例えば従来より知られている銀ペーストに含有される銀フィラーの粒子径よりも格段に小さい粒子径を有する銀フィラー及び溶剤からなる銀ペーストである。焼結型銀ペーストによる接合は、微細な銀フィラーが活性化して比較的低温で焼結する現象を含み、粒子間の金属的、焼結的結合となるので、強度及び長期信頼性に優れる。
入力リード５及び出力リード６は、側壁１０から外方に突出する金属製の板状の部材であって、一例では銅、銅合金、または鉄合金の金属薄板である。方向Ｄ１に沿った入力リード５の一端部は、第１側壁部分１５の部分１５ａと、第２側壁部分１６の部分１６ａとの間に挟まれている。具体的には、第１側壁部分１５及び第２側壁部分１６のうち少なくとも一方（図示例では第１側壁部分１５）が、入力リード５と対向する面に、入力リード５を受ける凹部１５１（図３及び図４を参照）を有する。なお、図６の（ａ）では、凹部１５１の存在範囲をハッチングにて示している。凹部１５１は、第１側壁部分１５の厚さ方向に窪んでいる。入力リード５は、第１側壁部分１５の部分１５ａによって、ベース３の主面３ａに対して絶縁されている。
方向Ｄ１に沿った出力リード６の一端部は、第１側壁部分１５の部分１５ｂと、第２側壁部分１６の部分１６ｂとの間に挟まれている。具体的には、第１側壁部分１５及び第２側壁部分１６のうち少なくとも一方（図示例では第１側壁部分１５）が、出力リード６と対向する面に、出力リード６を受ける凹部１５２（図３及び図５を参照）を有する。なお、図６の（ａ）では、凹部１５２の存在範囲をハッチングにて示している。出力リード６は、第１側壁部分１５の部分１５ｂによって、ベース３の主面３ａに対して絶縁されている。
第２側壁部分１６の部分１６ａは、内側面１６ａ１に形成された凹部１６１を有する。凹部１６１は、内側面１６ａ１から外側面１６ａ２へ向けて窪んでおり、部分１６ａの入力リード５と対向する面から反対側の面（上面１０ｂ）まで延在している。凹部１６１は、第２側壁部分１６の厚み方向から見て入力リード５と重なる位置に設けられており、パッケージ１Ａの内部で入力リード５の一端部５１の上面がこの凹部１６１中に露出する（図１及び図２を参照）。同様に、第２側壁部分１６の部分１６ｂは、内側面１６ｂ１に形成された凹部１６２を有する。凹部１６２は、内側面１６ｂ１から外側面１６ｂ２へ向けて窪んでおり、部分１６ｂの出力リード６と対向する面から反対側の面（上面１０ｂ）まで延在している。凹部１６２は、出力リード６と重なる位置に設けられており、パッケージ１Ａの内部で出力リード６の一端部６１の上面が凹部１６２中に露出する（図１及び図２を参照）。
部分１６ａの延在方向（方向Ｄ２）に沿った凹部１６１の両端近傍には、部分１６ａを貫通する微小な孔１６３が形成されている。孔１６３には、入力リード５の端部に形成された突起（後述）が挿入される。同様に、部分１６ｂの延在方向（方向Ｄ２）に沿った凹部１６２の両端近傍には、部分１６ｂを貫通する微小な孔１６４が形成されている。孔１６４には、出力リード６の端部に形成された突起（後述）が挿入される。
入力リード５及び出力リード６の各一端部は、接着剤４２を介して第１側壁部分１５に接合されている。接着剤４２は、熱硬化型の樹脂であり、一例では熱硬化型エポキシ樹脂である。また、入力リード５及び出力リード６の各一端部は、第１側壁部分１５と第２側壁部分１６とを接合するための接着剤４１を介して、第２側壁部分１６に接合されている。
図７は、上述した本実施形態のパッケージ１Ａを備える半導体装置１００の構成を示す平面図である。図７は、半導体装置１００の蓋部（キャップ）を外した状態を示している。この半導体装置１００は、パッケージ１Ａに加えて、入力整合回路１０６、半導体ダイ１０７（半導体素子）、出力整合回路１０８、及び出力キャパシタ１０９を備える。入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９は、パッケージ１Ａに収容され、ベース３の主面３ａ上の側壁１０に囲まれる領域に搭載されている。パッケージ１Ａの側壁１０に蓋部が被せられることにより半導体装置１００が使用可能となる。なお、パッケージ１Ａの内部空間が窒素置換された状態で側壁１０に蓋部を被せ、ハーメチックシールをしてもよい。
入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９は、側壁１０の部分１１からこの順で設けられる。半導体ダイ１０７は、例えば、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ又はダイヤモンド等の基板を備えるトランジスタであり、当該基板の裏面には金属メッキが施されている。一例では、半導体ダイ１０７はＧａＮ−ＨＥＭＴである。入力整合回路１０６及び出力整合回路１０８は、例えば、セラミック基板の上面及び下面のそれぞれに電極を設けた平行平板型キャパシタである。
入力整合回路１０６、半導体ダイ１０７及び出力整合回路１０８は、金属メッキ（例えば金メッキ）が施された裏面を有し、接合材４７と同様の焼結型金属ペーストを介して、ベース３の主面３ａに固定される。入力整合回路１０６は半導体ダイ１０７の入力側に搭載され、出力整合回路１０８は半導体ダイ１０７の出力側に搭載される。入力リード５と入力整合回路１０６の間、入力整合回路１０６と半導体ダイ１０７の間、半導体ダイ１０７と出力整合回路１０８の間、出力整合回路１０８と出力キャパシタ１０９の間、及び出力キャパシタ１０９と出力リード６の間のそれぞれは、図示しない複数のボンディングワイヤにより電気的に接続されている。
図８は、半導体ダイ１０７の表面を示す図である。図９は、半導体ダイ１０７の裏面を示す図である。図８及び図９に示すように、半導体ダイ１０７は、細長く延びる矩形の平面形状を有し、一対の短辺１０７ａと一対の長辺１０７ｂによって画定されている。半導体ダイ１０７は、基板１０７ｃ、及び基板１０７ｃの裏面に設けられるソース電極１０７ｄを備える。また、半導体ダイ１０７は、基板１０７ｃの表面に、長辺１０７ｂに沿って並ぶ複数のゲート電極１０７ｅ及びソースビア１０７ｆ、活性領域１０７ｇ、並びにドレイン電極１０７ｈを備える。ソース電極１０７ｄは、例えば、金メッキが施されており、ソース電極１０７ｄの厚さは５μｍ以上且つ２０μｍ以下である。
ゲート電極１０７ｅは、活性領域１０７ｇを挟んでドレイン電極１０７ｈの反対側に設けられる。活性領域１０７ｇはドレイン及びソースフィンガを含む。ソースフィンガと裏面ソース電極１０７ｄとは、半導体ダイ１０７を貫通するソースビア１０７ｆにより電気的に接続される。ドレインからソースに流すことのできる最大の電流値はゲート幅に比例するため、大出力のトランジスタでは、ゲート幅を大きくするために、多くのドレイン／ソースフィンガを並列に設ける。これにより、半導体ダイ１０７は、長辺１０７ｂに沿って細長く延びる平面形状となる。
再び図７を参照する。入力整合回路１０６は、入力リード５と半導体ダイ１０７の間のインピーダンスのマッチングを行う。入力整合回路１０６の一端は、ボンディングワイヤを介して入力リード５と電気的に接続されている。入力整合回路１０６の他端は、ボンディングワイヤを介して半導体ダイ１０７のゲート電極１０７ｅ（図８を参照）と電気的に接続されている。このように、入力リード５は、パッケージ１Ａ内の配線を介して半導体ダイ１０７のゲート電極１０７ｅと電気的に接続されている。
出力整合回路１０８は、半導体ダイ１０７と出力リード６の間のインピーダンス不整合を調整し、出力リード６に現れる高周波信号を、最大効率で出力する。出力整合回路１０８の一端は、ボンディングワイヤを介して半導体ダイ１０７のドレイン電極１０７ｈ（図８を参照）と電気的に接続されている。出力整合回路１０８の他端は、ボンディングワイヤを介して出力リード６と電気的に接続されている。このように、出力リード６は、パッケージ１Ａ内の配線を介して半導体ダイ１０７のドレイン電極１０７ｈと電気的に接続されている。
図１０〜図１６は、パッケージ１Ａ及び半導体装置１００を製造する方法を説明する図である。これらの図を参照しながら、パッケージ１Ａ及び半導体装置１００を製造する方法を説明する。
まず、第１側壁部分１５と第２側壁部分１６とを、金属製のリードフレームを間に挟んだ状態で互いに接着することによりリードフレーム組立体を形成する。詳細には、図１０の（ａ）に示すように、まず第１側壁部分１５の凹部１５１，１５２の底面上に、ディスペンサを用いて接着剤４２を塗布する。次に、図１０の（ｂ）に示すように、入力リード５及び出力リード６を含むリードフレーム７を第１側壁部分１５上に重ねて配置する。そして、リードフレーム７上を含む第１側壁部分１５上の全周にわたって、ディスペンサを用いて接着剤４１（図中にハッチングにて示す）を塗布する。
図１１の（ａ）は、リードフレーム７の具体的形状を示す平面図である。図１１の（ｂ）は、リードフレーム７の一部を拡大して示す図である。これらの図に示すように、本実施形態のリードフレーム７は、２つの入力リード５と２つの出力リード６とを長方形の枠部（タイバー）７ａで一体化した形状を有する。枠部７ａの構成材料は、入力リード５及び出力リード６の構成材料と同じである。リードフレーム７は、例えば一枚の金属板を打ち抜くことによって形成される。リードフレーム７の入力リード５及び出力リード６の端部（第１側壁部分１５上に位置する部分）の幅Ｗ１は、入力リード５及び出力リード６の他の部分（パッケージ１Ａの外部に位置する部分）の幅Ｗ２よりも大きい。そして、入力リード５の端部の幅方向に沿った両端には、突起７１が形成されている。同様に、出力リード６の端部の幅方向に沿った両端には、突起７２が形成されている。突起７１，７２はリードフレーム７の厚み方向に折り曲げられ（図中の矢印Ａ１）、リードフレーム７の延在平面に対して略垂直に立設される。
続いて、図１２の（ａ）に示すように、第１側壁部分１５上に第２側壁部分１６を配置して、第１側壁部分１５と第２側壁部分１６との間にリードフレーム７を挟む。このとき、第１側壁部分１５と第２側壁部分１６との間には、硬化前の接着剤４１が介在する。また、このとき、図１３に示すように、リードフレーム７の突起７１，７２を、それぞれ第２側壁部分１６の孔１６３，１６４に差し込みつつ、第２側壁部分１６を配置する。このように、孔１６３，１６４それぞれに対してリードフレーム７の突起７１，７２それぞれが挿入されることによって、第１側壁部分１５及びリードフレーム７に対する第２側壁部分１６の位置が決定される。
続いて、接着剤４１，４２の硬化を行う。具体的には、第１の温度で熱処理（仮硬化）を行い、続いて第１の温度よりも高い第２の温度で熱処理（本硬化）を行うといった、２段階の熱処理を行う。第１の温度は例えば１１０℃であり、第２の温度は例えば１６０℃である。また、第１の温度での熱処理時間は例えば３０分であり、第２の温度での熱処理時間は例えば６０分である。このように熱処理を２段階とするのは、硬化の信頼性および硬化後の強度を確保するためである。この工程によって、第１側壁部分１５、リードフレーム７、及び第２側壁部分１６が相互に接合される。なお、２段階の熱処理以外に、連続的な温度プロファイルによる熱処理でもよい。
続いて、図１２の（ｂ）に示す切断線Ａ２に沿ってリードフレーム７を切断する。これにより、リードフレーム７の枠部７ａが入力リード５及び出力リード６から切り離される。以上の工程を経て、図１４の（ａ）に示すリードフレーム組立体８が形成される。
続いて、図１４の（ｂ）に示すように、ベース３の主面３ａ上のリードフレーム組立体８の配置領域３ａａに、焼結型金属ペースト４６を塗布する。このとき、ベース３の主面３ａ上の入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９（何れも図７を参照）の各配置領域３ａｂ〜３ａｅに、焼結型金属ペースト４６を更に塗布してもよい。なお、図１４の（ｂ）では、焼結型金属ペースト４６の存在範囲をハッチングにて示している。この工程では、各配置領域３ａａ〜３ａｅの焼結型金属ペースト４６を、例えばスクリーン印刷により一括して塗布する。
続いて、図１５の（ａ）に示すように、配置領域３ａａに塗布された焼結型金属ペースト４６上に、リードフレーム組立体８を配置する。また、配置領域３ａｂ〜３ａｅに塗布された焼結型金属ペースト４６上に、それぞれ入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９を配置する。そして、焼結型金属ペースト４６を固化する。一実施例では、リードフレーム組立体８、入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９を配置したベース３を熱処理炉内に設置し、炉内温度を６０分かけて室温から２１０℃まで昇温した後、その温度で６０分間維持する。これにより、焼結型金属ペースト４６の溶剤が気化して金属体が生成され、ベース３と、リードフレーム組立体８、入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９とが、該金属体を介して互いに接合される。なお、焼結型金属ペースト４６に含まれる金属（例えばＡｇ）の酸化を防ぐ観点から、熱処理炉内を窒素（Ｎ2）雰囲気としてもよい。
続いて、図１５の（ｂ）に示すように、入力リード５、入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、出力キャパシタ１０９、及び出力リード６の相互間にワイヤボンディングを行う。具体的には、ベース３及び側壁１０を２００℃程度に加熱しつつ、超音波ボンディングを行う。この工程は、大気中で実施してもよく、焼結型金属ペースト４６に由来する金属体の酸化を防止する観点からは、窒素（Ｎ2）雰囲気で実施してもよい。
続いて、図１６の（ａ）に示すように、側壁１０の上面１０ｂに接着剤４８（図中にハッチングにて示す）を塗布する。接着剤４８は、熱硬化型の樹脂であり、一例では熱硬化型エポキシ樹脂である。そして、図１６の（ｂ）に示すように、蓋部（キャップ）４を側壁１０に被せ、側壁１０の上面１０ｂと蓋部４の裏面とを接着剤４８を介して対向させる。このとき、側壁１０の開口を蓋部４によって完全に覆う。その後、接着剤４８の硬化を行うことにより、パッケージ１Ａの内部を封止する。具体的には、接着剤４１，４２と同様に、２段階の熱処理を行う。温度及び時間は接着剤４１，４２と同様である。なお、２段階の熱処理以外に、連続的な温度プロファイルによる熱処理でもよい。この工程は、大気中で実施してもよく、パッケージ１Ａの内部の水分を極力排除する観点からは、乾燥Ｎ2雰囲気で実施してもよい。以上の工程を経て、本実施形態の半導体装置１００が完成する。
以上に述べた本実施形態による作用効果について説明する。前述したように、従来、半導体装置のパッケージにおいては、側壁の材料としてセラミックが多く用いられている。セラミック製の側壁は、樹脂等の他の材料と比較して高い信頼性を有し、また、リードを強固に支えることができる。しかしながら、セラミックには、樹脂等の他の材料と比較して成形が難しいという問題がある。これに対し、側壁の材料として樹脂を用いた場合、成形が容易であり製造工程を簡易にできる利点がある。一方、強度の点で樹脂はセラミックに劣り、樹脂製の側壁がセラミック製と同様の形状を有する場合、リードを強固に支えることができない等、機械的な問題が懸念される。
この課題を解決する為に、本実施形態に係る製造方法は、側壁１０の主面３ａ側の一部を構成する樹脂製の第１側壁部分１５と、側壁１０の主面３ａとは反対側の残部を構成する樹脂製の第２側壁部分１６とを、金属製のリードフレーム７を間に挟んだ状態で互いに接着することによりリードフレーム組立体８（図１４の（ａ））を形成する工程と、ベース３の主面３ａ上のリードフレーム組立体８の配置領域３ａａに焼結型金属ペースト４６を塗布し（図１４の（ｂ））、焼結型金属ペースト４６上にリードフレーム組立体８を配置する工程（図１５の（ａ））と、ベース３とリードフレーム組立体８との間の焼結型金属ペースト４６を焼結させて、ベース３とリードフレーム組立体８とを相互に接合する工程と、を含む。この方法によれば、リードフレーム７を第１側壁部分１５と第２側壁部分１６との間に挟み込むので、リードフレーム７の入力リード５及び出力リード６を樹脂製の側壁１０を用いて強固に支えることが可能となる。
本実施形態のように、リードフレーム組立体８を形成する工程は、リードフレーム７に形成された突起７１，７２をリードフレーム７の厚さ方向に折り曲げる工程と、第２側壁部分１６に形成された孔１６３，１６４それぞれに突起７１，７２それぞれを差し込みつつ、第１側壁部分１５と第２側壁部分１６との間にリードフレーム７を挟む工程と、を更に含んでもよい。これにより、リードフレーム７に対する第２側壁部分１６の位置決めを容易に且つ精度良く行うとともに、リードフレーム７と第２側壁部分１６との接着強度を高めて信頼性を向上できる。なお、本実施形態では突起７１，７２を差し込むための孔１６３，１６４が第２側壁部分１６に形成されているが、同様の孔は第１側壁部分１５に形成されてもよい。
本実施形態のように、第１側壁部分１５は、リードフレーム７と対向する面に、リードフレーム７の入力リード５を受ける凹部１５１、及び出力リード６を受ける凹部１５２を有してもよい。例えばこのような構成により、或る程度の厚みを有するリードフレーム７を第１側壁部分１５と第２側壁部分１６との間に挟み込むことができる。また、リードフレーム７と第１側壁部分１５との位置決めを容易に且つ精度良く行うことができる。なお、本実施形態では第１側壁部分１５に凹部１５１，１５２が形成されているが、第２側壁部分１６に同様の凹部が形成されてもよく、或いは第１側壁部分１５及び第２側壁部分１６の双方に凹部が形成されてもよい。一例では、リードフレーム７の突起７１，７２を差し込むための孔が一方の側壁部分に形成され、リードフレーム７を受ける凹部が他方の側壁部分に形成される。この場合、第１側壁部分１５、リードフレーム７、及び第２側壁部分１６の位置決めを容易に且つ精度良く行うことができる。
本実施形態のように、リードフレーム組立体８を形成する工程では、第１側壁部分１５、リードフレーム７、及び第２側壁部分１６を、熱硬化型の樹脂である接着剤４１，４２を用いて互いに接着してもよい。リードフレーム組立体８とベース３との間の焼結型金属ペースト４６を焼結させる際、接着剤４１，４２は高温に晒される。接着剤４１，４２が熱硬化型の樹脂である場合、高温による接着剤４１，４２の軟化を抑制し、接着強度を維持することができる。
本実施形態のように、焼結型金属ペースト４６を塗布する工程（図１４の（ｂ））では、ベース３の主面３ａ上の配置領域３ａｂ〜３ａｅに焼結型金属ペースト４６を更に塗布し、焼結型金属ペースト４６上に入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９を配置し（図１５の（ａ））、焼結型金属ペースト４６を焼結させる工程では、これらの配置領域３ａｂ〜３ａｅ上の焼結型金属ペースト４６を焼結させて、入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９とベース３とを相互に接合してもよい。このように、焼結型金属ペースト４６を用いて、パッケージ１Ａ内の搭載部品をリードフレーム組立体８と同時にベース３に接合することにより、工程数を削減することができる。
（第１変形例）
図１７は、上記実施形態の第１変形例に係る一工程を示す図であって、リードフレーム７及び接着剤４２を示している。上記実施形態の図１０（ａ）では、リードフレーム７を第１側壁部分１５に接着する際に接着剤４２を第１側壁部分１５に塗布しているが、図１７に示すように、Ｂステージ（半硬化状態）の接着剤４２をリードフレーム７に塗布してもよい。この方法であっても、リードフレーム７と第１側壁部分１５とを容易に且つ強固に接着することができる。
（第２変形例）
図１８は、上記実施形態の第２変形例に係る一工程を示す図であって、第２側壁部分１６及び接着剤４１を示している。上記実施形態の図１０（ｂ）では、第２側壁部分１６を第１側壁部分１５及びリードフレーム７に接着する際に接着剤４１を第１側壁部分１５及びリードフレーム７に塗布しているが、図１８に示すように、Ｂステージ（半硬化状態）の接着剤４１を第２側壁部分１６に塗布してもよい。この方法であっても、第２側壁部分１６と第１側壁部分１５及びリードフレーム７とを容易に且つ強固に接着することができる。
（第３変形例）
図１９は、上記実施形態の第３変形例に係る一工程を示す図であって、蓋部４及び接着剤４８を示している。上記実施形態の図１６では、蓋部４を側壁１０の上面１０ｂに接着する際に接着剤４８を上面１０ｂに塗布しているが、図１９に示すように、Ｂステージ（半硬化状態）の接着剤４８を蓋部４の裏面に塗布してもよい。この方法であっても、蓋部４と側壁１０とを容易に且つ強固に接着することができる。
（第４変形例）
図２０〜図２６は、上記実施形態の第４変形例に係る製造方法の各工程を示す図である。この変形例では、Ｎ個（Ｎは２以上の整数、図ではＮ＝３の場合を例示）の半導体装置１００を一括して組み立てる。まず、図２０の（ａ）に示すように、Ｎ個の第１側壁部分１５を、板状の治具９１上に並ぶ所定の領域９３のそれぞれに貼り付ける。次に、図２０の（ｂ）に示すように、接着剤４２を各第１側壁部分１５の凹部１５１，１５２に塗布する。続いて、図２１の（ａ）に示すように、リードフレーム７Ａを第１側壁部分１５上に配置する。なお、本変形例のリードフレーム７Ａは、Ｎ個の半導体装置１００に対応するＮ組の入力リード５及びＮ組の出力リード６を枠部７ａによって一体に支持する構成を備える。
続いて、図２１の（ｂ）に示すように、各第１側壁部分１５の全周にわたって（リードフレーム７Ａ上の部分も含め）接着剤４１を塗布する。そして、図２２の（ａ）に示すように、各第１側壁部分１５上に第２側壁部分１６を重ね、熱処理炉にて接着剤４１，４２を硬化させる。各第１側壁部分１５を治具９１から剥離することによって、リードフレーム組立体８Ａが完成する（図２２の（ｂ））。
続いて、図２３の（ａ）に示すように、Ｎ個のベース３を、板状の治具９２上に並ぶ所定の領域９４のそれぞれに貼り付ける。図２３の（ｂ）に示すように、各ベース３の主面３ａ上に焼結型金属ペースト４６を塗布する。この工程では、焼結型金属ペースト４６を、Ｎ個のベース３に対して例えばスクリーン印刷により一括して塗布する。図２４の（ａ）に示すように、リードフレーム組立体８Ａ及びパッケージ１Ａに収容される各部品（例えば上記実施形態の入力整合回路１０６、半導体ダイ１０７、出力整合回路１０８、及び出力キャパシタ１０９）を、焼結型金属ペースト４６上に配置する。そして、焼結型金属ペースト４６を焼結して固化する。続いて、図２４の（ｂ）に示すように、主面３ａ上の各部品間、及び各部品と入力リード５及び出力リード６との間にワイヤボンディングを施す。
続いて、図２５の（ａ）に示すように、側壁１０の上面に接着剤４８を塗布する。図２５の（ｂ）に示すように、蓋部（キャップ）４を側壁１０に被せ、側壁１０の上面と蓋部４の裏面とを接着剤４８を介して対向させる。接着剤４８の硬化を行うことにより、パッケージ１Ａの内部を封止する。その後、図２６の（ａ）に示す切断線Ａ２に沿ってリードフレーム７Ａを切断する。これにより、リードフレーム７Ａの枠部７ａが入力リード５及び出力リード６から切り離される。最後に、図２６の（ｂ）に示すように、個々のチップを治具９２から分離する。以上の工程を経て、上記実施形態の半導体装置１００が完成する。
本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び各変形例では側壁１０が単一の内部空間を画成しているが、側壁は、複数（例えば２つ）の内部空間を画成してもよい。側壁が２つの内部空間を画成する場合、例えば方向Ｄ２に沿った部分１１の中央部と、同方向に沿った部分１２の中央部とを繋ぐ側壁部分を更に設けるとよい。また、上記実施形態では半導体素子としてトランジスタである半導体ダイ１０７を例示したが、本発明による半導体装置はこれに限らず様々な半導体素子を備えてもよい。
１Ａ…パッケージ、３…ベース、３ａ…主面、３ａａ〜３ａｅ…配置領域、４…蓋部、５…入力リード、６…出力リード、７，７Ａ…リードフレーム、７ａ…枠部、８，８Ａ…リードフレーム組立体、１０…側壁、１０ａ…底面、１０ｂ…上面、１１〜１４…部分、１５…第１側壁部分、１６…第２側壁部分、１６ａ〜１６ｄ…部分、１６ａ１，１６ｂ１…内側面、１６ａ２，１６ｂ２…外側面、３１…銅板、３２…銅およびモリブデン合金板、４１，４２，４８…接着剤、４５…金属膜、４６…焼結型金属ペースト、４７…接合材、７１，７２…突起、９１，９２…治具、９３，９４…領域、１００…半導体装置、１０６…入力整合回路、１０７…半導体ダイ、１０８…出力整合回路、１０９…出力キャパシタ、１５１，１５２，１６１，１６２…凹部、１６３，１６４…孔、Ａ２…切断線、Ｄ１，Ｄ２…方向。

Claims (5)

  1. 半導体素子を搭載する主面を有する金属製のベースと、前記ベースの前記主面上に接合されて前記半導体素子を囲む側壁とを備える半導体装置の製造方法であって、
    前記側壁の前記主面側の一部を構成する樹脂製の第１側壁部分と、前記側壁の前記主面とは反対側の残部を構成する樹脂製の第２側壁部分とを、金属製のリードフレームを間に挟んだ状態で互いに接着することによりリードフレーム組立体を形成する工程と、
    前記ベースの前記主面上の前記リードフレーム組立体の配置領域に焼結型金属ペーストを塗布し、該焼結型金属ペースト上に前記リードフレーム組立体を配置する工程と、
    前記ベースと前記リードフレーム組立体との間の前記焼結型金属ペーストを焼結させて、前記ベースと前記リードフレーム組立体とを相互に接合する工程と、
    を含む、半導体装置の製造方法。
  2. 前記リードフレーム組立体を形成する工程は、
    前記リードフレームに形成された突起を該リードフレームの厚さ方向に折り曲げる工程と、
    前記第１側壁部分または前記第２側壁部分に形成された孔に前記突起を差し込みつつ、前記第１側壁部分と前記第２側壁部分との間に前記リードフレームを挟む工程と、
    を更に含む、請求項１に記載の半導体装置の製造方法。
  3. 前記第１側壁部分及び前記第２側壁部分のうち少なくとも一方は、前記リードフレームと対向する面に前記リードフレームを受ける凹部を有する、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記リードフレーム組立体を形成する工程では、前記第１側壁部分、前記リードフレーム、及び前記第２側壁部分を、熱硬化型の樹脂を用いて互いに接着する、請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記焼結型金属ペーストを塗布する工程では、前記ベースの前記主面上の前記半導体素子の配置領域に前記焼結型金属ペーストを更に塗布し、該焼結型金属ペースト上に前記半導体素子を配置し、
    前記焼結型金属ペーストを焼結させる工程では、前記ベースと前記半導体素子との間の前記焼結型金属ペーストを焼結させて、前記ベースと前記半導体素子とを相互に接合する、請求項１から請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2019044587A 2019-03-12 2019-03-12 半導体装置の製造方法 Pending JP2020150049A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019044587A JP2020150049A (ja) 2019-03-12 2019-03-12 半導体装置の製造方法
CN202010161126.2A CN111696946A (zh) 2019-03-12 2020-03-10 半导体封装、半导体器件以及用于制造半导体器件的方法
US16/814,576 US20200294872A1 (en) 2019-03-12 2020-03-10 Semiconductor package, semiconductor device, and method for manufacturing semiconductor device
US17/552,231 US20220108931A1 (en) 2019-03-12 2021-12-15 Semiconductor package, semiconductor device, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019044587A JP2020150049A (ja) 2019-03-12 2019-03-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020150049A true JP2020150049A (ja) 2020-09-17

Family

ID=72423908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019044587A Pending JP2020150049A (ja) 2019-03-12 2019-03-12 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US20200294872A1 (ja)
JP (1) JP2020150049A (ja)
CN (1) CN111696946A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6952834B1 (ja) * 2020-06-04 2021-10-27 三菱電機株式会社 パワーモジュール
JP2022169064A (ja) * 2021-04-27 2022-11-09 Ｎｇｋエレクトロデバイス株式会社 パッケージおよび電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162569A (ja) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
JPH11297868A (ja) * 1998-04-08 1999-10-29 Oki Electric Ind Co Ltd 半導体装置
JP2014132651A (ja) * 2012-12-03 2014-07-17 Deiakkusu:Kk マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
WO2014156029A1 (ja) * 2013-03-28 2014-10-02 パナソニック株式会社 半導体パッケージおよび半導体デバイス
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162569A (ja) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
JPH11297868A (ja) * 1998-04-08 1999-10-29 Oki Electric Ind Co Ltd 半導体装置
JP2014132651A (ja) * 2012-12-03 2014-07-17 Deiakkusu:Kk マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
WO2014156029A1 (ja) * 2013-03-28 2014-10-02 パナソニック株式会社 半導体パッケージおよび半導体デバイス
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
US20200294872A1 (en) 2020-09-17
US20220108931A1 (en) 2022-04-07
CN111696946A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
JP6929321B2 (ja) 電気素子および電気素子の製造方法
US8432033B2 (en) Electronic device and manufacturing method therefor
CN111699552B (zh) 高频模块
CN108461450B (zh) 电子部件收纳用封装体、电子装置以及电子模块
JP7119276B2 (ja) 半導体装置
JP2001244688A (ja) 高周波モジュール部品及びその製造方法
US20220108931A1 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor device
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
WO2015029942A1 (ja) 高周波回路基板ならびにこれを用いた高周波半導体パッケージおよび高周波半導体装置
JPH11103233A (ja) 圧電振動子とその製造方法
JP2008085742A (ja) 水晶発振器およびその製造方法
TW201804584A (zh) 雙側電子封裝件
JP2018137534A (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
CN110832773B (zh) 电子部件收纳用封装、电子装置以及电子模块
JP6556004B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP7156641B2 (ja) 半導体装置用のパッケージおよび半導体装置
JP2006217665A (ja) 温度補償型水晶発振器
US20190267303A1 (en) Electronic component and method for manufacturing the same
JP3568458B2 (ja) 半導体装置
JP6022842B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4359933B2 (ja) 水晶発振器
JP2003124369A (ja) 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ
JP2000216200A (ja) 半導体装置及びその製造方法、テ―プキャリア、回路基板並びに電子機器
JP2005050938A (ja) 電子部品収納用パッケージ

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230613