JPH11297868A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11297868A JPH11297868A JP9573698A JP9573698A JPH11297868A JP H11297868 A JPH11297868 A JP H11297868A JP 9573698 A JP9573698 A JP 9573698A JP 9573698 A JP9573698 A JP 9573698A JP H11297868 A JPH11297868 A JP H11297868A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead
- semiconductor device
- die pad
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号リード間の容量成分を低減し、入力信号
の伝搬遅延および隣接する信号リード間のクロストーク
を低減した半導体装置を提供する。 【解決手段】 １対のキャップを用いて半導体チップを
搭載したリードフレームを挟持して封止することによ
り、信号リードのインナ部の少なくとも一部がパッケー
ジの中空部に露出した状態となっている。
の伝搬遅延および隣接する信号リード間のクロストーク
を低減した半導体装置を提供する。 【解決手段】 １対のキャップを用いて半導体チップを
搭載したリードフレームを挟持して封止することによ
り、信号リードのインナ部の少なくとも一部がパッケー
ジの中空部に露出した状態となっている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置、特に半
導体チップをパッケージングした半導体装置に関する。
導体チップをパッケージングした半導体装置に関する。
【０００２】
【従来の技術】従来の一般的な半導体パッケージの構造
として、プラスチック・クワッド・フラット・パッケー
ジ（以下P-QFPと称す）やサークワッド・パッケージ
（以下Cer-Quadと称す)などがある。従来のP-QFPは、例
えば厚みが0.1〜0.2ｍｍの金属板をエッチングや金型抜
きにより形成したリードフレームのダイパッドに導電性
ペースト等のダイスボンド材を介して半導体チップを固
着し、この半導体チップの電極とリードフレーム内のイ
ンナリードをボンディングワイヤにて接続し、その後、
ダイパッド、半導体チップ、ボンディングワイヤ及びイ
ンナリードの一部を、エポキシ樹脂等の封止樹脂にて封
止し、封止樹脂の周辺に突出したアウターリードを所定
の形状に折り曲げた構造となっている。
として、プラスチック・クワッド・フラット・パッケー
ジ（以下P-QFPと称す）やサークワッド・パッケージ
（以下Cer-Quadと称す)などがある。従来のP-QFPは、例
えば厚みが0.1〜0.2ｍｍの金属板をエッチングや金型抜
きにより形成したリードフレームのダイパッドに導電性
ペースト等のダイスボンド材を介して半導体チップを固
着し、この半導体チップの電極とリードフレーム内のイ
ンナリードをボンディングワイヤにて接続し、その後、
ダイパッド、半導体チップ、ボンディングワイヤ及びイ
ンナリードの一部を、エポキシ樹脂等の封止樹脂にて封
止し、封止樹脂の周辺に突出したアウターリードを所定
の形状に折り曲げた構造となっている。
【０００３】また、従来のCer-Quadは、例えばアルミナ
や窒化アルミ等のセラミック基板の中央部に金メタライ
ズ層を形成して、その上に半導体チップをAu-Si共晶合
金などの高融点ダイスボンド材により固着し、この半導
体チップの電極をボンディングワイヤを介してセラミッ
ク基板上に低融点ガラスを介して固着されたリードフレ
ームと接続し、その後、上記セラミック基板と同じ材質
のセラミックキャップを低融点ガラスを介してセラミッ
ク基板に接着する事により封止した構造となっている。
や窒化アルミ等のセラミック基板の中央部に金メタライ
ズ層を形成して、その上に半導体チップをAu-Si共晶合
金などの高融点ダイスボンド材により固着し、この半導
体チップの電極をボンディングワイヤを介してセラミッ
ク基板上に低融点ガラスを介して固着されたリードフレ
ームと接続し、その後、上記セラミック基板と同じ材質
のセラミックキャップを低融点ガラスを介してセラミッ
ク基板に接着する事により封止した構造となっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置では、パッケージ内部のインナリー
ドが、3.5〜10.0の比誘電率を持つ封止樹脂や低融点ガ
ラス等の誘電体に覆われている為リード間に無視できな
い大きさの容量成分が存在してしまう。この容量成分の
ため、高速クロック動作の信号が入力した際、伝搬遅延
が発生したり、隣接するリード間のクロストークにより
波形歪みが発生するという問題点がある。特に，多ピン
化の傾向にあるP-QFPやCer-Quad等のフラット系パッケ
ージでは、リード長が長く、またリードピッチも狭くな
ってきているため、リード間の容量成分が増加傾向にあ
り、ＬＳＩの動作に大きな問題となってきている。
た従来の半導体装置では、パッケージ内部のインナリー
ドが、3.5〜10.0の比誘電率を持つ封止樹脂や低融点ガ
ラス等の誘電体に覆われている為リード間に無視できな
い大きさの容量成分が存在してしまう。この容量成分の
ため、高速クロック動作の信号が入力した際、伝搬遅延
が発生したり、隣接するリード間のクロストークにより
波形歪みが発生するという問題点がある。特に，多ピン
化の傾向にあるP-QFPやCer-Quad等のフラット系パッケ
ージでは、リード長が長く、またリードピッチも狭くな
ってきているため、リード間の容量成分が増加傾向にあ
り、ＬＳＩの動作に大きな問題となってきている。
【０００５】
【課題を解決するための手段】本発明によれば、ダイパ
ッド、ダイパッドを支持する支持リード、インナ部及び
アウタ部を有する信号リードとからなるリードフレーム
と、ダイパッド上に載置された半導体チップと、半導体
チップ、ダイパッド、支持リード及び信号リードのイン
ナ部を封入するパッケージと、からなる半導体装置であ
って、パッケージが中空部と中空部を包含する外郭部と
からなり、信号リードのインナ部の少なくとも一部が中
空部に露出している。
ッド、ダイパッドを支持する支持リード、インナ部及び
アウタ部を有する信号リードとからなるリードフレーム
と、ダイパッド上に載置された半導体チップと、半導体
チップ、ダイパッド、支持リード及び信号リードのイン
ナ部を封入するパッケージと、からなる半導体装置であ
って、パッケージが中空部と中空部を包含する外郭部と
からなり、信号リードのインナ部の少なくとも一部が中
空部に露出している。
【０００６】
【発明の実施の形態】以下に本発明の実施例を図面を参
照しつつ詳細に説明する。図１に、本発明の第１の実施
例である半導体装置を示す。この半導体装置において
は、リードフレーム１は支持リード２によって支持され
たダイパッド３を中央部に有する。ダイパッド３の上に
は、例えば導電性ペーストなどのダイスボンド材４によ
り半導体チップ５が固着されている。また、半導体チッ
プ５はボンディングワイヤ６によってリードフレーム１
の信号リード７のインナ部７ａと結線されている。半導
体チップ５を固着し結線を施したリードフレーム１は、
セラミックまたは有機材料などの絶縁材からなる、例え
ば２〜５ｍｍ程度の厚みの、矩形または正方形などの環
状形状のリング１２がエポキシ樹脂等のシール材１３を
介して上下から貼り付られている。また、ダイパッド３
を支持している支持リード２も同時にリング１２に挟み
込まれている。図１(c)の詳細断面図に示すように、シ
ール材１３を介して金属または有機材料基板からなるキ
ャップ１６を、既にリードフレーム１に貼り付けたリン
グ１２の上面および下面に固着して内部を封止してパッ
ケージを形成している。次に、インナ部７ａの延長であ
るアウタ部７ｂを所定の形状に折り曲げて最終的な形状
としている。
照しつつ詳細に説明する。図１に、本発明の第１の実施
例である半導体装置を示す。この半導体装置において
は、リードフレーム１は支持リード２によって支持され
たダイパッド３を中央部に有する。ダイパッド３の上に
は、例えば導電性ペーストなどのダイスボンド材４によ
り半導体チップ５が固着されている。また、半導体チッ
プ５はボンディングワイヤ６によってリードフレーム１
の信号リード７のインナ部７ａと結線されている。半導
体チップ５を固着し結線を施したリードフレーム１は、
セラミックまたは有機材料などの絶縁材からなる、例え
ば２〜５ｍｍ程度の厚みの、矩形または正方形などの環
状形状のリング１２がエポキシ樹脂等のシール材１３を
介して上下から貼り付られている。また、ダイパッド３
を支持している支持リード２も同時にリング１２に挟み
込まれている。図１(c)の詳細断面図に示すように、シ
ール材１３を介して金属または有機材料基板からなるキ
ャップ１６を、既にリードフレーム１に貼り付けたリン
グ１２の上面および下面に固着して内部を封止してパッ
ケージを形成している。次に、インナ部７ａの延長であ
るアウタ部７ｂを所定の形状に折り曲げて最終的な形状
としている。
【０００７】本発明による半導体装置は上述した如く形
成されており、リード７のインナ部７ａがパッケージの
中空部に露出した状態で保持されている。従って、樹脂
によってインナ部を包埋した従来の半導体装置に比べ
て、パッケージ内部のリード間の容量成分が小さくな
る。従って、リード間の容量成分に起因する入力信号の
伝搬遅延やクロストークなどを低減した、高性能な半導
体装置を実現することができる。なお、図示した実施例
においては、リング１２の内側でインナ部７ａの全体が
パッケージの中空部に露出した状態となっているが、イ
ンナ部７ａの少なくとも一部が中空部に露出した状態と
なっていればリード間の容量の低減効果が期待できる。
成されており、リード７のインナ部７ａがパッケージの
中空部に露出した状態で保持されている。従って、樹脂
によってインナ部を包埋した従来の半導体装置に比べ
て、パッケージ内部のリード間の容量成分が小さくな
る。従って、リード間の容量成分に起因する入力信号の
伝搬遅延やクロストークなどを低減した、高性能な半導
体装置を実現することができる。なお、図示した実施例
においては、リング１２の内側でインナ部７ａの全体が
パッケージの中空部に露出した状態となっているが、イ
ンナ部７ａの少なくとも一部が中空部に露出した状態と
なっていればリード間の容量の低減効果が期待できる。
【０００８】図２は、本発明の第２の実施例である半導
体装置を示している。本実施例における第１の実施例と
同一の点については説明を省略し、以下に第１の実施例
と異なる点について説明する。まず、第１の実施例にお
いて用いているリング１２に固着するダイパッド３側の
キャップ１６の代わりに、本実施例ではダイパッド３の
直下に対応する部分をその頂面が平面の凸型に突出させ
たキャップ１６aを用い、キャップ１６aをリング１２に
固着する際に凸部の頂面とダイパッド３を高熱伝導性接
着剤１７を介して接着している。また、リング１２の外
側に突出したアウタ部７ｂは、第１の実施例の場合とは
逆に、半導体チップ５が下向きになるような方向に曲げ
加工されている。尚、本実施例の場合、キャップ１６a
の材料としては熱伝導率の良い材料、例えばアルミニウ
ムや銅などの金属が望ましい。
体装置を示している。本実施例における第１の実施例と
同一の点については説明を省略し、以下に第１の実施例
と異なる点について説明する。まず、第１の実施例にお
いて用いているリング１２に固着するダイパッド３側の
キャップ１６の代わりに、本実施例ではダイパッド３の
直下に対応する部分をその頂面が平面の凸型に突出させ
たキャップ１６aを用い、キャップ１６aをリング１２に
固着する際に凸部の頂面とダイパッド３を高熱伝導性接
着剤１７を介して接着している。また、リング１２の外
側に突出したアウタ部７ｂは、第１の実施例の場合とは
逆に、半導体チップ５が下向きになるような方向に曲げ
加工されている。尚、本実施例の場合、キャップ１６a
の材料としては熱伝導率の良い材料、例えばアルミニウ
ムや銅などの金属が望ましい。
【０００９】以上のように、本実施例においては第１の
実施例と同様に、信号リード７のインナ部７ａがパッケ
ージの中空部に露出した状態となっており、インナ部７
ａを樹脂に包埋した従来の半導体装置に比べてリード間
の容量成分が小さくなっていると共に、キャップ１６a
を凸型に突出させダイパッド３に接着することにより、
半導体チップ５からの放熱性が向上するので、パッケー
ジの熱抵抗の低減が可能となる。
実施例と同様に、信号リード７のインナ部７ａがパッケ
ージの中空部に露出した状態となっており、インナ部７
ａを樹脂に包埋した従来の半導体装置に比べてリード間
の容量成分が小さくなっていると共に、キャップ１６a
を凸型に突出させダイパッド３に接着することにより、
半導体チップ５からの放熱性が向上するので、パッケー
ジの熱抵抗の低減が可能となる。
【００１０】図３は本発明の第３の実施例である半導体
装置を示している。本実施例の第１の実施例と異なる点
について以下に説明する。本実施例においては、リード
フレーム１は信号リード７の他に接地リード７Ｇを含ん
でいる(特に図３(ｂ)参照)。そして、図３(ｃ)及び(ｄ)
の断面図から明らかなように、本実施例ではリードフレ
ーム１を挟持するリング１２の頂面及び底面に銅箔また
は金メタライズ等の導体層１８を設けている。また、リ
ング１２の接地リード７Ｇに対応する部分に貫通孔１９
を設け、更に貫通孔１９にも導体層１８を導入すること
により頂面及び底面導体層１８を電気的に接続してい
る。そして、貫通孔１９に対応する位置において、接地
リード７Ｇに接する異方性導電膜２０を設けて、接地リ
ード７Ｇを導体層１８に電気的に接続している。次に導
電体、例えば金属製のキャップ１６をリング１２の頂面
に設けた導体層１８にソルダ等の導電性シール材２１を
介して固着し、最終的に接地リード７Ｇとキャップ１６
を電気的に接続している。
装置を示している。本実施例の第１の実施例と異なる点
について以下に説明する。本実施例においては、リード
フレーム１は信号リード７の他に接地リード７Ｇを含ん
でいる(特に図３(ｂ)参照)。そして、図３(ｃ)及び(ｄ)
の断面図から明らかなように、本実施例ではリードフレ
ーム１を挟持するリング１２の頂面及び底面に銅箔また
は金メタライズ等の導体層１８を設けている。また、リ
ング１２の接地リード７Ｇに対応する部分に貫通孔１９
を設け、更に貫通孔１９にも導体層１８を導入すること
により頂面及び底面導体層１８を電気的に接続してい
る。そして、貫通孔１９に対応する位置において、接地
リード７Ｇに接する異方性導電膜２０を設けて、接地リ
ード７Ｇを導体層１８に電気的に接続している。次に導
電体、例えば金属製のキャップ１６をリング１２の頂面
に設けた導体層１８にソルダ等の導電性シール材２１を
介して固着し、最終的に接地リード７Ｇとキャップ１６
を電気的に接続している。
【００１１】また上記した例では、貫通孔が設けられて
いるが、貫通孔の代わりに、図３(ｅ)に示すようにリン
グ１２に側面金属層２２を設けて底面導体層１８を頂面
導体層１８に接続することとしても良い。以上のよう
に、本実施例においては、信号リード７及び７Ｇのイン
ナ部がパッケージの中空部に露出した状態となってい
て、従来の半導体装置に比べてリード間の容量成分が小
さくなっており、導電体キャップ１６と接地リード７Ｇ
とを電気的に接続することにより、パッケージ全体がグ
ランド電位に覆われた状態（シールドされた状態）とな
るため、半導体チップ５からの電磁波の放射や外部から
の電磁波の侵入を回避することが可能となる。
いるが、貫通孔の代わりに、図３(ｅ)に示すようにリン
グ１２に側面金属層２２を設けて底面導体層１８を頂面
導体層１８に接続することとしても良い。以上のよう
に、本実施例においては、信号リード７及び７Ｇのイン
ナ部がパッケージの中空部に露出した状態となってい
て、従来の半導体装置に比べてリード間の容量成分が小
さくなっており、導電体キャップ１６と接地リード７Ｇ
とを電気的に接続することにより、パッケージ全体がグ
ランド電位に覆われた状態（シールドされた状態）とな
るため、半導体チップ５からの電磁波の放射や外部から
の電磁波の侵入を回避することが可能となる。
【００１２】図４は、本発明の第４の実施例である半導
体装置を示している。本実施例の第１の実施例と異なる
点について以下に説明する。第１の実施例ではリング１
２及びキャップ１６を用いて半導体チップ５の封止空間
を形成しているが、本実施例では周縁立ち上り部２５a
a，２５bbを有する１対の皿状キャップ２５a，２５bに
よってリードフレーム１の信号リード７を挟持して半導
体チップ５の封止空間を形成している。図４に示すよう
に、半導体チップ５を固着しボンディングワイヤ６にて
結線を施したリードフレーム１に、セラミックや金属ま
たは有機材料基板からなる中央部が１対のキャップ２５
a，２５bを上下から低融点ガラスまたはエポキシ樹脂等
のシール材１３を介して貼り付けてリードフレーム１を
挟持する。この場合、リードフレーム１にキャップ２５
a，２５bを接合する部分の幅は極力小さく、例えば２〜
５ｍｍ程度とするのが望ましい。
体装置を示している。本実施例の第１の実施例と異なる
点について以下に説明する。第１の実施例ではリング１
２及びキャップ１６を用いて半導体チップ５の封止空間
を形成しているが、本実施例では周縁立ち上り部２５a
a，２５bbを有する１対の皿状キャップ２５a，２５bに
よってリードフレーム１の信号リード７を挟持して半導
体チップ５の封止空間を形成している。図４に示すよう
に、半導体チップ５を固着しボンディングワイヤ６にて
結線を施したリードフレーム１に、セラミックや金属ま
たは有機材料基板からなる中央部が１対のキャップ２５
a，２５bを上下から低融点ガラスまたはエポキシ樹脂等
のシール材１３を介して貼り付けてリードフレーム１を
挟持する。この場合、リードフレーム１にキャップ２５
a，２５bを接合する部分の幅は極力小さく、例えば２〜
５ｍｍ程度とするのが望ましい。
【００１３】以上のように、本実施例によれば、１対の
皿状キャップ２５a，２５bを用いることにより第１の実
施例よりも簡単な構成で容易に、信号リード７のインナ
部７ａをパッケージの中空部に露出した状態としつつ半
導体チップ５を封止するパッケージを形成することがで
きる。図５は、本発明の第５の実施例である半導体装置
を示している。本実施例の第４の実施例と同一の点につ
いては説明を省略し、以下に第４の実施例と異なる点に
ついて説明する。第４の実施例では１対の皿状キャップ
２５a，２５bを用いて半導体チップ５の封止空間を形成
しているが、本実施例では皿状キャップ２５aの代わり
に、内壁中央部にダイパッド３に向かって突出した頂面
が平面の凸型を有する皿状キャップ２５cを用いてい
る。半導体チップ５を固着し結線を施したリードフレー
ム１に、キャップ２５b，２５cを上下からシール材１３
を介して固着してリードフレーム１を挟持すると共に、
キャップ２５cの凸部の平面頂部は高熱伝導性接着剤１
７を介してダイパッド３に接着されている。キャップ２
５b，２５cの外側に突出したアウタ部７ｂは、第４の実
施例の場合とは逆に、半導体チップ５の存在方向に曲げ
加工されている。また、本実施例の場合、キャップ２５
cの材料としては、セラミックや金属等の熱伝導率の良
い材料が望ましい。
皿状キャップ２５a，２５bを用いることにより第１の実
施例よりも簡単な構成で容易に、信号リード７のインナ
部７ａをパッケージの中空部に露出した状態としつつ半
導体チップ５を封止するパッケージを形成することがで
きる。図５は、本発明の第５の実施例である半導体装置
を示している。本実施例の第４の実施例と同一の点につ
いては説明を省略し、以下に第４の実施例と異なる点に
ついて説明する。第４の実施例では１対の皿状キャップ
２５a，２５bを用いて半導体チップ５の封止空間を形成
しているが、本実施例では皿状キャップ２５aの代わり
に、内壁中央部にダイパッド３に向かって突出した頂面
が平面の凸型を有する皿状キャップ２５cを用いてい
る。半導体チップ５を固着し結線を施したリードフレー
ム１に、キャップ２５b，２５cを上下からシール材１３
を介して固着してリードフレーム１を挟持すると共に、
キャップ２５cの凸部の平面頂部は高熱伝導性接着剤１
７を介してダイパッド３に接着されている。キャップ２
５b，２５cの外側に突出したアウタ部７ｂは、第４の実
施例の場合とは逆に、半導体チップ５の存在方向に曲げ
加工されている。また、本実施例の場合、キャップ２５
cの材料としては、セラミックや金属等の熱伝導率の良
い材料が望ましい。
【００１４】以上のように、本実施例によれば、１対の
皿状キャップ２５b，２５cを用いることにより簡単な構
成で容易に、信号リード７のインナ部７ａをパッケージ
の中空部に露出した状態としつつ半導体チップ５を封止
するパッケージを形成することができるうえ、キャップ
２５cの内側の凸部をダイパッド３に接着することによ
り、半導体チップ５からの放熱性が向上するので、パッ
ケージの熱抵抗の低減が可能となる。
皿状キャップ２５b，２５cを用いることにより簡単な構
成で容易に、信号リード７のインナ部７ａをパッケージ
の中空部に露出した状態としつつ半導体チップ５を封止
するパッケージを形成することができるうえ、キャップ
２５cの内側の凸部をダイパッド３に接着することによ
り、半導体チップ５からの放熱性が向上するので、パッ
ケージの熱抵抗の低減が可能となる。
【００１５】図６は本発明の第６の実施例である半導体
装置を示している。本実施例の第４の実施例と同一の点
については説明を省略し、以下に第４の実施例と異なる
点について説明する。本実施例では、第４の実施例の１
対の皿状キャップ２５a，２５bの代わりに、セラミッ
ク、金属または有機材料などからなり、内面及び周縁立
ち上り部２５dd，２５eeの頂面に金メタライズ等の導体
層２６を設けた１対の皿状キャップ２５d，２５eを用い
ている。また、接地リード７Ｇの上下に接地リード７Ｇ
に接する異方性導電膜２０を設けて、接地リード７Ｇを
導体層２６に電気的に接続している。また、異方性導電
膜２０は接地リード７Ｇの部分のみに設けられ、その他
のリードとキャップ２５d，２５eはエポキシ樹脂等のシ
ール材１３により接着されている。
装置を示している。本実施例の第４の実施例と同一の点
については説明を省略し、以下に第４の実施例と異なる
点について説明する。本実施例では、第４の実施例の１
対の皿状キャップ２５a，２５bの代わりに、セラミッ
ク、金属または有機材料などからなり、内面及び周縁立
ち上り部２５dd，２５eeの頂面に金メタライズ等の導体
層２６を設けた１対の皿状キャップ２５d，２５eを用い
ている。また、接地リード７Ｇの上下に接地リード７Ｇ
に接する異方性導電膜２０を設けて、接地リード７Ｇを
導体層２６に電気的に接続している。また、異方性導電
膜２０は接地リード７Ｇの部分のみに設けられ、その他
のリードとキャップ２５d，２５eはエポキシ樹脂等のシ
ール材１３により接着されている。
【００１６】以上のように、本実施例によれば、導体層
２６を設けた１対の皿状キャップ２５d，２５eを用いる
ことにより、簡単な構成で容易に信号リード７のインナ
部７ａをパッケージの中空部に露出した状態としつつ半
導体チップ５を封止するパッケージを形成することがで
きるうえ、導体層２６を接地リード７Ｇと電気的に接続
することにより、パッケージ全体がシールドされた状態
になり、半導体チップ５からの電磁波の放射やパッケー
ジ外部から内部への電磁波の侵入を回避することが可能
となる。
２６を設けた１対の皿状キャップ２５d，２５eを用いる
ことにより、簡単な構成で容易に信号リード７のインナ
部７ａをパッケージの中空部に露出した状態としつつ半
導体チップ５を封止するパッケージを形成することがで
きるうえ、導体層２６を接地リード７Ｇと電気的に接続
することにより、パッケージ全体がシールドされた状態
になり、半導体チップ５からの電磁波の放射やパッケー
ジ外部から内部への電磁波の侵入を回避することが可能
となる。
【００１７】図７は本発明の第７の実施例である半導体
装置を示している。本実施例の第４の実施例と同一の点
については説明を省略し、以下に第４の実施例と異なる
点について説明する。本実施例では、１対の皿状キャッ
プ２５f，２５gの周縁立ち上り部２５ff，２５ggによっ
てエポキシ樹脂等のシール材１３を介してリードフレー
ム１を挟持している。そして、皿状キャップ２５fの周
縁立ち上り部２５ffにはインナ部７ａが受容されるよう
な深さ、例えば0.3〜0.5ｍｍ程度の条溝３０が形成され
ている。一方、皿状キャップ２５gの周縁立ち上り部２
５ggには、条溝３０に嵌合する凸条３１が形成されてい
る。
装置を示している。本実施例の第４の実施例と同一の点
については説明を省略し、以下に第４の実施例と異なる
点について説明する。本実施例では、１対の皿状キャッ
プ２５f，２５gの周縁立ち上り部２５ff，２５ggによっ
てエポキシ樹脂等のシール材１３を介してリードフレー
ム１を挟持している。そして、皿状キャップ２５fの周
縁立ち上り部２５ffにはインナ部７ａが受容されるよう
な深さ、例えば0.3〜0.5ｍｍ程度の条溝３０が形成され
ている。一方、皿状キャップ２５gの周縁立ち上り部２
５ggには、条溝３０に嵌合する凸条３１が形成されてい
る。
【００１８】上記した例では、キャップ２５f，２５gが
各々条溝３０及び凸条３１を有しているが、例えば図８
に示すように、キャップ２５gを凸条を含まない皿状キ
ャップ２５hに代えることも可能である。以上のよう
に、第７の実施例によれば、条溝３０を有する１対の皿
状キャップ２５f，２５gを用いることにより、簡単な構
成で信号リード７のインナ部７ａをパッケージの中空部
に露出した状態としつつ、信号リード相互間の間隙を均
等に維持しつつ半導体チップ５を封止するパッケージを
形成することができる。
各々条溝３０及び凸条３１を有しているが、例えば図８
に示すように、キャップ２５gを凸条を含まない皿状キ
ャップ２５hに代えることも可能である。以上のよう
に、第７の実施例によれば、条溝３０を有する１対の皿
状キャップ２５f，２５gを用いることにより、簡単な構
成で信号リード７のインナ部７ａをパッケージの中空部
に露出した状態としつつ、信号リード相互間の間隙を均
等に維持しつつ半導体チップ５を封止するパッケージを
形成することができる。
【００１９】なお、第７実施例は第４実施例の変形とし
て説明したが、同様にして第５及び第６実施例を変形す
ることも可能である。
て説明したが、同様にして第５及び第６実施例を変形す
ることも可能である。
【００２０】
【発明の効果】以上詳細に説明したように、本発明によ
れば、信号リードのインナ部の少なくとも一部がパッケ
ージの中空部に露出した状態となっており、信号リード
間の電気容量が低く維持されるので、信号の伝搬遅延や
クロストークなどが低減された高性能な半導体装置が得
られる。
れば、信号リードのインナ部の少なくとも一部がパッケ
ージの中空部に露出した状態となっており、信号リード
間の電気容量が低く維持されるので、信号の伝搬遅延や
クロストークなどが低減された高性能な半導体装置が得
られる。
【図１】本発明の第１の実施例の断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】本発明の第３の実施例の断面図である。
【図４】本発明の第４の実施例の断面図である。
【図５】本発明の第５の実施例の断面図である。
【図６】本発明の第６の実施例の平面図及び断面図であ
る。
る。
【図７】本発明の第７の実施例の平面図及び断面図であ
る。
る。
【図８】第７の実施例の変形例の断面図である。
１ リードフレーム ２ 支持リード ３ ダイパッド ４ ダイスボンド材 ５ 半導体チップ ６ ボンディングワイヤ ７ 信号リード ７ａ インナ部 ７ｂ アウタ部 ７ｇ 接地リード １２ リング １３ シール材 １６，１６ａ キャップ １７ 高熱伝導性接着剤 １８ 導体層 １９ 貫通孔 ２０ 異方性導電膜 ２１ 導電性シール材 ２２ 側面金属層 ２５ａ，２５b，２５c，２５ｄ，２５ｅ，２５ｆ，２５
ｇ，２５ｈ 皿型キャップ ２６ 導体層 ３０ 条溝 ３１ 凸条
ｇ，２５ｈ 皿型キャップ ２６ 導体層 ３０ 条溝 ３１ 凸条
Claims (6)
- 【請求項１】 ダイパッド、前記ダイパッドを支持する
支持リード、インナ部及びアウタ部を有する信号リード
を含むリードフレームと、前記ダイパッド上に載置され
た半導体チップと、前記半導体チップ、前記ダイパッ
ド、前記支持リード及び前記信号リードのインナ部を封
入するパッケージと、からなる半導体装置であって、 前記パッケージが中空部と前記中空部を包含する外郭部
とを有し、 前記信号リードのインナ部の少なくとも一部が前記中空
部に露出していることを特徴とする半導体装置。 - 【請求項２】 前記外郭部が前記信号リードの一部のみ
を挟持することを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記パッケージが前記半導体装置内部に
突出した凸部を有し、前記凸部の頂面が前記ダイパッド
の前記半導体チップの載置面と反対側の面と固着してい
ることを特徴とする請求項１又は２記載の半導体装置。 - 【請求項４】 前記信号リードのうち少なくとも１つが
接地リードであり、前記パッケージが導電体であり、前
記接地リードと前記パッケージが電気的に接続されてい
ることを特徴とする請求項１から３記載の半導体装置。 - 【請求項５】 前記信号リードのうち少なくとも１つが
接地リードであり、前記パッケージの内面が導電体であ
り、前記接地リードと前記パッケージの内面が電気的に
接続されていることを特徴とする請求項１から３記載の
半導体装置。 - 【請求項６】 前記パッケージが、前記信号リードを受
容する条溝を有することを特徴とする請求項１から５記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9573698A JPH11297868A (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9573698A JPH11297868A (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297868A true JPH11297868A (ja) | 1999-10-29 |
Family
ID=14145778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9573698A Pending JPH11297868A (ja) | 1998-04-08 | 1998-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015175809A (ja) * | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 電子デバイス、電子機器および移動体 |
| JP2020150049A (ja) * | 2019-03-12 | 2020-09-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-04-08 JP JP9573698A patent/JPH11297868A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015175809A (ja) * | 2014-03-18 | 2015-10-05 | セイコーエプソン株式会社 | 電子デバイス、電子機器および移動体 |
| JP2020150049A (ja) * | 2019-03-12 | 2020-09-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| JPH05283460A (ja) | 半導体装置 | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH05198701A (ja) | 半導体装置用パッケージ | |
| JP2002110833A (ja) | 半導体装置およびその製造方法 | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002033445A (ja) | パワー素子を含む半導体装置 | |
| JPH11297868A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP3048707B2 (ja) | 混成集積回路 | |
| KR100260996B1 (ko) | 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법 | |
| JP3502511B2 (ja) | 半導体装置 | |
| JPH0287655A (ja) | 半導体装置 | |
| JP2763234B2 (ja) | 半導体装置 | |
| JPH04320052A (ja) | 半導体装置 | |
| JP3011502B2 (ja) | 混成集積回路 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JPH10242362A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JPS6336688Y2 (ja) | ||
| JPH03116856A (ja) | 半導体装置 | |
| JPS63276258A (ja) | 半導体集積回路装置 | |
| JPS6058591B2 (ja) | ガラス封止半導体装置とその製造法 | |
| JPH05218221A (ja) | 半導体装置 |