JP2002110833A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002110833A
JP2002110833A JP2000304382A JP2000304382A JP2002110833A JP 2002110833 A JP2002110833 A JP 2002110833A JP 2000304382 A JP2000304382 A JP 2000304382A JP 2000304382 A JP2000304382 A JP 2000304382A JP 2002110833 A JP2002110833 A JP 2002110833A
Authority
JP
Japan
Prior art keywords
resin cap
substrate
groove
support substrate
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000304382A
Other languages
English (en)
Inventor
Yasuhiro Takano
靖弘 高野
Haruo Hyodo
治雄 兵藤
Shigeo Kimura
茂夫 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000304382A priority Critical patent/JP2002110833A/ja
Publication of JP2002110833A publication Critical patent/JP2002110833A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 本発明は特に高周波用途の半導体素子を中空
気密パッケージに収納した半導体装置において、中空部
を密閉状態に保つための半導体装置およびその製造方法
に関する。 【解決手段】 本発明では、支持基板２１表面には、ア
イランド部２２が形成され半導体チップ２５等が固着さ
れる。半導体チップ２５等は、支持基板２１と樹脂キャ
ップ２６とにより中空密閉される。このとき、樹脂キャ
ップ２６と接着される支持基板２１の接着部３４は、接
着前にダイシングブレードで底面は平坦になるように溝
部３５を形成される。このことで、支持基板２１と樹脂
キャップ２６とは、安定して接着することができ、気密
中空部３２の密閉状態を保つことができる半導体装置お
よびその製造方法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は特に高周波用途の半
導体素子および過電流保護機能を中空気密パッケージに
収納した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図７は、従来の中空パッケージを用いた
半導体装置の一例を簡単に示した図である。この電子部
品は、セラミック等からなる支持基板１、アイランド部
２，電極部３、半導体チップ４、ボンディングワイヤ
５、金メッキなどの導電パターン６、エポキシ系樹脂キ
ャップ７、ビアホール８、９、外部接続端子１０、１１
等により構成されている。
【０００３】そして、この電子部品は、支持基板１上に
金メッキなどにより形成された導電パターン６に樹脂キ
ャップ７を接着させることにより、半導体チップ４、ボ
ンディングワイヤ５等を内部に封止する中空気密部１３
を構成する。
【０００４】また、支持基板１裏面には金メッキなどの
導電パターンによって外部接続端子１０、１１が形成さ
れている。そして、外部接続端子１０、１１と支持基板
１表面に形成されるアイランド部２，電極部３とは、支
持基板１を貫通するビアホール８、９を介して接続され
ている。ビアホール８、９の内部はタングステン、銀、
銅などの導電材料によって埋設されることで、支持基板
の表裏が電気的に接続される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、上記したように、支持基板１上に形成
される金メッキなどの導電パターン６とエポキシ系樹脂
キャップ７とを接着させていた。そのため、導電パター
ン６とエポキシ系樹脂キャップ７とを熱圧着させる際の
熱により、セラミック等から成る支持基板１や金メッキ
などの導電パターン６が反ってしまい接着部１４が密着
しないことから、気密中空部１３内部の膨張した空気が
流れでてしまい接着部１４の接着樹脂１２に隙間が空き
密閉状態が構成できないという課題があった。
【０００６】更に、上記したように、熱圧着作業の際の
熱によりセラミック等から成る支持基板１や金メッキな
どの導電パターン６が反ってしまうのに加えて、導電パ
ターン６と樹脂キャップ７との接着では、接着面積が小
さいため接着の際のバランスが悪く不安定なため、接着
不良が起こり易く、また、作業が容易でないという課題
もあった。
【０００７】
【課題を解決するための手段】上記した各事情に鑑みて
成されたものであり、本発明の半導体装置は、絶縁物よ
り成る支持基板と、該支持基板の表面に設けた導電パタ
ーンと該導電パターンと電気的に接続され裏面に設けた
外部接続端子と、前記支持基板の前記導電パターン上に
設けた回路素子と、前記回路素子を覆い前記支持基板と
の間に気密中空部を形成して接着された樹脂キャップと
を有し、前記樹脂キャップと接着する前記支持基板の接
着部に溝部を設けることを特徴とする。
【０００８】本発明の半導体装置は、好適には、前記樹
脂キャップと接着する前記支持基板の接着部に前記溝部
を設け該溝部の底面を平坦に形成することで、前記樹脂
キャップと前記支持基板の前記溝部とをより確実に接着
させることができる。そのことにより、熱圧着により膨
張した前記気密中空部内の空気が外部に流れ出しにくい
構造となり、また、接着部にも空気流失による隙間が無
くなり、前記気密中空部内を密閉状態にする構造を有す
ることを特徴とする。
【０００９】上記した課題を解決するために、本発明の
半導体装置の製造方法は、表面に多数個の搭載部を形成
した導電パターンを設け、裏面に外部接続端子を設けた
支持基板を準備する工程と、前記各搭載部の周囲の前記
支持基板上をダイシングブレードにより溝部を形成する
工程と、前記各搭載部に回路素子を固着する工程と、前
記回路素子を覆い前記支持基板との間に前記各搭載部毎
に気密中空部を形成するように前記支持基板の前記溝部
と樹脂キャップとを接着する工程と、前記支持基板と前
記樹脂キャップとの接着部をダイシングして前記各掲載
部毎に分離する工程とを有することを特徴とする。
【００１０】本発明の半導体装置の製造方法は、好適に
は、前記気密中空部を形成する工程において、前記樹脂
キャップと接着する前記支持基板の接着部に前記溝部を
形成し該溝部の底面を平坦に形成することで、前記樹脂
キャップと前記支持基板の前記溝部との接着面積も拡大
する。つまり、前記樹脂キャップの接着面全面で前記支
持基板の前記溝部と接することができ、接着の際のバラ
ンスが良く、接着不良が起こりにくく、また、作業性が
向上することを特徴とする工程である。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
【００１２】図１は、本発明の半導体装置の１実施例を
示す（Ａ）断面図、（Ｂ）平面図である。大判基板２１
から分離された支持基板２１ａは、セラミックやガラス
エポキシ等の絶縁材料からなり１００〜３００μｍの板
厚と、平面視で（図１（Ｂ）のように観測して）長辺×
短辺が２．５ｍｍ×１．９ｍｍ程度の矩形形状を有して
いる。基板２１ａは更に、表面側、裏面側を各々具備
し、これらの表裏面は互いに平行に延在する。基板２１
ａの外周近傍はエポキシ系樹脂から成る樹脂キャップ２
６によって被覆されることで基板２１ａ上に気密中空部
３２を形成し、半導体チップ２５、金属細線４０等は完
全に気密中空部３２内に収納される。尚、基板２１ａと
樹脂キャップ２６とは、接着樹脂３１で固着したもので
ある。
【００１３】ここで、樹脂キャップ２６と接着する基板
２１ａの接着部３４には、樹脂キャップ２６を接着する
前に、ダイシングブレードにより深さが２０〜４０μｍ
程度、幅が０．３〜０．６ｍｍ程度の溝部３５が形成さ
れる。そして、樹脂キャップ２６の接着面の幅は０．２
５〜０．５ｍｍ程度で形成されており、また、溝部３５
の底面は平坦に形成されているため、樹脂キャップ２６
の接着面全面は確実に溝部３５と接することができる。
そのため、熱圧着時による熱で基板２１ａが多少反るこ
とがあっても、樹脂キャップ２６と溝部３５との接着面
は安定する。
【００１４】基板２１ａ表面は平坦に形成されており、
その表面には金メッキなどの導電パターンによってアイ
ランド部２２と電極部２３、２４が形成されている。そ
して、基板２１ａのアイランド部２２には例えばショッ
トキーバリアダイオードやＭＯＳＦＥＴ素子等の半導体
チップ２５がダイボンドされている。半導体チップ２５
の表面に形成した電極パッドと電極部２３、２４とがボ
ンディングワイヤ４０で接続されている。
【００１５】基板２１ａの裏面には金メッキなどの導電
パターンによって外部接続端子２８、２９、３０が形成
されている。更に、アイランド部２２および電極部２
３、２４の下部には基板２１ａの表面から裏面を貫通す
るビアホール２７が設けられる。ビアホール２７の内部
はタングステン、銀、銅などの導電材料によって埋設さ
れており、アイランド部２２を外部接続端子２８に、電
極部２３を外部接続端子２９に、電極部２４を外部接続
端子３０に各々電気的に接続する。外部接続端子２８、
２９、３０は、その端部が基板２１ａの端部から０．０
１〜０．１ｍｍ程度後退されている。また、電極部２
３、２４のビアホール２７上は平坦でないため、ボンデ
ィングワイヤ４０は、各々電極部２３、２４のビアホー
ル２７上を避けて接続されているのが好ましい。外部接
続端子２８、２９、３０は、あらかじめ大判基板２１に
形成されている。
【００１６】半導体チップ２５周辺は、ダイシングによ
って切断された樹脂キャップ２６が密閉する。これによ
って半導体チップ２５とボンディングワイヤ４０等は気
密中空部３２内に収納される。基板２１ａ、樹脂キャッ
プ２６の外周端面は、ダイシングによって切断された平
坦な切断端面となる。
【００１７】上記した半導体装置は、実装基板上の電極
パターンに対して外部接続電極２８、２９、３０を対向
接着する様にして実装される。
【００１８】次に、図２は、ヒューズを用いた過電流保
護装置の実施例を示す（Ａ）断面図、（Ｂ）平面図であ
る。基板４１はセラミックやガラスエポキシ等の絶縁材
料からなる。１００〜３００μｍの板厚と、平面視で
（図２（Ｂ）のように観測して）長辺×短辺が２．５ｍ
ｍ×１．９ｍｍ程度の矩形形状を有している。基板４１
は更に、表面側、裏面側を各々具備し、これらの表裏面
は互いに平行に延在する。基板４１の外周近傍はエポキ
シ系樹脂から成る樹脂キャップ４５によって被覆される
ことで基板４１上に気密中空部５０を形成することによ
り、金属細線４４は完全に気密中空部５０内に収納され
る。尚、基板４１と樹脂キャップ４５とは、各々別個に
形成された部材を接着樹脂４９固着したものである。
【００１９】ここで、樹脂キャップ４５と接着する基板
４１の接着部５２には、樹脂キャップ４５を接着する前
に、ダイシングブレードにより深さが２０〜４０μｍ程
度、幅が０．３〜０．６ｍｍ程度の溝部５３が形成され
る。そして、樹脂キャップ４５の接着面の幅は０．２５
〜０．５ｍｍ程度で形成されており、また、溝部５３の
底面は平坦に形成されているため、樹脂キャップ４５の
接着面全面は確実に溝部５３と接することができる。そ
のため、熱圧着時による熱で基板４１が多少反ることが
あっても、樹脂キャップ４５と溝部５３との接着面は安
定する。
【００２０】基板４１の表面は平坦に形成されており、
その表面には金メッキなどの導電パターンによって電極
部４２、４３が形成されている。電極部４２、４３間に
は例えば直径が３０μｍの金属細線４４がワイヤボンド
によって打たれている。金属細線４４は純度９９．９９
％の金線や、半田の細線等からなり、電極部４２に１ｓ
ｔボンドが打たれ気密中空部５０の高さに収まる様な高
さのワイヤループで電極部４３に２ｎｄボンドされる。
【００２１】基板４１の裏面には金メッキなどの導電パ
ターンによって外部接続端子４７、４８が形成されてい
る。更に電極部４２、４３の下部には基板４１を貫通す
るビアホール４６が設けられる。ビアホール４６の内部
はタングステンなどの導電材料によって埋設されてお
り、電極部４２を外部接続端子４７に、電極部４３を外
部接続端子４８に各々電気的に接続する。外部接続端子
４７、４８は、その端部が基板４１の端部から０．０１
〜０．１ｍｍ程度後退されている。また、電極部４２、
４３のビアホール４６上は平坦でないため、ボンディン
グワイヤ４４は、各々電極部４２、４３のビアホール４
６上を避けて接続されているのが好ましい。
【００２２】上記した過電流保護装置は、実装基板上の
電極パターンに対して外部接続端子４７、４８を対向接
着する様にして実装される。外部接続端子４７、４８間
に定格以上の過電流が流れたとき、該過電流は金属細線
４４を流れ金属細線４４の固有抵抗によって急激な温度
上昇をもたらす。この発熱により、金属細線４４が溶断
して過電流に対する保護機能を果たす。上記の直径３０
μｍの金（Ａｕ）線であれば、ワイヤ長、約０．７ｍｍ
の場合、溶断電流は約４Ａ（１〜５秒）となる。多くの
場合、放熱性と抵抗の関係から電極部４２、４３に近い
箇所よりは、金属細線４４の真中近傍で溶断する。この
とき、溶断箇所が樹脂などの他の素材に接していないの
で、外観上で、装置が発火、発煙、変色、変形すること
がない装置を得ることが出来る。また、金属細線４４が
溶断することによって、過電流時に端子間が完全にオー
プンとなる素子とすることが出来る。
【００２３】尚、ヒューズ素子としては、金属細線の他
に電極部４２、４３を形成する導電パターンの一部をく
さび状に幅狭にして連続させたものや、ポリシリコン抵
抗体を固着すること等によっても形成することが出来
る。要は溶断箇所が気密中空部５０内に収納されていれ
ばよい。また、気密中空部５０内部は大気中で密閉する
が、例えば窒素雰囲気等の不燃性ガスを充填することも
可能である。
【００２４】上記したように、本発明の半導体装置は、
樹脂キャップ２６と接着する基板２１ａの接着部３４に
は、樹脂キャップ２６を接着する前に、ダイシングブレ
ードにより深さが２０〜４０μｍ程度、幅が０．３〜
０．６ｍｍ程度の溝部３５が形成される。そして、樹脂
キャップ２６の幅は０．２５〜０．５ｍｍ程度で形成さ
れており、また、溝部３５の底面は平坦に形成されてい
るため、樹脂キャップ２６の接着面全面は確実に溝部３
５と接することができる。そのことにより、熱圧着時に
よる熱で基板２１ａが多少反ることがあっても、樹脂キ
ャップ２６と溝部３５との接着面は安定する。
【００２５】更に、上記したように、樹脂キャップ２６
と溝部３５との接着面は安定することにより、熱圧着時
による熱で気密中空部３２内の空気が膨張し外部に流れ
出ようとしても接着部３４が確実に接着しているため、
流失することはなく接着部３４に隙間が空き密閉状態が
構成できなくなるという接着不良を低減することができ
る。
【００２６】以下に図１に示した本発明の実施例を詳細
に説明する。
【００２７】第１工程：図３参照 先ず、大判の基板２１を準備する。大判基板２１はセラ
ミックやガラスエポキシ等の絶縁材料からなり、１００
〜３００μｍの板厚を具備する。基板２１上には、例え
ば１つの大きさが約０．８ｍｍ×０．６ｍｍである素子
搭載部３３の領域が基板２１に縦横に等間隔で配置され
る。そして、基板２１上の素子搭載部３３には、それぞ
れアイランド部２２と電極部２３、２４が１セットとな
り、金メッキなどの導電パターンにより描画されてい
る。
【００２８】第２工程：図４（Ａ）参照 次に、全ての素子搭載部３３において、半導体チップ２
５がダイボンド、ボンディングワイヤ４０がワイヤボン
ドされた後、今度は、それぞれ隣り合う素子搭載部３３
間の基板２１上に溝部３４形成ライン３６を基板２１表
面に形成した合わせマークを基準にして認識される。
【００２９】尚、溝部３４形成ライン３６は、隣り合う
素子搭載部３３間のセンターを通るように基板２１の縦
横に認識され、ダイシングブレード３７により溝部３５
が形成される。
【００３０】第３工程：図４（Ｂ）参照 次に、基板２１上の隣り合う素子搭載部３３間に溝部３
５が形成されることで、個々の素子の領域が構成され
る。この溝部３５は、深さが２０〜４０μｍ程度、幅が
０．３〜０．６ｍｍ程度になるように形成される。ま
た、溝部３５の底面は、樹脂キャップ２６との接着性を
考慮されて、平坦になるように形成されている。
【００３１】そして、溝部３５が形成された基板２１に
は、各素子搭載部３３毎に、アイランド部２２に半導体
チップ２５をダイボンドし、ボンディングワイヤ４０を
ワイヤボンドする。半導体チップ２５にワイヤボンドし
たボンディングワイヤ４０の片側は、電極部２３、２４
に接続される。このときのボンディングワイヤ４０のル
ープ高さは、気密中空部３２内に収まる高さとなるよう
に調整される。
【００３２】第４工程：図５（Ａ）参照 次に、エポキシ系樹脂から成る樹脂キャップ２６を準備
し、基板２１に形成された溝部３５と接着する樹脂キャ
ップ２６の接着面に接着樹脂３１が塗布される。このと
き、樹脂キャップ２６は個々の素子搭載部３３毎に接着
するのではなく、基板２１上に一体に樹脂キャップ２６
を接着させるため、樹脂キャップ２６の接着面全面に接
着樹脂３１が塗布される。
【００３３】第５工程：図５（Ｂ）参照 次に、樹脂キャップ２６と基板２１とを熱圧着するにあ
たって、常温から１５０℃の加熱をすることで、接着樹
脂３１を１度軟化させてから接着させ、その後硬化させ
ることでより強度ある接着が行われる。
【００３４】このとき同時に、熱圧着の熱によりセラミ
ック等から成る基板２１が熱により多少反ってしまい、
更に、気密中空部３２内部の空気が熱圧着の熱により膨
張されることで、膨張された空気が外部に流れでようと
する。
【００３５】しかし、上記したように、溝部の幅は０．
３〜０．６ｍｍ程度に形成され、溝部３５の底面は平坦
に形成され、また、樹脂キャップ２６の接着面の幅は
０．２５〜０．５ｍｍ程度で形成されている。そのた
め、樹脂キャップ２６と基板２１とは広い接着面で接着
するため、接着不良を起こすことなく、また、気密中空
部３２内部の熱圧着の熱により膨張された空気により接
着部３５の接着樹脂３１に隙間を開けられることはな
い。この工程により、半導体チップ２５とボンディング
ワイヤ４０等は完全に気密中空部３２内に収納される。
【００３６】第６工程：図６（Ａ）、（Ｂ）参照 そして、基板２１表面に形成した合わせマークを基準に
して、各搭載部３３毎に分割して図６（Ｂ）に示したよ
うな個別の装置を得る。分割にはダイシングブレード３
８を用い、基板２１の裏面側にダイシングシートを貼り
付け、基板２１と樹脂キャップ２６とをダイシングライ
ン３９に沿って縦横に一括して切断する。
【００３７】尚、ダイシングライン３９は、隣り合う素
子搭載部３３間のセンターを通るように位置する。
【００３８】
【発明の効果】上記したように、本発明の半導体装置に
よれば、気密中空部を形成する樹脂キャップと接着する
支持基板の接着部に溝部を設け該溝部の底面を平坦に形
成することで、樹脂キャップと支持基板の溝部とをより
確実に接着させることができる。そのことにより、熱圧
着により膨張した前記気密中空部内の空気が外部に流れ
出にくい構造となることで、接着部にも空気流失による
隙間が無くなり、気密中空部内を密閉状態にする構造を
有することができ、製品の品質、信頼性を向上させるこ
とができる。
【００３９】更に、本発明の半導体装置の製造方法によ
れば、気密中空部を形成する工程において、樹脂キャッ
プと接着する支持基板の接着部に溝部を形成し該溝部の
底面を平坦に形成することで、樹脂キャップと支持基板
の溝部との接着面積も拡大する。つまり、樹脂キャップ
の接着面全面で支持基板の溝部と接することができ、接
着の際のバランスが良く、接着不良が起こりにくくなる
ことで、製造の作業性向上と大量生産を可能とすること
ができる。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図２】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図３】本発明を説明するための斜視図である。
【図４】本発明を説明するための（Ａ）斜視図、（Ｂ）
斜視図である。
【図５】本発明を説明するための（Ａ）断面図、（Ｂ）
断面図である。
【図６】本発明を説明するための（Ａ）斜視図、（Ｂ）
斜視図である。
【図７】従来例を説明するための断面図である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁物より成る支持基板と、 該支持基板の表面に設けた導電パターンと該導電パター
    ンと電気的に接続され裏面に設けた外部接続端子と、 前記支持基板の前記導電パターン上に設けた回路素子
    と、 前記回路素子を覆い前記支持基板との間に気密中空部を
    形成して接着された樹脂キャップとを有し、 前記樹脂キャップと接着する前記支持基板の接着部に溝
    部を設けることを特徴とする半導体装置。
  2. 【請求項２】 前記溝部の底面は、平坦に形成されるこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 表面に多数個の搭載部を形成した導電パ
    ターンを設け、裏面に外部接続端子を設けた支持基板を
    準備する工程と、 前記各搭載部の周囲の前記支持基板上をダイシングブレ
    ードにより溝部を形成する工程と、 前記各搭載部に回路素子を固着する工程と、 前記回路素子を覆い前記支持基板との間に前記各搭載部
    毎に気密中空部を形成するように前記支持基板の前記溝
    部と樹脂キャップとを接着する工程と、 前記支持基板と前記樹脂キャップとの接着部をダイシン
    グして前記各掲載部毎に分離することを特徴とする半導
    体装置の製造方法。
  4. 【請求項４】 前記溝部の底面は、平坦に形成されるこ
    とを特徴とする請求項３記載の半導体装置の製造方法。
JP2000304382A 2000-10-04 2000-10-04 半導体装置およびその製造方法 Pending JP2002110833A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000304382A JP2002110833A (ja) 2000-10-04 2000-10-04 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000304382A JP2002110833A (ja) 2000-10-04 2000-10-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002110833A true JP2002110833A (ja) 2002-04-12

Family

ID=18785435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000304382A Pending JP2002110833A (ja) 2000-10-04 2000-10-04 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002110833A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065205A (ja) * 2003-10-30 2009-03-26 Kyocera Corp 電子装置の製造方法
JP2009105422A (ja) * 2003-10-30 2009-05-14 Kyocera Corp 電子装置の製造方法
WO2010001503A1 (ja) 2008-07-01 2010-01-07 オムロン株式会社 電子部品
US20110174533A1 (en) * 2010-01-18 2011-07-21 Seiko Epson Corporation Electronic apparatus, method of manufacturing substrate, and method of manufacturing electronic apparatus
JP2011228754A (ja) * 2009-02-04 2011-11-10 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
US20140166352A1 (en) * 2011-09-26 2014-06-19 Nec Corporation Hollow sealing structure
JP2014179405A (ja) * 2013-03-14 2014-09-25 Seiko Epson Corp 接合体、接合体の製造方法、センサーデバイス、電子機器、および移動体
JP2015041654A (ja) * 2013-08-21 2015-03-02 株式会社島津製作所 パッケージ及び光検出センサ
JP2015534713A (ja) * 2012-08-07 2015-12-03 エクセリタス テクノロジーズ シンガポール プライヴェート リミテッド Ｓｍｔセンサデバイスのためのパネル化プロセス
US10211116B2 (en) 2015-10-29 2019-02-19 Mitsubishi Electric Corporation Semiconductor device
JP2019096797A (ja) * 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105422A (ja) * 2003-10-30 2009-05-14 Kyocera Corp 電子装置の製造方法
JP2009065205A (ja) * 2003-10-30 2009-03-26 Kyocera Corp 電子装置の製造方法
WO2010001503A1 (ja) 2008-07-01 2010-01-07 オムロン株式会社 電子部品
US8314485B2 (en) 2008-07-01 2012-11-20 Omron Corporation Electronic component
JP2011228754A (ja) * 2009-02-04 2011-11-10 Samsung Electro-Mechanics Co Ltd ウエハレベルパッケージ及びその製造方法
US8941017B2 (en) * 2010-01-18 2015-01-27 Seiko Epson Corporation Electronic apparatus, method of manufacturing substrate, and method of manufacturing electronic apparatus
US20110174533A1 (en) * 2010-01-18 2011-07-21 Seiko Epson Corporation Electronic apparatus, method of manufacturing substrate, and method of manufacturing electronic apparatus
US20140166352A1 (en) * 2011-09-26 2014-06-19 Nec Corporation Hollow sealing structure
US9125311B2 (en) * 2011-09-26 2015-09-01 Nec Corporation Hollow sealing structure
JP2015534713A (ja) * 2012-08-07 2015-12-03 エクセリタス テクノロジーズ シンガポール プライヴェート リミテッド Ｓｍｔセンサデバイスのためのパネル化プロセス
JP2014179405A (ja) * 2013-03-14 2014-09-25 Seiko Epson Corp 接合体、接合体の製造方法、センサーデバイス、電子機器、および移動体
JP2015041654A (ja) * 2013-08-21 2015-03-02 株式会社島津製作所 パッケージ及び光検出センサ
US10211116B2 (en) 2015-10-29 2019-02-19 Mitsubishi Electric Corporation Semiconductor device
JP2019096797A (ja) * 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置

Similar Documents

Publication Publication Date Title
US6285067B1 (en) Electronic device and method for manufacturing the same
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
JP5349755B2 (ja) 表面実装の発光チップパッケージ
JP2816239B2 (ja) 樹脂封止型半導体装置
JP4565727B2 (ja) 半導体装置の製造方法
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JPH05206356A (ja) 集積回路用パッケージ
JPH06302653A (ja) 半導体装置
JP2002110833A (ja) 半導体装置およびその製造方法
CN110140205A (zh) 半导体装置
JP2000223622A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2000183222A (ja) 半導体装置およびその製造方法
JP4605880B2 (ja) 半導体装置
JP2001196641A (ja) 表面実装型の半導体装置
JP4565728B2 (ja) 中空気密パッケージ型の半導体装置
JP4475788B2 (ja) 半導体装置の製造方法
JPH0645504A (ja) 半導体装置
JP3203228B2 (ja) 半導体装置とその製造方法
US7202106B2 (en) Multi-chip semiconductor connector and method
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JPH0757616A (ja) 回路保護素子
JPH0778903A (ja) 混成集積回路におけるバイアス電圧の供給方法
JPS63107126A (ja) 半導体装置
JPS6155778B2 (ja)
JPS6043660B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051026

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212