KR102487625B1 - 양면 냉각 파워 모듈 패키지 - Google Patents

양면 냉각 파워 모듈 패키지 Download PDF

Info

Publication number
KR102487625B1
KR102487625B1 KR1020210040554A KR20210040554A KR102487625B1 KR 102487625 B1 KR102487625 B1 KR 102487625B1 KR 1020210040554 A KR1020210040554 A KR 1020210040554A KR 20210040554 A KR20210040554 A KR 20210040554A KR 102487625 B1 KR102487625 B1 KR 102487625B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
lead
power module
module package
Prior art date
Application number
KR1020210040554A
Other languages
English (en)
Other versions
KR20220135054A (ko
Inventor
김인석
윤기명
Original Assignee
파워마스터반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워마스터반도체 주식회사 filed Critical 파워마스터반도체 주식회사
Priority to KR1020210040554A priority Critical patent/KR102487625B1/ko
Publication of KR20220135054A publication Critical patent/KR20220135054A/ko
Application granted granted Critical
Publication of KR102487625B1 publication Critical patent/KR102487625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

파워 모듈 패키지가 제공된다. 파워 모듈 패키지는, 제1 기판; 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 배치된 하나 이상의 반도체 칩 모듈; 상기 제1 기판과 전기적 접촉을 형성하는 제1 리드; 및 상기 제2 기판과 전기적 접촉을 형성하는 제2 리드를 포함하고, 상기 제1 리드의 하면은 상기 제1 기판의 상면과 접촉하고, 상기 제1 리드의 상면은 상기 제2 기판의 하면보다 높게 형성되고, 상기 제2 리드의 상면은 상기 제2 기판의 하면과 접촉하고, 상기 제2 리드의 하면은 상기 제1 기판의 상면보다 낮게 형성될 수 있다.

Description

양면 냉각 파워 모듈 패키지{DOUBLE SIDE COOLING POWER MODULE PACKAGE}
본 발명은 파워 모듈 패키지, 특히 양면 냉각 파워 모듈 패키지에 관한 것이다.
친환경 자동차, 예를 들어 하이브리드 자동차(HEV), 전기 자동차(EV), 플러그인 하이브리드 전기차(PHEV), 수소연료전지 자동차(FCEV)에 적용되는 파워 모듈(power module)은 높은 사용 온도와 긴 사용 시간을 갖는 가혹한 환경에서 동작하기 때문에 높은 신뢰성이 요구된다. 특히, 친환경 자동차의 인버터에 적용되는 양면 냉각 파워 모듈은 다수의 IGBT(Insulated Gate Bipolar Transistor) 또는 SiC(Silicon Carbide) 소자가 다중으로(멀티로) 탑재되어야 필요한 전기적 사양을 맞출 수 있다.
이와 관련하여, 와이어 본딩을 이용하여 반도체 칩을 실장하는 와이어 본딩 방식과 다르게, 플립 칩(flip chip) 기술을 이용하여 반도체 칩을 직접 DBC(Direct Bonded Copper) 기판 등에 접착하거나, 반도체 칩의 일 면에 범프를 형성하고 범프를 이용하여 반도체 칩을 DBC의 구리 패턴 또는 외부 리드(lead)와 연결하는 방식에 대한 연구가 진행되고 있다. 이와 같은 방식에 따르면, 스페이서를 사용하지 않음으로써 양면 냉각 파워 모듈을 이루는 상부 기판과 하부 기판 사이의 갭(gap)을 최소화할 수 있으나, 한편, 상부 기판과 하부 기판 사이의 반도체 칩의 두께가 점점 얇아지는 추세로 인해 리드의 두께가 상부 기판과 하부 기판 사이의 갭을 초과하는 경우에 대한 해결 방안이 요구된다.
본 발명이 해결하고자 하는 과제는, 양면 냉각 파워 모듈을 이루는 상부 기판과 하부 기판 사이의 갭이 작은 경우에도 적용 가능한 구조의 리드를 구비한 파워 모듈 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 파워 모듈 패키지는, 제1 기판; 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 배치된 하나 이상의 반도체 칩 모듈; 상기 제1 기판과 전기적 접촉을 형성하는 제1 리드; 및 상기 제2 기판과 전기적 접촉을 형성하는 제2 리드를 포함하고, 상기 제1 리드의 하면은 상기 제1 기판의 상면과 접촉하고, 상기 제1 리드의 상면은 상기 제2 기판의 하면보다 높게 형성되고, 상기 제2 리드의 상면은 상기 제2 기판의 하면과 접촉하고, 상기 제2 리드의 하면은 상기 제1 기판의 상면보다 낮게 형성될 수 있다.
본 발명의 일부 실시 예에서, 상기 제1 리드의 상면과 상기 제2 기판의 하면 사이의 단차는, 상기 제2 리드의 하면과 상기 제1 기판의 상면 사이의 단차와 동일할 수 있다.
본 발명의 일부 실시 예에서, 상기 제1 리드는, 상기 제1 기판 및 상기 제2 기판의 외부에 형성되는 경사 구간을 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 제2 리드는, 상기 제1 기판 및 상기 제2 기판의 외부에 형성되는 경사 구간을 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈은, 반도체 칩과 상기 제1 기판 또는 상기 제2 기판 사이에 범프를 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈은, 반도체 칩과 상기 제1 기판 또는 상기 제2 기판 사이에 전도성 접착층을 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈 중 제1 반도체 칩 모듈은 반도체 칩의 상면이 상기 제2 기판을 향하도록 배치되고, 상기 하나 이상의 반도체 칩 모듈 중 제2 반도체 칩 모듈은 반도체 칩의 상면이 상기 제1 기판을 향하도록 배치될 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈 모두가, 반도체 칩의 상면이 상기 제1 기판만을 향하도록 배치되거나, 상기 제2 기판만을 향하도록 배치될 수 있다.
본 발명의 일 실시 예에 따른 파워 모듈 패키지는, 제1 기판; 제2 기판; 상기 제1 기판과 상기 제2 기판 사이에 배치된 하나 이상의 반도체 칩 모듈; 상기 제1 기판과 전기적 접촉을 형성하는 제1 리드; 및 상기 제2 기판과 전기적 접촉을 형성하는 제2 리드를 포함하고, 상기 제1 리드의 상면은 상기 제2 기판의 하면과 접촉하고, 상기 제1 리드의 하면은 상기 하나 이상의 반도체 칩 모듈의 상면과 접촉할 수 있다.
본 발명의 일부 실시 예에서, 상기 제1 리드는, 상기 제1 기판 및 상기 제2 기판의 외부에 형성되는 경사 구간을 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 제2 리드는, 상기 제1 기판 및 상기 제2 기판의 외부에 형성되는 경사 구간을 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈은, 반도체 칩과 상기 제1 기판 또는 상기 제2 기판 사이에 범프를 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈은, 반도체 칩과 상기 제1 기판 또는 상기 제2 기판 사이에 전도성 접착층을 포함할 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈 중 제1 반도체 칩 모듈은 반도체 칩의 상면이 상기 제2 기판을 향하도록 배치되고, 상기 하나 이상의 반도체 칩 모듈 중 제2 반도체 칩 모듈은 반도체 칩의 상면이 상기 제1 기판을 향하도록 배치될 수 있다.
본 발명의 일부 실시 예에서, 상기 하나 이상의 반도체 칩 모듈 모두가, 반도체 칩의 상면이 상기 제1 기판만을 향하도록 배치되거나, 상기 제2 기판만을 향하도록 배치될 수 있다.
본 발명의 실시 예들에 따른 파워 모듈 패키지는, 상부 기판과 하부 기판 사이의 갭이 작은 경우에도 적용 가능한 구조의 리드를 채택함으로써, 양면 냉각 파워 모듈의 사이즈를 줄일 수 있고, 다양한 소형 제품에 탑재될 수 있어 그 활용 가능성 및 활용 편의성을 높일 수 있다.
또한, 본 발명의 실시 예들에 따른 파워 모듈 패키지는, 몰딩부 외부로 노출되는 리드가 반도체 칩과 직접 연결됨으로써, 기판을 통한 열 냉각 방식보다 빠르게 반도체 칩으로부터의 열을 효과적으로 냉각시킬 수 있다. 또한, 리드의 두께를 자유롭게 조절하여 파워 모듈 패키지의 전기적 특성 또는 열 특성을 충분히 개선할 수 있으며, 기판 사이의 간격도 구현 목적에 따라 자유롭게 변화시킬 수 있다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면들이다.
도 3은 본 발명의 일 실시 예에 따른 파워 모듈 패키지에 채택 가능한 양면 냉각 파워 모듈을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 파워 모듈 패키지에 채택 가능한 양면 냉각 파워 모듈을 설명하기 위한 도면이다.
도 6 내지 도 8은 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면들이다.
도 9는 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이고, 도 3은 본 발명의 일 실시 예에 따른 파워 모듈 패키지에 채택 가능한 양면 냉각 파워 모듈을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 파워 모듈 패키지(1)는 제1 기판(10), 하나 이상의 반도체 칩 모듈(20 내지 23), 제2 기판(30), 리드(40a, 50a) 및 몰딩부(60)를 포함할 수 있다.
제1 기판(10)과 제2 기판(30)은 소위 샌드위치 구조라고도 할 수 있는 양면 냉각 구조를 이루기 위해 소정의 간격을 두고 마주보고 배치될 수 있다. 여기서 제1 기판(10)과 제2 기판(30)은 DBC(Direct Bonded Copper) 기판일 수 있다.
도 3을 참조하면, 제1 기판(10)이 DBC 기판인 경우, 제1 기판(10)은 제1 내부 금속층(101), 제1 외부 금속층(105), 제1 내부 금속층(101)과 제1 외부 금속층(105) 사이에 형성된 제1 세라믹층(103)을 포함할 수 있다. 일반적으로, 제1 내부 금속층(101) 및 제1 외부 금속층(105)은 구리(Cu)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 또한, 제2 기판(20)도 DBC 기판인 경우, 제2 기판(30)은 제2 내부 금속층(301), 제2 외부 금속층(305), 제2 내부 금속층(301)과 제2 외부 금속층(305) 사이에 형성된 제2 세라믹층(303)을 포함할 수 있다. 일반적으로, 제2 내부 금속층(301) 및 제2 외부 금속층(305)은 구리(Cu)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
물론, 제1 기판(10) 및 제2 기판(20)은 DBC 기판으로 한정되는 것은 아니며, PCB 기판, 히트 스프레더(heat spreader), 히트 싱크(heat sink) 또는 리드 등으로 구현될 수도 있다.
다시 도 1을 참조하면, 하나 이상의 반도체 칩 모듈(20 내지 23)은 제1 기판(10)과 제2 기판(30) 사이에 배치될 수 있다. 일반적으로 양면 냉각 파워 모듈 패키지는 다중(멀티) 칩의 형태로 다수의 반도체 장치(20 내지 23)가 배치되어야 전기적 사양을 맞출 수 있다. 여기서 하나 이상의 반도체 칩 모듈(20 내지 23)은 범프를 통해 기판(10, 30)과 전기적 접촉을 형성할 수 있다.
다시 도 3을 참조하면, 반도체 칩 모듈(20)은 반도체 칩(201), 본딩 패드(203), 패시베이션(passivation) 층(205), UBM(Under Bump Metallurgy) 층(207) 및 범프(209)를 포함할 수 있다. 반도체 칩 모듈(21 내지 23) 역시 반도체 칩 모듈(20)과 동일하거나 유사한 구조를 가질 수 있다.
반도체 칩(201)은 파워 반도체 칩(파워 디바이스)일 수 있다. 반도체 칩(201)은 IGBT(Insulated Gate Bipolar Transistor) 및 SiC(Silicon Carbide) 소자를 비롯한 다양한 형태의 파워 소자를 포함할 수 있다.
반도체 칩(201) 상에는 본딩 패드(203)가 형성될 수 있다. 본딩 패드(203)는 알루미늄(Al)을 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니며, 다른 도전성 물질을 포함할 수도 있다.
본딩 패드(203) 상에는 UBM 층(207)이 형성될 수 있다. UBM 층(207)은 반도체 칩(201)의 본딩 패드(203)와 범프(209)와의 접착을 용이하게 하기 위해 형성될 수 있다. 예를 들어, 본딩 패드(203)가 알루미늄(Al)으로 형성된 경우, 공기와 접촉 시 알루미늄(Al)에 생성되는 산화막을 제거하고 그 위에 UBM 층(207)을 형성함으로써, 범프(209)와의 접착을 양호하게 할 수 있다. 따라서 UBM 층(207)은 일반적으로 알루미늄(Al)과 전기적 연결성이 좋으며 낮은 저항을 갖는 소재로 형성될 수 있다.
UBM 층(207) 상에는 범프(209)가 형성될 수 있다. 범프(209)는, 양면 냉각 파워 모듈 패키지를 형성하기 위해 반도체 칩(201)과 기판(10, 30) 간의 도전성 연결을 제공할 수 있다. 범프(209)는 다양한 형태로 형성될 수 있다. 예를 들어, 범프(209)는 솔더 페이스트(solder paste), 솔더 범프(solder bump), 솔더 럼프(solder lump), 금속 필라(pillar)(예를 들어 Cu 필라), 스터드 범프(stud bump)(예를 들어, Au 또는 Cu 스터드 범프) 등으로 형성될 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
한편, 반도체 칩(201) 상에는 패시베이션(205) 층이 형성되어 반도체 칩(201)의 표면을 보호하거나, 본딩 패드(203) 및 UBM 층(207)들 사이에 절연을 제공할 수 있다.
본 발명의 실시 예들에서, 도 3에 도시된 것과 같이, 하나 이상의 반도체 칩 모듈(20 내지 23) 중 일부 반도체 칩 모듈(20, 21)은 그 내부의 반도체 칩(반도체 칩 모듈(20)의 경우 반도체 칩(201))의 상면이 제2 기판(30)을 향하도록 배치되고, 하나 이상의 반도체 칩 모듈(20 내지 23) 중 다른 일부의 반도체 칩 모듈(22, 23)은 그 내부의 반도체 칩의 상면이 제1 기판(10)을 향하도록 배치될 수 있다. 즉, 하나 이상의 반도체 칩 모듈(20 내지 23) 중 일부 반도체 칩 모듈(20, 21)은 그 내부의 반도체 칩의 상면이 제1 기판(10)의 제1 내부 금속층(101)과 접촉하도록 배치되고, 하나 이상의 반도체 칩 모듈(20 내지 23) 중 다른 일부의 반도체 칩 모듈(22, 23)은 그 내부의 반도체 칩의 상면이 제2 기판(20)의 제2 내부 금속층(301)과 접촉하도록 배치될 수 있다. 여기서, 반도체 칩의 하면은 범프가 형성된 면으로 정의되고, 반도체 칩의 상면은 범프가 형성되지 않으면서 하면과 반대편에 있는, 즉 하면과 대향하는 면으로 정의된다.
물론, 본 발명의 범위가 이에 제한되는 것은 아니며, 도 3에 도시된 것과 다르게, 하나 이상의 반도체 칩 모듈(20 내지 23) 모두가, 그 내부의 반도체 칩의 상면이 제1 기판(10)만을 향하도록 배치되거나, 제2 기판(30)만을 향하도록 배치될 수도 있다. 즉, 하나 이상의 반도체 칩 모듈(20 내지 23) 모두가, 그 내부의 반도체 칩의 상면이 제1 기판(10)의 제1 내부 금속층(101)과 접촉하도록 배치될 수도 있고, 그 내부의 반도체 칩의 상면이 제2 기판(30)의 제2 내부 금속층(301)과 접촉하도록 배치될 수도 있다.
다시 도 1을 참조하면, 리드(40a, 50a)는 반도체 칩 모듈(20 내지 23)과 파워 모듈 패키지(1) 외부 사이에서 전기 신호를 전달하기 위해 금속으로 형성될 수 있다. 도 1에서는 리드(40a, 50a)가 반도체 칩 모듈(20 내지 23)의 좌측 및 우측에 나란히 배치된 것처럼 도시되었으나, 도 1에서 리드(40a, 50a)의 위치는 예시적인 것으로, 본 발명의 범위가 이에 한정되는 것은 아니다. 즉, 리드(40a, 50a)는 기판(10, 30)을 통해 반도체 칩 모듈(20 내지 23)과 전기적 연결을 형성할 수 있는 위치라면 임의의 위치에 배치될 수 있다.
본 실시 예에서, 리드(40a, 50a)는 각각, 제1 기판(10) 또는 제2 기판(30)과 전기적 접촉을 형성하는 내부 배치 영역(IA)과, 제1 기판(10) 및 제2 기판(30) 외부에 배치되어 제1 기판(10) 및 제2 기판(30)과 전기적 접촉을 형성하지 않는 외부 배치 영역(OA)을 포함할 수 있다.
구체적으로, 제1 리드(40a)는 제1 기판(10)과 전기적 접촉을 형성할 수 있다. 특히, 제1 리드(40a)의 하면은 제1 기판(10)의 상면과 접촉하고, 제1 리드(40a)의 상면은 제2 기판(30)의 하면보다 높게 형성될 수 있다. 이에 따라, 제1 리드(40a)의 상면과 제2 기판(30)의 하면 사이에 단차(D1)가 형성될 수 있다.
이를 위해, 제1 기판(10)의 좌측면은 제2 기판(30)의 좌측면보다 좌측으로 더 돌출되도록 연장될 수 있다. 여기서 제1 기판(10)의 좌측면은 제1 기판(10)의 상면 또는 하면과 수직을 이루는 좌측의 외곽면을 지칭할 수 있으며, 제2 기판(30)의 좌측면은 제2 기판(30)의 상면 또는 하면과 수직을 이루는 좌측의 외곽면을 지칭할 수 있다.
마찬가지로, 제2 리드(50a)는 제2 기판(30)과 전기적 접촉을 형성할 수 있다. 특히, 제2 리드(50a)의 상면은 제2 기판(30)의 하면과 접촉하고, 제2 리드(50a)의 하면은 제1 기판(10)의 상면보다 낮게 형성될 수 있다. 이에 따라, 제2 리드(50a)의 하면과 제1 기판(10)의 상면 사이에 단차(D2)가 형성될 수 있다.
이를 위해, 제2 기판(30)의 우측면은 제1 기판(10)의 우측면보다 우측으로 더 돌출되도록 연장될 수 있다. 여기서 제2 기판(30)의 우측면은 제2 기판(30)의 상면 또는 하면과 수직을 이루는 우측의 외곽면을 지칭할 수 있으며, 제1 기판(10)의 우측면은 제1 기판(10)의 상면 또는 하면과 수직을 이루는 우측의 외곽면을 지칭할 수 있다.
본 실시 예에 따르면, 제1 기판(10)과 제2 기판(30) 사이의 간격 보다는 크지만 일반적으로 사용되는 두께를 갖는 리드를 그대로 사용하면서도, 제1 기판(10)과 제2 기판(30) 사이의 간격을 최소화하여, 양면 냉각 파워 모듈(1)의 사이즈를 줄일 수 있다. 예를 들어, 제1 기판(10)과 제2 기판(30) 사이의 간격은 0.3 밀리미터보다 작은 것이 일반적이며, 양면 냉각 파워 모듈의 경우 최소 0.5 밀리미터, 바람직하게는 0.8 밀리미터 이상의 두께를 갖는 리드를 사용하여야 할 수 있다. 이러한 경우, 본 실시 예에 따르면, 최소 0.5 밀리미터, 바람직하게는 0.8 밀리미터 이상의 두께를 갖는 리드를, 제1 기판(10)과 제2 기판(30) 사이의 간격이 0.3 밀리미터 미만인 양면 냉각 파워 모듈에 사용할 수 있다.
특히, 플립 칩 기술을 이용하여 반도체 칩 모듈(20 내지 23)을 실장하는 방식에 있어서, 반도체 칩의 두께가 더욱 얇아지는 추세로, 제1 기판(10)과 제2 기판(30) 사이의 간격이 그 내부 공간에 배치되는 리드 두께에 따라 결정될 수 있는데, 본 실시 예에서 설명한 구조에 따르면 리드가 제1 기판(10)과 제2 기판(30) 사이의 내부 공간에 배치되지 않게 되어 리드 두께와 무관하게 제1 기판(10)과 제2 기판(30) 사이의 간격을 최소화할 수 있다. 또한, 제1 기판(10)과 제2 기판(30) 사이의 간격이 최소화하더라도 리드의 두께를 충분히 확보하여, 높은 기계적 강도를 유지할 수 있을 뿐 아니라 반도체 칩 모듈(20 내지 23)과 파워 모듈 패키지(1) 외부 사이의 전기 신호 전달의 품질을 저하시키지 않을 수 있다.
몰딩부(60)는 제1 기판(10)과 제2 기판(20) 사이에 형성되어, 그 내부에 실장된 하나 이상의 반도체 칩 모듈(20 내지 23)을 보호할 수 있다. 몰딩부(60)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)와 같은 봉지재로 형성될 수 있으며, EMC는 실리카, 에폭시수지, 페놀수지, 카본블랙, 난연재 등 여러 가지 원료가 사용되는 복합 소재로 이루어질 수 있다. 물론, 몰딩부(60)의 소재는 EMC로 제한되지 않고 다양한 임의의 소재가 사용될 수 있다.
이어서 도 2를 참조하면, 제2 리드(50a)는, 제1 기판(10) 및 제2 기판(30)의 외부에 형성되는 경사 구간(S)을 포함할 수 있다. 경사 구간(S)을 기준으로 좌측에 형성된 수평 부분과, 경사 구간(S)을 기준으로 우측에 형성된 수평 부분은 그 중앙의 높이가 다를 수 있다. 구체적으로, 경사 구간(S)을 기준으로 좌측에 형성된 수평 부분의 중앙은 기판(10, 30) 사이의 중앙보다 낮은 높이에 위치할 수 있으나, 경사 구간(S)을 기준으로 우측에 형성된 수평 부분의 중앙은 기판(10, 30) 사이의 중앙과 동일한 높이에 위치할 수 있다. 이에 따라, 파워 모듈 패키지(1)의 몰딩부(60) 외부로 돌출되는 리드(50a)는 기판(10, 30) 사이의 가운데에 정렬될 수 있으며, 어느 한 쪽으로 치우치는 것을 방지할 수 있다.
도시되지는 않았으나, 제2 리드(50a)와 마찬가지로, 제1 리드(40a) 역시, 제1 기판(10) 및 제2 기판(30)의 외부에 형성되는 경사 구간(S)을 포함할 수 있으며, 제1 리드(40a)의 경사 구간(S)에 대한 내용에 대해서는, 전술한 제2 리드(50a)의 경사 구간(S)에 대한 설명을 적용할 수 있다.도 4는 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이고, 도 5는 본 발명의 일 실시 예에 따른 파워 모듈 패키지에 채택 가능한 양면 냉각 파워 모듈을 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 파워 모듈 패키지(2)에서는, 범프(209)를 통해 반도체 칩과 기판(10, 30) 사이에 전기적 접촉을 형성하도록 형성되었던 파워 모듈 패키지(1)와 다르게, 하나 이상의 반도체 칩 모듈(24 내지 27)이 전도성 접착층을 통해 기판(10, 30)과 전기적 접촉을 형성할 수 있다.
도 5를 함께 참조하면, 도 1에서 설명한 것과 마찬가지로, 제1 기판(10)이 DBC 기판인 경우, 제1 기판(10)은 제1 내부 금속층(101), 제1 외부 금속층(105), 제1 내부 금속층(101)과 제1 외부 금속층(105) 사이에 형성된 제1 세라믹층(103)을 포함할 수 있다. 일반적으로, 제1 내부 금속층(101) 및 제1 외부 금속층(105)은 구리(Cu)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다. 또한, 제2 기판(20)도 DBC 기판인 경우, 제2 기판(30)은 제2 내부 금속층(301), 제2 외부 금속층(305), 제2 내부 금속층(301)과 제2 외부 금속층(305) 사이에 형성된 제2 세라믹층(303)을 포함할 수 있다. 일반적으로, 제2 내부 금속층(301) 및 제2 외부 금속층(305)은 구리(Cu)를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
반도체 칩 모듈(24)은 반도체 칩(241), 본딩 패드(243), 패시베이션 층(245), UBM 층(247) 및 전도성 접착층(248, 249)을 포함할 수 있다. 반도체 칩 모듈(25 내지 27) 역시 반도체 칩 모듈(24)과 동일하거나 유사한 구조를 가질 수 있다.
반도체 칩(241), 본딩 패드(243), 패시베이션 층(245), UBM 층(247)에 대한 설명은 도 1과 관련하여 앞서 설명한 본딩 패드(203), 패시베이션 층(205), UBM 층(207)에 대한 설명을 참조할 수 있으므로, 여기에서는 중복되는 설명을 생략하도록 한다.
전도성 접착층(248, 249)은 솔더, 신터링, 에폭시 등을 비롯한 전도성 접착제를 포함할 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
본 발명의 실시 예들에서, 도 5에 도시된 것과 같이, 하나 이상의 반도체 칩 모듈(24 내지 27) 중 일부 반도체 칩 모듈(24, 25)은 그 내부의 반도체 칩(반도체 칩 모듈(24)의 경우 반도체 칩(241))의 상면이 제2 기판(30)을 향하도록 배치되고, 하나 이상의 반도체 칩 모듈(24 내지 27) 중 다른 일부의 반도체 칩 모듈(26, 27)은 그 내부의 반도체 칩의 상면이 제1 기판(10)을 향하도록 배치될 수 있다.
물론, 본 발명의 범위가 이에 제한되는 것은 아니며, 도 5에 도시된 것과 다르게, 하나 이상의 반도체 칩 모듈(24 내지 27) 모두가, 그 내부의 반도체 칩의 상면이 제1 기판(10)만을 향하도록 배치되거나, 제2 기판(30)만을 향하도록 배치될 수도 있다.
특히, 본 실시 예에서 리드의 구조 및 배치 형태는 도 4에 도시된 형태만으로 한정되는 것은 아니며, 도 1 및 도 2와 관련하여 설명한 리드의 구조 및 배치 형태를 적용할 수 있음은 물론이다.
도 6 내지 도 8은 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면들이다.
도 6을 참조하면, 본 발명의 일 실시 예에 따른 파워 모듈 패키지(3)는 제1 기판(10), 하나 이상의 반도체 칩 모듈(20 내지 23), 제2 기판(30), 리드(42a, 52a) 및 몰딩부(60)를 포함할 수 있다.
제1 기판(10), 하나 이상의 반도체 칩 모듈(20 내지 23), 제2 기판(30), 리드(42a, 52a) 및 몰딩부(60)에 대한 일반적인 내용에 대한 설명은 도 1과 관련하여 전술한 내용을 참조할 수 있으므로 중복되는 설명은 생략하며, 여기에서는 파워 모듈 패키지(1)와 상이한 점을 위주로 설명하도록 한다.
본 실시 예에서, 제1 리드(42a)의 상면은 제2 기판(30)의 하면과 접촉하고, 제1 리드(42a)의 하면은 하나 이상의 반도체 칩 모듈(20 내지 23)의 상면과 접촉할 수 있다. 이에 따라, 하나 이상의 반도체 칩 모듈(20 내지 23)은 제2 기판(30)과 직접적인 접촉을 형성하지 않을 수 있다. 한편, 제2 리드(52a)는 제1 기판(10)과 전기적 접촉을 형성할 수 있다.
본 실시 예에 따르면, 몰딩부(60) 외부로 노출되는 리드(42a)가 하나 이상의 반도체 칩 모듈(20 내지 23)과 직접 연결됨으로써, 기판을 통한 열 냉각 방식보다 빠르게 반도체 칩으로부터의 열을 효과적으로 냉각시킬 수 있다. 또한, 리드(42a, 52a)의 두께를 자유롭게 조절하여 파워 모듈 패키지의 전기적 특성 또는 열 특성을 충분히 개선할 수 있으며, 제1 기판(10)과 제2 기판(30) 사이의 간격도 구현 목적에 따라 자유롭게 변화시킬 수 있다.
이어서 도 7을 참조하면, 제2 리드(52a)는, 제1 기판(10) 및 제2 기판(30)의 외부에 형성되는 경사 구간(S)을 포함할 수 있다. 경사 구간(S)을 기준으로 좌측에 형성된 수평 부분과, 경사 구간(S)을 기준으로 우측에 형성된 수평 부분은 그 중앙의 높이가 다를 수 있다. 구체적으로, 경사 구간(S)을 기준으로 좌측에 형성된 수평 부분의 중앙은 기판(10, 30) 사이의 중앙보다 낮은 높이에 위치할 수 있으나, 경사 구간(S)을 기준으로 우측에 형성된 수평 부분의 중앙은 기판(10, 30) 사이의 중앙과 동일한 높이에 위치할 수 있다. 이에 따라, 파워 모듈 패키지(1)의 몰딩부(60) 외부로 돌출되는 리드(52a)는 기판(10, 30) 사이의 가운데에 정렬될 수 있으며, 어느 한 쪽으로 치우치는 것을 방지할 수 있다.
이어서 도 8을 참조하면, 제1 리드(54a)는, 제1 기판(10) 및 제2 기판(30)의 외부에 형성되는 경사 구간(S)을 포함할 수 있다. 경사 구간(S)을 기준으로 우측에 형성된 수평 부분과, 경사 구간(S)을 기준으로 좌측에 형성된 수평 부분은 그 중앙의 높이가 다를 수 있다. 구체적으로, 경사 구간(S)을 기준으로 우측에 형성된 수평 부분의 중앙은 기판(10, 30) 사이의 중앙보다 높은 높이에 위치할 수 있으나, 경사 구간(S)을 기준으로 좌측에 형성된 수평 부분의 중앙은 기판(10, 30) 사이의 중앙과 동일한 높이에 위치할 수 있다. 이에 따라, 파워 모듈 패키지(1)의 몰딩부(60) 외부로 돌출되는 리드(42a)는 기판(10, 30) 사이의 가운데에 정렬될 수 있으며, 어느 한 쪽으로 치우치는 것을 방지할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 일 실시 예에 따른 파워 모듈 패키지(4)에서는, 파워 모듈 패키지(3)와 다르게, 제1 리드(42b)의 하면은 제1 기판(10)의 상면과 접촉하고, 제1 리드(42b)의 상면은 하나 이상의 반도체 칩 모듈(20 내지 23)의 하면과 접촉할 수 있다. 이에 따라, 하나 이상의 반도체 칩 모듈(20 내지 23)은 제1 기판(10)과 직접적인 접촉을 형성하지 않을 수 있다. 한편, 제2 리드(52b)는 제2 기판(30)과 전기적 접촉을 형성할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 파워 모듈 패키지를 설명하기 위한 도면이다.
도 10을 참조하면, 본 발명의 일 실시 예에 따른 파워 모듈 패키지(5)에서는, 범프(209)를 통해 반도체 칩과 기판(10, 30) 사이에 전기적 접촉을 형성하도록 형성되었던 파워 모듈 패키지(3)와 다르게, 하나 이상의 반도체 칩 모듈(24 내지 27)이 전도성 접착층을 통해 기판(10, 30)과 전기적 접촉을 형성할 수 있다. 하나 이상의 반도체 칩 모듈(24 내지 27)에 대한 구체적인 설명은 도 4 및 도 5에 관련하여 전술한 내용을 참조할 수 있다.
이제까지 설명한 본 발명의 실시 예들에 따른 파워 모듈 패키지는, 상부 기판과 하부 기판 사이의 갭이 작은 경우에도 적용 가능한 구조의 리드를 채택함으로써, 양면 냉각 파워 모듈의 사이즈를 줄일 수 있고, 다양한 소형 제품에 탑재될 수 있어 그 활용 가능성 및 활용 편의성을 높일 수 있다.
또한, 본 발명의 실시 예들에 따른 파워 모듈 패키지는, 몰딩부 외부로 노출되는 리드가 반도체 칩과 직접 연결됨으로써, 기판을 통한 열 냉각 방식보다 빠르게 반도체 칩으로부터의 열을 효과적으로 냉각시킬 수 있다. 또한, 리드의 두께를 자유롭게 조절하여 파워 모듈 패키지의 전기적 특성 또는 열 특성을 충분히 개선할 수 있으며, 기판 사이의 간격도 구현 목적에 따라 자유롭게 변화시킬 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속한다.

Claims (15)

  1. 제1 기판;
    제2 기판;
    상기 제1 기판과 상기 제2 기판 사이에 배치된 하나 이상의 반도체 칩 모듈;
    상기 제1 기판과 전기적 접촉을 형성하는 제1 리드; 및
    상기 제2 기판과 전기적 접촉을 형성하는 제2 리드를 포함하고,
    상기 제1 리드의 하면은 상기 제1 기판의 상면과 접촉하고, 상기 제1 리드의 상면은 상기 제2 기판의 하면보다 높게 형성되고,
    상기 제2 리드의 상면은 상기 제2 기판의 하면과 접촉하고, 상기 제2 리드의 하면은 상기 제1 기판의 상면보다 낮게 형성되고,
    상기 제1 기판의 좌측면은 상기 제2 기판의 좌측면보다 좌측으로 더 돌출되고, 상기 제1 리드의 하면은 상기 제1 기판의 좌측면과 상기 제2 기판의 좌측면 사이에서 상기 제1 기판의 상면과 접촉하고,
    상기 제2 기판의 우측면은 상기 제1 기판의 우측면보다 우측으로 더 돌출되고, 상기 제2 리드의 상면은 상기 제2 기판의 우측면과 상기 제1 기판의 우측면 사이에서 상기 제2 기판의 하면과 접촉하는,
    파워 모듈 패키지.
  2. 제1항에 있어서,
    상기 제1 리드의 상면과 상기 제2 기판의 하면 사이의 단차는, 상기 제2 리드의 하면과 상기 제1 기판의 상면 사이의 단차와 동일한, 파워 모듈 패키지.
  3. 제1항에 있어서,
    상기 제1 리드는, 상기 제1 기판 및 상기 제2 기판의 외부에 형성되는 경사 구간을 포함하는, 파워 모듈 패키지.
  4. 제1항에 있어서,
    상기 제2 리드는, 상기 제1 기판 및 상기 제2 기판의 외부에 형성되는 경사 구간을 포함하는, 파워 모듈 패키지.
  5. 제1항에 있어서,
    상기 하나 이상의 반도체 칩 모듈은, 반도체 칩과 상기 제1 기판 또는 상기 제2 기판 사이에 범프를 포함하는, 파워 모듈 패키지.
  6. 제1항에 있어서,
    상기 하나 이상의 반도체 칩 모듈은, 반도체 칩과 상기 제1 기판 또는 상기 제2 기판 사이에 전도성 접착층을 포함하는, 파워 모듈 패키지.
  7. 제1항에 있어서,
    상기 하나 이상의 반도체 칩 모듈 중 제1 반도체 칩 모듈은 반도체 칩의 상면이 상기 제2 기판을 향하도록 배치되고, 상기 하나 이상의 반도체 칩 모듈 중 제2 반도체 칩 모듈은 반도체 칩의 상면이 상기 제1 기판을 향하도록 배치되는, 파워 모듈 패키지.
  8. 제1항에 있어서,
    상기 하나 이상의 반도체 칩 모듈 모두가, 반도체 칩의 상면이 상기 제1 기판만을 향하도록 배치되거나, 상기 제2 기판만을 향하도록 배치되는, 파워 모듈 패키지.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020210040554A 2021-03-29 2021-03-29 양면 냉각 파워 모듈 패키지 KR102487625B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210040554A KR102487625B1 (ko) 2021-03-29 2021-03-29 양면 냉각 파워 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210040554A KR102487625B1 (ko) 2021-03-29 2021-03-29 양면 냉각 파워 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20220135054A KR20220135054A (ko) 2022-10-06
KR102487625B1 true KR102487625B1 (ko) 2023-01-12

Family

ID=83597407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210040554A KR102487625B1 (ko) 2021-03-29 2021-03-29 양면 냉각 파워 모듈 패키지

Country Status (1)

Country Link
KR (1) KR102487625B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
JP2018160699A (ja) * 2012-09-20 2018-10-11 ローム株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102213604B1 (ko) * 2017-02-15 2021-02-05 매그나칩 반도체 유한회사 반도체 패키지 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038309A (ja) * 2011-08-10 2013-02-21 Denso Corp 半導体モジュールおよびそれを備えた半導体装置
JP2018160699A (ja) * 2012-09-20 2018-10-11 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
KR20220135054A (ko) 2022-10-06

Similar Documents

Publication Publication Date Title
JP6765469B2 (ja) パワーモジュール半導体装置
US7301233B2 (en) Semiconductor chip package with thermoelectric cooler
US20120175755A1 (en) Semiconductor device including a heat spreader
US11776867B2 (en) Chip package
KR20090062612A (ko) 멀티 칩 패키지
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2009536458A (ja) 半導体モジュール及びその製造方法
US20120235293A1 (en) Semiconductor device including a base plate
US20210249329A1 (en) Structure and method related to a power module using a hybrid spacer
KR102487625B1 (ko) 양면 냉각 파워 모듈 패키지
KR102477304B1 (ko) 양면 냉각 파워 모듈 패키지
TW201220444A (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
WO2020241239A1 (ja) 半導体装置
US20240030122A1 (en) Dual side cooled power module with three-dimensional direct bonded metal substrates
US11114387B2 (en) Electronic packaging structure
KR102550780B1 (ko) 파워 패키지
KR102459361B1 (ko) 파워 모듈 패키지
US20230326876A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
US11450623B2 (en) Semiconductor device
US20240088007A1 (en) Power module package with stacked direct bonded metal substrates
US20240170376A1 (en) Semiconductor device
US20240038733A1 (en) Semiconductor module and method for fabricating the same
KR20230052026A (ko) 파워 패키지
US20180233477A1 (en) Electronic packaging structure

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right