KR102550780B1 - 파워 패키지 - Google Patents

파워 패키지 Download PDF

Info

Publication number
KR102550780B1
KR102550780B1 KR1020210135115A KR20210135115A KR102550780B1 KR 102550780 B1 KR102550780 B1 KR 102550780B1 KR 1020210135115 A KR1020210135115 A KR 1020210135115A KR 20210135115 A KR20210135115 A KR 20210135115A KR 102550780 B1 KR102550780 B1 KR 102550780B1
Authority
KR
South Korea
Prior art keywords
slug
lead frame
dap
power package
semiconductor chip
Prior art date
Application number
KR1020210135115A
Other languages
English (en)
Other versions
KR20230052025A (ko
Inventor
이상도
윤기명
김인석
Original Assignee
파워마스터반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파워마스터반도체 주식회사 filed Critical 파워마스터반도체 주식회사
Priority to KR1020210135115A priority Critical patent/KR102550780B1/ko
Publication of KR20230052025A publication Critical patent/KR20230052025A/ko
Application granted granted Critical
Publication of KR102550780B1 publication Critical patent/KR102550780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

파워 패키지가 제공된다. 파워 패키지는, 제1 리드 프레임과 제2 리드 프레임 사이에 형성된 제1 슬러그(heat slug); 상기 제1 슬러그의 상면 상에 형성된 DAP(Die Attach Pad); 및 상기 DAP의 상면 상에 형성된 반도체 칩을 포함하고, 상기 제1 슬러그의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고, 상기 제1 슬러그의 폭은 상기 DAP의 폭보다 작을 수 있다.

Description

파워 패키지{POWER PACKAGE}
본 발명은 파워 패키지에 관한 것이다.
최근 반도체 부품의 처리속도가 빨라지고 대용량에 대한 요구가 커짐과 동시에 소형화 및 경량화에 대한 요구 역시 커지고 있다. 반도체 패키지의 크기와 무게를 줄이면서도 품질과 신뢰도를 확보하기 위한 요구는, 친환경 자동차, 예를 들어 하이브리드 자동차(HEV), 전기 자동차(EV), 플러그인 하이브리드 전기차(PHEV), 수소연료전지 자동차(FCEV)에 적용되는 파워 모듈(power module)을 패키지하는 기술에도 그대로 적용된다. 이와 관련하여 FN(Flat No-leads) 패키지는 표면 실장을 위한 집적 핀들을 갖는 집적 회로 패키지의 한 유형을 의미하며, DFN(Dual Flat No-leads) 패키지 및 QFN(Quad Flat No-leads) 패키지를 포함할 수 있다.
본 발명이 해결하고자 하는 과제는, 패키지의 크기를 증가시키지 않으면서도 파워 패키지에서 충분한 연면거리(creepage distance) 및 공간거리(clearance distance)를 확보할 수 있는 DFN 또는 QFN 패키지로 형성되는 파워 패키지를 제공하는 것이다.
본 발명의 일 실시 예에 따른 파워 패키지는, 제1 리드 프레임과 제2 리드 프레임 사이에 형성된 제1 슬러그(heat slug); 상기 제1 슬러그의 상면 상에 형성된 DAP(Die Attach Pad); 및 상기 DAP의 상면 상에 형성된 반도체 칩을 포함하고, 상기 제1 슬러그의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고, 상기 제1 슬러그의 폭은 상기 DAP의 폭보다 작을 수 있다.
본 발명의 일부 실시 예에서, 상기 제1 슬러그의 일 측면과 상기 제2 리드 프레임 사이의 거리는, 상기 DAP의 일 측면과 상기 제2 리드 프레임 사이의 거리보다 길 수 있다.
본 발명의 일부 실시 예에서, 상기 반도체 칩의 상면은 금속 클립 또는 와이어 본딩을 통해 상기 제2 리드 프레임의 상면과 전기적 연결을 형성할 수 있다.
본 발명의 일부 실시 예에서, 상기 파워 패키지는 상기 금속 클립의 상면 상에 형성된 제2 슬러그를 더 포함하고, 상기 제2 슬러그의 상면은 상기 파워 패키지의 상면 상에서 외부로 노출될 수 있다.
본 발명의 일부 실시 예에서, 상기 반도체 칩의 하면은 상기 DAP의 상면 및 상기 제1 리드 프레임의 상면과 직접 전기적 연결을 형성할 수 있다.
본 발명의 일 실시 예에 따른 파워 패키지는, 제1 리드 프레임과 제2 리드 프레임 사이에 형성된 제1 슬러그; 및 상기 제1 슬러그의 상면 상에 형성된 반도체 칩을 포함하고, 상기 제1 슬러그의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고, 상기 제1 슬러그의 폭은 상기 반도체 칩의 폭보다 작을 수 있다.
본 발명의 일부 실시 예에서, 상기 제1 슬러그의 일 측면과 상기 제2 리드 프레임 사이의 거리는, 상기 반도체 칩의 일 측면과 상기 제2 리드 프레임 사이의 거리보다 길 수 있다.
본 발명의 일부 실시 예에서, 상기 반도체 칩의 상면은 금속 클립 또는 와이어 본딩을 통해 상기 제2 리드 프레임의 상면과 전기적 연결을 형성할 수 있다.
본 발명의 일부 실시 예에서, 상기 파워 패키지는 상기 금속 클립의 상면 상에 형성된 제2 슬러그를 더 포함하고, 상기 제2 슬러그의 상면은 상기 파워 패키지의 상면 상에서 외부로 노출될 수 있다.
본 발명의 일부 실시 예에서, 상기 반도체 칩의 하면은 상기 제1 슬러그의 상면 및 상기 제1 리드 프레임의 상면과 직접 전기적 연결을 형성될 수 있다.
본 발명의 일 실시 예에 따른 파워 패키지는, 제1 리드 프레임과 제2 리드 프레임 사이에 형성된 하부 DAP; 상기 하부 DAP의 상면 상에 형성된 상부 DAP; 및 상기 상부 DAP의 상면 상에 형성된 반도체 칩을 포함하고, 상기 하부 DAP의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고, 상기 하부 DAP의 폭은 상기 상부 DAP의 폭보다 작을 수 있다.
본 발명의 일부 실시 예에서, 상기 하부 DAP의 일 측면과 상기 제2 리드 프레임 사이의 거리는, 상기 상부 DAP의 일 측면과 상기 제2 리드 프레임 사이의 거리보다 길 수 있다.
본 발명의 일부 실시 예에서, 상기 반도체 칩의 상면은 금속 클립 또는 와이어 본딩을 통해 상기 제2 리드 프레임의 상면과 전기적 연결을 형성할 수 있다.
본 발명의 일부 실시 예에서, 상기 파워 패키지는, 상기 금속 클립의 상면 상에 형성된 슬러그를 더 포함하고, 상기 슬러그의 상면은 상기 파워 패키지의 상면 상에서 외부로 노출될 수 있다.
본 발명의 일부 실시 예에서, 상기 반도체 칩의 하면은 상기 상부 DAP의 상면 및 상기 제1 리드 프레임의 상면과 직접 전기적 연결을 형성할 수 있다.
본 발명의 실시 예들에 따르면, 패키지의 크기를 증가시키지 않으면서도 파워 패키지에서 충분한 연면거리 및 공간거리를 확보할 수 있어서, 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전(safety)한 동작을 보장할 수 있다.
특히, 종래에 파워 패키지의 하면에 DAP가 노출되는 구조에서 DAP와, 해당 DAP와 인접한 리드 프레임 사이에서 확보되는 좁은 연면거리를 개선하기 위해, 파워 패키지의 하면에 DAP보다 폭이 좁은 슬러그를 노출시킴으로써, 파워 패키지의 하면에서 노출되는 슬러그와 리드 프레임 사이에서 확보되는 연면거리가 늘어나게 되었다.
또한, 본 발명의 실시 예들에 따르면, 실제 제품 구현에 있어 요구되는 연면거리 및 공간거리를 확보하기 위해 슬러그의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면들이다.
도 3은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 6 및 도 7은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면들이다.
도 8은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 10은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면들이다.
도 12는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 13은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 14는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 1 및 도 2는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면들이다. 도 1은 도 2에서 AA선을 따라 자른 단면을 나타낸다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(1)는 반도체 칩(10), 접합층(12, 14, 16), 제1 리드 프레임(20a), DAP(20b), 제2 리드 프레임(20c), 금속 클립(30), 슬러그(40) 및 몰딩부(50)를 포함할 수 있다.
반도체 칩(10)은, 파워 반도체 칩(파워 디바이스)일 수 있다. 예를 들어, 반도체 칩(10)은 IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 다이오드(diode), 수동 소자(passive component) 등을 비롯한 다양한 파워 소자를 포함할 수 있다. 본 발명의 다양한 실시 예에서, 파워 패키지(1)는 2 개 이상의 반도체 칩(10)을 포함할 수 있다.
접합층(12, 14, 16)은, 반도체 칩(10)을 DAP(20b) 및 금속 클립(30)에 고정 접합시키기 위한 전도성 접착제, 예를 들어 에폭시, 솔더, 신터링 등일 수 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.
제1 리드 프레임(20a) 및 제2 리드 프레임(20c)은, 반도체 칩(10)과 파워 패키지(1) 내부의 다른 소자, 또는 파워 패키지(1) 외부의 다른 장치들 사이에서 전기 신호를 전달할 수 있다. 이를 위해, 제1 리드 프레임(20a) 및 제2 리드 프레임(20c)은 구리(Cu), 알루미늄(Al), 이들의 합금 등을 비롯한 다양한 전기 전도성 재료를 포함할 수 있다. 파워 패키지(1)가 QFN 패키지로 구현되는 경우, 제1 리드 프레임(20a) 및 제2 리드 프레임(20c)은 그 단자가 도 2의 상면도 기준으로 파워 패키지(1)의 좌측 모서리와 및 우측 모서리로부터 외부로 노출되도록 형성될 수 있다.
DAP(20b)는, 제1 리드 프레임(20a) 및 제2 리드 프레임(20c)과 마찬가지로, 반도체 칩(10)과 파워 패키지(1) 내부의 다른 소자, 또는 파워 패키지(1) 외부의 다른 장치들 사이에서 전기 신호를 전달할 수 있다. 이를 위해, DAP(20b) 역시 구리(Cu), 알루미늄(Al), 이들의 합금 등을 비롯한 다양한 전기 전도성 재료를 포함할 수 있다. 파워 패키지(1)가 QFN 패키지로 구현되는 경우, DAP(20b)는 그 단자가 도 2의 상면도 기준으로 파워 패키지(1)의 상측 모서리와 및 하측 모서리로부터 외부로 노출되도록 형성될 수 있다.
금속 클립(30)은, 파워 패키지(1) 내부의 소자들 사이에서 전기적 연결을 제공할 수 있으며, 구리(Cu), 알루미늄(Al), 이들의 합금 등을 비롯한 다양한 전기 전도성 재료를 포함할 수 있다. 본 실시 예에서 금속 클립(30)은 반도체 칩(10)과 제2 리드 프레임(20c) 사이의 전기적 연결을 제공하며, 도 1에 도시된 것과 다르게, 반도체 칩(10)과 제2 리드 프레임(20c)은 금속 클립(30) 외에도 와이어 본딩을 통해 전기적으로 연결될 수도 있다.
슬러그(40)는 파워 패키지(1) 또는 반도체 칩(10)에서 발생되는 열을 끌어당길 수 있으며, 열 싱크(heat sink)라고도 한다. 이를 위해, 슬러그(40)는 구리(Cu), 알루미늄(Al), 이들의 합금 등과 같이 열 및 전기 전도성이 높은 재료를 포함할 수 있다.
몰딩부(50)는 파워 패키지(1) 내부에 실장된 반도체 칩(10) 및 다른 부품들을 고정 및 보호할 수 있다. 몰딩부(50)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC)와 같은 봉지재로 형성될 수 있으며, EMC는 실리카, 에폭시수지, 페놀수지, 카본블랙, 난연재 등 여러 가지 원료가 사용되는 복합 소재로 이루어질 수 있다. 물론, 몰딩부(50)의 소재는 EMC로 제한되지 않고 다양한 임의의 소재가 사용될 수 있다.
본 실시 예에서, 파워 패키지(1)는 QFN 패키지로 형성되며, 슬러그(40)는 제1 리드 프레임(20a)과 제2 리드 프레임(20c) 사이에 형성될 수 있다. 그리고 DAP(20b)는 슬러그(40)의 상면 상에 형성되고, 반도체 칩(10)은 DAP(20b)의 상면 상에 형성될 수 있다. 이 때, 반도체 칩(10)의 하면은 접합층(14)을 통해 DAP(20b)의 상면과 접합을 형성할 수 있다.
한편, 반도체 칩(10)의 상면은 금속 클립(30) 또는 와이어 본딩을 통해 제2 리드 프레임(20c)의 상면과 전기적 연결을 형성할 수 있다. 금속 클립(30)의 경우, 반도체 칩(10)과 금속 클립(30)은 접합층(12)을 통해 접합을 형성하고, 금속 클립(30)과 제2 리드 프레임(20c)는 접합층(16)을 통해 접합을 형성할 수 있다. 이와 같은 구조를 통해 반도체 칩(10)과 제2 리드 프레임(20c) 사이에 전기 신호가 전송될 수 있다.
슬러그(40)의 하면은 파워 패키지(1)의 하면 상에서 외부로 노출될 수 있다. 구체적으로, 슬러그(40)는 그 상면이 DAP(20b)와 직접 접촉하고 있어서, 반도체 칩(10) 또는 DAP(20b)와 열적 및 전기적으로 연결된 다른 소자로부터 발생한 열이 DAP(20b)에 전달되면, 슬러그(40)는 열을 끌어당겨 파워 패키지(1)의 외부로 방출할 수 있다.
본 실시 예에서, 슬러그(40)의 폭은 DAP(20b)의 폭보다 작을 수 있다. 이에 따라, 파워 패키지(1)의 하면에 노출되는 슬러그(40)의 하면과 제2 리드 프레임(20c) 사이에서 확보되는 연면거리(2 개의 도전성 부분 간의 절연물 표면을 따라 측정한 가장 짧은 거리, 또는 절연 유지를 위해 떨어져야 하는 거리)는, 종래의 구조에 비해 증가하게 되어, 충분한 연면거리의 확보가 가능하다. 여기서 말하는 종래의 구조는, 도 1에서 슬러그(40)가 없이, DAP(20b)의 하면이 파워 패키지(1)의 하면 상에 바로 노출된 구조를 말한다. 슬러그(40)가 채용되지 않았던 종래의 구조에서는, DAP(20b)가 본 실시 예에 따른 슬러그(40)보다 더 큰 폭을 갖기 때문에, 파워 패키지(1)의 하면 상에서 DAP(20b)와 제2 리드 프레임(20c) 사이에 충분한 연면거리가 확보되기 어렵다.
구체적으로, 도 1에서 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보된다. 이에 따라 종래의 DAP(20b)가 파워 패키지(1)의 하면에 노출되는 구조에서 확보되는 연면거리는 거리(D1)에 불과하지만, 본 실시 예에 따른 구조에서 확보되는 연면거리는 거리(C1)임을 확인할 수 있다. 이와 같이 충분한 연면거리의 확보가 가능하기 때문에, 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있다.
또한, 본 실시 예에 따르면, 실제 제품 구현에 있어 요구되는 연면거리 및 공간거리를 확보하기 위해, DAP(20b)의 폭을 조정하지 않고 그대로 유지하면서 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
이하에서는 도 3 내지 도 5를 참조하며, QFN 패키지로 형성되는 파워 패키지(2, 3, 4)에 대해 설명하도록 하며, 설명의 명확성을 위해, 파워 패키지(1)와 관련하여 이미 설명한 내용 중 파워 패키지(2, 3, 4)에도 동일하게 적용될 수 있는 내용에 대해서는 상세한 설명을 생략하도록 한다.
도 3은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(2)는, QFN 패키지로 형성되며, 도 1의 파워 패키지(1)와 다른 점은, 반도체 칩(10)이 DAP(20b) 및 제1 리드 프레임(20a)의 상면 상에 형성될 수 있다는 점이다.
이 때, 반도체 칩(10)의 하면은 접합층(14)을 통해 DAP(20b)의 상면과 접합을 형성하고, 접합층(18)을 통해 제1 리드 프레임(20a)의 상면과 접합을 형성하여, DAP(20b)의 상면 및 제1 리드 프레임(20a)의 상면과 직접 전기적 연결을 형성할 수 있다. 이와 같은 구조를 통해 반도체 칩(10)과 제1 리드 프레임(20a) 사이에 전기 신호가 전송될 수 있다.
한편, 도 1의 파워 패키지(1)와 마찬가지로, 슬러그(40)의 폭은 DAP(20b)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, DAP(20b)의 폭을 조정하지 않고 그대로 유지하면서 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 4는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(3)는, QFN 패키지와 형성되며, 도 1의 파워 패키지(1)와 다른 점은, 금속 클립(30)의 상면 상에 형성된 슬러그(42)를 더 포함한다는 점이다.
이 때, 슬러그(42)의 상면은 파워 패키지(3)의 상면 상에서 외부로 노출되어, 반도체 칩(10) 또는 금속 클립(30)과 열적 및 전기적으로 연결된 다른 소자로부터 발생한 열이 금속 클립(30)에 전달되면, 슬러그(42)는 열을 끌어당겨 파워 패키지(3)의 외부로 방출할 수 있다.
슬러그(42)의 폭은 슬러그(40)의 폭보다 크게 형성될 수 있다. 파워 패키지(3)의 상면에 노출되는 것은 슬러그(42)뿐이므로 연면거리 확보의 제약이 적어서, 슬러그(42)는 슬러그(40)보다 더 큰 폭을 갖도록 형성될 수 있다. 또한, 필요에 따라, 슬러그(42)의 폭은 DAP(20b)의 폭보다 크게 형성될 수도 있고, 또는, 슬러그(42)는 제1 리드 프레임(20a)의 일부 영역과 제2 리드 프레임(20c)의 일부 영역에 오버랩되도록 연장되어 형성될 수도 있다. 본 실시 예에 따르면, 슬러그(40)의 폭에 대한 설계 유연성에 추가하여, 파워 패키지(3)의 열 방출 효과를 극대화하기 위해 알맞게 설계되는 사항에 따라 슬러그(42)의 폭에 대한 설계 유연성 또한 확보할 수 있다.
한편, 도 1의 파워 패키지(1)와 마찬가지로, 슬러그(40)의 폭은 DAP(20b)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, DAP(20b)의 폭을 조정하지 않고 그대로 유지하면서 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(4)는, QFN 패키지로 형성되며, 도 4의 파워 패키지(3)와 다른 점은, 반도체 칩(10)이 DAP(20b) 및 제1 리드 프레임(20a)의 상면 상에 형성될 수 있다는 점이다.
이 때, 반도체 칩(10)의 하면은 접합층(14)을 통해 DAP(20b)의 상면과 접합을 형성하고, 접합층(18)을 통해 제1 리드 프레임(20a)의 상면과 접합을 형성하여, DAP(20b)의 상면 및 제1 리드 프레임(20a)의 상면과 직접 전기적 연결을 형성할 수 있다. 이와 같은 구조를 통해 반도체 칩(10)과 제1 리드 프레임(20a) 사이에 전기 신호가 전송될 수 있다.
한편, 도 1의 파워 패키지(1)와 마찬가지로, 슬러그(40)의 폭은 DAP(20b)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, DAP(20b)의 폭을 조정하지 않고 그대로 유지하면서 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 6 및 도 7은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면들이다. 도 6은 도 7에서 BB선을 따라 자른 단면을 나타낸다.
도 6 및 도 7을 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(5)는 DFN 패키지로 형성되며, 슬러그(40)는 제1 리드 프레임(20a)과 제2 리드 프레임(20c) 사이에 형성될 수 있다. 제1 리드 프레임(20a) 및 제2 리드 프레임(20c)은 그 단자가 도 7의 상면도 기준으로 파워 패키지(5)의 좌측 모서리와 및 우측 모서리로부터 외부로 노출되도록 형성될 수 있다.
반도체 칩(10)은 슬러그(40)의 상면 상에 형성될 수 있다. 이 때, 반도체 칩(10)의 하면은 접합층(14)을 통해 슬러그(40)의 상면과 접합을 형성할 수 있다.
한편, 반도체 칩(10)의 상면은 금속 클립(30) 또는 와이어 본딩을 통해 제2 리드 프레임(20c)의 상면과 전기적 연결을 형성할 수 있다. 금속 클립(30)의 경우, 반도체 칩(10)과 금속 클립(30)은 접합층(12)을 통해 접합을 형성하고, 금속 클립(30)과 제2 리드 프레임(20c)는 접합층(16)을 통해 접합을 형성할 수 있다. 이와 같은 구조를 통해 반도체 칩(10)과 제2 리드 프레임(20c) 사이에 전기 신호가 전송될 수 있다.
슬러그(40)의 하면은 파워 패키지(5)의 하면 상에서 외부로 노출될 수 있다. 구체적으로, 슬러그(40)는 그 상면이 반도체 칩(10)과 직접 접촉하고 있어서, 반도체 칩(10)의 열이 전달되거나 반도체 칩(10)과 열적 및 전기적으로 연결된 다른 소자로부터 발생한 열이 반도체 칩(10)에 전달되면, 슬러그(40)는 열을 끌어당겨 파워 패키지(5)의 외부로 방출할 수 있다.
금속 클립(30)의 상면에는 슬러그(42)가 형성될 수 있다. 슬러그(42)의 상면은 파워 패키지(5)의 상면 상에서 외부로 노출되어, 반도체 칩(10) 또는 금속 클립(30)과 열적 및 전기적으로 연결된 다른 소자로부터 발생한 열이 금속 클립(30)에 전달되면, 슬러그(42)는 열을 끌어당겨 파워 패키지(5)의 외부로 방출할 수 있다.
슬러그(42)의 폭은 슬러그(40)의 폭보다 크게 형성될 수 있다. 파워 패키지(5)의 상면에 노출되는 것은 슬러그(42)뿐이므로 연면거리 확보의 제약이 적어서, 슬러그(42)는 슬러그(40)보다 더 큰 폭을 갖도록 형성될 수 있다. 또한, 필요에 따라, 슬러그(42)는 제1 리드 프레임(20a)의 일부 영역과 제2 리드 프레임(20c)의 일부 영역에 오버랩되도록 연장되어 형성될 수도 있다. 본 실시 예에 따르면, 슬러그(40)의 폭에 대한 설계 유연성에 추가하여, 파워 패키지(5)의 열 방출 효과를 극대화하기 위해 알맞게 설계되는 사항에 따라 슬러그(42)의 폭에 대한 설계 유연성 또한 확보할 수 있다.
한편, 슬러그(40)의 폭은 반도체 칩(10)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C2)는, 반도체 칩(10)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D2)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
이하에서는 도 8 내지 도 10을 참조하며, DFN 패키지로 형성되는 파워 패키지(6, 7, 8)에 대해 설명하도록 하며, 설명의 명확성을 위해, 파워 패키지(1, 2, 3, 4, 5)와 관련하여 이미 설명한 내용 중 파워 패키지(6, 7, 8)에도 동일하게 적용될 수 있는 내용에 대해서는 상세한 설명을 생략하도록 한다.
도 8은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 8을 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(6)는, DFN 패키지로 형성되며, 도 6의 파워 패키지(5)와 다른 점은, 반도체 칩(10)이 슬러그(40) 및 제1 리드 프레임(20a)의 상면 상에 형성될 수 있다는 점이다.
이 때, 반도체 칩(10)의 하면은 접합층(14)을 통해 슬러그(40)의 상면과 접합을 형성하고, 접합층(18)을 통해 제1 리드 프레임(20a)의 상면과 접합을 형성하여, 슬러그(40)의 상면 및 제1 리드 프레임(20a)의 상면과 직접 전기적 연결을 형성할 수 있다. 이와 같은 구조를 통해 반도체 칩(10)과 제1 리드 프레임(20a) 사이에 전기 신호가 전송될 수 있다.
한편, 도 6의 파워 패키지(5)와 마찬가지로, 슬러그(40)의 폭은 반도체 칩(10)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C2)는, 반도체 칩(10)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D2)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(7)는, DFN 패키지로 형성되며, 도 6의 파워 패키지(5)와 다른 점은, 슬러그(40)만 형성되고 슬러그(42)는 형성되지 않았다는 점이다.
도 6의 파워 패키지(5)와 마찬가지로, 슬러그(40)의 폭은 반도체 칩(10)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C2)는, 반도체 칩(10)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D2)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 10을 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(8)는, DFN 패키지로 형성되며, 도 9의 파워 패키지(7)와 다른 점은, 반도체 칩(10)이 슬러그(40) 및 제1 리드 프레임(20a)의 상면 상에 형성될 수 있다는 점이다.
이 때, 반도체 칩(10)의 하면은 접합층(14)을 통해 슬러그(40)의 상면과 접합을 형성하고, 접합층(18)을 통해 제1 리드 프레임(20a)의 상면과 접합을 형성하여, 슬러그(40)의 상면 및 제1 리드 프레임(20a)의 상면과 직접 전기적 연결을 형성할 수 있다. 이와 같은 구조를 통해 반도체 칩(10)과 제1 리드 프레임(20a) 사이에 전기 신호가 전송될 수 있다.
한편, 도 6의 파워 패키지(5)와 마찬가지로, 슬러그(40)의 폭은 반도체 칩(10)의 폭보다 작게 형성되어, 슬러그(40)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C2)는, 반도체 칩(10)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D2)보다 길게 확보된다. 이에 따라 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있고, 슬러그(40)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 11은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면들이다.
도 11을 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(9)는, 반도체 칩(10), 접합층(12, 14, 16), 제1 리드 프레임(20a), DAP(20b, 20d), 제2 리드 프레임(20c), 금속 클립(30), 슬러그(40) 및 몰딩부(50)를 포함할 수 있다.
DAP(20b, 20d)는 반도체 칩(10)과 파워 패키지(9) 내부의 다른 소자, 또는 파워 패키지(9) 외부의 다른 장치들 사이에서 전기 신호를 전달할 수 있다. 이를 위해, DAP(20b) 역시 구리(Cu), 알루미늄(Al), 이들의 합금 등을 비롯한 다양한 전기 전도성 재료를 포함할 수 있다.
DAP(20b, 20d)는 그 절단면이 상부 DAP(20b)와 하부 DAP(20d)이 결합된 형상을 갖도록 형성될 수 있다. 그리고 상부 DAP(20b)의 폭은 하부 DAP(20d)의 폭보다 넓게 형성될 수 있다. 도면 상에서 상부 DAP(20b)와 하부 DAP(20d)를 논리적으로 구분하기 위해 다른 참조부호로 표시하였지만, 실제 구현에 있어서는 단일 부품으로 제조될 수도 있고, 상부 DAP(20b)와 하부 DAP(20d)의 2개 부품이 결합되어 제조될 수도 있다.
도 11에서 상부 DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, 하부 DAP(20d)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보된다. 이에 따라 본 실시 예에 따른 구조에서 확보되는 연면거리는 거리(C1)임을 확인할 수 있다. 이와 같이 충분한 연면거리의 확보가 가능하기 때문에, 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있다.
또한, 본 실시 예에 따르면, 실제 제품 구현에 있어 요구되는 연면거리 및 공간거리를 확보하기 위해, 상부 DAP(20b)의 폭을 조정하지 않고 그대로 유지하면서 하부 DAP(20d)의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(10)는, 도 11의 파워 패키지(9)와 반도체 칩(10)이 상부 DAP(20b) 및 제1 리드 프레임(20a)의 상면 상에 형성될 수 있다는 점이 상이하다. 이와 같은 구조를 통해 반도체 칩(10)과 제1 리드 프레임(20a) 사이에 전기 신호가 전송될 수 있다. 또한, 도 11의 파워 패키지(9)와 마찬가지로, 하부 DAP(20d)의 폭은 상부 DAP(20b)의 폭보다 작게 형성되어, 상부 DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, 하부 DAP(20d)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 13을 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(11)는, 도 11의 파워 패키지(9)와 금속 클립(30)의 상면 상에 슬러그(42)가 추가로 형성된다는 점이 상이하다. 이와 같은 구조를 통해 슬러그(42)는 열을 끌어당겨 파워 패키지(11)의 외부로 방출할 수 있다. 또한, 도 11의 파워 패키지(9)와 마찬가지로, 하부 DAP(20d)의 폭은 상부 DAP(20b)의 폭보다 작게 형성되어, 상부 DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, 하부 DAP(20d)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보될 수 있다.
도 14는 본 발명의 일 실시 예에 따른 파워 패키지를 설명하기 위한 도면이다.
도 14를 참조하면, 본 발명의 일 실시 예에 따른 파워 패키지(12)는, 도 13의 파워 패키지(11)와 반도체 칩(10)이 상부 DAP(20b) 및 제1 리드 프레임(20a)의 상면 상에 형성될 수 있다는 점이 상이하다. 이와 같은 구조를 통해 반도체 칩(10)과 제1 리드 프레임(20a) 사이에 전기 신호가 전송될 수 있다. 또한, 도 13의 파워 패키지(11)와 마찬가지로, 하부 DAP(20d)의 폭은 상부 DAP(20b)의 폭보다 작게 형성되어, 상부 DAP(20b)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(C1)는, 하부 DAP(20d)의 일 측면과 제2 리드 프레임(20c) 사이의 거리(D1)보다 길게 확보될 수 있다.
이제까지 설명한 본 발명의 실시 예들에 따르면, 패키지의 크기를 증가시키지 않으면서도 파워 패키지에서 충분한 연면거리 및 공간거리를 확보할 수 있어서, 제한된 크기 내에서 고전압으로 동작하는 파워 모듈의 동작 품질 및 신뢰성 뿐 아니라, 안전한 동작을 보장할 수 있다.
특히, 종래에 파워 패키지의 하면에 DAP가 노출되는 구조에서 DAP와, 해당 DAP와 인접한 리드 프레임 사이에서 확보되는 좁은 연면거리를 개선하기 위해, 파워 패키지의 하면에 DAP보다 폭이 좁은 슬러그를 노출시킴으로써, 파워 패키지의 하면에서 노출되는 슬러그와 리드 프레임 사이에서 확보되는 연면거리가 늘어나게 되었다.
또한, 본 발명의 실시 예들에 따르면, 실제 제품 구현에 있어 요구되는 연면거리 및 공간거리를 확보하기 위해 슬러그의 폭을 유연하게 조절할 수 있어서, 패키지 설계 유연성을 제공할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속한다.

Claims (15)

  1. 파워 패키지로서,
    제1 리드 프레임과 제2 리드 프레임 사이에 형성된 제1 슬러그(heat slug);
    상기 제1 슬러그의 상면 상에 형성된 DAP(Die Attach Pad); 및
    상기 DAP의 상면 상에 형성된 반도체 칩을 포함하고,
    상기 제1 슬러그의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고,
    상기 제1 슬러그의 폭은 상기 DAP의 폭보다 작고,
    상기 반도체 칩의 상면은 금속 클립을 통해 상기 제2 리드 프레임의 상면과 전기적 연결을 형성하고,
    상기 파워 패키지는, 상기 금속 클립의 상면 상에 형성된 제2 슬러그를 더 포함하고,
    상기 제2 슬러그의 상면은 상기 파워 패키지의 상면 상에서 외부로 노출되고,
    상기 제2 슬러그는 상기 제1 리드 프레임의 일부 영역과 상기 제2 리드 프레임의 일부 영역에 오버랩되도록 연장되어 형성되는,
    파워 패키지.
  2. 제1항에 있어서,
    상기 제1 슬러그의 일 측면과 상기 제2 리드 프레임 사이의 거리는, 상기 DAP의 일 측면과 상기 제2 리드 프레임 사이의 거리보다 긴, 파워 패키지.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 반도체 칩의 하면은 상기 DAP의 상면 및 상기 제1 리드 프레임의 상면과 직접 전기적 연결을 형성하는, 파워 패키지.
  6. 파워 패키지로서,
    제1 리드 프레임과 제2 리드 프레임 사이에 형성된 제1 슬러그; 및
    상기 제1 슬러그의 상면 상에 형성된 반도체 칩을 포함하고,
    상기 제1 슬러그의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고,
    상기 제1 슬러그의 폭은 상기 반도체 칩의 폭보다 작고,
    상기 반도체 칩의 상면은 금속 클립을 통해 상기 제2 리드 프레임의 상면과 전기적 연결을 형성하고,
    상기 파워 패키지는, 상기 금속 클립의 상면 상에 형성된 제2 슬러그를 더 포함하고,
    상기 제2 슬러그의 상면은 상기 파워 패키지의 상면 상에서 외부로 노출되고,
    상기 제2 슬러그는 상기 제1 리드 프레임의 일부 영역과 상기 제2 리드 프레임의 일부 영역에 오버랩되도록 연장되어 형성되는,
    파워 패키지.
  7. 제6항에 있어서,
    상기 제1 슬러그의 일 측면과 상기 제2 리드 프레임 사이의 거리는, 상기 반도체 칩의 일 측면과 상기 제2 리드 프레임 사이의 거리보다 긴, 파워 패키지.
  8. 삭제
  9. 삭제
  10. 제6항에 있어서,
    상기 반도체 칩의 하면은 상기 제1 슬러그의 상면 및 상기 제1 리드 프레임의 상면과 직접 전기적 연결을 형성하는, 파워 패키지.
  11. 파워 패키지로서,
    제1 리드 프레임과 제2 리드 프레임 사이에 형성된 하부 DAP;
    상기 하부 DAP의 상면 상에 형성된 상부 DAP; 및
    상기 상부 DAP의 상면 상에 형성된 반도체 칩을 포함하고,
    상기 하부 DAP의 하면은 상기 파워 패키지의 하면 상에서 외부로 노출되고,
    상기 하부 DAP의 폭은 상기 상부 DAP의 폭보다 작고,
    상기 반도체 칩의 상면은 금속 클립을 통해 상기 제2 리드 프레임의 상면과 전기적 연결을 형성하고,
    상기 파워 패키지는, 상기 금속 클립의 상면 상에 형성된 슬러그를 더 포함하고,
    상기 슬러그의 상면은 상기 파워 패키지의 상면 상에서 외부로 노출되고,
    상기 슬러그는 상기 제1 리드 프레임의 일부 영역과 상기 제2 리드 프레임의 일부 영역에 오버랩되도록 연장되어 형성되는,
    파워 패키지.
  12. 제11항에 있어서,
    상기 하부 DAP의 일 측면과 상기 제2 리드 프레임 사이의 거리는, 상기 상부 DAP의 일 측면과 상기 제2 리드 프레임 사이의 거리보다 긴, 파워 패키지.
  13. 삭제
  14. 삭제
  15. 제11항에 있어서,
    상기 반도체 칩의 하면은 상기 상부 DAP의 상면 및 상기 제1 리드 프레임의 상면과 직접 전기적 연결을 형성하는, 파워 패키지.
KR1020210135115A 2021-10-12 2021-10-12 파워 패키지 KR102550780B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210135115A KR102550780B1 (ko) 2021-10-12 2021-10-12 파워 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210135115A KR102550780B1 (ko) 2021-10-12 2021-10-12 파워 패키지

Publications (2)

Publication Number Publication Date
KR20230052025A KR20230052025A (ko) 2023-04-19
KR102550780B1 true KR102550780B1 (ko) 2023-07-03

Family

ID=86142121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210135115A KR102550780B1 (ko) 2021-10-12 2021-10-12 파워 패키지

Country Status (1)

Country Link
KR (1) KR102550780B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505450A (ja) * 2000-07-25 2004-02-19 エスエスアイ　インコーポレイテッド プラスチックパッケージのベース、エアキャビティ型パッケージ及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000073112A (ko) * 1999-05-06 2000-12-05 유-행 치아오 내장형 히트 슬러그
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20040003841A (ko) * 2002-07-04 2004-01-13 에스티에스반도체통신 주식회사 열방출 특성을 개선한 반도체 패키지 및 그 제조방법
KR20170086828A (ko) * 2016-01-19 2017-07-27 제엠제코(주) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505450A (ja) * 2000-07-25 2004-02-19 エスエスアイ　インコーポレイテッド プラスチックパッケージのベース、エアキャビティ型パッケージ及びその製造方法

Also Published As

Publication number Publication date
KR20230052025A (ko) 2023-04-19

Similar Documents

Publication Publication Date Title
JP5163055B2 (ja) 電力半導体モジュール
CN107112294A (zh) 半导体装置以及功率模块
US9601408B2 (en) Semiconductor device
US11222832B2 (en) Power semiconductor device package
US20150380353A1 (en) Method of fabricating an integrated circuit device, and an integrated circuit device therefrom
KR20120051902A (ko) 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
CN217719586U (zh) 电子器件
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US9716057B1 (en) Offset leadframe cascode package
US9099451B2 (en) Power module package and method of manufacturing the same
KR102550780B1 (ko) 파워 패키지
CN102074539A (zh) 半导体器件的封装
KR102487625B1 (ko) 양면 냉각 파워 모듈 패키지
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
KR102405129B1 (ko) 히트싱크 노출형 반도체 패키지 및 이의 제조방법
KR102477304B1 (ko) 양면 냉각 파워 모듈 패키지
US20240213126A1 (en) Semiconductor device
KR102484544B1 (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
KR101474067B1 (ko) 열전도 모듈
US20240243106A1 (en) Thermal Enhanced Power Semiconductor Package
US20230298956A1 (en) Semiconductor packages including a package body with grooves formed therein
US20240243031A1 (en) Thermal Enhanced Power Semiconductor Package
US20240170376A1 (en) Semiconductor device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant