JP7175359B2 - 半導体装置及びパワーモジュール - Google Patents

半導体装置及びパワーモジュール Download PDF

Info

Publication number
JP7175359B2
JP7175359B2 JP2021136430A JP2021136430A JP7175359B2 JP 7175359 B2 JP7175359 B2 JP 7175359B2 JP 2021136430 A JP2021136430 A JP 2021136430A JP 2021136430 A JP2021136430 A JP 2021136430A JP 7175359 B2 JP7175359 B2 JP 7175359B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
substrate
wire
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021136430A
Other languages
English (en)
Other versions
JP2021185615A (ja
Inventor
拓一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2021185615A publication Critical patent/JP2021185615A/ja
Priority to JP2022178415A priority Critical patent/JP7494271B2/ja
Application granted granted Critical
Publication of JP7175359B2 publication Critical patent/JP7175359B2/ja
Priority to JP2024082690A priority patent/JP2024105667A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40105—Connecting bonding areas at different heights
    • H01L2224/40106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本実施の形態は、半導体装置及びパワーモジュールに関する。
パワーモジュールのジャンクション温度Ｔｊの上昇とともに、パワーサイクル耐量が従来の技術（アルミワイヤ）では厳しくなっている。そこで、最近では、寿命を延ばすためにアルミワイヤではなく銅ワイヤを使用する場合がある。また、ワイヤに代えてリード材や電極柱などの上部配線を使用する場合もある。
特開２００９－４５４４号公報 特開２０００－１００８４９号公報 特開２０１６－４７９６号公報
しかし、銅ワイヤを半導体チップ上に接合する場合は、アルミワイヤに比べ超音波のパワーが非常に大きくなるため、デバイスを破壊してしまう。
また、リード材や電極柱などの上部配線を使用する場合は、その接合材としてＰｂフリー系のはんだが使用される。しかし、Ｐｂフリー系のはんだを使用した場合、シリコンカーバイド（ＳｉＣ）など２００℃以上の耐熱性を持つデバイスでは、融点がジャンクション温度Ｔｊ＝２００℃に近く、さらにΔＴｊパワーサイクルが大きくなるため、パワーサイクル耐量（パワーサイクル寿命）は小さくなってしまう。
本実施の形態は、パワーサイクル耐量を向上させることが可能な半導体装置及びパワーモジュールを提供する。
本実施の形態の一態様によれば、絶縁性の基板上に形成された第１の基板電極、第２の基板電極、および第３の基板電極と、前記第１の基板電極上に配置され、表面と裏面とを有する半導体チップであって、前記表面側に形成されている層間絶縁膜上に形成された制御電極に接続された信号に応じて前記表面側の前記層間絶縁膜上に形成された第１電極と裏面側に形成された第２電極との間のスイッチング動作を行う前記半導体チップと、前記表面側に形成され、前記制御電極上を除いて前記第１電極を覆う高耐熱性膜と、前記高耐熱性膜と前記第２の基板電極との間を電気的に接続する第１のワイヤまたは平板状の上部配線と、前記第３の基板電極と前記制御電極との間を電気的に接続する第３のワイヤとを備える半導体装置が提供される。
本実施の形態によれば、パワーサイクル耐量を向上させることが可能な半導体装置及びパワーモジュールを提供することができる。
比較例１に係る半導体装置の模式的鳥瞰図。 第１の実施の形態に係る半導体装置の模式的鳥瞰図であり、（ａ）銅ワイヤ接合前の状態、（ｂ）銅ワイヤ接合後の状態。 第１の実施の形態に係る半導体装置のシミュレーションモデルを示す模式的断面構造図。 図３に示されるシミュレーションモデルの効果を示すグラフ。 比較例２に係る半導体装置の模式的鳥瞰図。 第２の実施の形態に係る半導体装置の模式的鳥瞰図。 第２の実施の形態に係る半導体装置のシミュレーションモデル１（キャップ構造）を示す模式的断面構造図。 比較例２に係る半導体装置のシミュレーションモデル２（はんだ構造）を示す模式的断面構造図。 シミュレーションモデル１とシミュレーションモデル２の比較結果を示すグラフ。 ΔＴｊパワーサイクルとパワーサイクル寿命の関係を示すグラフ。 ワイヤ材に亀裂が生じた状態を示す図。 時間の経過とともにひずみ量が飽和することを示すグラフ。 第１又は第２の実施の形態に係る半導体装置の製造方法を示す図であり、（ａ）半導体チップを示す図、（ｂ）マスク印刷工程を示す図、（ｃ）乾燥工程を示す図、（ｄ）焼成工程を示す図。 図１３に示される製造方法により製造された銀焼成キャップの写真。 第２の実施の形態に係る半導体装置を用いたモジュールの構成図（写真）であり、（ａ）鳥瞰図、（ｂ）平面図。 図１５に示されるモジュールを成形した後の構成図（写真）。 図１５に示されるモジュールを部分的に拡大した写真。 図１５に示されるモジュールを部分的に拡大した写真。 図１５に示されるモジュールの全体を示す写真。 図１５に示されるモジュールを部分的に拡大した写真。 第１の実施の形態に係る半導体装置を用いたモジュールの模式的構成図。 第１又は第２の実施の形態に係る半導体装置のΔＴｊパワーサイクルテストにおける電流と温度の変化の模式図。 第１又は第２の実施の形態に係る半導体装置の熱サイクルテストにおける温度プロファイル例。 第１又は第２の実施の形態に係る半導体装置であって、（ａ）ワンインワンモジュール（1 in 1 Module）のＳｉＣ ＭＩＳＦＥＴの模式的回路表現図、（ｂ）ワンインワンモジュールのＩＧＢＴの模式的回路表現図。 第１又は第２の実施の形態に係る半導体装置であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの詳細回路表現図。 第１又は第２の実施の形態に係る半導体装置であって、（ａ）ツーインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現図、（ｂ）ツーインワンモジュールの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）の模式的回路表現図。 第１又は第２の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、（ａ）ＳｉＣ ＭＩＳＦＥＴの模式的断面構造図、（ｂ）ＩＧＢＴの模式的断面構造図。 第１又は第２の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造図。 第１又は第２の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、エミッタパッド電極ＥＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造図。 第１又は第２の実施の形態に係る半導体装置に適用可能な半導体デバイスの例であって、ＳｉＣ ＤＩ（Double Implanted）ＭＩＳＦＥＴの模式的断面構造図。 第１又は第２の実施の形態に係る半導体装置に適用可能な半導体デバイスの例であって、ＳｉＣ トレンチ（Ｔ：Trench）ＭＩＳＦＥＴの模式的断面構造図。 第１又は第２の実施の形態に係る半導体装置を用いて構成した３相交流インバータの模式的回路構成において、（ａ）半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例、（ｂ）半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサを接続した回路構成例。 半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した第１又は第２の実施の形態に係る半導体装置を用いて構成した３相交流インバータの模式的回路構成図。 半導体デバイスとしてＩＧＢＴを適用した第１又は第２の実施の形態に係る半導体装置を用いて構成した３相交流インバータの模式的回路構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[比較例１]
既に説明したように、パワーモジュールのジャンクション温度Ｔｊの上昇とともに、パワーサイクル耐量がアルミワイヤでは厳しくなっている。そこで、比較例１に係る半導体装置では、図１に示すように、銅ワイヤ１８を使用して第１の基板電極１０Ｂと第２の基板電極２０Ｂとを接続している。具体的には、第１の基板電極１０Ｂ上に半導体チップ１２を配置し、半導体チップ１２上のソースパッド電極１４の所定位置１８Ｂに超音波を印加し、銅ワイヤ１８を接合している。符号１６はゲートパッド電極である。
しかし、比較例１に係る半導体装置によると、銅ワイヤ１８を接合する際に非常に大きな超音波のパワーが必要になり、デバイスを破壊してしまう。もしくは、破壊を防ぐためのパッドの構造を作成する必要があり、デバイス構造が複雑化してしまう。
[第１の実施の形態]
（半導体装置）
図２は、第１の実施の形態に係る半導体装置の模式的鳥瞰図である。
図２（ａ）に示すように、第１の実施の形態に係る半導体装置は、半導体チップ１２と、半導体チップ１２上のソースパッド電極１４を覆うように形成される高耐熱性の焼成膜２２とを備える。
例えば、高耐熱性の焼成膜２２は、銀焼成膜でもよいし、銅焼成膜でもよい。以下、銀焼成膜を「銀焼成キャップ２２」、銅焼成膜を「銅焼成キャップ２２」という。
図２（ｂ）に示すように、半導体チップ１２が第１の基板電極１０Ｂ上に配置され、超音波により銀焼成キャップ２２上に銅ワイヤ１８の一方端が接合される。また、超音波により銅ワイヤ１８の他方端が第２の基板電極２０Ｂに接合される。
尚、銅ワイヤ１８の代わりに、Ａｌワイヤやクラッドワイヤを適用しても良い。クラッドワイヤにおいては、中心部はＣｕで形成されているが、中心部はＣｕを覆うようにＡｌが接合されている。クラッドワイヤは、Ａｌワイヤに比べ高耐熱性・低熱抵抗性を有している。
ここで、第１の基板電極１０Ｂや第２の基板電極２０Ｂは、金属とセラミックスと金属との接合体からなる回路基板、例えばＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）基板やＡＭＢ（Active Metal Brazed, Active Metal Bond）基板などの絶縁基板（回路基板）の、チップ搭載面側の導体パターンにより構成することもできる。絶縁基板の表面側電極および裏面側電極の金属材料としては基本的には同じものが使われる。例えば、ＤＢＣ基板であれば、Ｃｕ／Ａｌ2Ｏ3／Ｃｕ構造、ＤＢＡ基板であれば、Ａｌ／ＡｌＮ／Ａｌ構造、ＡＭＢ基板であれば、Ｃｕ／Ｓｉ3Ｎ4／Ｃｕ構造などを適用可能である。ただし、表面側電極および裏面側電極では役割が多少異なる。表面側電極は、チップや電極などを接合したり、それぞれパターンを切り、正（Ｐ）側パワー電極、負（Ｎ）側パワー電極、出力（Ｏｕｔ）側パワー電極などの役目を果たす。裏面側電極は、冷却器へ接合されたり、ヒートスプレッダに接合したりと熱を下に伝える役目を有する。
以上のように、第１の実施の形態に係る半導体装置では、半導体チップ１２上のソースパッド電極１４上に高耐熱焼成材料（銀焼成又は銅焼成）でキャップを行う構造を採用している。これにより、銅ワイヤ接合時にかかる超音波のパワーが緩衝され、銅ワイヤ接合時にかかる大きな荷重からデバイスの破壊を防ぐことができるため、パワーサイクル耐量を向上させることが可能となる。
（銀焼成キャップによるデバイスへのダメージの低減効果）
図３は、第１の実施の形態に係る半導体装置のシミュレーションモデルを示す模式的断面構造図である。ここでは、図３に示すように、シリコンカーバイド（ＳｉＣ）ベースの半導体チップ１２上に酸化膜２５が形成され、酸化膜２５上にアルミニウム電極２６が形成され、アルミニウム電極２６上にメッキ工程で金（Ａｕ）薄膜２８が形成され、金薄膜２８上に銀焼成キャップ２２が形成されている。
ここでは、アルミニウム電極２６を例示しているが、電極の材料はアルミニウムに限定されるものではなく、銅（Ｃｕ）でもよい。
また、金薄膜２８は、銀焼成キャップ２２を付着させるためのものである。金薄膜２８に代えて、銀薄膜、又はパラジウム（Ｐｄ）薄膜を形成してもよい。
図４は、図３に示されるシミュレーションモデルの効果を示すグラフである。横軸は、銀焼成キャップ２２の膜厚ｔを示す。縦軸は、銀焼成キャップ２２に変位ＤＡを与えた際に酸化膜２５にかかる最大主応力比を示す。ここでは、銀焼成キャップ２２がない場合の酸化膜２５にかかる応力を「１」としている（点Ｐ１参照）。
図４に示される矢印Ｐを見ても分かるように、銀焼成キャップ２２がある場合は、劇的に酸化膜２５にかかる応力を低減できる。具体的には、銀焼成キャップ２２の膜厚ｔが５μｍである場合、最大主応力比は約０．４程度であった（点Ｐ２参照）。銀焼成キャップ２２の膜厚ｔが１０μｍである場合、最大主応力比は約０．２程度であった（点Ｐ３参照）。銀焼成キャップ２２の膜厚ｔが３０μｍである場合、最大主応力比は約０．１程度であった（点Ｐ４参照）。銀焼成キャップ２２の膜厚ｔは特に限定されるものではないが、例えば、約１０μｍ～１００μｍ程度であるのが望ましい（線Ｑ参照）。
以上のように、第１の実施の形態に係る半導体装置では、デバイス上の電極に銀焼成を用いてキャップを行うようにしている。このキャップ構造は、緩衝材の役割を果たすため、銅ワイヤ１８からのダメージを低減することが可能となる。もちろん、銅ワイヤ１８を使用すれば、非常に強い接合が可能になり、パワーサイクル耐量が増加するという効果もある。
[比較例２]
既に説明したように、パワーモジュールのジャンクション温度Ｔｊの上昇とともに、パワーサイクル耐量がアルミワイヤでは厳しくなっている。そこで、比較例２に係る半導体装置では、図５に示すように、リード材や電極柱などの上部配線２４を使用して第１の基板電極１０Ｂと第２の基板電極２０Ｂとを接続している。
このようにリード材や電極柱などの上部配線２４を使用する場合は、その接合材としてＰｂフリー系のはんだ１７Ａ，１７Ｂが使用される。Ｐｂフリー系のはんだ１７Ａ，１７Ｂとは、スズ（Ｓｎ）を主成分として、銀（Ａｇ）、銅（Ｃｕ）、スズ（Ｓｎ）などが添加物として配合されているＳｎ系のはんだである。しかし、Ｐｂフリー系のはんだ１７Ａ，１７Ｂを使用した場合、シリコンカーバイド（ＳｉＣ）など２００℃以上の耐熱性を持つデバイスでは、融点がジャンクション温度Ｔｊ＝２００℃に近く、さらにΔＴｊパワーサイクルが大きくなるため、パワーサイクル耐量は小さくなってしまう。
[第２の実施の形態]
（半導体装置）
図６は、第２の実施の形態に係る半導体装置の模式的鳥瞰図である。
図６に示すように、第２の実施の形態に係る半導体装置は、第１の実施の形態と同様、半導体チップ１２と、半導体チップ１２上のソースパッド電極１４を覆うように形成される高耐熱性の焼成膜２２とを備える。
第１の実施の形態と同様、高耐熱性の焼成膜２２は、銀焼成キャップ２２（又は銅焼成キャップ２２）である。銀焼成キャップ２２の膜厚ｔは特に限定されるものではないが、例えば、約１０μｍ～１００μｍ程度であるのが望ましい。
半導体チップ１２が第１の基板電極１０Ｂ上に配置され、はんだ２６Ａを接合材として高耐熱性の焼成膜２２上に平板状の上部配線２４の一方端が接合される。また、はんだ２６Ｂを接合材として上部配線２４の他方端が第２の基板電極２０Ｂに接合される。はんだ２６Ａ，２６Ｂには、比較例２と同様、Ｐｂフリー系のはんだを用いることができる。
以上のように、第２の実施の形態に係る半導体装置では、半導体チップ１２上のソースパッド電極１４上に高耐熱焼成材料（銀焼成又は銅焼成）でキャップを行い、その上に従来のはんだを使用するようにしている。これにより、はんだにかかる累積相当ひずみを減少させ、パワーサイクル耐量を向上させることが可能となる。
（銀焼成キャップ有無での累積相当ひずみの比較）
図７は、第２の実施の形態に係る半導体装置のシミュレーションモデル１（キャップ構造）を示す模式的断面構造図である。図７に示すように、シミュレーションモデル１では、Ｐｂフリー系のはんだ１７Ａを銀焼成キャップ２２上に使用している。はんだ１７Ａ，１７Ｂの膜厚は１００μｍであり、銀焼成キャップ２２の膜厚は５０μｍである場合を想定している。基板電極１０Ｂの裏面は、６５℃で冷却されることを想定している。
図８は、比較例２に係る半導体装置のシミュレーションモデル２（はんだ構造）を示す模式的断面構造図である。図８に示すように、シミュレーションモデル２では、Ｐｂフリー系のはんだ１７Ａ，１７Ｂのみを使用している。すなわち、銀焼成キャップ２２は、半導体チップ１２上には配置されておらず、半導体チップ１２下にのみ配置されている。はんだ１７Ａ，１７Ｂの膜厚は１５０μｍである場合を想定している。
図９は、シミュレーションモデル１とシミュレーションモデル２の比較結果を示すグラフである。縦軸は、はんだにかかる累積相当ひずみを示し、横軸は、ジャンクション温度Ｔｊを示す。累積相当ひずみは、はんだなどの材料の寿命を推定する際の目安として使用される。同じ材料では、累積相当ひずみが大きいほど寿命が短くなる。
点Ｓ１と点Ｓ２とを結ぶ線分Ｓは、シミュレーションモデル２（はんだ構造）における累積相当ひずみの変化を表している。線分Ｓを見ても分かるように、はんだ構造では、ジャンクション温度Ｔｊの上昇とともに累積相当ひずみが大きくなる。
一方、点Ｃ１と点Ｃ２とを結ぶ線分Ｃ＋Ｓは、シミュレーションモデル１（キャップ構造）における累積相当ひずみの変化を表している。線分Ｃ＋Ｓを見ても分かるように、キャップ構造では、銀焼成キャップ２２の緩衝効果により、ジャンクション温度Ｔｊが変わっても累積相当ひずみはほとんど変化しない。
具体的には、キャップ構造によれば、はんだ構造に比べて、ジャンクション温度Ｔｊが１２０℃である場合、累積相当ひずみは約３２％程度減少することが分かった（点Ｃ１，点Ｓ１参照）。また、ジャンクション温度Ｔｊが２００℃である場合、累積相当ひずみは約４４％程度減少することが分かった（点Ｃ２，点Ｓ２参照）。
以上のように、キャップ構造によれば、パワーサイクル耐量を向上できる、もしくはΔＴｊパワーサイクル、ＭａｘＴｊが大きくなってもパワーサイクル耐量を保持できる効果がある。
ここで、ΔＴｊパワーサイクルは、次式に示すように、パワーサイクルをオンしたときのジャンクション温度Ｔｊの最大値ＭａｘＴｊとオフしたときのジャンクション温度ＭｉｎＴｊとの差である。ＭａｘＴｊが１５０℃でＭｉｎＴｊが５０℃である場合、ΔＴｊパワーサイクルは１００℃となり、ＭａｘＴｊが２００℃でＭｉｎＴｊが５０℃である場合、ΔＴｊパワーサイクルは１５０℃となる。
Figure 0007175359000001
ΔＴｊパワーサイクルとパワーサイクル寿命の関係は、模式的に図１０に示すように表される。通常、図１０に示すように、ΔＴｊパワーサイクルが低いときは寿命が長くなる傾向が見られ（Ｔ１参照）、ΔＴｊパワーサイクルが高いときは寿命が短くなる傾向が見られる（Ｔ２参照）。また、点で接合するワイヤ材は亀裂１８Ｃが生じやすく（図１１参照）、面で接合するリード材の方が寿命が長い傾向がある。
（はんだの寿命と累積相当ひずみの関係）
次に、疲労寿命の算出方法について説明する。非弾性ひずみ（塑性ひずみ、クリープひずみ）が発生するような大きな負荷を繰り返しかけて、少ない繰り返し数（１０５サイクル以下）で疲労破壊させる場合を低サイクル疲労と呼ぶ。低サイクル疲労の疲労寿命は以下に示すマンソン・コフィン則で表される。
Figure 0007175359000002
ΔεＰは塑性ひずみ振幅［－］であり、Ｎｊは塑性疲労（疲労寿命）［回］であり、Ｃ，Ｎは材料物性値である。
Figure 0007175359000003
εａｃ＿ｎｅ（ｆｉｎ＿ｓｔｅｐ）は２サイクル目の累積相当ひずみであり、εａｃ＿ｎｅ（ｒｅｆ＿ｓｔｅｐ）は１サイクル目の累積相当ひずみである。図１２に示すように、時間の経過とともにひずみ量は飽和するため、数３では、１サイクル目と２サイクル目の間をとるようにしている。マンソン・コフィン則によれば、ΔεＰが小さいと寿命は延びる。キャップ構造によれば、累積相当ひずみが小さくなるため、はんだの寿命が延びることが分かる。
以上のように、第２の実施の形態に係る半導体装置では、Ｐｂフリー系のはんだ１７Ａ，１７Ｂを銀焼成キャップ２２上に使用するようにしている。これにより、はんだが直接受けていた応力を銀焼成キャップ２２で緩衝することにより、はんだにかかる累積相当ひずみを減少させ、パワーサイクル耐量を向上させることが可能となる。
[製造方法]
以下、第１又は第２の実施の形態に係る半導体装置の製造方法について説明する。
まず、図１３（ａ）に示すように、半導体チップ１２の上部に金薄膜２８を形成する。次いで、図１３（ｂ）に示すように、スキージ３０を用いてマスク２８Ｍの開口部から焼成ペースト２２Ｐを押し込み、ソースパッド電極１４に対応する領域にマスク印刷を行う。次いで、図１３（ｃ）に示すように、焼成ペースト２２Ｐがマスク印刷された半導体チップ１２をホットプレート３２の上で乾燥させる。最後に、図１３（ｄ）に示すように、加熱プレート３４Ｕ，３４Ｄを用いて半導体チップ１２を焼成（熱＋加圧）する。これにより、図１４に示すように、半導体チップ１２の上部に銀焼成キャップ２２を形成することができる。
尚、上記の工程において、マスク印刷の代わりに、ディスペンス法を適用しても良い。ディスペンス法を用いても同程度の品質の焼成膜を作成可能である。
[モジュール]
以下、第１又は第２の実施の形態に係る半導体装置を複数個備えるパワーモジュールの構成について説明する。
図１５は、第２の実施の形態に係る半導体装置を用いたモジュールの構成図（写真）であり、（ａ）は鳥瞰図、（ｂ）は平面図である。図１５に示すように、第１の基板電極１０Ｂと第２の基板電極２０Ｂとが上部配線２４により接続されている。第１の基板電極１０Ｂと第２の基板電極２０Ｂのそれぞれから外方に信号電極端子Ｇ１，Ｄ１，Ｓ１、信号電極端子Ｇ４，Ｄ４，Ｓ４が引き出されている。もちろん、第１の基板電極１０Ｂと第２の基板電極２０Ｂ以外の基板電極を上部配線２４により接続することも可能である。また、基板電極１０Ｂには、ハイレベル側のＭＩＳＦＥＴＱ１のドレインＤ１に対応するパワー端子Ｐが接続され、基板電極２０Ｂには、ローレベル側のＭＩＳＦＥＴＱ４のドレインＤ４若しくはハイレベル側のＭＩＳＦＥＴＱ１のソースＳ１に対応するに対応するパワー端子Ｏ（出力端子）が接続される。さらに、ローレベル側のＭＩＳＦＥＴＱ１のソースパッド電極Ｓ１に上部配線２４を介して接続されるランド電極には、ローレベル側のＭＩＳＦＥＴＱ４のソースＳ４に対応するパワー端子Ｎが接続される。以上の説明において、ハイレベル側のＭＩＳＦＥＴＱ１およびローレベル側のＭＩＳＦＥＴＱ４は、例えば、図２６（ａ）に示すようなツーインワンモジュールの回路を構成する半導体デバイスの対応している。尚、図２６（ｂ）に示すようなツーインワンモジュールのＩＧＢＴ Ｑ１・Ｑ４であっても良い。以下同様である。
図１６は、図１５に示されるモジュールを成形した後の構成図（写真）である。図１６に示すように、第１の基板電極１０Ｂや第２の基板電極２０Ｂは樹脂Ｍなどで成形される。
図１７及び図１８は、図１５に示されるモジュールを部分的に拡大した写真である。図１７及び図１８に示すように、第１の基板電極１０Ｂ上に半導体チップ１２が配置されている。半導体チップ１２に銀焼成キャップ２２が形成され、その銀焼成キャップ２２上にはんだ２６Ａ，２６Ｂを使用して上部配線２４を接合している。
図１９は、図１５に示されるモジュールの全体を示す写真である。図２０は、図１５に示されるモジュールを部分的に拡大した写真である。図１９及び図２０に示すように、半導体チップ１２がワイヤーＷを介して信号電極端子Ｇ１，Ｄ１，Ｓ１、信号電極端子Ｇ４，Ｄ４，Ｓ４に接続されている。
図２１は、第１の実施の形態に係る半導体装置を用いたモジュールの模式的構成図である。図２１に示すように、１つの半導体チップ１２に複数本の銅ワイヤ１８を接合することも可能である。
[接合エネルギー]
次に、超音波で接合する際の接合エネルギーについて説明する。
接合エネルギーは、次式に示すように、接合時の摩擦係数μと速度ｖと圧力Ｐを時間で積分したものである。摩擦係数μも速度ｖも圧力Ｐの関数である。一般的に、接合エネルギーが高い程接合力も高くなる。
Figure 0007175359000004
[ΔＴｊパワーサイクルテスト]
第１又は第２の実施の形態に係る半導体装置のΔＴｊパワーサイクルテストにおける電流ＩCと温度Ｔの変化の模式図は、図２２に示すように表される。
ΔＴｊパワーサイクルテストは、図２２に示すように、接合温度を相対的に短時間の周期で上昇・下降させるテストであり、例えば、ワイヤ接合部などの寿命を評価することができる。
パワーサイクル試験の場合は、図２２に示すように、半導体装置モジュールに通電・遮断を繰り返し、チップを発熱させる。第１又は第２の実施の形態に係る半導体装置のΔＴｊパワーサイクルテストにおいては、例えば、Ｔｊ＝１５０℃を２ｓ、その後オフして冷却温度になるまでの時間（例Ｔｊ＝５０℃、オフ時間＝１８ｓ）を繰り返し行う。
[熱サイクルテスト]
第１又は第２の実施の形態に係る半導体装置において、熱サイクルテストにおける温度プロファイル例は、図２３に示すように表される。熱サイクルテストは大気雰囲気中で行われ、マイナス４０℃～プラス１５０℃の範囲で実施した。熱サイクルの１サイクルの周期は８０分であり、その内訳は、マイナス４０℃で３０分、マイナス４０℃からプラス１５０℃までの昇温時間１０分、プラス１５０℃で３０分、プラス１５０℃からマイナス４０℃までの冷却時間１０分である。１００サイクル毎に順方向電圧降下Ｖｆ、逆方向耐圧Ｖｒを測定したが、特性劣化は観測されていない。
通常、熱サイクルテスト、もしくはパワーサイクル試験でも接合部の劣化が始まると、順方向などの高電流を流す試験では抵抗が増加し、順方向電圧Ｖｆが変化する。
パワーサイクル耐量は特性劣化も含めて起こってもその劣化の進行が遅い場合には、パワーサイクル耐量が高いと評価することができる。
以上のΔＴｊパワーサイクルテストおよび熱サイクルテストの結果より、第１又は第２の実施の形態に係る半導体装置の銅ワイヤ１８又は上部配線２４の接合強度は、充分に確保されている。
なお、第１又は第２の実施の形態では、銀焼成キャップ２２上に銅ワイヤ１８又ははんだ２６Ａを配置することとしているが、これに限定されるものではない。例えば、銀焼成キャップ２２上に銀焼成で上部配線２４を接合するようにしてもよい。銀焼成キャップ２２上に銀焼成することで膜厚を増加させることができる。これにより、はんだ２６Ａよりも高耐熱化を図ることができ、信頼性を向上させることが可能となる。
[半導体装置の具体例]
第１又は第２の実施の形態に係る半導体装置２０であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現は、図２４（ａ）に示すように表され、ワンインワンモジュールのＩＧＢＴの模式的回路表現は、図２４（ｂ）に示すように表される。
図２４（ａ）には、ＭＩＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＩＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。同様に、図２４（ｂ）には、ＩＧＢＴＱに逆並列接続されるダイオードＤＩが示されている。ＩＧＢＴＱの主電極は、コレクタ端子ＣＴおよびエミッタ端子ＥＴで表される。ダイオードＤＩとしては、ファーストリカバリダイオード（ＦＲＤ）や、ショットキーバリアダイオード（ＳＢＤ）を外付けしても良い。また、ＭＩＳＦＥＴの半導体基板中に形成されるダイオードのみを用いても良い。
また、第１又は第２の実施の形態に係る半導体装置２０であって、ワンインワンモジュールのＳｉＣ ＭＩＳＦＥＴの詳細回路表現は、図２５に示すように表される。
また、１つのモジュールに複数個のＭＩＳＦＥＴが内蔵されていても良い。一例として５チップ（ＭＩＳＦＥＴ×５）搭載可能であり、それぞれのＭＩＳＦＥＴＱは、５個まで並列接続可能である。尚、５チップの内、一部をダイオードＤＩ用として搭載することも可能である。
さらに詳細には、図２５に示すように、ＭＩＳＦＥＴＱに並列にセンス用ＭＩＳＦＥＴＱｓが接続される。センス用ＭＩＳＦＥＴＱｓは、ＭＩＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。図２５において、ＳＳは、ソースセンス端子、ＣＳは、電流センス端子であり、Ｇは、ゲート信号端子である。尚、第１又は第２の実施の
形態においても半導体デバイスＱには、センス用ＭＩＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
また、第１又は第２の実施の形態に係る半導体装置２０Ｔであって、ツーインワンモジュールのＳｉＣ ＭＩＳＦＥＴの模式的回路表現は、図２６（ａ）に示すように表される。
図２６（ａ）に示すように、２個のＭＩＳＦＥＴＱ１・Ｑ４と、ＭＩＳＦＥＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＭＩＳＦＥＴＱ１のゲート信号端子であり、Ｓ１は、ＭＩＳＦＥＴＱ１のソース端子である。Ｇ４は、ＭＩＳＦＥＴＱ４のゲート信号端子であり、Ｓ４は、ＭＩＳＦＥＴＱ４のソース端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
また、第１又は第２の実施の形態に係る半導体装置２０Ｔであって、ツーインワンモジュールのＩＧＢＴの模式的回路表現は、図２６（ｂ）に示すように表される。図２６（ｂ）に示すように、２個のＩＧＢＴＱ１・Ｑ４と、ＩＧＢＴＱ１・Ｑ４に逆並列接続されるダイオードＤ１・Ｄ４が１つのモジュールに内蔵されている。Ｇ１は、ＩＧＢＴＱ１のゲート信号端子であり、Ｅ１は、ＩＧＢＴＱ１のエミッタ端子である。Ｇ４は、ＩＧＢＴＱ４のゲート信号端子であり、Ｅ４は、ＩＧＢＴＱ４のエミッタ端子である。Ｐは、正側電源入力端子であり、Ｎは、負側電源入力端子であり、Ｏは、出力端子である。
（半導体デバイスの構成例）
第１又は第２の実施の形態に適用可能な半導体デバイスの例であって、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図２７（ａ）に示すように表され、ＩＧＢＴの模式的断面構造は、図２７（ｂ）に示すように表される。
第１又は第２の実施の形態に適用可能な半導体デバイス１１０（Ｑ）の例として、ＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図２７（ａ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図２７（ａ）では、半導体デバイス１１０は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＩＳＦＥＴで構成されているが、後述する図３１に示すように、ｎチャネル縦型ＳｉＣ ＴＭＩＳＦＥＴなどで構成されていても良い。
また、第１又は第２の実施の形態に適用可能な半導体デバイス１１０（Ｑ）には、ＳｉＣ ＭＩＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを採用することもできる。
第１又は第２の実施の形態に適用可能な半導体デバイス１１０には、ＳｉＣ系、ＧａＮ系のいずれかのパワーデバイスを採用可能である。
さらには、第１又は第２の実施の形態に適用可能な半導体デバイス１１０には、バンドギャップエネルギーが、例えば、１．１ｅＶ～８ｅＶのワイドギャップ型と云われる半導体を用いることができる。
同様に、第１又は第２の実施の形態に適用可能な半導体デバイス１１０Ａ（Ｑ）の例として、ＩＧＢＴは、図２７（ｂ）に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたエミッタ領域１３０Ｅと、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅと、半導体基板１２６の表面と反対側の裏面に配置されたｐ+コレクタ領域１２４Ｐと、ｐ+コレクタ領域１２４Ｐに接続されたコレクタ電極１３６Ｃとを備える。
図２７（ｂ）では、半導体デバイス１１０Ａは、プレーナゲート型のｎチャネル縦型ＩＧＢＴで構成されているが、トレンチゲート型ｎチャネル縦型ＩＧＢＴなどで構成されていても良い。
第１又は第２の実施の形態に適用可能な半導体デバイス１１０の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＩＳＦＥＴの模式的断面構造は、図２８に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２８に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板１２６内には、図２７（ａ）或いは、図２８の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２８に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜１４４上にソースパッド電極ＳＰが延在して配置されていても良い。
第１又は第２の実施の形態に適用する半導体デバイス１１０Ａの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＩＧＢＴの模式的断面構造は、図２９に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続され、エミッタパッド電極ＥＰは、エミッタ領域１３０Ｅおよびｐボディ領域１２８に接続されたエミッタ電極１３４Ｅに接続される。
また、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰは、図２９に示すように、半導体デバイス１１０Ａの表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。尚、ゲートパッド電極ＧＰおよびエミッタパッド電極ＥＰの下方の半導体基板１２６内には、図２７（ｂ）或いは、図２９の中央部と同様に、微細構造のＩＧＢＴ構造が形成されていても良い。
さらに、図２９に示すように、中央部のＩＧＢＴ構造においても、パッシベーション用の層間絶縁膜１４４上にエミッタパッド電極ＥＰが延在して配置されていても良い。
ーＳｉＣ ＤＩＭＩＳＦＥＴー
第１又は第２の実施の形態に適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＤＩＭＩＳＦＥＴの模式的断面構造は、図３０に示すように表される。
第１又は第２の実施の形態に適用可能なＳｉＣ ＤＩＭＩＳＦＥＴは、図３０に示すように、ｎ-高抵抗層からなる半導体基板１２６と、半導体基板１２６の表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８間の半導体基板１２６の表面上に配置されたゲート絶縁膜１３２と、ゲート絶縁膜１３２上に配置されたゲート電極１３８と、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６の表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３０では、半導体デバイス１１０は、ｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０が、ダブルイオン注入（ＤＩ）で形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図３０に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４上に配置される。
ＳｉＣ ＤＩＭＩＳＦＥＴは、図３０に示すように、ｐボディ領域１２８に挟まれたｎ-高抵抗層からなる半導体基板１２６内に、破線で示されるような空乏層が形成されるため、接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETが形成される。また、ｐボディ領域１２８／半導体基板１２６間には、図３０に示すように、ボディダイオードＢＤが形成される。
ーＳｉＣ ＴＭＩＳＦＥＴー
第１又は第２の実施の形態に適用可能な半導体デバイス１１０の例であって、ＳｉＣ ＴＭＩＳＦＥＴの模式的断面構造は、図３１に示すように表される。
第１又は第２の実施の形態に適用可能なＳｉＣ ＴＭＩＳＦＥＴは、図３１に示すように、ｎ層からなる半導体基板１２６Ｎと、半導体基板１２６Ｎの表面側に形成されたｐボディ領域１２８と、ｐボディ領域１２８の表面に形成されたｎ+ソース領域１３０と、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチの内にゲート絶縁層１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧと、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４と、半導体基板１２６Ｎの表面と反対側の裏面に配置されたｎ+ドレイン領域１２４と、ｎ+ドレイン領域１２４に接続されたドレイン電極１３６とを備える。
図３１では、半導体デバイス１１０は、ｐボディ領域１２８を貫通し、半導体基板１２６Ｎまで形成されたトレンチ内にゲート絶縁層１３２および層間絶縁膜１４４Ｕ・１４４Ｂを介して形成されたトレンチゲート電極１３８ＴＧが形成され、ソースパッド電極ＳＰは、ソース領域１３０およびｐボディ領域１２８に接続されたソース電極１３４に接続される。ゲートパッド電極ＧＰ（図示省略）は、ゲート絶縁膜１３２上に配置されたゲート電極１３８に接続される。また、ソースパッド電極ＳＰおよびゲートパッド電極ＧＰ（図示省略）は、図３１に示すように、半導体デバイス１１０の表面を覆うパッシベーション用の層間絶縁膜１４４Ｕ上に配置される。
ＳｉＣ ＴＭＩＳＦＥＴでは、ＳｉＣ ＤＩＭＩＳＦＥＴのような接合型ＦＥＴ（ＪＦＥＴ）効果に伴うチャネル抵抗ＲJFETは形成されない。また、ｐボディ領域１２８／半導体基板１２６Ｎ間には、ボディダイオードＢＤが形成される。
第１又は第２の実施の形態に係る半導体装置を用いて構成した３相交流インバータ１４０の模式的回路構成において、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３２（ａ）に示すように表される。同様に、第１又は第２の実施の形態に係る半導体装置を用いて
構成した３相交流インバータ１４０Ａの模式的回路構成において、半導体デバイスとしてＩＧＢＴを適用し、電源端子ＰＬ、接地端子ＮＬ間にスナバコンデンサＣを接続した回路構成例は、図３２（ｂ）に示すように表される。
第１又は第２の実施の形態に係る半導体装置を電源Ｅと接続する際、接続ラインの有するインダクタンスＬによって、ＳｉＣ ＭＩＳＦＥＴやＩＧＢＴのスイッチング速度が速いため、大きなサージ電圧Ｌｄｉ／ｄｔを生ずる。例えば、電流変化ｄｉ＝３００Ａ、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０9(Ａ／ｓ)となる。インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｖにこのサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬ間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収することができる。
（半導体装置を適用した応用例）
次に、図３３を参照して、半導体デバイスとしてＳｉＣ ＭＩＳＦＥＴを適用した第１又は第２の実施の形態に係る半導体装置を用いて構成した３相交流インバータ１４０について説明する。
図３３に示すように、３相交流インバータ１４０は、ゲートドライブ部１５０と、ゲートドライブ部１５０に接続された半導体装置部１５２と、３相交流モータ部１５４とを備える。半導体装置部１５２は、３相交流モータ部１５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０は、ＳｉＣ ＭＩＳＦＥＴＱ１・Ｑ４、ＳｉＣ ＭＩＳＦＥＴＱ２・Ｑ５、およびＳｉＣ ＭＩＳＦＥＴＱ３・Ｑ６に接続されている。
半導体装置部１５２は、蓄電池（Ｅ）１４６が接続されたコンバータ１４８のプラス端子（＋）とマイナス端子（－）間に接続され、インバータ構成のＳｉＣ ＭＩＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。また、ＳｉＣ ＭＩＳＦＥＴＱ１～Ｑ６のソース・ドレイン間には、フリーホイールダイオードＤ１～Ｄ６がそれぞれ逆並列に接続されている。
次に、図３４を参照して、半導体デバイスとしてＩＧＢＴを適用した第１又は第２の実施の形態に係る半導体装置２０Ｔを用いて構成した３相交流インバータ１４０Ａについて説明する。
図３４に示すように、３相交流インバータ１４０Ａは、ゲートドライブ部１５０Ａと、ゲートドライブ部１５０Ａに接続された半導体装置部１５２Ａと、３相交流モータ部１５４Ａとを備える。半導体装置部１５２Ａは、３相交流モータ部１５４ＡのＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部１５０Ａは、ＩＧＢＴＱ１・Ｑ４、ＩＧＢＴＱ２・Ｑ５、およびＩＧＢＴＱ３・Ｑ６に接続されている。
半導体装置部１５２Ａは、蓄電池（Ｅ）１４６Ａが接続されたコンバータ１４８Ａのプラス端子（＋）とマイナス端子（－）間に接続され、インバータ構成のＩＧＢＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６を備える。さらに、ＩＧＢＴＱ１～Ｑ６のエミッタ・コレクタ間には、フリーホイールダイオードＤ１～Ｄ６がそれぞれ逆並列に接続されている。
本実施の形態に係る半導体装置或いはパワーモジュールは、ワンインワン、ツーインワン、フォーインワン、シックスインワン若しくはセブンインワン型のいずれにも形成可能
である。
以上説明したように、本実施の形態によれば、パワーサイクル耐量を向上させることが可能な半導体装置、パワーモジュール及びその製造方法を提供することができる。
［その他の実施の形態］
上記のように、実施の形態について記載したが、この開示の一部をなす論述および図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、ここでは記載していない様々な実施の形態などを含む。
本実施の形態の半導体装置およびパワーモジュールは、ＩＧＢＴモジュール、ダイオードモジュール、ＭＯＳモジュール（Ｓｉ、ＳｉＣ、ＧａＮ）等の半導体モジュール作製技術に利用することができ、ＨＥＶ／ＥＶ向けのインバータ、産業機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１０Ｂ…第１の基板電極
１２…半導体チップ
１４…ソースパッド電極
１６…ゲートパッド電極
１７Ａ，１７Ｂ，２６Ａ，２６Ｂ…はんだ
１８…銅ワイヤ
２０Ｂ…第２の基板電極
２２…高耐熱性の焼成膜（銀焼成キャップ，銅焼成キャップ）
２４…上部配線
２５…酸化膜
２６…アルミニウム電極
２８…金薄膜
Ｔｊ…ジャンクション温度

Claims (18)

  1. 絶縁性の基板上に形成された第１の基板電極、第２の基板電極、および第３の基板電極と、
    前記第１の基板電極上に配置され、表面と裏面とを有する半導体チップであって、前記表面側に形成されている層間絶縁膜上に形成された制御電極に接続された信号に応じて前記表面側の前記層間絶縁膜上に形成された第１電極と裏面側に形成された第２電極との間のスイッチング動作を行う前記半導体チップと、
    前記表面側に形成され、前記制御電極上を除いて前記第１電極を覆う高耐熱性膜と、
    前記高耐熱性膜と前記第２の基板電極との間を電気的に接続する第１のワイヤまたは平板状の上部配線と、
    前記第３の基板電極と前記制御電極との間を電気的に接続する第３のワイヤと
    を備える、半導体装置。
  2. 前記第１の基板電極および前記第２の基板電極には、外部接続用の端子がそれぞれ接続される、請求項１に記載の半導体装置。
  3. 前記第１電極上の前記高耐熱性膜に接続される前記第１のワイヤまたは前記上部配線とは別に、前記第１電極に直接接続される第４のワイヤを備える、請求項１に記載の半導体装置。
  4. 前記第４のワイヤが接続される部分の前記第１電極は、前記表面側に前記高耐熱性膜に覆われないように形成される、請求項３に記載の半導体装置。
  5. 前記第１乃至第３の基板電極と前記半導体チップと前記第１のワイヤまたは前記上部配線と前記外部接続用の端子の少なくとも一部とを封止する樹脂をさらに備える、請求項２に記載の半導体装置。
  6. 前記半導体チップの前記第１電極と前記第２の基板電極との間を電気的に接続する複数の前記第１のワイヤを前記高耐熱性膜に接合した、請求項１に記載の半導体装置。
  7. 前記第１のワイヤまたは平板状の前記上部配線の厚みは、前記第１乃至第３の基板電極の各々の厚みよりも厚い、請求項１に記載の半導体装置。
  8. 前記半導体チップは、第１のＳｉＣ ＭＩＳＦＥＴと第２のＳｉＣ ＭＩＳＦＥＴとを備え、前記第１のＳｉＣ ＭＩＳＦＥＴおよび前記第２のＳｉＣ ＭＩＳＦＥＴにそれぞれ逆並列接続される第１のダイオードおよび第２のダイオードが１つのモジュールに内蔵されている、請求項１に記載の半導体装置。
  9. 前記高耐熱性膜上に第３電極が形成されており、前記第３電極を介して平板状の前記上部配線が前記高耐熱性膜に接合される、請求項１に記載の半導体装置。
  10. 前記第３電極は前記高耐熱性膜よりも厚い、請求項９に記載の半導体装置。
  11. 前記高耐熱性膜は、角部を面取りするようにして前記第１電極上にキャップ配置された、請求項１に記載の半導体装置。
  12. 前記高耐熱性膜の厚さ範囲が１０μｍ～１００μｍである、請求項１に記載の半導体装置。
  13. 前記高耐熱性膜は、銀焼成膜である、請求項１に記載の半導体装置。
  14. 前記高耐熱性膜は、銅焼成膜である、請求項１に記載の半導体装置。
  15. 前記第１のワイヤは、銅ワイヤ、Ａｌワイヤ若しくは、中心部のＣｕを覆うようにＡｌが接合されたクラッドワイヤを備え、
    前記第１のワイヤの一方端が超音波接合されている、請求項１に記載の半導体装置。
  16. 前記半導体チップはパワー用トランジスタを備えており、
    前記第１電極が設けられる場所の下方に前記パワー用トランジスタが形成されている、請求項１に記載の半導体装置。
  17. 前記第１の基板電極には、パワー端子が接続され、前記第２の基板電極には、出力端子が接続され、前記第３の基板電極には、信号電極端子が接続される、請求項１に記載の半導体装置。
  18. 請求項１～１７のいずれか１項に記載の半導体装置を複数個備える、パワーモジュール。
JP2021136430A 2016-04-19 2021-08-24 半導体装置及びパワーモジュール Active JP7175359B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022178415A JP7494271B2 (ja) 2016-04-19 2022-11-07 半導体装置及びパワーモジュール
JP2024082690A JP2024105667A (ja) 2016-04-19 2024-05-21 半導体装置及びパワーモジュール

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016083634 2016-04-19
JP2016083634 2016-04-19
JP2018513160A JP6935392B2 (ja) 2016-04-19 2017-04-14 半導体装置、パワーモジュール及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018513160A Division JP6935392B2 (ja) 2016-04-19 2017-04-14 半導体装置、パワーモジュール及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022178415A Division JP7494271B2 (ja) 2016-04-19 2022-11-07 半導体装置及びパワーモジュール

Publications (2)

Publication Number Publication Date
JP2021185615A JP2021185615A (ja) 2021-12-09
JP7175359B2 true JP7175359B2 (ja) 2022-11-18

Family

ID=60116016

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018513160A Active JP6935392B2 (ja) 2016-04-19 2017-04-14 半導体装置、パワーモジュール及びその製造方法
JP2021136430A Active JP7175359B2 (ja) 2016-04-19 2021-08-24 半導体装置及びパワーモジュール
JP2022178415A Active JP7494271B2 (ja) 2016-04-19 2022-11-07 半導体装置及びパワーモジュール
JP2024082690A Pending JP2024105667A (ja) 2016-04-19 2024-05-21 半導体装置及びパワーモジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018513160A Active JP6935392B2 (ja) 2016-04-19 2017-04-14 半導体装置、パワーモジュール及びその製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022178415A Active JP7494271B2 (ja) 2016-04-19 2022-11-07 半導体装置及びパワーモジュール
JP2024082690A Pending JP2024105667A (ja) 2016-04-19 2024-05-21 半導体装置及びパワーモジュール

Country Status (5)

Country Link
US (4) US10790247B2 (ja)
JP (4) JP6935392B2 (ja)
CN (2) CN115020258A (ja)
DE (1) DE112017002080T5 (ja)
WO (1) WO2017183580A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002080T5 (de) * 2016-04-19 2019-01-24 Rohm Co., Ltd. Halbleiterbauteil, leistungsmodul und herstellungsverfahren für das halbleiterbauteil
JP7371393B2 (ja) * 2019-08-22 2023-10-31 富士電機株式会社 駆動装置、半導体装置及びゲート駆動方法
CN112201628A (zh) * 2020-08-24 2021-01-08 株洲中车时代半导体有限公司 一种功率模块封装结构及其制备方法
JP7412310B2 (ja) * 2020-09-14 2024-01-12 三菱電機株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216772A (ja) 2011-03-29 2012-11-08 Seiko Instruments Inc 半導体装置及びその製造方法
JP2014082367A (ja) 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2016004796A (ja) 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100849A (ja) * 1998-09-24 2000-04-07 Sony Corp 半導体装置およびその製造方法
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
JP4708399B2 (ja) 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
JP2009179825A (ja) * 2008-01-29 2009-08-13 Daiken Chemical Co Ltd 電子部品の電極接続方法及び電子部品
WO2013125022A1 (ja) * 2012-02-24 2013-08-29 株式会社日立製作所 半導体装置
JP6084367B2 (ja) * 2012-04-06 2017-02-22 株式会社 日立パワーデバイス 半導体装置
DE112012006690B4 (de) * 2012-07-11 2021-06-24 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP6161251B2 (ja) * 2012-10-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103811446B (zh) 2012-11-15 2016-08-10 万国半导体(开曼)股份有限公司 一种半导体器件中的铜线键接结构及其制造方法
JP5975911B2 (ja) * 2013-03-15 2016-08-23 ルネサスエレクトロニクス株式会社 半導体装置
US9054091B2 (en) * 2013-06-10 2015-06-09 Alpha & Omega Semiconductor, Inc. Hybrid packaged lead frame based multi-chip semiconductor device with multiple semiconductor chips and multiple interconnecting structures
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
CN107155372B (zh) * 2014-11-28 2019-10-01 日产自动车株式会社 半桥功率半导体模块及其制造方法
TW201721832A (zh) * 2015-12-10 2017-06-16 力智電子股份有限公司 具熱感測功能的功率金氧半電晶體晶粒以及積體電路
DE112017002080T5 (de) * 2016-04-19 2019-01-24 Rohm Co., Ltd. Halbleiterbauteil, leistungsmodul und herstellungsverfahren für das halbleiterbauteil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216772A (ja) 2011-03-29 2012-11-08 Seiko Instruments Inc 半導体装置及びその製造方法
JP2014082367A (ja) 2012-10-17 2014-05-08 Nippon Micrometal Corp パワー半導体装置
JP2016004796A (ja) 2014-06-13 2016-01-12 ローム株式会社 パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
WO2017183580A1 (ja) 2017-10-26
US10790247B2 (en) 2020-09-29
US20190019771A1 (en) 2019-01-17
DE112017002080T5 (de) 2019-01-24
JPWO2017183580A1 (ja) 2019-02-21
US11189586B2 (en) 2021-11-30
JP2023015214A (ja) 2023-01-31
US11658140B2 (en) 2023-05-23
US20230253352A1 (en) 2023-08-10
CN115020258A (zh) 2022-09-06
US12074129B2 (en) 2024-08-27
JP2024105667A (ja) 2024-08-06
JP2021185615A (ja) 2021-12-09
CN109075086A (zh) 2018-12-21
US20220052003A1 (en) 2022-02-17
JP7494271B2 (ja) 2024-06-03
US20200343208A1 (en) 2020-10-29
CN109075086B (zh) 2022-07-15
JP6935392B2 (ja) 2021-09-15

Similar Documents

Publication Publication Date Title
JP7175359B2 (ja) 半導体装置及びパワーモジュール
US10483216B2 (en) Power module and fabrication method for the same
JP7535606B2 (ja) パワー半導体装置およびその製造方法
JP6765469B2 (ja) パワーモジュール半導体装置
Wang et al. Reliability improvement of a double-sided IGBT module by lowering stress gradient using molybdenum buffers
US9721875B2 (en) Power module and fabrication method for the same
JP6097013B2 (ja) パワーモジュール半導体装置
JP6077773B2 (ja) パワーモジュール半導体装置
JP7125931B2 (ja) パワーモジュールおよびその製造方法
JP2014120639A (ja) パワーモジュール半導体装置
US10937767B2 (en) Chip packaging method and device with packaged chips
JP2014053403A (ja) パワーモジュール半導体装置
JP2019140398A (ja) パワーモジュールおよびその製造方法
JP7570298B2 (ja) 半導体装置
US20230028808A1 (en) Semiconductor device
JP6630762B2 (ja) パワーモジュール
Li et al. A high performance and low cost thin IGBT module for automotive applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221108

R150 Certificate of patent or registration of utility model

Ref document number: 7175359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150