JP2022189034A - チップ抵抗器およびチップ抵抗器の製造方法 - Google Patents
チップ抵抗器およびチップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP2022189034A JP2022189034A JP2021097368A JP2021097368A JP2022189034A JP 2022189034 A JP2022189034 A JP 2022189034A JP 2021097368 A JP2021097368 A JP 2021097368A JP 2021097368 A JP2021097368 A JP 2021097368A JP 2022189034 A JP2022189034 A JP 2022189034A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- coat layer
- expected
- electrodes
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title description 15
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000011521 glass Substances 0.000 claims abstract description 39
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 65
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000009966 trimming Methods 0.000 description 9
- 238000001035 drying Methods 0.000 description 5
- 239000000523 sample Substances 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 239000012463 white pigment Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/005—Surface mountable, e.g. chip trimmer potentiometer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
【課題】製造工程が単純で小型化に好適なチップ抵抗器を提供する。【解決手段】大判基板10A上に設定された2次分割予想ラインL2で挟まれて1次分割予想ラインL1と直交方向に延びる領域内に抵抗体2を帯状に形成し、この抵抗体2上に所定間隔を存して対向する複数の表電極3を1次分割予想ラインL1に跨るように形成した後、各抵抗体2を覆って2次分割予想ラインL2と交差する方向に延びるガラスコート層7を形成すると共に、ガラスコート層7の上から大判基板10Aの表面全体を覆う樹脂コート層8を形成し、しかる後、大判基板10Aを1次分割予想ラインL1と2次分割予想ラインL2に沿ってダイシングして個々のチップ素体10Bを得るようにした。【選択図】図6
Description
本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
この種のチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う絶縁性の保護膜と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡するように絶縁基板の両端部に形成された一対の端面電極とを備えて構成されており、端面電極の外表面はめっき処理により形成された外部電極で覆われている。
通常、このようなチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護層等を一括して形成した後、この大判基板を格子状に分割して個々のチップ素体を得るようにしている。かかる分割方法としては、大判基板に予め断面V字状の分割溝を格子状に設けておき、これら分割溝に沿って大判基板をブレイクするという方法が広く知られているが、近年のチップ抵抗器の小型化に伴って、分割溝を設ける代わりにダイシングによって大判基板を切断するという方法が採用されている(例えば、特許文献1参照)。
上記特許文献1に開示されたチップ抵抗器の製造方法では、まず、格子状に延びる1次分割予想ラインと2次分割予想ラインが設定された大判基板の表面に、2次分割予想ラインを跨いで1次分割予想ラインに重なるように帯状に延びる複数の表電極を形成した後、これら表電極間を橋絡するように2次分割予想ラインで挟まれた領域内に複数の抵抗体を形成する。次に、大判基板の表面を2次分割予想ラインに沿ってレーザースクライブして幅広のスクライブ痕を形成することにより、帯状に延びる表電極を2次分割予想ライン上で分断する。次に、抵抗体を覆うガラスコート層(アンダーコート層)を形成した後、抵抗体の両端部に接続する一対の表電極にプローブを当接して抵抗体の抵抗値を測定しながら、ガラスコート層の上からレーザー光を照射して抵抗体にトリミング溝を形成することにより、抵抗体の抵抗値を調整して目標抵抗値範囲まで切り上げる。次に、1次分割予想ラインで挟まれた領域内にガラスコート層と抵抗体を覆うように帯状の樹脂コート層(オーバーコート層)を形成した後、大判基板を1次分割予想ラインと2次分割予想ラインに沿ってダイシングブレードで切断することにより、チップ抵抗器と外形を同じくする個々のチップ素体を形成するようにしている。
このような工程を備えたチップ抵抗器の製造方法においては、抵抗体の抵抗値を調整する前に、1次分割予想ラインに重なる位置に帯状に形成された表電極が2次分割予想ライン上で分断されているため、抵抗体の両端部に接続する一対の表電極にプローブを当接することにより、抵抗体の抵抗値を測定しながら抵抗体にトリミング溝を形成することができる。
特許文献1に記載されたチップ抵抗器の製造方法では、大判基板に設定された2次分割予想ラインを縦断するように1次分割予想ライン上に沿って複数の表電極を形成した後、これら表電極間を橋絡するように2次分割予想ラインで挟まれた領域内に複数の抵抗体を形成するようにしているため、抵抗体の抵抗値を調整する工程の前に、抵抗体の両端部に接続する表電極をレーザースクライブにより2次分割予想ラインに沿って分断する必要がある。しかしながら、かかるレーザースクライブは、大判基板の表面に向けて照射したレーザー光を2次分割予想ラインに沿って走査してV字状溝を形成し、これを2次分割予想ラインと直交する方向へずらしながら複数回繰り返すというものであるため、レーザースクライブを含めた抵抗体のトリミング工程が煩雑になってしまい、チップ抵抗器の小型化が促進された場合は、2次分割予想ラインの位置を正確にレーザースクライブすることが困難となる。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、製造工程が単純で小型化に好適なチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明によるチップ抵抗器の製造方法は、格子状に延びる1次分割予想ラインと2次分割予想ラインが設定された大判基板の主面における前記2次分割予想ラインで挟まれた領域内に、前記1次分割予想ラインを跨いで帯状に延びる複数の抵抗体を形成する抵抗体形成工程と、前記抵抗体上で所定間隔を存して対向する複数の電極を前記1次分割予想ラインに跨るように形成する電極形成工程と、前記電極から露出する前記抵抗体と交差するように前記2次分割予想ラインを跨いで帯状に延びるガラスコート層を形成するガラスコート層形成工程と、前記ガラスコート層の上からレーザー光を照射して前記抵抗体の抵抗値を調整する抵抗値調整工程と、前記抵抗値調整工程後に、前記ガラスコート層の上から前記大判基板の主面全体を覆うように樹脂コート層を形成する樹脂コート層形成工程と、前記樹脂コート層形成工程後に、前記大判基板を前記1次分割予想ラインと前記2次分割予想ラインに沿ってダイシングブレードで切断して個々のチップ素体を形成するダイシング工程と、前記チップ素体の前記1次分割予想ラインに沿う切断面から前記2次分割予想ラインに沿う切断面の一部にかけて導電ペーストを塗布してキャップ状の端面電極を形成する端面電極形成工程と、を含むことを特徴としている。
このような工程を含むチップ抵抗器の製造方法では、大判基板上の2次分割予想ラインで挟まれて1次分割予想ラインと直交方向に延びる領域内に抵抗体を帯状に形成し、この抵抗体上に所定間隔を存して対向する複数の電極を1次分割予想ラインに跨るように形成した後、各抵抗体を覆って2次分割予想ラインと交差する方向に延びるガラスコート層を形成するため、抵抗体の抵抗値をトリミングする抵抗値調整工程において、わざわざ電極を分断するための煩雑なレーザースクライブを行わなくても、ガラスコート層から露出する一対の電極にプローブを当接すれば、抵抗体の抵抗値を測定しながらトリミング溝を形成することができる。また、大判基板上の1次分割予想ラインと直交方向に延びる領域内に抵抗体を帯状に形成することにより、多数個取りされた各チップ抵抗器の抵抗体に膜厚のバラツキが生じにくくなるため、略均一の膜厚の抵抗体を形成することができる。
上記の製造方法において、電極が、チップ素体の1次分割予想ラインに沿う切断面で最大の膜厚とし、該切断面から内方へ離れるのに伴って徐々に膜厚が薄くなるように形成されていると、チップ抵抗器の外形寸法が小型化された場合でも、キャップ状の端面電極を抵抗体と電極の端面に確実に接続させることができる。
また、上記の製造方法において、樹脂コート層が透明または半透明な樹脂材料からなると、大判基板をダイシングして個々のチップ素体を形成する際に、樹脂コート層を透して電極と抵抗体の位置を確認することができるため、誤って抵抗体が切断されてしまうというダイシング不良を防止できる。
また、上記の目的を達成するために、本発明によるチップ抵抗器は、直方体形状の絶縁基板と、前記絶縁基板の主面上に長手方向に沿って形成された帯状の抵抗体と、前記抵抗体の表面における長手方向両端部に形成された一対の電極と、前記抵抗体と前記両電極を含めて前記絶縁基板の主面全体を覆う絶縁性の保護層と、前記絶縁基板の長手方向両端部に設けられ、前記抵抗体と前記電極および前記保護膜の各端面に接続する一対のキャップ状の端面電極と、を備え、前記保護層は、前記抵抗体を覆うガラスコート層と、このガラスコート層を覆う樹脂コート層とで構成されており、前記ガラスコート層が前記絶縁基板の短手方向両端面から外部に露出している、ことを特徴としている。
本発明によれば、製造工程が単純で小型化に好適なチップ抵抗器を提供することができる。
以下、発明の実施の形態について図面を参照して説明する。
図1は実施形態に係るチップ抵抗器の斜視図、図2は図1のチップ抵抗器を上から見た平面図、図3は図2のIII-III線に沿う断面図、図4は図3のA部詳細図、図5は図2のV-V線に沿う断面図である。
図1~図5に示すように、本実施形態に係るチップ抵抗器は、直方体形状の絶縁基板1と、絶縁基板1の表面上に長手方向に沿って帯状に形成された抵抗体2と、抵抗体2の表面における長手方向両端部に形成された一対の表電極3と、抵抗体2と表電極3を含めて絶縁基板1の表面全体を覆う絶縁性の保護層4と、抵抗体2と表電極3および保護層4の各端面に接続するように絶縁基板1の長手方向両端部に形成された一対の端面電極5と、これら端面電極5の表面に被着された一対の外部電極6と、によって主に構成されている。なお、以下の説明において、絶縁基板1の長手方向をX方向、このX方向に直交する絶縁基板1の短手方向をY方向とする。
絶縁基板1はアルミナを主成分とするセラミックス基板であり、この絶縁基板1は後述する大判基板を格子状に延びる1次分割予想ラインと2次分割予想ラインに沿ってダイシングすることにより多数個取りされたものである。
抵抗体2は、絶縁基板1の表面に酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体2の長手方向の両端部は絶縁基板1のX方向両端面から露出している。なお、図示省略されているが、抵抗体2には抵抗値を調整するためのトリミング溝が形成されている。
一対の表電極3は、抵抗体2の上からAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら表電極3は抵抗体2の長手方向両端部に重なる位置に形成されている。図3および図4から明らかなように、表電極3の断面形状は絶縁基板1のX方向の端面側を最大高さとする略三角形となっている。なお、表電極3は、絶縁基板1におけるX方向の端面から露出するだけでなく、絶縁基板1におけるY方向の両端面からも露出している。
保護層4は、抵抗体2を覆うガラスコート層7と、ガラスコート層7を覆う樹脂コート層8との2層構造からなる。ガラスコート層7は、抵抗体2の上からガラスペーストをスクリーン印刷して乾燥・焼成させたものであり、このガラスコート層7は抵抗体2を覆って絶縁基板1におけるY方向の両端面から露出している。なお、ガラスコート層7の膜厚は表電極3の最大高さ寸法よりも薄く設定されており、ガラスコート層7は絶縁基板1のX方向両端部から露出しておらず、このガラスコート層7のX方向両端部から表電極3の傾斜面が露出している。
樹脂コート層8は、ガラスコート層7の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この樹脂コート層8は透明または半透明な樹脂材料などで形成されている。樹脂コート層8は、表電極3とガラスコート層7を含めて絶縁基板1の表面全体を覆うように形成されているため、図1に示すように、樹脂コート層8のY方向両端部は、ガラスコート層7と共に絶縁基板1の両側面から露出している。
一対の端面電極5は、AgペーストやCuペーストをディップ塗布して加熱硬化させたものである。これら端面電極5は、絶縁基板1のX方向両端面から樹脂コート層8の上面と絶縁基板1の下面および両側面を覆うようにキャップ状に形成されている。これにより、端面電極5は、抵抗体2のX方向の端面と接続されていると共に、絶縁基板1の3端面から露出する表電極3と接続されている。なお、端面電極5が形成される前のチップ素体の外観形状は略正四角柱となっており、このような形状のチップ素体の長手方向両端部にキャップ状の端面電極5が形成されている。すなわち、絶縁基板1は幅寸法(Y方向の長さ)に比べて厚み寸法(図1における高さ方向の長さ)が短い直方体形状であるが、この絶縁基板1の表面全体を覆うように所定厚の保護層4(ガラスコート層7と樹脂コート層8)が積層されることにより、幅寸法と厚み寸法を等しくする正四角柱状のチップ素体が構成されるようになっている。
図示省略されているが、一対の端面電極5は外部電極によって覆われており、これら外部電極は端面電極5の表面にNi,Sn等を電解メッキして形成されたものである。
次に、上記の如く構成されたチップ抵抗器の製造方法について、図6と図7を参照しながら説明する。なお、図6は該チップ抵抗器の製造工程を示す平面図、図7は該チップ抵抗器の製造工程を示す断面図である。
まず、絶縁基板1が多数個取りされるセラミックスからなる大判基板10Aを準備する。この大判基板10Aに1次分割溝や2次分割溝は形成されていないが、大判基板10Aを後工程で多数のチップ素体に個片化する際のダイシング位置として、大判基板10Aには1次分割予想ラインL1と2次分割予想ラインL2が設定されている。すなわち、図6において、大判基板10Aの左右方向をX方向、上下方向をY方向とすると、大判基板10Aには、Y方向に延びる1次分割予想ラインL1とX方向に延びる2次分割予想ラインL2とが格子状に設定されており、これら両分割予想ラインL1,L2によって区切られたマス目の1つ1つが1個分のチップ形成領域となる。
そして、このような大判基板10Aの表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図6(a)と図7(a)に示すように、2次分割予想ラインL2で挟まれた領域内に1次分割予想ラインL1を跨いでX方向へ帯状に延びる複数本の抵抗体2を形成する(抵抗体形成工程)。なお、図6は大判基板10Aを平面的に見た状態を示し、図7は図6中の1個分のチップ形成領域を抵抗体2の長手方向に沿って断面した状態を示している。
次に、大判基板10Aの表面にAg系ペーストを印刷して乾燥・焼成することにより、図6(b)と図7(b)に示すように、各抵抗体2上における1次分割予想ラインL1に重なる位置に、X方向に所定間隔を存して対向する複数の表電極3を形成する(表電極形成工程)。これら表電極3は、比較的厚膜(4μm以上)の矩形状に印刷されており、ペーストの粘性によって中央部からX方向の両端部に向かって徐々に膜厚が薄くなる形状となる。
次に、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、図6(c)と図7(c)に示すように、一対の表電極3間に露出する抵抗体2を覆う透明なガラスコート層7を形成する(ガラスコート層形成工程)。このガラスコート層7は、2次分割予想ラインL2を跨いで抵抗体2の長手方向と交差するY方向へ帯状に延びるよう形成される。
次に、ガラスコート層7の両端部から露出する一対の表電極3に測定用のプローブ(不図示)を接触させ、この状態で両表電極3間の抵抗体2の抵抗値を測定しながら、ガラスコート層7の上からレーザー光を照射することにより、抵抗体2に図示せぬトリミング溝を形成して抵抗値を調整する(抵抗値調整工程)。
次に、表電極3とガラスコート層7の上から白色顔料を添加したエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化することにより、図6(d)と図7(d)に示すように、表電極3とガラスコート層7を含めて大判基板10Aのチップ形成領域全体を覆う半透明な樹脂コート層8を形成する(樹脂コート層形成工程)。これらガラスコート層7と樹脂コート層8により2層構造の保護層4が形成され、この保護層4は透明なガラスコート層7と半透明な樹脂コート層8との積層体であるため、保護層4を透して内部の表電極3と抵抗体2の位置を目視することが可能となる。
次に、大判基板10Aをセラミックス等の硬質材料からなる固定基材11に接着剤12を介して固定した後、大判基板10Aを1次分割予想ラインL1と2次分割予想ラインL2とに沿ってダイシングブレード13で切断することにより、図6(e)と図7(e)に示すように、大判基板10Aを貫通して固定基材11の途中まで達する平面視格子状の貫通スリット14を形成する(ダイシング工程)。その際、1次分割予想ラインL1に跨るように形成された表電極3は、1次分割予想ラインL1に沿うダイシングによって分断されるため、短寸に印刷形成された表電極3の断面形状は、1次分割予想ラインL1に沿う切断面を最大高さとする略三角形となる。また、抵抗体2からY方向に延出する表電極3の両端部は、2次分割予想ラインL2に沿うダイシングによって切断されるため、貫通スリット14の3面から表電極3の切断面が露出することになる。
そして、かかるダイシング工程では、大判基板10Aの表面全体を覆う保護層4を透して内部の表電極3と抵抗体2の位置を目視することができるため、ダイシングの位置(1次分割予想ラインL1と2次分割予想ラインL2)を正確に決定することができる。なお、1次分割予想ラインL1と2次分割予想ラインL2は大判基板10Aに対して設定される仮想線であり、前述したように大判基板10Aに分割予想ラインに対応する1次分割溝や2次分割溝は形成されていない。
次に、接着剤12を洗浄して固定基材11を大判基板10Aから剥離することにより、図6(f)と図7(f)に示すように、チップ抵抗器と外形をほぼ同じくする多数のチップ素体10Bを得る。
以後の工程は図示省略するが、次に、チップ素体10Bの端面にAgペーストやCuペースト等の導電ペーストをディップ塗布して加熱硬化することにより、チップ素体10Bの長手方向両端面から短手方向両端面の所定位置まで回り込むキャップ状の端面電極を形成する(端面電極形成工程)。その際、チップ素体10Bの外観形状は略正四角柱となっているため、チップ素体10Bの4面に回り込んだ端面電極は、保護層4の表面と残り3つのセラミックス面で全て同じ大きさの矩形状となる。
最後に、個々のチップ素体10Bに対してNi,Sn等の電解メッキを施すことにより、端面電極を被覆する外部電極を形成(外部電極形成工程)し、図1~図5に示すようなチップ抵抗器が完成する。
以上説明したように、本実施形態に係るチップ抵抗器の製造方法では、大判基板10A上に設定された2次分割予想ラインL2で挟まれて1次分割予想ラインL1と直交方向に延びる領域内に抵抗体2を帯状に形成し、この抵抗体2上に所定間隔を存して対向する複数の表電極3を1次分割予想ラインL1に跨るように形成した後、各抵抗体2を覆って2次分割予想ラインL2と交差する方向に延びるガラスコート層7を形成するため、抵抗体2の抵抗値をトリミングする抵抗値調整工程において、わざわざ表電極3を分断するための煩雑なレーザースクライブを行わなくても、ガラスコート層7から露出する一対の表電極3にプローブを当接させて抵抗体2の抵抗値を測定しながらトリミング溝を形成すれば良く、製造工程の煩雑化を防止することができる。また、大判基板10A上の1次分割予想ラインL1と直交方向に延びる領域内に抵抗体2を帯状に形成することにより、多数個取りされた各チップ抵抗器の抵抗体2に膜厚のバラツキが生じにくくなるため、略均一の膜厚の抵抗体2を形成することができる。
また、本実施形態に係るチップ抵抗器の製造方法では、大判基板10Aの1次分割予想ラインL1に跨るように形成された表電極3が、1次分割予想ラインL1に沿うダイシングで分断されることにより、切断面を最大高さとする略三角形の断面形状となるため、チップ抵抗器の外形寸法が小型化された場合でも、キャップ状の端面電極5を抵抗体2と表電極3の端面に確実に接続させることができる。
また、本実施形態に係るチップ抵抗器の製造方法では、保護層4が透明なガラスコート層7と半透明な樹脂コート層8との2層構造からなり、大判基板10Aをダイシングして個々のチップ素体10Bを形成する際に、保護層4を透して内部の表電極3と抵抗体2の位置を確認することができるため、誤って抵抗体2が切断されてしまうというダイシング不良を防止することができる。
1 絶縁基板
2 抵抗体
3 表電極
4 保護層
5 端面電極
6 外部電極
7 ガラスコート層
8 樹脂コート層
10A 大判基板
10B チップ素体
11 固定基材
12 接着剤
13 ダイシングブレード
14 貫通スリット
L1 1次分割予想ライン
L2 2次分割予想ライン
2 抵抗体
3 表電極
4 保護層
5 端面電極
6 外部電極
7 ガラスコート層
8 樹脂コート層
10A 大判基板
10B チップ素体
11 固定基材
12 接着剤
13 ダイシングブレード
14 貫通スリット
L1 1次分割予想ライン
L2 2次分割予想ライン
Claims (4)
- 格子状に延びる1次分割予想ラインと2次分割予想ラインが設定された大判基板の主面における前記2次分割予想ラインで挟まれた領域内に、前記1次分割予想ラインを跨いで帯状に延びる複数の抵抗体を形成する抵抗体形成工程と、
前記抵抗体上で所定間隔を存して対向する複数の電極を前記1次分割予想ラインに跨るように形成する電極形成工程と、
前記電極から露出する前記抵抗体と交差するように前記2次分割予想ラインを跨いで帯状に延びるガラスコート層を形成するガラスコート層形成工程と、
前記ガラスコート層の上からレーザー光を照射して前記抵抗体の抵抗値を調整する抵抗値調整工程と、
前記抵抗値調整工程後に、前記ガラスコート層の上から前記大判基板の主面全体を覆うように樹脂コート層を形成する樹脂コート層形成工程と、
前記樹脂コート層形成工程後に、前記大判基板を前記1次分割予想ラインと前記2次分割予想ラインに沿ってダイシングブレードで切断して個々のチップ素体を形成するダイシング工程と、
前記チップ素体の前記1次分割予想ラインに沿う切断面から前記2次分割予想ラインに沿う切断面の一部にかけて導電ペーストを塗布してキャップ状の端面電極を形成する端面電極形成工程と、
を含むことを特徴とするチップ抵抗器の製造方法。 - 前記電極は、前記チップ素体の前記1次分割予想ラインに沿う切断面で最大の膜厚とし、該切断面から内方へ離れるのに伴って徐々に膜厚が薄くなるように形成されている、ことを特徴とする請求項1に記載のチップ抵抗器の製造方法。
- 前記樹脂コート層が透明または半透明な樹脂材料からなる、ことを特徴とする請求項1または2に記載のチップ抵抗器の製造方法。
- 直方体形状の絶縁基板と、
前記絶縁基板の主面上に長手方向に沿って形成された帯状の抵抗体と、
前記抵抗体の表面における長手方向両端部に形成された一対の電極と、
前記抵抗体と前記両電極を含めて前記絶縁基板の主面全体を覆う絶縁性の保護層と、
前記絶縁基板の長手方向両端部に設けられ、前記抵抗体と前記電極および前記保護膜の各端面に接続する一対のキャップ状の端面電極と、
を備え、
前記保護層は、前記抵抗体を覆うガラスコート層と、このガラスコート層を覆う樹脂コート層とで構成されており、
前記ガラスコート層が前記絶縁基板の短手方向両端面から外部に露出している、
ことを特徴とするチップ抵抗器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021097368A JP2022189034A (ja) | 2021-06-10 | 2021-06-10 | チップ抵抗器およびチップ抵抗器の製造方法 |
TW111116400A TWI817476B (zh) | 2021-06-10 | 2022-04-29 | 晶片電阻器及晶片電阻器之製造方法 |
US17/828,276 US11798714B2 (en) | 2021-06-10 | 2022-05-31 | Chip resistor and method for manufacturing chip resistor |
CN202210644376.0A CN115472359A (zh) | 2021-06-10 | 2022-06-08 | 晶片电阻器以及晶片电阻器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021097368A JP2022189034A (ja) | 2021-06-10 | 2021-06-10 | チップ抵抗器およびチップ抵抗器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022189034A true JP2022189034A (ja) | 2022-12-22 |
Family
ID=84364998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021097368A Pending JP2022189034A (ja) | 2021-06-10 | 2021-06-10 | チップ抵抗器およびチップ抵抗器の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11798714B2 (ja) |
JP (1) | JP2022189034A (ja) |
CN (1) | CN115472359A (ja) |
TW (1) | TWI817476B (ja) |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JP3333404B2 (ja) | 1996-10-04 | 2002-10-15 | 太陽誘電株式会社 | チップ部品及びその製造方法 |
KR100501559B1 (ko) | 2000-08-30 | 2005-07-18 | 마쯔시다덴기산교 가부시키가이샤 | 저항기 및 그 제조 방법 |
JP5225598B2 (ja) * | 2007-03-19 | 2013-07-03 | コーア株式会社 | 電子部品およびその製造法 |
JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
JP4498433B2 (ja) * | 2008-06-05 | 2010-07-07 | 北陸電気工業株式会社 | チップ状電気部品及びその製造方法 |
JP2016192509A (ja) * | 2015-03-31 | 2016-11-10 | Koa株式会社 | チップ抵抗器 |
JP6688025B2 (ja) * | 2015-08-26 | 2020-04-28 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
JP6749752B2 (ja) | 2015-10-15 | 2020-09-02 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
WO2018123419A1 (ja) | 2016-12-27 | 2018-07-05 | ローム株式会社 | チップ抵抗器およびその製造方法 |
CN110114843B (zh) * | 2017-12-01 | 2021-07-23 | 松下知识产权经营株式会社 | 金属板电阻器及其制造方法 |
-
2021
- 2021-06-10 JP JP2021097368A patent/JP2022189034A/ja active Pending
-
2022
- 2022-04-29 TW TW111116400A patent/TWI817476B/zh active
- 2022-05-31 US US17/828,276 patent/US11798714B2/en active Active
- 2022-06-08 CN CN202210644376.0A patent/CN115472359A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US11798714B2 (en) | 2023-10-24 |
TWI817476B (zh) | 2023-10-01 |
CN115472359A (zh) | 2022-12-13 |
US20220399143A1 (en) | 2022-12-15 |
TW202249039A (zh) | 2022-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
TWI534841B (zh) | Method of manufacturing wafer resistors | |
JP2006339589A (ja) | チップ抵抗器およびその製造方法 | |
KR19990037328A (ko) | 서미스터 및 서미스터의 저항치 수정 방법과 제조 방법 | |
JP2022189034A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP7219146B2 (ja) | 硫化検出センサの製造方法 | |
JP4227821B2 (ja) | チップ抵抗器の製造方法 | |
JP6615637B2 (ja) | チップ抵抗器の製造方法 | |
JP2015230922A (ja) | チップ抵抗器の製造方法 | |
JP5042420B2 (ja) | チップ抵抗器の製造方法 | |
JP2007134452A (ja) | チップ抵抗器の製造方法 | |
JP2022189028A (ja) | チップ部品 | |
WO2017065008A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6792484B2 (ja) | チップ抵抗器とその製造方法 | |
JP6731246B2 (ja) | チップ抵抗器の製造方法 | |
JP2017069441A (ja) | チップ抵抗器 | |
JP6629013B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP6393484B2 (ja) | チップ抵抗器 | |
JP2007189122A (ja) | チップ形電子部品 | |
JPH0770365B2 (ja) | チップ型電子部品 | |
JP2005276916A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
JP2007220860A (ja) | チップ形電子部品の製造方法 | |
JP2016225572A (ja) | チップ抵抗器およびその製造方法 | |
JP2017011041A (ja) | チップ抵抗器の製造方法 | |
JP5973867B2 (ja) | 多連チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240510 |