CN115472359A - 晶片电阻器以及晶片电阻器的制造方法 - Google Patents
晶片电阻器以及晶片电阻器的制造方法 Download PDFInfo
- Publication number
- CN115472359A CN115472359A CN202210644376.0A CN202210644376A CN115472359A CN 115472359 A CN115472359 A CN 115472359A CN 202210644376 A CN202210644376 A CN 202210644376A CN 115472359 A CN115472359 A CN 115472359A
- Authority
- CN
- China
- Prior art keywords
- resistor
- expected
- coating layer
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C10/00—Adjustable resistors
- H01C10/005—Surface mountable, e.g. chip trimmer potentiometer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
本发明提供一种制造步骤单纯且适合小型化的晶片电阻器。本发明的晶片电阻器的制造方法中,是由在大尺寸基板(10A)上所设定的二次分割预想线(L2)所包夹且与一次分割预想线(L1)正交方向延伸的区域内带状地形成电阻体(2),并于该电阻体(2)上保持既定间隔以跨过一次分割预想线(L1)的方式形成对向的多个表电极(3)后,形成覆盖各电阻体(2)并与二次分割预想线(L2)交叉的方向延伸的玻璃涂层(7),且形成从玻璃涂层(7)之上覆盖大尺寸基板(10A)的表面全体的树脂涂层(8),之后,将大尺寸基板(10A)沿着一次分割预想线(L1)及二次分割预想线(L2)切割而得到各个晶片坯体(10B)。
Description
技术领域
本发明是关于在电路基板上通过焊接而表面黏着的晶片电阻器、及此种晶片电阻器的制造方法。
背景技术
此种晶片电阻器,是具备长方体形状的绝缘基板、于绝缘基板的表面保持既定间隔而对向配置的一对的表电极、将成对表电极彼此桥接的电阻体、覆盖电阻体的绝缘性的保护膜、于绝缘基板的背面保持既定间隔而对向配置的一对的背电极、及将表电极与背电极桥接而于绝缘基板的两端部所形成的一对的端面电极而构成,端面电极的外表面是覆盖通过镀覆处理所形成的外部电极。
一般,制造此种晶片电阻器的情形,对大尺寸基板一并形成多数个电极、电阻、保护层等后,将该大尺寸基板分割成格子状而得到各个晶片坯体。作为该分割方法,广泛习知的方法是事先于大尺寸基板上将断面V字状的分割槽设置成格子状并沿着此等分割槽分断大尺寸基板,但伴随近年的晶片电阻器的小型化,取代设置分割槽而采用通过切割来切断大尺寸基板的方法(例如,参照专利文献1)。
上述专利文献1所揭示的晶片电阻器的制造方法中,首先,于设定有格子状延伸的一次分割预想线及二次分割预想线的大尺寸基板的表面,跨过二次分割预想线并与一次分割预想线重叠而形成带状延伸的多个表电极后,使此等表电极间桥接而在由二次分割预想线所包夹的区域内形成多个电阻体。接着,通过沿着二次分割预想线对大尺寸基板的表面激光划线而形成宽广的划线痕,从而在二次分割预想线上分断带状延伸的表电极。接着,形成覆盖电阻体的玻璃涂层(底涂层)后,通过使探针接触连接于电阻体的两端部的一对的表电极来测量电阻体的电阻值的同时,从玻璃涂层之上照射激光并于电阻体形成修整槽,从而调整电阻体的电阻值至目标电阻值范围。接着,在由一次分割预想线所包夹的区域内形成带状的树脂涂层(外涂层),以覆盖玻璃涂层及电阻体,之后通过将大尺寸基板沿着一次分割预想线及二次分割预想线以切割刀片切断,从而形成与晶片电阻器外形相同的各个晶片坯体。
具备如此步骤的晶片电阻器的制造方法中,于调整电阻体的电阻值之前,在与一次分割预想线重叠的位置上带状形成的表电极会在二次分割预想线上分断,因此可通过使探针接触连接于电阻体的两端部的一对的表电极来测量电阻体的电阻值的同时,于电阻体形成修整槽。
现有技术文献
专利文献
专利文献1:日本特开2017-76722号公报
发明内容
发明所要解决的问题
专利文献1所记载的晶片电阻器的制造方法中,是沿着一次分割预想线上使设定于大尺寸基板的二次分割预想线纵向切断而形成多个表电极后,使此等表电极间桥接而在由二次分割预想线所包夹的区域内形成多个电阻体,因此于调整电阻体的电阻值的步骤之前,需要通过激光划线沿着二次分割预想线分断连接于电阻体的两端部的表电极。然而,该激光划线,是朝向大尺寸基板的表面沿着二次分割预想线扫描所照射的激光并形成V字状槽,将此往与二次分割预想线正交的方向挪动并重复复数次,因此导致包含激光划线的电阻体的修整(trimming)步骤变得繁杂,并且要促进晶片电阻器的小型化的情形时,正确地对二次分割预想线的位置进行激光划线变得困难。
本发明是有鉴于此种先前技术的实际情形所成的发明,其目的在于提供一种制造步骤单纯且适合小型化的晶片电阻器。
用于解决问题的方案
为了达成上述目的,本发明的晶片电阻器的制造方法,其特征是包含:电阻体形成步骤,是于由设定有格子状延伸的一次分割预想线及二次分割预想线的大尺寸基板的主面的前述二次分割预想线所包夹的区域内,跨过前述一次分割预想线形成带状延伸的多个电阻体;电极形成步骤,是在前述电阻体上保持既定间隔以跨过前述一次分割预想线的方式形成对向的多个电极;玻璃涂层形成步骤,是与从前述电极露出的前述电阻体交叉而跨过前述二次分割预想线形成带状延伸的玻璃涂层;电阻值调整步骤,是从前述玻璃涂层之上照射激光并调整前述电阻体的电阻值;树脂涂层形成步骤,是于前述电阻值调整步骤后,从前述玻璃涂层之上形成树脂涂层,以覆盖大尺寸基板的主面全体;切割步骤,是于前述树脂涂层形成步骤后,沿着前述一次分割预想线及前述二次分割预想线以切割刀片切断前述大尺寸基板而形成各个晶片坯体;及端面电极形成步骤,是从沿着前述晶片坯体的前述一次分割预想线的切断面至沿着前述二次分割预想线的切断面的一部分涂布导电膏而形成帽状的端面电极。
包含如此步骤的晶片电阻器的制造方法中,是在由大尺寸基板上的二次分割预想线所包夹且与一次分割预想线正交方向延伸的区域内带状地形成电阻体,并于该电阻体上保持既定间隔以跨过一次分割预想线的方式形成对向的多个电极后,形成覆盖各电阻体并与二次分割预想线交叉的方向延伸的玻璃涂层,因此于修整电阻体的电阻值的电阻值调整步骤中,即使不刻意进行用以分断电极的繁杂的激光划线,只要使探针接触从玻璃涂层露出的一对的电极,仍可一边测量电阻体的电阻值一边形成修整槽。此外,通过在与大尺寸基板上的一次分割预想线正交方向延伸的区域内带状地形成电阻体,所撷取多数个各晶片电阻器的电阻体难以发生膜厚的不均,因此可形成略均一的膜厚的电阻体。
上述的制造方法中,电极,是形成为以沿着晶片坯体的一次分割预想线的切断面作为最大的膜厚,并随着从该切断面往内侧远离而膜厚逐渐变薄;即使晶片电阻器的外形尺寸为小型化的情形,也可将帽状的端面电极确实地连接于电阻体及电极的端面。
此外,上述的制造方法中,若树脂涂层是由透明或半透明的树脂材料所构成,则于切割大尺寸基板形成各个晶片坯体时,可透过树脂涂层确认电极与电阻体的位置,因此可防止失误而切断电阻体的切割不良。
此外,为了达成上述目的,本发明的晶片电阻器,其特征是具备:长方体形状的绝缘基板、于前述绝缘基板的主面上沿着长边方向所形成的带状的电阻体、于前述电阻体的表面的长边方向两端部所形成的一对的电极、覆盖包含前述电阻体及前述两电极的前述绝缘基板的主面全体的绝缘性的保护层、及设置于前述绝缘基板的长边方向两端部并连接于前述电阻体及前述电极以及前述保护层的各端面的一对的帽状的端面电极;前述保护层,是由覆盖前述电阻体的玻璃涂层、及覆盖前述玻璃涂层的树脂涂层所构成;前述玻璃涂层是从前述绝缘基板的短边方向两端面露出至外部。
发明效果
根据本发明,可提供一种制造步骤单纯且适合小型化的晶片电阻器。
附图说明
图1是本发明的实施方式的晶片电阻器的立体图。
图2是从上方观察图1的晶片电阻器的俯视图。
图3是沿着图2的III-III线的剖面图。
图4是图3的A部详细图。
图5是沿着图2的V-V线的剖面图。
图6是表示该晶片电阻器的制造步骤的俯视图。
图7是表示该晶片电阻器的制造步骤的剖面图。
具体实施方式
以下,对于本发明的实施方式,参照附图进行说明。
图1是实施方式的晶片电阻器的立体图,图2是从上方观察图1的晶片电阻器的俯视图,图3是沿着图2的III-III线的剖面图,图4是图3的A部详细图,图5是沿着图2的V-V线的剖面图。
如图1~图5所示,本实施方式的晶片电阻器,主要是由以下所构成:长方体形状的绝缘基板1、于绝缘基板1的表面上沿着长边方向形成为带状的电阻体2、于电阻体2的表面的长边方向两端部所形成的一对的表电极3、覆盖包含电阻体2及表电极3的绝缘基板1的表面全体的绝缘性的保护层4、以连接于电阻体2及表电极3以及保护层4的各端面的方式而于绝缘基板1的长边方向两端部所形成的一对的端面电极5、及附着于此等端面电极5的表面的一对的外部电极6。又,以下的说明中,绝缘基板1的长边方向为X方向,与该X方向正交的绝缘基板1的短边方向为Y方向。
绝缘基板1是以氧化铝为主成分的陶瓷基板,该绝缘基板1是将后述的大尺寸基板沿着格子状延伸的一次分割预想线及二次分割预想线切割而撷取多数个。
电阻体2,是于绝缘基板1的表面网版印刷氧化钌等的电阻膏并干燥、烧成,该电阻体2的长边方向的两端部是从绝缘基板1的X方向两端面露出。又,虽然附图省略,但于电阻体2形成有用于调整电阻值的修整槽。
一对的表电极3,是从电阻体2之上网版印刷Ag系膏并干燥、烧成,此等表电极3是形成于与电阻体2的长边方向两端部重叠的位置。从图3及图4明显可见,表电极3的断面形状是呈以绝缘基板1的X方向的端面侧作为最大高度的略三角形。又,表电极3,不仅是从绝缘基板1的X方向的端面露出,也从绝缘基板1的Y方向的两端面露出。
保护层4,是由覆盖电阻体2的玻璃涂层7、及覆盖玻璃涂层7的树脂涂层8的两层构造所构成。玻璃涂层7,是从电阻体2之上网版印刷玻璃膏并干燥、烧成,该玻璃涂层7是覆盖电阻体2并从绝缘基板1的Y方向的两端面露出。又,玻璃涂层7的膜厚是设定为较表电极3的最大高度尺寸薄,且玻璃涂层7不从绝缘基板1的X方向两端部露出,而是表电极3的倾斜面从该玻璃涂层7的X方向两端部露出。
树脂涂层8,是从玻璃涂层7之上网版印刷环氧系树脂膏并加热硬化,该树脂涂层8是通过透明或半透明的树脂材料等所形成。树脂涂层8,是形成为覆盖包含表电极3及玻璃涂层7的绝缘基板1的表面全体,因此如图1所示,树脂涂层8的Y方向两端部,是与玻璃涂层7一同从绝缘基板1的两侧面露出。
一对的端面电极5,是浸渍涂布Ag膏或Cu膏并加热硬化。此等端面电极5,是从绝缘基板1的X方向两端面覆盖树脂涂层8的上面及绝缘基板1的下面以及两侧面而形成为帽状。由此,端面电极5,是与电阻体2的X方向的端面连接的同时,与从绝缘基板1的三端面露出的表电极3连接。又,形成端面电极5前的晶片坯体的外观形状是呈略正四角柱状,且于如此形状的晶片坯体的长边方向两端部形成有帽状的端面电极5。也即,绝缘基板1是厚度尺寸(图1的高度方向的长度)比宽度尺寸(Y方向的长度)更短的长方体形状,为了覆盖该绝缘基板1的表面全体而积层既定厚度的保护层4(玻璃涂层7及树脂涂层8),由此构成宽度尺寸与厚度尺寸相等的正四角柱状的晶片坯体。
虽然附图省略,但一对的端面电极5是由外部电极覆盖,此等外部电极是于端面电极5的表面电镀Ni、Sn等而形成。
接着,关于如上述所构成的晶片电阻器的制造方法,参照图6及图7进行说明。又,图6是表示该晶片电阻器的制造步骤的俯视图,图7是表示该晶片电阻器的制造步骤的剖面图。
首先,制备由可撷取多数个绝缘基板1的陶瓷所构成的大尺寸基板10A。该大尺寸基板10A上虽未形成一次分割槽及二次分割槽,但将大尺寸基板10A作为在后续步骤中单片化成多数个晶片坯体时的切割位置,而于大尺寸基板10A设定一次分割预想线L1及二次分割预想线L2。也即,图6中,若将大尺寸基板10A的左右方向作为X方向、上下方向作为Y方向,则大尺寸基板10A于Y方向延伸的一次分割预想线L1及于X方向延伸的二次分割预想线L2被设定成格子状,通过此等两分割预想线L1、L2所区隔的每个方格成为一个晶片形成区域。
接着,通过于此种大尺寸基板10A的表面网版印刷氧化钌等的电阻体膏并干燥、烧成,如图6(a)及图7(a)所示,可在由二次分割预想线L2所包夹的区域内形成跨过一次分割预想线L1并往X方向带状延伸的多条电阻体2(电阻体形成步骤)。又,图6是表示平面地观察大尺寸基板10A的状态,图7是表示图6中沿着电阻体2的长边方向将一个晶片形成区域断面的状态。
接着,通过于大尺寸基板10A的表面印刷Ag系膏并干燥、烧成,如图6(b)及图7(b)所示,于与各电阻体2上的一次分割预想线L1重叠的位置,于X方向上保持既定间隔而形成对向的多个表电极3(表电极形成步骤)。此等表电极3,是印刷成相对厚膜(4μm以上)的矩形状,并通过膏的黏性形成从中央部朝向X方向的两端部膜厚逐渐变薄的形状。
接着,通过网版印刷玻璃膏并干燥、烧成,如图6(c)及图7(c)所示,形成覆盖于一对的表电极3间露出的电阻体2的透明的玻璃涂层7(玻璃涂层形成步骤)。该玻璃涂层7,是形成为跨过二次分割预想线L2,朝向与电阻体2的长边方向交叉的Y方向带状延伸。
接着,通过使测量用的探针(未图示)接触从玻璃涂层7的两端部露出的一对的表电极3,在此状态下测量两表电极3间的电阻体2的电阻值的同时,从玻璃涂层7之上照射激光,从而于电阻体2形成未图示的修整槽并调整电阻值(电阻值调整步骤)。
接着,通过从表电极3及玻璃涂层7之上网版印刷添加白色颜料的环氧系树脂膏并加热硬化,如图6(d)及图7(d)所示,形成覆盖包含表电极3及玻璃涂层7的大尺寸基板10A的晶片形成区域全体的半透明的树脂涂层8(树脂涂层形成步骤)。通过此等玻璃涂层7及树脂涂层8而形成两层构造的保护层4,且该保护层4是透明的玻璃涂层7及半透明的树脂涂层8的积层体,因此可透过保护层4肉眼观察内部的表电极3及电阻体2的位置。
接着,将大尺寸基板10A透过接着剂12固定于由陶瓷等的硬质材料所构成的固定基材11后,通过将大尺寸基板10A沿着一次分割预想线L1及二次分割预想线L2以切割刀片13切断,如图6(e)及图7(e)所示,形成贯通大尺寸基板10A抵达至固定基材11的途中的平面视格子状的贯通狭缝14(切割步骤)。此时,形成为跨过一次分割预想线L1的表电极3,是通过沿着一次分割预想线L1的切割而被分断,因此以短尺寸印刷形成的表电极3的断面形状,是呈以沿着一次分割预想线L1的切断面作为最大高度的略三角形。此外,从电阻体2于Y方向延伸出去的表电极3的两端部,是通过沿着二次分割预想线L2的切割而被切断,因此表电极3的切断面会从贯通狭缝14的三面露出。
接着,该切割步骤中,可透过覆盖大尺寸基板10A的表面全体的保护层4肉眼观察内部的表电极3及电阻体2的位置,因此可正确地决定切割的位置(一次分割预想线L1及二次分割预想线L2)。又,一次分割预想线L1及二次分割预想线L2是对大尺寸基板10A设定的假想线,如前所述并未于大尺寸基板10A形成对应于分割预想线的一次分割槽及二次分割槽。
接着,通过洗净接着剂12并将固定基材11从大尺寸基板10A剥离,如图6(f)及图7(f)所示,得到与晶片电阻器外形几乎相同的多数个晶片坯体10B。
后续的步骤虽附图省略,但接着,通过于晶片坯体10B的端面浸渍涂布Ag膏或Cu膏等的导电膏并加热硬化,从而形成从晶片坯体10B的长边方向两端面环绕至短边方向两端面的既定位置的帽状的端面电极(端面电极形成步骤)。此时,晶片坯体10B的外观形状是呈略正四角柱状,因此环绕于晶片坯体10B的四面的端面电极,是在保护层4的表面及其余三个陶瓷面全部形成为相同大小的矩形状。
最后,通过对各个晶片坯体10B施予Ni、Sn等的电镀,从而形成覆盖端面电极的外部电极(外部电极形成步骤),完成如图1~图5所示的晶片电阻器。
如以上所说明,本实施方式的晶片电阻器的制造方法中,由于在由大尺寸基板10A上所设定的二次分割预想线L2所包夹且与一次分割预想线L1正交方向延伸的区域内带状地形成电阻体2,并于该电阻体2上保持既定间隔以跨过一次分割预想线L1的方式形成对向的多个表电极3后,形成覆盖各电阻体2并与二次分割预想线L2交叉的方向延伸的玻璃涂层7,因此于修整电阻体2的电阻值的电阻值调整步骤中,即使不刻意进行用以分断表电极3的繁杂的激光划线,仍可使探针接触从玻璃涂层7露出的一对的表电极3来测量电阻体2的电阻值的同时形成修整槽,可防止制造步骤的繁杂化。此外,通过在与大尺寸基板10A上的一次分割预想线L1正交方向延伸的区域内带状地形成电阻体2,从而所撷取多数个各晶片电阻器的电阻体2难以发生膜厚的不均,因此可形成略均一的膜厚的电阻体2。
此外,本实施方式的晶片电阻器的制造方法中,形成为跨过大尺寸基板10A的一次分割预想线L1的表电极3,是通过沿着一次分割预想线L1的切割而被分断,从而呈现以切断面作为最大高度的略三角形的断面形状,因此即使在晶片电阻器的外形尺寸为小型化的情形下,也可将帽状的端面电极5确实地连接于电阻体2及表电极3的端面。
此外,本实施方式的晶片电阻器的制造方法中,保护层4是由透明的玻璃涂层7及半透明的树脂涂层8的两层构造所构成,且于切割大尺寸基板10A形成各个晶片坯体10B时,可透过保护层4确认内部的表电极3与电阻体2的位置,因此可防止失误而切断电阻体2的切割不良。
附图标记说明:
1:绝缘基板
2:电阻体
3:表电极
4:保护层
5:端面电极
6:外部电极
7:玻璃涂层
8:树脂涂层
10A:大尺寸基板
10B:晶片坯体
11:固定基材
12:接着剂
13:切割刀片
14:贯通狭缝
L1:一次分割预想线
L2:二次分割预想线。
Claims (4)
1.一种晶片电阻器的制造方法,其特征在于,包含:
电阻体形成步骤,是于由设定有格子状延伸的一次分割预想线及二次分割预想线的大尺寸基板的主面的该二次分割预想线所包夹的区域内,跨过该一次分割预想线形成带状延伸的多个电阻体;
电极形成步骤,是在该电阻体上保持既定间隔以跨过该一次分割预想线的方式形成对向的多个电极;
玻璃涂层形成步骤,是与从该电极露出的该电阻体交叉而跨过该二次分割预想线形成带状延伸的玻璃涂层;
电阻值调整步骤,是从该玻璃涂层之上照射激光并调整该电阻体的电阻值;
树脂涂层形成步骤,是于该电阻值调整步骤后,从该玻璃涂层之上形成树脂涂层,以覆盖该大尺寸基板的主面全体;
切割步骤,是于该树脂涂层形成步骤后,沿着该一次分割预想线及该二次分割预想线以切割刀片切断该大尺寸基板而形成各个晶片坯体;及
端面电极形成步骤,是从沿着该晶片坯体的该一次分割预想线的切断面至沿着该二次分割预想线的切断面的一部分涂布导电膏而形成帽状的端面电极。
2.根据权利要求1所述的晶片电阻器的制造方法,其中,
该电极,是形成为以沿着该晶片坯体的该一次分割预想线的切断面作为最大的膜厚,并随着从该切断面往内侧远离而膜厚逐渐变薄。
3.根据权利要求1或2所述的晶片电阻器的制造方法,其中,
该树脂涂层是由透明或半透明的树脂材料所构成。
4.一种晶片电阻器,其特征在于,具备:
长方体形状的绝缘基板;
于该绝缘基板的主面上沿着长边方向所形成的带状的电阻体;
于该电阻体的表面的长边方向两端部所形成的一对的电极;
覆盖包含该电阻体及该两电极的该绝缘基板的主面全体的绝缘性的保护层;及
设置于该绝缘基板的长边方向两端部并连接于该电阻体及该电极以及该保护层的各端面的一对的帽状的端面电极,
该保护层,是由覆盖该电阻体的玻璃涂层、及覆盖该玻璃涂层的树脂涂层所构成,
该玻璃涂层是从该绝缘基板的短边方向两端面露出至外部。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021097368A JP2022189034A (ja) | 2021-06-10 | 2021-06-10 | チップ抵抗器およびチップ抵抗器の製造方法 |
JP2021-097368 | 2021-06-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115472359A true CN115472359A (zh) | 2022-12-13 |
Family
ID=84364998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210644376.0A Pending CN115472359A (zh) | 2021-06-10 | 2022-06-08 | 晶片电阻器以及晶片电阻器的制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11798714B2 (zh) |
JP (1) | JP2022189034A (zh) |
CN (1) | CN115472359A (zh) |
TW (1) | TWI817476B (zh) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
JP3333404B2 (ja) | 1996-10-04 | 2002-10-15 | 太陽誘電株式会社 | チップ部品及びその製造方法 |
WO2002019347A1 (fr) | 2000-08-30 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Resistance et procede de production associe |
JP5225598B2 (ja) * | 2007-03-19 | 2013-07-03 | コーア株式会社 | 電子部品およびその製造法 |
JP5287154B2 (ja) * | 2007-11-08 | 2013-09-11 | パナソニック株式会社 | 回路保護素子およびその製造方法 |
JP4498433B2 (ja) * | 2008-06-05 | 2010-07-07 | 北陸電気工業株式会社 | チップ状電気部品及びその製造方法 |
JP6749752B2 (ja) | 2015-10-15 | 2020-09-02 | Koa株式会社 | チップ抵抗器およびチップ抵抗器の製造方法 |
JP7385358B2 (ja) | 2016-12-27 | 2023-11-22 | ローム株式会社 | チップ抵抗器 |
CN110114843B (zh) * | 2017-12-01 | 2021-07-23 | 松下知识产权经营株式会社 | 金属板电阻器及其制造方法 |
-
2021
- 2021-06-10 JP JP2021097368A patent/JP2022189034A/ja active Pending
-
2022
- 2022-04-29 TW TW111116400A patent/TWI817476B/zh active
- 2022-05-31 US US17/828,276 patent/US11798714B2/en active Active
- 2022-06-08 CN CN202210644376.0A patent/CN115472359A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022189034A (ja) | 2022-12-22 |
TWI817476B (zh) | 2023-10-01 |
US11798714B2 (en) | 2023-10-24 |
US20220399143A1 (en) | 2022-12-15 |
TW202249039A (zh) | 2022-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192659B2 (en) | Chip resistor | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
JP2009158721A (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
KR20030088496A (ko) | 다련 칩 저항기의 제조방법 | |
KR100318252B1 (ko) | 서미스터및서미스터의저항치수정방법과제조방법 | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
US20230274861A1 (en) | Chip resistor | |
CN115472359A (zh) | 晶片电阻器以及晶片电阻器的制造方法 | |
US20030092250A1 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
JP5255899B2 (ja) | チップ抵抗器の製造方法及びチップ抵抗器 | |
US10276285B2 (en) | Chip resistor | |
JP4277633B2 (ja) | チップ抵抗器の製造方法 | |
US11657932B2 (en) | Chip component | |
US10410771B2 (en) | Chip resistor and method for producing chip resistor | |
WO2017065008A1 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2005108865A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
KR101538416B1 (ko) | 칩 저항기 및 그 제작 방법 | |
JP2007220860A (ja) | チップ形電子部品の製造方法 | |
JP2002237402A (ja) | チップ抵抗器 | |
KR101544393B1 (ko) | 칩 저항기 및 그 제작 방법 | |
JP2005150516A (ja) | 抵抗器およびその製造方法 | |
JP2015153872A (ja) | チップ抵抗器 | |
JPH11126701A (ja) | チップ抵抗器 | |
JP2007189122A (ja) | チップ形電子部品 | |
JP2017011041A (ja) | チップ抵抗器の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |