WO2018123419A1 - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
WO2018123419A1
WO2018123419A1 PCT/JP2017/042993 JP2017042993W WO2018123419A1 WO 2018123419 A1 WO2018123419 A1 WO 2018123419A1 JP 2017042993 W JP2017042993 W JP 2017042993W WO 2018123419 A1 WO2018123419 A1 WO 2018123419A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
chip resistor
protective
forming
contact
Prior art date
Application number
PCT/JP2017/042993
Other languages
English (en)
French (fr)
Inventor
渉 今橋
高徳 篠浦
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN201780080689.5A priority Critical patent/CN110114842B/zh
Priority to DE112017006585.2T priority patent/DE112017006585T5/de
Priority to US16/466,256 priority patent/US10811174B2/en
Priority to CN202210660638.2A priority patent/CN114864200A/zh
Priority to JP2018558927A priority patent/JP7385358B2/ja
Publication of WO2018123419A1 publication Critical patent/WO2018123419A1/ja
Priority to JP2022132280A priority patent/JP7461422B2/ja

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/01Mounting; Supporting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Definitions

  • the present disclosure relates to a chip resistor and a manufacturing method thereof.
  • the upper surface electrode that constitutes a part of the electrode of the chip resistor is an electrode that conducts to the resistor and is disposed on the upper surface of the substrate.
  • the upper surface electrode generally contains Ag particles.
  • sulfide gas H 2 S, SO 2, etc.
  • the Ag particles contained in the upper surface electrode combine with the sulfide gas to form black silver sulfide (Ag 2 S). Since silver sulfide has electrical insulation, there is a risk that the electrode of the chip resistor may be disconnected when the sulfidation of the upper surface electrode proceeds.
  • a certain chip resistor includes a substrate (insulating substrate), an upper surface electrode (upper terminal electrode) disposed on the substrate, a resistor (resistive element) conducting to the upper surface electrode, and a protective layer (protective coating) covering the resistor. And an intermediate electrode (nickel plating layer) covering the upper surface electrode.
  • Metal layers are formed by sputtering on both sides of the substrate in the longitudinal direction of the chip resistor and on both ends of the protective layer. The intermediate electrode is formed in contact with both the upper surface electrode and the end portion of the protective layer that covers the upper surface electrode and has the metal layer formed thereon.
  • the end portion of the protective layer located at the boundary with the upper surface electrode is firmly covered with the intermediate electrode, so that the sulfide gas is applied to the upper surface electrode along the end portion of the protective layer. Intrusion can be prevented. For this reason, it becomes possible to improve the sulfidation resistance of the upper surface electrode.
  • the inventor discovered that in a certain chip resistor, the metal layers formed at both ends of the protective layer may be peeled off depending on the formation conditions.
  • the intermediate electrode formed in contact with the metal layer is also peeled off from the end portion of the protective layer.
  • the sulfide gas easily enters the upper surface electrode along the end portion of the protective layer. Therefore, when the metal layers formed at both end portions of the protective layer are peeled off, there is a concern that the sulfidation resistance of the upper surface electrode is lowered.
  • a chip resistor includes a substrate, a top electrode, a resistor, a protective layer, a protective electrode, a side electrode, an intermediate electrode, and an external electrode.
  • the substrate has a main surface and a back surface that are spaced apart from each other in a thickness direction, and a side surface located between the main surface and the back surface.
  • the upper surface electrode is disposed on the main surface.
  • the resistor is disposed on the main surface and is electrically connected to the upper surface electrode.
  • the protective layer covers the resistor.
  • the protective electrode is electrically connected to the upper surface electrode.
  • the side electrode has a side portion, a top portion and a bottom portion, and is electrically connected to the top surface electrode.
  • the side electrode has the side portion disposed on the side surface, and the top portion and the bottom portion overlap the main surface and the back surface, respectively, in a plan view.
  • the intermediate electrode covers the protective electrode and the side electrode.
  • the external electrode covers the intermediate electrode.
  • the protective electrode is in contact with both the upper surface electrode and the protective layer, and covers a part of each of the upper surface electrode and the protective layer.
  • a method for manufacturing a chip resistor in the method of manufacturing the chip resistor, in a sheet-like base material having a main surface and a back surface that are separated from each other in the thickness direction, an upper surface electrode that includes two regions that are in contact with the main surface and spaced apart from each other is formed.
  • a resistor Forming a resistor, the resistor having first and second ends in contact with the upper surface electrode, forming a protective layer covering the resistor, the upper surface electrode and Forming a protective electrode in contact with both of the protective layers, and dividing the substrate into a plurality of strips, each of the plurality of strips being positioned between the main surface and the back surface
  • a side electrode in contact with the side surface of any one of the plurality of strip-shaped bodies, each having a portion overlapping with the main surface and the back surface in plan view, Comprising forming a intermediate electrode covering the protective electrode and the side electrode, and forming an external electrode covering the intermediate electrode.
  • FIG. 3 is a plan view of the chip resistor according to the first embodiment of the present disclosure (through the intermediate electrode and the intermediate electrode). It is a bottom view of the chip resistor shown in FIG.
  • FIG. 2 is a plan view of the chip resistor shown in FIG. 1 (transmitting through side electrodes, intermediate electrodes, and external electrodes).
  • FIG. 4 is a sectional view taken along line IV-IV in FIG. 1. It is the elements on larger scale of FIG. It is the elements on larger scale of the back surface electrode of the chip resistor shown in FIG. It is a top view explaining the manufacturing method of the chip resistor shown in FIG. It is a top view explaining the manufacturing method of the chip resistor shown in FIG. It is a top view explaining the manufacturing method of the chip resistor shown in FIG. It is a top view explaining the manufacturing method of the chip resistor shown in FIG. It is a top view explaining the manufacturing method of the chip resistor shown in FIG.
  • FIG. 15 is a sectional view taken along line XV-XV in FIG. 14. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is a perspective view explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG. It is sectional drawing explaining the manufacturing method of the chip resistor shown in FIG.
  • FIG. 9 is a plan view (through an intermediate electrode and an intermediate electrode) of a chip resistor according to a third embodiment of the present disclosure.
  • FIG. 23 is a plan view of the chip resistor shown in FIG. 22 (transmitting through side electrodes, intermediate electrodes, and external electrodes).
  • FIG. 23 is a cross-sectional view taken along line XXIV-XXIV in FIG. It is the elements on larger scale of FIG.
  • the chip resistor A10 according to the first embodiment of the present disclosure will be described based on FIGS.
  • the chip resistor A10 includes a substrate 1, a resistor 2, an electrode 3, and a protective layer 4.
  • FIG. 1 is a plan view of the chip resistor A10.
  • FIG. 2 is a bottom view of the chip resistor A10. 1 and 2 pass through an intermediate electrode 35 and an external electrode 36 of the electrode 3 described later for the sake of convenience.
  • FIG. 3 is a plan view through which a side electrode 34 of the electrode 3 to be described later is transmitted with respect to FIG. 4 is a cross-sectional view taken along line IV-IV in FIG.
  • FIG. 5 is a partially enlarged view of FIG.
  • FIG. 6 is a partial enlarged cross-sectional view of a back electrode 32 of the electrode 3 described later of the chip resistor A10.
  • the chip resistor A10 shown in these drawings is of a type that is surface-mounted on circuit boards of various electronic devices.
  • the chip resistor A10 is a so-called thick film (metal glaze film) chip resistor.
  • the shape of the substrate 1 of the chip resistor A10 when viewed in the thickness direction Z (hereinafter referred to as “planar view”) is rectangular.
  • the long side direction of the chip resistor A10 orthogonal to the thickness direction Z of the substrate 1 is referred to as a first direction X.
  • the short side direction of the chip resistor A10 orthogonal to both the thickness direction Z and the first direction X of the substrate 1 is referred to as a second direction Y.
  • the substrate 1 is a member on which the resistor 2 is mounted and the chip resistor A10 is mounted on the circuit substrate.
  • the shape of the substrate 1 in plan view is a rectangular shape.
  • the substrate 1 is an electrical insulator.
  • the substrate 1 according to this embodiment is made of alumina (Al 2 O 3 ).
  • the substrate 1 is preferably made of a material having high thermal conductivity.
  • the substrate 1 has a main surface 11, a back surface 12, and a side surface 13.
  • the main surface 11 and the back surface 12 are surfaces separated from each other in the thickness direction Z of the substrate 1.
  • the main surface 11 is an upper surface of the substrate 1 shown in FIG. 4 and is a surface on which the resistor 2 is mounted.
  • the back surface 12 is the lower surface of the substrate 1 shown in FIG. 4 and is the surface facing the circuit board when the chip resistor A10 is mounted on the circuit board.
  • the side surface 13 is a surface located between the main surface 11 and the back surface 12.
  • the side surfaces 13 according to the present embodiment are a pair of surfaces that are separated from each other in the first direction X.
  • the electrode 3 is disposed so as to cover the side surface 13.
  • the resistor 2 is an element that is disposed on the main surface 11 of the substrate 1 and is electrically connected to an upper surface electrode 31 of the electrode 3 to be described later.
  • the resistor 2 functions to limit the current or detect the current.
  • the shape of the resistor 2 according to the present embodiment in plan view is a strip shape extending in the first direction X.
  • the shape of the resistor 2 can be any shape corresponding to the resistance value set in the chip resistor A10, for example, a serpentine shape.
  • the resistor 2 according to the present embodiment includes RuO 2 or an Ag—Pd alloy and glass.
  • a trimming groove 21 that penetrates in the thickness direction Z of the substrate 1 is formed in the resistor 2.
  • the trimming groove 21 according to the present embodiment is formed so that the end of the resistor 2 parallel to the first direction X is open and the shape in plan view is L-shaped.
  • the electrode 3 is a conductive member that is electrically connected to the resistor 2 and mounts the chip resistor A10 on the circuit board.
  • the electrode 3 according to the present embodiment includes a pair of members that are separated from each other in the first direction X and are disposed on both sides of the resistor 2.
  • the electrode 3 according to the present embodiment includes a top electrode 31, a back electrode 32, a protective electrode 33, a side electrode 34, an intermediate electrode 35, and an external electrode 36.
  • the upper surface electrode 31 is a part of the electrode 3 disposed in contact with the main surface 11 of the substrate 1.
  • the upper surface electrode 31 is composed of a pair of members spaced from each other in the first direction X. Since part of the upper surface electrode 31 is in contact with the resistor 2, the upper surface electrode 31 is electrically connected to the resistor 2.
  • the shape of the upper surface electrode 31 in plan view is a rectangular shape.
  • the upper surface electrode 31 according to the present embodiment includes Ag and glass.
  • the back electrode 32 is a part of the electrode 3 disposed in contact with the back surface 12 of the substrate 1 and conducting to the side electrode 34.
  • the back electrode 32 is composed of a pair of members separated from each other in the first direction X, like the top electrode 31.
  • the back electrode 32 includes a synthetic resin containing conductive particles 320.
  • the back electrode 32 according to the present embodiment is made of a synthetic resin containing conductive particles 320.
  • the synthetic resin is, for example, a flexible epoxy resin.
  • the conductive particles 320 according to the present embodiment have a flake shape and are made of metal.
  • the metal is Ag.
  • the dimensions of the conductive particles 320 in the direction perpendicular to the thickness direction are 5 to 15 ⁇ m in the long side direction and 2 to 5 ⁇ m in the short side direction.
  • the protective electrode 33 is a part of the electrode 3 that is electrically connected to the upper surface electrode 31.
  • the protective electrode 33 is disposed with respect to each upper surface electrode 31.
  • the protective electrode 33 is in contact with both the upper surface electrode 31 and an upper protective layer 42 of the protective layer 4 described later, and covers a part of each.
  • the protective electrode 33 has a first end 331 and a second end 332 that are parallel to the side surface 13 of the substrate 1 in plan view.
  • the first end 331 is in contact with the upper protective layer 42 (protective layer 4), and the second end 332 is in contact with the upper surface electrode 31.
  • the protective electrode 33 is made of a synthetic resin containing metal particles.
  • the metal particles are Ag particles.
  • the synthetic resin is, for example, an epoxy resin.
  • the protective electrode 33 can be a flaky carbon particle instead of the metal particle. The dimensions of the carbon particles in the direction perpendicular to the thickness direction are 5 to 15 ⁇ m in the long side direction and 2 to 5 ⁇ m in the short side direction.
  • the side electrode 34 has a side portion 341, a top portion 342, and a bottom portion 343, and is a part of the electrode 3 that conducts to both the top surface electrode 31 and the back surface electrode 32. is there.
  • the side portion 341 is a portion disposed in contact with the side surface 13 of the substrate 1.
  • the top portion 342 is a portion that overlaps the main surface 11 of the substrate 1 in plan view.
  • the top portion 342 according to the present embodiment is in contact with the upper surface electrode 31 and the protective electrode 33.
  • a portion corresponding to the gap d is in contact with the upper surface electrode 31, and the remaining portion is in contact with the protective electrode 33.
  • the bottom 343 is a portion that overlaps the back surface 12 of the substrate 1 in plan view.
  • the bottom portion 343 according to the present embodiment is in contact with the back electrode 32.
  • the upper surface electrode 31 and the rear surface electrode 32 are electrically connected to each other via the side surface electrode 34.
  • the side electrode 34 according to the present embodiment is made of a Ni—Cr alloy.
  • the material constituting the protective electrode 33 may be any metal as long as it is conductive and has a characteristic that it is difficult to be sulfided.
  • the intermediate electrode 35 is a part of the electrode 3 that covers the back electrode 32, the protection electrode 33, and the side electrode 34.
  • the intermediate electrode 35 is in contact with a part of each of the back electrode 32 and the protective electrode 33 and the side electrode 34.
  • the intermediate electrode 35 according to the present embodiment is made of Ni.
  • the external electrode 36 is a part of the electrode 3 that covers the intermediate electrode 35.
  • the external electrode 36 according to the present embodiment is made of Sn.
  • the protective layer 4 is a member that covers the resistor 2 as shown in FIGS. 1, 3, and 4.
  • the protective layer 4 according to this embodiment includes a lower protective layer 41 and an upper protective layer 42.
  • the lower protective layer 41 is a portion in contact with the resistor 2.
  • a groove having the same shape as the trimming groove 21 formed in the resistor 2 is formed so as to penetrate in the thickness direction Z of the substrate 1.
  • a part of the resistor 2 protrudes from both ends of the lower protective layer 41 in the first direction X.
  • the lower protective layer 41 according to the present embodiment includes glass.
  • the upper protective layer 42 is a portion laminated on the lower protective layer 41.
  • the upper protective layer 42 covers the resistor 2 together with the lower protective layer 41 and is in contact with each of the main surface 11 and the upper surface electrode 31 of the substrate 1. Further, a part of the protective electrode 33 is in contact with the upper protective layer 42 from above shown in FIG.
  • the upper protective layer 42 according to the present embodiment is made of an epoxy resin.
  • FIGS. 16, 18 and 19 are plan views for explaining the manufacturing process of the chip resistor A10.
  • 14 and 17 are perspective views for explaining the manufacturing process of the chip resistor A10.
  • FIG. 15 is a sectional view taken along line XV-XV in FIG. 16, 18 and 19 are cross-sectional views illustrating the manufacturing process of the chip resistor A10.
  • the cross-sectional positions in FIGS. 16, 18 and 19 are the same as the cross-sectional positions in FIG.
  • a thickness direction Z, a first direction X, and a second direction Y of a later-described base material 81 shown in FIGS. 7 to 19 are the same as the thickness direction Z of the substrate 1 shown in FIGS. This corresponds to the direction X and the second direction Y.
  • a sheet-like base material 81 having a main surface 811 and a back surface 812 spaced apart from each other in the thickness direction Z includes a pair of regions that are in contact with the main surface 811 and spaced apart from each other.
  • a top electrode 831 is formed.
  • the upper surface electrode 831 corresponds to the upper surface electrode 31 of the chip resistor A10.
  • the base material 81 according to the present embodiment is made of alumina.
  • the base 81 has a plurality of primary grooves 813 extending in the second direction Y and a plurality of secondary grooves 814 extending in the first direction X. And is formed in a grid pattern.
  • a section formed by the primary groove 813 and the secondary groove 814 is a region corresponding to the substrate 1 of the chip resistor A10.
  • the base material 81 is an assembly of the substrates 1.
  • the upper surface electrode 831 is formed so as to be in contact with the main surface 811 and straddle the primary groove 813.
  • the upper surface electrode 831 is formed by a technique using printing.
  • the upper surface electrode 831 according to the present embodiment is formed by printing a paste containing Ag particles containing glass frit on the main surface 811 using a silk screen and firing the printed paste.
  • a back electrode 832 composed of a pair of regions in contact with the back surface 812 of the base material 81 and spaced apart from each other is formed.
  • the back electrode 832 corresponds to the back electrode 32 of the chip resistor A10.
  • a plurality of primary grooves 813 and secondary grooves 814 formed in the main surface 811 so that a plurality of primary grooves 813 and secondary grooves 814 are all recessed from the back surface 812. It is formed corresponding to the position 814.
  • the back electrode 832 is formed so as to contact the back surface 812 and straddle the primary groove 813.
  • the back electrode 832 is formed by a technique using printing.
  • the back electrode 832 is printed by printing a paste containing flaky Ag particles and using a flexible epoxy resin as a main agent on the back 812 using a silk screen, and curing the printed paste. It is formed.
  • the back electrode 832 is formed corresponding to the position of the top electrode 831 formed on the main surface 811 previously.
  • a resistor 82 is formed in contact with the upper surface electrode 831 having both ends in the first direction X formed of a pair of regions.
  • the resistor 82 corresponds to the resistor 2 of the chip resistor A10.
  • the resistor 82 is formed by a technique using printing.
  • the resistor 82 according to the present embodiment is obtained by printing a paste containing glass frit in a metal particle such as RuO 2 or an Ag—Pd alloy on a main surface 811 using a silk screen and firing the printed paste. It is formed.
  • a protective film 841 in contact with the resistor 82 is formed.
  • the protective film 841 corresponds to the lower protective layer 41 of the chip resistor A10.
  • the protective film 841 according to this embodiment is formed by printing a glass paste on the resistor 82 using a silk screen and firing the printed paste.
  • a trimming groove 821 penetrating in the thickness direction Z of the base material 81 is formed in the resistor 82.
  • the trimming groove 821 corresponds to the trimming groove 21 of the chip resistor A10.
  • the trimming groove 821 is formed by a laser trimming apparatus.
  • the trimming groove 821 is formed by the following procedure. First, a resistance measurement probe is brought into contact with both ends in the first direction X of the resistor 82 to be formed with the trimming groove 821. Next, a trimming groove 821 is formed along the second direction Y from one end of the resistor 82 parallel to the first direction X toward the other end with the probe in contact.
  • the direction is changed by 90 ° to form the trimming groove 821 along the first direction X.
  • a predetermined value resistance value of the chip resistor A10
  • the direction is changed by 90 ° to form the trimming groove 821 along the first direction X.
  • the resistance value of the resistor 82 reaches a predetermined value
  • the formation of the trimming groove 821 is terminated.
  • a trimming groove 821 having an L shape in plan view is formed in the resistor 82.
  • a groove that penetrates in the thickness direction Z of the substrate 81 and has the same shape as the trimming groove 821 is formed.
  • a protective layer 842 that covers the resistor 82 is formed.
  • the protective layer 842 corresponds to the upper protective layer 42 of the chip resistor A10.
  • the protective layer 842 according to this embodiment is formed by printing a paste mainly composed of an epoxy resin so as to completely cover the resistor 82 and the protective film 841 using a silk screen, and curing the printed paste. .
  • the protective layer 842 according to the present embodiment is formed in a plurality of strips extending in the second direction Y and straddling the secondary groove 814 of the base material 81. At this time, a part of the pair of upper surface electrodes 831 protrudes from both ends of the protective layer 842 in the first direction X.
  • the protective layer 842 may be formed so as to be separated from each other for each resistor 82, similarly to the protective film 841 illustrated in FIG. 10.
  • a protective electrode 833 in contact with both the upper surface electrode 831 and the protective layer 842 is formed.
  • the protective electrode 833 corresponds to the protective electrode 33 of the chip resistor A10.
  • the protective electrode 833 is formed by a technique using printing.
  • the protective electrode 833 according to the present embodiment is printed with a paste containing Ag particles and using an epoxy resin as a main agent so as to cover the end portion of the protective film 841 that covers the upper surface electrode 831 using a silk screen. It is formed by curing the paste.
  • the protective electrode 833 according to the present embodiment is formed in a plurality of strip shapes extending in the second direction Y.
  • the paste used as the material of the protective electrode 833 can be formed into flaky carbon particles instead of Ag particles.
  • the base material 81 is divided into a plurality of strips 85 by cutting the base material 81 in the primary groove 813.
  • the side surface 851 located between the main surface 811 and the back surface 812 appears at both ends of the strip 85 in the first direction X.
  • the side surface 851 may be subjected to a base treatment by ion beam etching, for example. By performing the base treatment, the side surface 851 becomes a rough surface, and adhesion with a side electrode 834 described later is improved.
  • FIG. 15 shows a cross section of a portion including the side surface 851 of the belt-like body 85.
  • side electrodes 834 are formed in the band-like body 85, which are in contact with the side surface 851 and respectively have portions overlapping the main surface 811 and the back surface 812 in plan view.
  • the side electrode 834 corresponds to the side electrode 34 of the chip resistor A10.
  • the side electrode 34 is formed by a sputtering method.
  • the side electrode 34 according to the present embodiment is formed by depositing a Ni—Cr alloy.
  • the side electrode 834 is formed under the state in which the strips 85 are stacked and aligned so that the directions of the side surfaces 851 are aligned. At this time, the entire side surface 851 is covered with the side electrode 834.
  • the main surface 811 and the upper surface electrode 831 exposed from the strip 85 and a part of the protective electrode 833 are covered with a portion of the side electrode 834 that overlaps the main surface 811 in plan view.
  • the back surface 812 exposed from the strip 85 and a part of the back surface electrode 832 are covered with the portion of the side electrode 834 that overlaps the back surface 812 in plan view.
  • the strip 85 is divided into a plurality of pieces 86 by cutting the base material 81 in the secondary groove 814.
  • an intermediate electrode 835 that covers the back electrode 832, the protective electrode 833, and the side electrode 834 exposed from the individual piece 86 is formed.
  • the intermediate electrode 835 corresponds to the intermediate electrode 35 of the chip resistor A10.
  • the intermediate electrode 835 is formed by electrolytic plating.
  • the intermediate electrode 835 according to this embodiment is formed by depositing Ni by electrolytic barrel plating.
  • an external electrode 836 covering the intermediate electrode 835 is formed.
  • the external electrode 836 corresponds to the external electrode 36 of the chip resistor A10.
  • the external electrode 836 is formed by electrolytic plating in the same manner as the intermediate electrode 835.
  • the external electrode 836 according to the present embodiment is formed by depositing Sn by electrolytic barrel plating. The piece 86 at this time becomes the chip resistor A10.
  • the chip resistor A10 is manufactured through the above steps.
  • the chip resistor A ⁇ b> 10 is disposed on the main surface 11 of the substrate 1 and is electrically connected to the upper surface electrode 31 that conducts to the resistor 2, the protective layer 4 (upper protective layer 42) that covers the resistor 2, and the upper electrode 31.
  • a protective electrode 33 is provided.
  • the chip resistor A10 includes a side electrode 34 that has a top portion 342 that is electrically connected to the upper surface electrode 31 and overlaps the main surface 11 of the substrate 1 in plan view, and an intermediate electrode 35 that covers the protective electrode 33 and the side electrode 34.
  • the protective electrode 33 is in contact with both the upper surface electrode 31 and the protective layer 4.
  • the top portion 342 of the side surface electrode 34 is configured not to be in complete contact with the protective layer 4, or even if it is in contact with the protective layer 4, the contact area is reduced. Can be suppressed. Further, even when the top portion 342 in contact with the protective layer 4 is peeled off, peeling stops at the end portion (first end 331) of the protective electrode 33 located at the boundary with the protective layer 4 in a plan view.
  • the protective electrode 33 prevents the sulfide gas from entering the upper surface electrode 31. Furthermore, since the protective electrode 33 is covered with the intermediate electrode 35, the double shielding structure constituted by the protective electrode 33 and the intermediate electrode 35 can prevent the sulfide gas from entering the upper surface electrode 31. Therefore, according to the chip resistor A10, it is possible to improve the sulfidation resistance.
  • the side electrode 834 is formed by a sputtering method. Since the protective electrode 833 is formed before the side electrode 834 is formed, scattering of metal particles is controlled by the protective electrode 833 when the side electrode 834 is formed. Therefore, the side surface electrode 834 can be configured not to be in complete contact with the protective layer 842, or even in the case where it is in contact with the protective layer 842, the contact area can be reduced. Therefore, in the chip resistor A10, the configuration of the top portion 342 of the side electrode 34 described above can be realized.
  • the protective electrode 33 made of a synthetic resin containing Ag particles, sufficient adhesion between the protective electrode 33 and the protective layer 4 is ensured. For this reason, it is possible to prevent the sulfide gas from entering from the interface between the protective electrode 33 and the protective layer 4. In the unlikely event that the sulfide gas enters from the interface between the intermediate electrode 35 and the protective layer 4, the Ag particles contained in the protective electrode 33 are sulfided earlier than the Ag particles contained in the upper surface electrode 31. Since the protective electrode 33 is treated as a sacrificial electrode due to the configuration of the chip resistor A10, even if the conductivity of the protective electrode 33 is lowered due to the sulfidation of Ag particles, the electrode 3 is not disconnected. .
  • the protective electrode 33 made of a synthetic resin containing flaky carbon particles, sufficient adhesion between the protective electrode 33 and the protective layer 4 is ensured and the sulfurization resistance of the protective electrode 33 itself is secured. Improves. Since the carbon particles are a cheaper material than Pd particles having sulfidation resistance, the manufacturing cost of the protective electrode 33 with improved sulfidation resistance can be kept low. Further, by making the shape of the carbon particles into a flake shape, the adhesion between the protective electrode 33 and the intermediate electrode 35 is improved by the anchoring effect (anchor effect), so that the sulfidation resistance of the chip resistor A10 is further improved.
  • a gap d is formed between the side surface 13 of the substrate 1 and the second end 332 of the protective electrode 33.
  • the side electrode 34 made of Ni—Cr alloy, the side electrode 34 is not sulfided. This contributes to improvement of the sulfidation resistance of the chip resistor A10.
  • the back electrode 32 disposed on the back surface 12 of the substrate 1 is made of a synthetic resin containing conductive particles 320.
  • the conductive particles 320 are Ag particles having a flake shape.
  • thermal stress due to heat generated from the chip resistor A10 is generated in the solder interposed between the chip resistor A10 and the circuit board.
  • the thermal stress is repeatedly generated, the solder may be cracked and disconnected.
  • the back electrode 32 can easily follow expansion and contraction due to heat, so that the thermal stress is relieved. Therefore, the back electrode 32 can suppress the crack from occurring in the solder.
  • the adhesion between the back electrode 32 and the intermediate electrode 35 is improved due to the anchoring effect, so that the protective effect of the back electrode 32 by the intermediate electrode 35 is further increased.
  • FIG. 20 is a cross-sectional view of the chip resistor A20.
  • the cross-sectional position and range in FIG. 20 correspond to the cross-sectional view of the chip resistor A10 shown in FIG.
  • FIG. 21 is a partially enlarged view of FIG.
  • the shape and size of the chip resistor A20 in plan view are the same as the chip resistor A10.
  • the configuration of the back electrode 32 is different from that of the chip resistor A10.
  • the back electrode 32 has a first layer 321 and a second layer 322.
  • the first layer 321 is made of a synthetic resin that is in contact with the back surface 12 of the substrate 1 and is an electrical insulator.
  • the synthetic resin is, for example, a flexible epoxy resin.
  • the second layer 322 is made of a synthetic resin laminated on the first layer 321 and containing the conductive particles 320.
  • the configuration of the second layer 322 is the same as the configuration of the back electrode 32 of the chip resistor A10. Therefore, the conductive particle 320 according to the present embodiment has a flake shape and is made of Ag.
  • the chip resistor A20 includes an upper surface electrode 31, a protective layer 4 (upper protective layer 42), a protective electrode 33, a side electrode 34, and an intermediate electrode 35 that have the same configuration as the chip resistor A10.
  • the protective electrode 33 is in contact with both the upper surface electrode 31 and the protective layer 4 and covers a part of each.
  • the top portion 342 of the side surface electrode 34 is configured not to be completely in contact with the protective layer 4, or even if it is in contact with the protective layer 4, the contact area thereof is reduced. It can be kept small.
  • the protective electrode 33 prevents the sulfide gas from entering the upper surface electrode 31.
  • the protective electrode 33 is covered with the intermediate electrode 35, the double shielding structure constituted by the protective electrode 33 and the intermediate electrode 35 can prevent the sulfide gas from entering the upper surface electrode 31. Therefore, the chip resistor A20 can also improve the sulfidation resistance.
  • the back electrode 32 includes a first layer 321 in contact with the back surface 12 of the substrate 1 and a second layer 322 stacked on the first layer 321.
  • the first layer 321 is made of a synthetic resin that is an electrical insulator.
  • the second layer 322 is made of a synthetic resin containing the conductive particles 320.
  • the conductive particles 320 are Ag particles having a flake shape.
  • FIGS. 1-10 A chip resistor A30 according to the third embodiment of the present disclosure will be described based on FIGS.
  • the same or similar elements as those of the chip resistor A10 described above are denoted by the same reference numerals, and redundant description will be omitted.
  • FIG. 22 is a plan view of the chip resistor A30, which passes through the intermediate electrode 35 and the external electrode 36 of the electrode 3 for convenience of understanding.
  • FIG. 23 is a plan view that further transmits the side electrode 34 of the electrode 3 with respect to FIG. 24 is a cross-sectional view taken along line XXIV-XXIV in FIG.
  • FIG. 25 is a partially enlarged view of FIG.
  • the configuration of the protective electrode 33 and the upper protective layer 42 is different from that of the chip resistor A10.
  • the protective electrode 33 is sandwiched between the upper electrode 31, the side electrode 34, and the upper protective layer 42 in the thickness direction Z of the substrate 1. Further, as shown in FIG. 25, the first end 331 of the protective electrode 33 is in contact with the upper protective layer 42, and the second end 332 of the protective electrode 33 is in contact with the side electrode 34. Also in this embodiment, a gap d is formed between the side surface 13 of the substrate 1 and the second end 332 in plan view, and the side electrode 34, the intermediate electrode 35, and the external electrode 36 are seen through as shown in FIG. In this case, the upper surface electrode 31 is exposed from the gap d.
  • the protective electrode 33 according to the present embodiment is made of a synthetic resin containing flaky carbon particles.
  • the synthetic resin is, for example, an epoxy resin.
  • the dimension of the carbon particles in the direction perpendicular to the thickness direction is 5 to 15 ⁇ m in the long side direction and 2 to 5 ⁇ m in the short side direction.
  • both ends of the upper protective layer 42 in the first direction X are configured to cover a part of the protective electrode 33.
  • the chip resistor A30 includes an upper surface electrode 31, a side electrode 34, and an intermediate electrode 35 that have the same configuration as the chip resistor A10.
  • the protective electrode 33 is sandwiched between the upper surface electrode 31, the side electrode 34, and the protective layer 4 (upper protective layer 42).
  • the double shielding structure constituted by the protective electrode 33 and the intermediate electrode 35 can prevent the sulfide gas from entering the upper surface electrode 31. Therefore, the chip resistor A30 can also improve the resistance to sulfidation.
  • the protective electrode 33 made of a synthetic resin containing flaky carbon particles, it is possible to improve the sulfidation resistance of the protective electrode 33 itself. Since carbon particles are a cheaper material than Pd particles having sulfidation resistance, the manufacturing cost of the protective electrode 33 with improved sulfidation resistance can be kept low. Further, by making the shape of the carbon particles into a flake shape, the adhesion between the protective electrode 33 and the intermediate electrode 35 is improved by the anchoring effect (anchor effect), so that the sulfidation resistance of the chip resistor A30 is further improved.
  • a substrate having a main surface and a back surface spaced apart from each other in the thickness direction, and a side surface located between the main surface and the back surface;
  • An upper surface electrode disposed on the main surface;
  • a resistor disposed on the main surface and conducting to the upper surface electrode;
  • a protective layer covering the resistor;
  • a side electrode having a side portion, a top portion and a bottom portion and conducting to the upper surface electrode, wherein the side portion is disposed on the side surface, and the top portion and the bottom portion in plan view are respectively on the main surface and the back surface
  • Overlapping side electrodes An intermediate electrode covering the protective electrode and the side electrode;
  • An external electrode covering the intermediate electrode,
  • a chip resistor wherein the protective electrode is in contact with both the upper surface electrode and the protective layer and covers a part of each of the upper surface electrode and the protective layer.
  • the protective electrode has a first end and a second end parallel to the side surface of the substrate in plan view, The chip resistor according to appendix 1, wherein the first end is in contact with the protective layer and the second end is in contact with the upper surface electrode.
  • the chip resistor according to appendix 3 The chip resistor according to appendix 2, wherein a gap is formed between the side surface of the substrate and the second end of the protective electrode in a plan view.
  • the chip resistor according to appendix 2 or 3 wherein the top portion of the side electrode is in contact with the protective electrode.
  • Appendix 5 The chip resistor according to any one of appendices 2 to 4, wherein the side electrode is made of a Ni—Cr alloy.
  • a back electrode that is disposed on the back surface of the substrate and that is electrically connected to the side electrode and includes a synthetic resin containing conductive particles; The bottom of the side electrode is in contact with the back electrode; The chip resistor according to any one of appendices 1 to 9, wherein the intermediate electrode covers the back electrode.
  • the back electrode is A first layer made of a synthetic resin that is in contact with the back surface of the substrate and is an electrical insulator; The chip resistor according to appendix 10, further comprising: a second layer made of a synthetic resin laminated on the first layer and containing conductive particles.
  • [Appendix 12] The chip resistor according to appendix 10 or 11, wherein the conductive particles have a flake shape and are made of metal.
  • [Appendix 13] The chip resistor according to appendix 12, wherein the metal is Ag.
  • [Appendix 14] 14 The chip resistor according to any one of appendices 1 to 13, wherein the resistor includes RuO 2 or an Ag—Pd alloy and glass.
  • [Appendix 15] 15 15. The chip resistor according to appendix 14, wherein a trimming groove penetrating in the thickness direction of the substrate is formed in the resistor.
  • the protective layer has a lower protective layer in contact with the resistor, and an upper protective layer laminated on the lower protective layer, The chip resistor according to appendix 15, wherein a part of the protective electrode is in contact with the upper protective layer.
  • the chip resistor according to appendix 16 wherein the lower protective layer includes glass.
  • the chip resistor according to appendix 16 wherein the upper protective layer is made of an epoxy resin.
  • the method for manufacturing a chip resistor according to appendix 22, wherein forming the protective electrode includes forming the protective electrode by a technique using printing.
  • [Appendix 24] The method for manufacturing a chip resistor according to appendix 22 or 23, wherein forming the side electrode includes forming the side electrode by a sputtering method.
  • [Appendix 25] The chip resistor according to any one of appendices 22 to 24, further comprising dividing the strip into a plurality of pieces between forming the side electrode and forming the intermediate electrode. Manufacturing method.
  • Appendix 27 27.
  • Method of manufacturing a chip resistor Method of manufacturing a chip resistor.
  • Appendix 28] 28 The method of manufacturing a chip resistor according to any one of appendices 22 to 27, wherein forming the resistor includes forming the resistor by a technique using printing. [Appendix 29] 29.
  • Appendix 30 30.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Details Of Resistors (AREA)

Abstract

本開示の一側面によると、チップ抵抗器が提供される。前記チップ抵抗器においては、上面電極は、基板の主面に配置されている。抵抗体は、前記主面に配置され、かつ前記上面電極に導通する。保護層は、前記抵抗体を覆う。保護電極は、前記上面電極に導通する。側面電極は、側部、頂部および底部を有し、かつ前記上面電極に導通する。前記側面電極は、前記側部が前記側面に配置され、平面視において前記頂部および前記底部が前記主面および前記裏面にそれぞれ重なる。中間電極は、前記保護電極および前記側面電極を覆う。外部電極は、前記中間電極を覆う。前記保護電極が前記上面電極および前記保護層の双方に接し、かつ前記上面電極および前記保護層の各々の一部を覆っている。

Description

チップ抵抗器およびその製造方法
 本開示は、チップ抵抗器およびその製造方法に関する。
 チップ抵抗器の電極の一部を構成する上面電極は、抵抗体に導通し、かつ基板の上面に配置された電極である。上面電極は、Ag粒子を含むことが一般的である。チップ抵抗器が搭載された回路基板の周辺環境において硫化ガス(H2S、SO2など)が存在する場合、当該上面電極に含まれるAg粒子は硫化ガスと化合して黒色の硫化銀(Ag2S)となる。硫化銀は電気絶縁性を有するため、当該上面電極の硫化が進行するとチップ抵抗器の電極が断線するおそれがある。
 あるチップ抵抗器は、基板(絶縁基板)と、基板に配置された上面電極(上部端子電極)と、上面電極に導通する抵抗体(抵抗素子)と、抵抗体を覆う保護層(保護コーティング)と、上面電極を覆う中間電極(ニッケルめっき層)を備える。チップ抵抗器の長手方向における基板の両側面と保護層の両端部とには、スパッタリング法により金属層が形成されている。中間電極は、上面電極と、上面電極を覆い、かつ金属層が形成された保護層の端部との双方に接して形成されている。このような構成をとることによって、上面電極との境界に位置する保護層の端部が中間電極によって強固に覆われた状態となるため、硫化ガスが保護層の端部に沿って上面電極に侵入することを防ぐことができる。このため、上面電極の耐硫化性の向上を図ることが可能となる。
 ここで発明者は、あるチップ抵抗器においては、保護層の両端部に形成された金属層が形成条件によっては剥離する場合があることを発見した。保護層の端部に形成された金属層が剥離した場合、当該金属層に接して形成された中間電極も保護層の端部から剥離する。このような状態になると、硫化ガスが保護層の端部に沿って上面電極に侵入しやすくなる。したがって、保護層の両端部に形成された金属層が剥離した場合、上面電極の耐硫化性が低下することが懸念される。
 本開示は上記事情に鑑み、耐硫化性の向上を図ったチップ抵抗器およびその製造方法を提供することをその課題とする。
 本開示の第1の側面によると、チップ抵抗器が提供される。前記チップ抵抗器は、基板と、上面電極と、抵抗体と、保護層と、保護電極と、側面電極と、中間電極と、外部電極と、を備える。前記基板は、厚さ方向おいて互いに離間した主面および裏面と、前記主面と前記裏面との間に位置する側面と、を有する。前記上面電極は、前記主面に配置されている。前記抵抗体は、前記主面に配置され、かつ前記上面電極に導通する。前記保護層は、前記抵抗体を覆う。前記保護電極は、前記上面電極に導通する。前記側面電極は、側部、頂部および底部を有し、かつ前記上面電極に導通する。前記側面電極は、前記側部が前記側面に配置され、平面視において前記頂部および前記底部が前記主面および前記裏面にそれぞれ重なる。前記中間電極は、前記保護電極および前記側面電極を覆う。前記外部電極は、前記中間電極を覆う。前記保護電極が前記上面電極および前記保護層の双方に接し、かつ前記上面電極および前記保護層の各々の一部を覆っている。
 本開示の第2の側面によると、チップ抵抗器の製造方法が提供される。前記チップ抵抗器の製造方法は、厚さ方向において互いに離間した主面および裏面を有するシート状の基材において、前記主面に接し、かつ互いに離間した2つの領域を含む上面電極を形成することと、抵抗体を形成することであって、前記抵抗体は、前記上面電極に接する第1および第2端を有することと、前記抵抗体を覆う保護層を形成することと、前記上面電極および前記保護層の双方に接する保護電極を形成することと、前記基材を複数の帯状体に分割することであって、前記複数の帯状体は各々、前記主面と前記裏面との間に位置する側面を有することと、前記複数の帯状体いずれか1つの前記側面に接する側面電極であって、平面視において前記主面および前記裏面に重なる部分をそれぞれ有する側面電極を形成することと、前記保護電極および前記側面電極を覆う中間電極を形成することと、前記中間電極を覆う外部電極を形成することと、を備える。
 本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第1実施形態にかかるチップ抵抗器の平面図(中間電極および中間電極を透過)である。 図1に示すチップ抵抗器の底面図である。 図1に示すチップ抵抗器の平面図(側面電極、中間電極および外部電極を透過)である。 図1のIV-IV線に沿う断面図である。 図4の部分拡大図である。 図1に示すチップ抵抗器の裏面電極の部分拡大断面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する平面図である。 図1に示すチップ抵抗器の製造方法を説明する斜視図である。 図14のXV-XV線に沿う断面図である。 図1に示すチップ抵抗器の製造方法を説明する断面図である。 図1に示すチップ抵抗器の製造方法を説明する斜視図である。 図1に示すチップ抵抗器の製造方法を説明する断面図である。 図1に示すチップ抵抗器の製造方法を説明する断面図である。 本開示の第2実施形態にかかるチップ抵抗器の断面図である。 図20の部分拡大図である。 本開示の第3実施形態にかかるチップ抵抗器の平面図(中間電極および中間電極を透過)である。 図22に示すチップ抵抗器の平面図(側面電極、中間電極および外部電極を透過)である。 図22のXXIV-XXIV線に沿う断面図である。 図24の部分拡大図である。
 実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
 〔第1実施形態〕
 図1~図6に基づき、本開示の第1実施形態にかかるチップ抵抗器A10について説明する。チップ抵抗器A10は、基板1、抵抗体2、電極3および保護層4を備える。
 図1は、チップ抵抗器A10の平面図である。図2は、チップ抵抗器A10の底面図である。図1および図2は、理解の便宜上、後述する電極3の中間電極35および外部電極36を透過している。図3は、図1に対しさらに後述する電極3の側面電極34を透過した平面図である。図4は、図1のIV―IV線に沿う断面図である。図5は、図4の部分拡大図である。図6は、チップ抵抗器A10の後述する電極3の裏面電極32の部分拡大断面図である。
 これらの図に示すチップ抵抗器A10は、様々な電子機器の回路基板に表面実装される形式のものである。チップ抵抗器A10は、いわゆる厚膜(メタルグレーズ皮膜)チップ抵抗器である。図1に示すように、チップ抵抗器A10の基板1の厚さ方向Z視(以下「平面視」という。)の形状は矩形状である。ここで、説明の便宜上、基板1の厚さ方向Zに直交するチップ抵抗器A10の長辺方向を第1方向Xと呼ぶ。また、基板1の厚さ方向Zおよび第1方向Xの双方に直交するチップ抵抗器A10の短辺方向を第2方向Yと呼ぶ。
 基板1は、図1~図4に示すように、抵抗体2を搭載し、かつチップ抵抗器A10を回路基板に実装するための部材である。基板1の平面視の形状は矩形状である。また、基板1は電気絶縁体である。本実施形態にかかる基板1は、アルミナ(Al23)から構成される。チップ抵抗器A10の使用時に抵抗体2から発生した熱を外部に放熱しやすくするため、基板1は熱伝導率が高い材料から構成されることが望ましい。基板1は、主面11、裏面12および側面13を有する。
 図1~図4に示すように、主面11および裏面12は、基板1の厚さ方向Zにおいて互いに離間した面である。主面11は、図4に示す基板1の上面であり、かつ抵抗体2を搭載する面である。裏面12は、図4に示す基板1の下面であり、チップ抵抗器A10を回路基板に実装したとき、当該回路基板に対向する面である。
 図1~図4に示すように、側面13は、主面11と裏面12との間に位置する面である。本実施形態にかかる側面13は、第1方向Xにおいて互いに離間した一対の面である。側面13を覆うように電極3が配置されている。
 抵抗体2は、図1、図3および図4に示すように、基板1の主面11に配置され、かつ後述する電極3の上面電極31に導通する素子である。抵抗体2は、電流を制限する、または電流を検出するなどの機能を果たす。本実施形態にかかる抵抗体2の平面視の形状は、第1方向Xに延出する帯状である。なお、抵抗体2の形状は、たとえばサーペンタイン状など、チップ抵抗器A10において設定される抵抗値に対応していずれの形状とすることができる。本実施形態にかかる抵抗体2は、RuO2またはAg-Pd合金とガラスとを含む。
 図1、図3および図4に示すように、抵抗体2には、基板1の厚さ方向Zに貫通するトリミング溝21が形成されている。本実施形態にかかるトリミング溝21は、第1方向Xに並行する抵抗体2の端部が開口し、かつ平面視の形状がL字状となるように形成されている。
 電極3は、図1~図5に示すように、抵抗体2と導通し、かつチップ抵抗器A10を回路基板に実装するための導電部材である。本実施形態にかかる電極3は、第1方向Xにおいて互いに離間し、かつ抵抗体2を挟んだ両側に配置された一対の部材から構成される。本実施形態にかかる電極3は、上面電極31、裏面電極32、保護電極33、側面電極34、中間電極35および外部電極36を含む。
 図1および図3~図5に示すように、上面電極31は、基板1の主面11に接して配置された電極3の一部である。上面電極31は、第1方向Xにおいて互いに離間した一対の部材から構成される。上面電極31の一部が抵抗体2に接しているため、上面電極31は抵抗体2に導通している。上面電極31の平面視の形状は矩形状である。本実施形態にかかる上面電極31は、Agおよびガラスを含む。
 図2、図4および図5に示すように、裏面電極32は、基板1の裏面12に接して配置され、かつ側面電極34に導通する電極3の一部である。裏面電極32は、上面電極31と同じく第1方向Xにおいて互いに離間した一対の部材から構成される。裏面電極32は、導電性粒子320が含有された合成樹脂を含む。本実施形態にかかる裏面電極32は、導電性粒子320が含有された合成樹脂から構成される。当該合成樹脂は、たとえば可とう性エポキシ樹脂である。図6に示すように、本実施形態にかかる導電性粒子320は、形状が薄片状であり、かつ金属から構成される。当該金属はAgである。導電性粒子320の厚さ方向に直交する方向の寸法は、長辺方向で5~15μm、短辺方向で2~5μmである。
 図1および図3~図5に示すように、保護電極33は、上面電極31に導通する電極3の一部である。保護電極33は、各々の上面電極31に対して配置されている。保護電極33は、上面電極31および後述する保護層4の上部保護層42の双方に接し、かつそれぞれの一部を覆っている。保護電極33は、平面視において基板1の側面13に並行する第1端331および第2端332を有する。第1端331が上部保護層42(保護層4)に接し、第2端332が上面電極31に接している。また、図3および図5に示すように、本実施形態においては、平面視において側面13と第2端332との間に隙間dが形成されている。このため、図3に示すように、側面電極34、中間電極35および外部電極36を透視した場合、隙間dから上面電極31が露出した構成となっている。本実施形態にかかる保護電極33は、金属粒子が含有された合成樹脂から構成される。当該金属粒子は、Ag粒子である。また、当該合成樹脂は、たとえばエポキシ樹脂である。保護電極33は、当該金属粒子に替えて、薄片状の炭素粒子とすることができる。当該炭素粒子の厚さ方向に直交する方向の寸法は、長辺方向で5~15μm、短辺方向で2~5μmである。
 図1、図4および図5に示すように、側面電極34は、側部341、頂部342および底部343を有し、かつ上面電極31および裏面電極32の双方に導通する電極3の一部である。側部341は、基板1の側面13に接して配置された部分である。頂部342は、平面視において基板1の主面11に重なる部分である。本実施形態にかかる頂部342は、上面電極31および保護電極33に接している。頂部342において、隙間dに対応する部分が上面電極31に接し、残りの部分が保護電極33に接している。底部343は、平面視において基板1の裏面12に重なる部分である。本実施形態にかかる底部343は、裏面電極32に接している。このため、上面電極31および裏面電極32は、側面電極34を介して相互に導通している。本実施形態にかかる側面電極34は、Ni―Cr合金から構成される。なお、保護電極33を構成する材料は、導電性を有し、かつ硫化し難い特性を有する金属であれば、いずれでもよい。
 図4および図5に示すように、中間電極35は、裏面電極32、保護電極33および側面電極34を覆う電極3の一部である。中間電極35は、裏面電極32および保護電極33のそれぞれ一部ずつと、側面電極34とに接している。本実施形態にかかる中間電極35は、Niから構成される。
 図4および図5に示すように、外部電極36は、中間電極35を覆う電極3の一部である。本実施形態にかかる外部電極36は、Snから構成される。チップ抵抗器A10を回路基板に実装する場合において、リフローにより外部電極36が溶融し、回路基板に配置されたクリームはんだと一体化する。
 保護層4は、図1、図3および図4に示すように、抵抗体2を覆う部材である。本実施形態にかかる保護層4は、下部保護層41および上部保護層42を有する。
 図1、図3および図4に示すように、下部保護層41は、抵抗体2に接する部分である。下部保護層41には、抵抗体2に形成されているトリミング溝21と同一形状の溝が基板1の厚さ方向Zに貫通して形成されている。また、第1方向Xにおける下部保護層41の両端から抵抗体2の一部がはみ出した構成となっている。本実施形態にかかる下部保護層41は、ガラスを含む。
 図1、図3および図4に示すように、上部保護層42は、下部保護層41に積層された部分である。上部保護層42は、下部保護層41とともに抵抗体2を覆い、かつ基板1の主面11および上面電極31のそれぞれ一部ずつに接している。また、図5に示す上方から保護電極33の一部が上部保護層42に接している。本実施形態にかかる上部保護層42は、エポキシ樹脂から構成される。
 次に、図7~図19に基づき、チップ抵抗器A10の製造方法の一例について説明する。
 図7~図13は、チップ抵抗器A10の製造工程を説明する平面図である。図14および図17は、チップ抵抗器A10の製造工程を説明する斜視図である。図15は、図14のXV-XV線に沿う断面図である。図16、図18および図19は、チップ抵抗器A10の製造工程を説明する断面図である。図16、図18および図19の断面位置は、図15の断面位置と同一である。なお、図7~図19において示される後述する基材81の厚さ方向Z、第1方向Xおよび第2方向Yは、図1~図5において示される基板1の厚さ方向Z、第1方向Xおよび第2方向Yに対応している。
 最初に、図7に示すように、厚さ方向Zにおいて互いに離間した主面811および裏面812を有するシート状の基材81において、主面811に接し、かつ互いに離間した一対の領域から構成される上面電極831を形成する。上面電極831がチップ抵抗器A10の上面電極31に対応する。本実施形態にかかる基材81は、アルミナから構成されている。図7に示すように、基材81には、第2方向Yに延出する複数の一次溝813と、第1方向Xに延出する複数の二次溝814とが、いずれも主面811から窪むように、かつ碁盤目状に形成されている。一次溝813と二次溝814によって形成される区画が、チップ抵抗器A10の基板1に対応する領域である。このため、基材81は基板1の集合体である。上面電極831は、主面811に接し、かつ一次溝813を跨ぐように形成する。上面電極831は、印刷を用いた手法により形成される。本実施形態にかかる上面電極831は、Ag粒子にガラスフリットを含有させたペーストをシルクスクリーン用いて主面811に印刷し、印刷した当該ペーストを焼成することにより形成される。
 次いで、図8に示すように、基材81の裏面812に接し、かつ互いに離間した一対の領域から構成される裏面電極832を形成する。裏面電極832がチップ抵抗器A10の裏面電極32に対応する。図8に示すように、基材81には、複数の一次溝813および二次溝814が、いずれも裏面812から窪むように、かつ主面811において形成された複数の一次溝813および二次溝814の位置に対応して形成されている。裏面電極832は、裏面812に接し、かつ一次溝813を跨ぐように形成する。裏面電極832は、印刷を用いた手法により形成される。本実施形態にかかる裏面電極832は、薄片状のAg粒子を含有し、かつ可とう性エポキシ樹脂を主剤としたペーストをシルクスクリーン用いて裏面812に印刷し、印刷した当該ペーストを硬化させることにより形成される。裏面電極832は、先に主面811において形成した上面電極831の位置に対応して形成される。
 次いで、図9に示すように、第1方向Xにおける両端が一対の領域から構成される上面電極831に接する抵抗体82を形成する。抵抗体82がチップ抵抗器A10の抵抗体2に対応する。抵抗体82は、印刷を用いた手法により形成される。本実施形態にかかる抵抗体82は、RuO2またはAg-Pd合金などの金属粒子にガラスフリットを含有させたペーストをシルクスクリーン用いて主面811に印刷し、印刷した当該ペーストを焼成することにより形成される。
 次いで、図10に示すように、抵抗体82に接する保護膜841を形成する。保護膜841がチップ抵抗器A10の下部保護層41に対応する。本実施形態にかかる保護膜841は、ガラスペーストをシルクスクリーン用いて抵抗体82に印刷し、印刷した当該ペーストを焼成することにより形成される。
 次いで、図11に示すように、基材81の厚さ方向Zに貫通するトリミング溝821を抵抗体82に形成する。トリミング溝821がチップ抵抗器A10のトリミング溝21に対応する。トリミング溝821は、レーザトリミング装置により形成される。トリミング溝821は、次の手順により形成される。最初に、トリミング溝821の形成対象となる抵抗体82の第1方向Xにおける両端に、抵抗値測定用のプローブを接触させる。次いで、当該プローブを接触させた状態の下、第1方向Xに並行する抵抗体82の一方の端部から他方の端部に向かって、第2方向Yに沿ってトリミング溝821を形成する。次いで、抵抗体82の抵抗値が所定の値(チップ抵抗器A10の抵抗値)に近い値まで上昇した後、そのまま向きを90°転換して第1方向Xに沿ってトリミング溝821を形成する。抵抗体82の抵抗値が所定の値になったとき、トリミング溝821の形成を終了する。当該工程によって、平面視の形状がL字状のトリミング溝821が抵抗体82に形成される。このとき、保護膜841においても、基材81の厚さ方向Zに貫通し、かつトリミング溝821と同一形状の溝が形成される。
 次いで、図12に示すように、抵抗体82を覆う保護層842を形成する。保護層842がチップ抵抗器A10の上部保護層42に対応する。本実施形態にかかる保護層842は、エポキシ樹脂を主剤としたペーストをシルクスクリーン用いて抵抗体82および保護膜841を完全に覆うように印刷し、印刷した当該ペーストを硬化させることにより形成される。また、本実施形態にかかる保護層842は、第2方向Yに延出し、かつ基材81の二次溝814を跨ぐ複数の帯状に形成される。このとき、第1方向Xにおける保護層842の両端から一対の上面電極831の一部がはみ出した状態となる。なお、保護層842は、図10に示す保護膜841と同様に、抵抗体82ごとに各々が分離された状態となるように形成してもよい。
 次いで、図13に示すように、上面電極831および保護層842の双方に接する保護電極833を形成する。保護電極833がチップ抵抗器A10の保護電極33に対応する。保護電極833は、印刷を用いた手法により形成される。本実施形態にかかる保護電極833は、Ag粒子を含有し、かつエポキシ樹脂を主剤としたペーストをシルクスクリーン用いて上面電極831を覆う保護膜841の端部を覆うように印刷し、印刷した当該ペーストを硬化させることにより形成される。また、本実施形態にかかる保護電極833は、第2方向Yに延出する複数の帯状に形成される。このとき、二つの保護電極833により挟まれた領域のうち、上面電極831の一部が露出する領域においては、上面電極831とともに一次溝813の一部が露出する。なお、保護電極833の材料となるペーストにおいては、Ag粒子に替えて薄片状の炭素粒子とすることができる。
 次いで、図14に示すように、一次溝813において基材81を切断することによって、基材81を複数の帯状体85に分割する。このとき、帯状体85には、主面811と裏面812との間に位置する側面851が第1方向Xにおける帯状体85の両端に現れる。側面851においては、たとえばイオンビームエッチングにより下地処理を行ってもよい。当該下地処理を行うことによって、側面851が粗面となり後述する側面電極834との密着性が向上する。なお、図15は、帯状体85の側面851を含めた部分の断面を示している。
 次いで、図16に示すように、帯状体85において、側面851に接し、かつ平面視において主面811および裏面812に重なる部分をそれぞれ有する側面電極834を形成する。側面電極834がチップ抵抗器A10の側面電極34に対応する。側面電極34は、スパッタリング法により形成される。本実施形態にかかる側面電極34は、Ni-Cr合金を成膜することにより形成される。また、本実施形態においては、側面851の向きが揃うように帯状体85を重ねて並べた状態の下で、側面電極834が形成される。このとき、側面851の全面が側面電極834に覆われる。あわせて、帯状体85から露出した主面811および上面電極831と、保護電極833の一部とが平面視において主面811に重なる側面電極834の部分に覆われる。また、帯状体85から露出した裏面812と、裏面電極832の一部とが平面視において裏面812に重なる側面電極834の部分に覆われる。
 次いで、図17に示すように、二次溝814において基材81を切断することによって、帯状体85を複数の個片86に分割する。
 次いで、図18に示すように、個片86から露出した裏面電極832、保護電極833および側面電極834を覆う中間電極835を形成する。中間電極835がチップ抵抗器A10の中間電極35に対応する。中間電極835は、電解めっきにより形成される。本実施形態にかかる中間電極835は、電解バレルめっきでNiを析出させることにより形成される。
 最後に、図19に示すように、中間電極835を覆う外部電極836を形成する。外部電極836がチップ抵抗器A10の外部電極36に対応する。外部電極836は、中間電極835と同じく電解めっきにより形成される。本実施形態にかかる外部電極836は、電解バレルめっきでSnを析出させることにより形成される。このときの個片86がチップ抵抗器A10となる。以上の工程を経ることによって、チップ抵抗器A10が製造される。
 チップ抵抗器A10は、基板1の主面11に配置され、かつ抵抗体2に導通する上面電極31と、抵抗体2を覆う保護層4(上部保護層42)と、上面電極31に導通する保護電極33を備える。あわせて、チップ抵抗器A10は、上面電極31に導通し、かつ平面視において基板1の主面11に重なる頂部342を有する側面電極34と、保護電極33および側面電極34を覆う中間電極35を備える。この場合において、保護電極33は、上面電極31および保護層4の双方に接している。このような構成をとることによって、側面電極34の頂部342は、保護層4に完全に接しない構成となるか、万一、保護層4に接した場合であっても、その接触面積を小さく抑えることができる。また、保護層4に接した頂部342が剥離した場合であっても、平面視において保護層4との境界に位置する保護電極33の端部(第1端331)で剥離が停止するため、保護電極33により上面電極31への硫化ガスの侵入が防止される。さらに、保護電極33は中間電極35に覆われるため、保護電極33および中間電極35によって構成される二重遮へい構造により上面電極31への硫化ガスの侵入を防ぐことができる。したがって、チップ抵抗器A10によれば、耐硫化性の向上を図ることが可能となる。
 ここで、チップ抵抗器A10の製造方法によれば、側面電極834は、スパッタリング法により形成される。側面電極834を形成する前に、保護電極833が形成されることから、側面電極834を形成したとき、保護電極833により金属粒子の飛散が制御される。このため、側面電極834は、保護層842に完全に接しない構成となるか、万一、保護層842に接した場合であっても、その接触面積を小さく抑えることができる。したがって、チップ抵抗器A10において、先述した側面電極34の頂部342の構成を実現することができる。
 一方、Ag粒子が含有された合成樹脂から構成される保護電極33とすることによって、保護電極33と保護層4との密着性が十分に確保される。このため、保護電極33と保護層4との界面からの硫化ガスの侵入を防ぐことができる。また、万一、中間電極35と保護層4との界面から硫化ガスが侵入した場合、上面電極31に含まれるAg粒子よりも保護電極33に含まれるAg粒子が先に硫化する。チップ抵抗器A10の構成上、保護電極33は犠牲電極の扱いとなるため、Ag粒子の硫化により仮に保護電極33の導電性が低下した場合であっても、電極3が断線する事態は生じない。
 他方、薄片状の炭素粒子が含有された合成樹脂から構成される保護電極33とすることによって、保護電極33と保護層4との密着性が十分確保されるとともに、保護電極33自体の耐硫化性が向上する。炭素粒子は耐硫化性を有するPd粒子などよりも安価な材料であるため、耐硫化性を向上させた保護電極33の製造コストを低く抑えることができる。また、炭素粒子の形状を薄片状とすることによって、投錨効果(アンカー効果)により保護電極33と中間電極35との密着性が向上するため、チップ抵抗器A10の耐硫化性がさらに向上する。
 平面視において、基板1の側面13と保護電極33の第2端332との間に隙間dが形成されている。このような構成をとることによって、チップ抵抗器A10の製造において、保護電極833が一次溝813を跨がないように形成されるため、基材81を容易に複数の帯状体85に分割することができる。
 Ni-Cr合金から構成される側面電極34とすることによって、側面電極34は硫化しなくなる。このことは、チップ抵抗器A10の耐硫化性の向上に寄与する。
 基板1の裏面12に配置される裏面電極32は、導電性粒子320が含有された合成樹脂から構成される。導電性粒子320は、形状が薄片状であるAg粒子である。ここで、チップ抵抗器A10の使用において、チップ抵抗器A10から発生する熱に起因した熱応力が、チップ抵抗器A10と回路基板との間に介在するはんだに発生する。当該熱応力が繰り返し発生することによって、当該はんだに亀裂が発生し、断線するおそれがある。このような裏面電極32の構成をとることによって、裏面電極32が熱による膨張・収縮に追随しやすくなるため、当該熱応力が緩和される。したがって、裏面電極32によって、当該はんだに亀裂が発生することを抑制できる。また、導電性粒子320の形状を薄片状とすることによって、投錨効果により裏面電極32と中間電極35との密着性が向上するため、中間電極35による裏面電極32の保護効果がより大きくなる。
 〔第2実施形態〕
 図20および図21に基づき、本開示の第2実施形態にかかるチップ抵抗器A20について説明する。これらの図において、先述したチップ抵抗器A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
 図20は、チップ抵抗器A20の断面図である。図20の断面位置および範囲は、図4に示すチップ抵抗器A10の断面図に対応している。図21は、図20の部分拡大図である。チップ抵抗器A20の平面視の形状および大きさは、チップ抵抗器A10と同一である。
 チップ抵抗器A20においては、裏面電極32の構成がチップ抵抗器A10と異なる。
 図20および図21に示すように、本実施形態にかかる裏面電極32は、第1層321および第2層322を有する。第1層321は、基板1の裏面12に接し、かつ電気絶縁体である合成樹脂から構成される。当該合成樹脂は、たとえば可とう性エポキシ樹脂である。第2層322は、第1層321に積層され、かつ導電性粒子320が含有された合成樹脂から構成される。第2層322の構成は、チップ抵抗器A10の裏面電極32の構成と同一である。したがって、本実施形態にかかる導電性粒子320は、形状が薄片状であり、かつAgから構成される。
 チップ抵抗器A20は、チップ抵抗器A10と同一の構成をとる上面電極31、保護層4(上部保護層42)、保護電極33、側面電極34および中間電極35を備える。この場合において、保護電極33は、上面電極31および保護層4の双方に接し、かつそれぞれの一部を覆っている。このため、チップ抵抗器A20においても、側面電極34の頂部342は、保護層4に完全に接しない構成となるか、万一、保護層4に接した場合であっても、その接触面積を小さく抑えることができる。また、保護層4に接した頂部342が剥離した場合であっても、平面視において保護層4との境界に位置する保護電極33の端部(第1端331)で剥離が停止するため、保護電極33により上面電極31への硫化ガスの侵入が防止される。あわせて、保護電極33は中間電極35に覆われるため、保護電極33および中間電極35によって構成される二重遮へい構造により上面電極31への硫化ガスの侵入を防ぐことができる。したがって、チップ抵抗器A20によっても、耐硫化性の向上を図ることが可能となる。
 本実施形態にかかる裏面電極32は、基板1の裏面12に接する第1層321と、第1層321に積層された第2層322を有する。第1層321は、電気絶縁体である合成樹脂から構成される。また、第2層322は、導電性粒子320が含有された合成樹脂から構成される。導電性粒子320は、形状が薄片状であるAg粒子である。このような構成をとることによって、第1層321により基板1と裏面電極32との密着性の向上を図ることができる。また、第2層322により裏面電極32と中間電極35との密着性の向上を図ることができる。したがって、基板1および中間電極35の双方との密着性が高い裏面電極32とすることができるため、回路基板に対するチップ抵抗器A20の実装強度がより向上する。
 〔第3実施形態〕
 図22~図25に基づき、本開示の第3実施形態にかかるチップ抵抗器A30について説明する。これらの図において、先述したチップ抵抗器A10と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
 図22は、チップ抵抗器A30の平面図であり、理解の便宜上、電極3の中間電極35および外部電極36を透過している。図23は、図22に対しさらに電極3の側面電極34を透過した平面図である。図24は、図22のXXIV-XXIV線に沿う断面図である。図25は、図24の部分拡大図である。
 チップ抵抗器A30においては、保護電極33および上部保護層42の構成がチップ抵抗器A10と異なる。
 図22~図25に示すように、基板1の厚さ方向Zにおいて保護電極33は、上面電極31と側面電極34および上部保護層42とに挟まれた構成となっている。また、図25に示すように、保護電極33の第1端331が上部保護層42に接し、保護電極33の第2端332が側面電極34に接している。本実施形態においても、平面視において基板1の側面13と第2端332との間に隙間dが形成され、図23に示すように、側面電極34、中間電極35および外部電極36を透視した場合、隙間dから上面電極31が露出した構成となっている。本実施形態にかかる保護電極33は、薄片状の炭素粒子が含有された合成樹脂から構成される。当該合成樹脂は、たとえばエポキシ樹脂である。また、当該炭素粒子の厚さ方向に直交する方向の寸法は、長辺方向で5~15μm、短辺方向で2~5μmである。
 図25に示すように、第1方向Xにおける上部保護層42の両端は、ともに保護電極33の一部を覆う構成となっている。
 チップ抵抗器A30は、チップ抵抗器A10と同様の構成をとる上面電極31、側面電極34および中間電極35を備える。基板1の厚さ方向Zにおいて保護電極33は、上面電極31と側面電極34および保護層4(上部保護層42)とに挟まれた構成となっている。このような構成をとることによって、仮に側面電極34の頂部342が保護層4に接する場合であっても、頂部342は保護電極33にも接する構成となるため、頂部342が保護層4から剥離しても、頂部342が保護電極33から剥離しない。このため、チップ抵抗器A30においても、保護電極33および中間電極35によって構成される二重遮へい構造により上面電極31への硫化ガスの侵入を防ぐことができる。したがって、チップ抵抗器A30によっても、耐硫化性の向上を図ることが可能となる。
 また、薄片状の炭素粒子が含有された合成樹脂から構成される保護電極33とすることによって、保護電極33自体の耐硫化性の向上を図ることができる。炭素粒子は耐硫化性を有するPd粒子よりも安価な材料であるため、耐硫化性の向上を図った保護電極33の製造コストを低く抑えることができる。また、炭素粒子の形状を薄片状とすることによって、投錨効果(アンカー効果)により保護電極33と中間電極35との密着性が向上するため、チップ抵抗器A30の耐硫化性がさらに向上する。
 本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
 本開示は、以下の付記にかかる実施形態を含む。
[付記1]
 厚さ方向おいて互いに離間した主面および裏面と、前記主面と前記裏面との間に位置する側面と、を有する基板と、
 前記主面に配置された上面電極と、
 前記主面に配置され、かつ前記上面電極に導通する抵抗体と、
 前記抵抗体を覆う保護層と、
 前記上面電極に導通する保護電極と、
 側部、頂部および底部を有し、かつ前記上面電極に導通する側面電極であって、前記側部が前記側面に配置され、平面視において前記頂部および前記底部が前記主面および前記裏面にそれぞれ重なる側面電極と、
 前記保護電極および前記側面電極を覆う中間電極と、
 前記中間電極を覆う外部電極と、を備え、
 前記保護電極が前記上面電極および前記保護層の双方に接し、かつ前記上面電極および前記保護層の各々の一部を覆っている、チップ抵抗器。
[付記2]
 前記保護電極は、平面視において前記基板の前記側面に並行する第1端および第2端を有し、
 前記第1端が前記保護層に接し、前記第2端が前記上面電極に接している、付記1に記載のチップ抵抗器。
[付記3]
 平面視において、前記基板の前記側面と前記保護電極の前記第2端との間に隙間が形成されている、付記2に記載のチップ抵抗器。
[付記4]
 前記側面電極の前記頂部は、前記保護電極に接している、付記2または3に記載のチップ抵抗器。
[付記5]
 前記側面電極は、Ni―Cr合金から構成される、付記2ないし4のいずれかに記載のチップ抵抗器。
[付記6]
 前記保護電極は、金属粒子が含有された合成樹脂から構成される、付記1ないし5のいずれかに記載のチップ抵抗器。
[付記7]
 前記金属粒子は、Ag粒子を含む、付記6に記載のチップ抵抗器。
[付記8]
 前記保護電極は、薄片状の炭素粒子が含有された合成樹脂から構成される、付記1ないし5のいずれかに記載のチップ抵抗器。
[付記9]
 前記上面電極は、Ag粒子を含む、付記1ないし8のいずれかに記載のチップ抵抗器。
[付記10]
 前記基板の前記裏面に配置され、かつ前記側面電極に導通するとともに、導電性粒子が含有された合成樹脂を含む裏面電極をさらに備え、
 前記側面電極の前記底部は、前記裏面電極に接し、
 前記中間電極は、前記裏面電極を覆っている、付記1ないし9のいずれかに記載のチップ抵抗器。
[付記11]
 前記裏面電極は、
 前記基板の前記裏面に接し、かつ電気絶縁体である合成樹脂から構成される第1層と、
 前記第1層に積層され、かつ導電性粒子が含有された合成樹脂から構成される第2層と、を有する、付記10に記載のチップ抵抗器。
[付記12]
 前記導電性粒子は、形状が薄片状であり、かつ金属から構成される、付記10または11に記載のチップ抵抗器。
[付記13]
 前記金属は、Agである、付記12に記載のチップ抵抗器。
[付記14]
 前記抵抗体は、RuO2またはAg―Pd合金とガラスとを含む、付記1ないし13のいずれかに記載のチップ抵抗器。
[付記15]
 前記抵抗体には、前記基板の厚さ方向に貫通するトリミング溝が形成されている、付記14に記載のチップ抵抗器。
[付記16]
 前記保護層は、前記抵抗体に接する下部保護層と、前記下部保護層に積層された上部保護層と、を有し、
 前記保護電極の一部が前記上部保護層に接している、付記15に記載のチップ抵抗器。
[付記17]
 前記下部保護層は、ガラスを含む、付記16に記載のチップ抵抗器。
[付記18]
 前記上部保護層は、エポキシ樹脂から構成される、付記16に記載のチップ抵抗器。
[付記19]
 前記外部電極は、Snから構成される、付記1ないし18のいずれかに記載のチップ抵抗器。
[付記20]
 前記中間電極は、Niから構成される、付記19に記載のチップ抵抗器。
[付記21]
 前記基板は、アルミナから構成される、付記1ないし20のいずれかに記載のチップ抵抗器。
[付記22]
 厚さ方向において互いに離間した主面および裏面を有するシート状の基材において、前記主面に接し、かつ互いに離間した2つの領域を含む上面電極を形成することと、
 抵抗体を形成することであって、前記抵抗体は、前記上面電極に接する第1および第2端を有することと、
 前記抵抗体を覆う保護層を形成することと、
 前記上面電極および前記保護層の双方に接する保護電極を形成することと、
 前記基材を複数の帯状体に分割することであって、前記複数の帯状体は各々、前記主面と前記裏面との間に位置する側面を有することと、
 前記複数の帯状体いずれか1つの前記側面に接する側面電極であって、平面視において前記主面および前記裏面に重なる部分をそれぞれ有する側面電極を形成することと、
 前記保護電極および前記側面電極を覆う中間電極を形成することと、
 前記中間電極を覆う外部電極を形成することと、を備える、チップ抵抗器の製造方法。
[付記23]
 前記保護電極を形成することは、印刷を用いた手法により前記保護電極を形成することを含む、付記22に記載のチップ抵抗器の製造方法。
[付記24]
 前記側面電極を形成することは、スパッタリング法により前記側面電極を形成することを含む、付記22または23に記載のチップ抵抗器の製造方法。
[付記25]
 前記側面電極を形成することと、前記中間電極を形成することとの間に、前記帯状体を複数の個片に分割することをさらに備える、付記22ないし24のいずれかに記載のチップ抵抗器の製造方法。
[付記26]
 前記中間電極を形成することおよび前記外部電極を形成することは、電解めっきにより前記中間電極および前記外部電極を形成することを含む、付記25に記載のチップ抵抗器の製造方法。
[付記27]
 前記抵抗体を形成することの前に、前記基材の前記裏面に接し、かつ互いに離間した2つの領域から構成される裏面電極を形成することをさらに備える、付記22ないし26のいずれかに記載のチップ抵抗器の製造方法。
[付記28]
 前記抵抗体を形成することは、印刷を用いた手法により前記抵抗体を形成する、付記22ないし27のいずれかに記載のチップ抵抗器の製造方法。
[付記29]
 前記抵抗体を形成することは、前記基材の厚さ方向に貫通するトリミング溝を前記抵抗体に形成することを含む、付記28に記載のチップ抵抗器の製造方法。
[付記30]
 前記抵抗体を形成することは、前記トリミング溝を形成することの前に、前記抵抗体に接する保護膜を形成することを含む、付記29に記載のチップ抵抗器の製造方法。

Claims (30)

  1.  厚さ方向おいて互いに離間した主面および裏面と、前記主面と前記裏面との間に位置する側面と、を有する基板と、
     前記主面に配置された上面電極と、
     前記主面に配置され、かつ前記上面電極に導通する抵抗体と、
     前記抵抗体を覆う保護層と、
     前記上面電極に導通する保護電極と、
     側部、頂部および底部を有し、かつ前記上面電極に導通する側面電極であって、前記側部が前記側面に配置され、平面視において前記頂部および前記底部が前記主面および前記裏面にそれぞれ重なる側面電極と、
     前記保護電極および前記側面電極を覆う中間電極と、
     前記中間電極を覆う外部電極と、を備え、
     前記保護電極が前記上面電極および前記保護層の双方に接し、かつ前記上面電極および前記保護層の各々の一部を覆っている、チップ抵抗器。
  2.  前記保護電極は、平面視において前記基板の前記側面に並行する第1端および第2端を有し、
     前記第1端が前記保護層に接し、前記第2端が前記上面電極に接している、請求項1に記載のチップ抵抗器。
  3.  平面視において、前記基板の前記側面と前記保護電極の前記第2端との間に隙間が形成されている、請求項2に記載のチップ抵抗器。
  4.  前記側面電極の前記頂部は、前記保護電極に接している、請求項2または3に記載のチップ抵抗器。
  5.  前記側面電極は、Ni―Cr合金から構成される、請求項2ないし4のいずれかに記載のチップ抵抗器。
  6.  前記保護電極は、金属粒子が含有された合成樹脂から構成される、請求項1ないし5のいずれかに記載のチップ抵抗器。
  7.  前記金属粒子は、Ag粒子を含む、請求項6に記載のチップ抵抗器。
  8.  前記保護電極は、薄片状の炭素粒子が含有された合成樹脂から構成される、請求項1ないし5のいずれかに記載のチップ抵抗器。
  9.  前記上面電極は、Ag粒子を含む、請求項1ないし8のいずれかに記載のチップ抵抗器。
  10.  前記基板の前記裏面に配置され、かつ前記側面電極に導通するとともに、導電性粒子が含有された合成樹脂を含む裏面電極をさらに備え、
     前記側面電極の前記底部は、前記裏面電極に接し、
     前記中間電極は、前記裏面電極を覆っている、請求項1ないし9のいずれかに記載のチップ抵抗器。
  11.  前記裏面電極は、
     前記基板の前記裏面に接し、かつ電気絶縁体である合成樹脂から構成される第1層と、
     前記第1層に積層され、かつ導電性粒子が含有された合成樹脂から構成される第2層と、を有する、請求項10に記載のチップ抵抗器。
  12.  前記導電性粒子は、形状が薄片状であり、かつ金属から構成される、請求項10または11に記載のチップ抵抗器。
  13.  前記金属は、Agである、請求項12に記載のチップ抵抗器。
  14.  前記抵抗体は、RuO2またはAg―Pd合金とガラスとを含む、請求項1ないし13のいずれかに記載のチップ抵抗器。
  15.  前記抵抗体には、前記基板の厚さ方向に貫通するトリミング溝が形成されている、請求項14に記載のチップ抵抗器。
  16.  前記保護層は、前記抵抗体に接する下部保護層と、前記下部保護層に積層された上部保護層と、を有し、
     前記保護電極の一部が前記上部保護層に接している、請求項15に記載のチップ抵抗器。
  17.  前記下部保護層は、ガラスを含む、請求項16に記載のチップ抵抗器。
  18.  前記上部保護層は、エポキシ樹脂から構成される、請求項16に記載のチップ抵抗器。
  19.  前記外部電極は、Snから構成される、請求項1ないし18のいずれかに記載のチップ抵抗器。
  20.  前記中間電極は、Niから構成される、請求項19に記載のチップ抵抗器。
  21.  前記基板は、アルミナから構成される、請求項1ないし20のいずれかに記載のチップ抵抗器。
  22.  厚さ方向において互いに離間した主面および裏面を有するシート状の基材において、前記主面に接し、かつ互いに離間した2つの領域を含む上面電極を形成することと、
     抵抗体を形成することであって、前記抵抗体は、前記上面電極に接する第1および第2端を有することと、
     前記抵抗体を覆う保護層を形成することと、
     前記上面電極および前記保護層の双方に接する保護電極を形成することと、
     前記基材を複数の帯状体に分割することであって、前記複数の帯状体は各々、前記主面と前記裏面との間に位置する側面を有することと、
     前記複数の帯状体いずれか1つの前記側面に接する側面電極であって、平面視において前記主面および前記裏面に重なる部分をそれぞれ有する側面電極を形成することと、
     前記保護電極および前記側面電極を覆う中間電極を形成することと、
     前記中間電極を覆う外部電極を形成することと、を備える、チップ抵抗器の製造方法。
  23.  前記保護電極を形成することは、印刷を用いた手法により前記保護電極を形成することを含む、請求項22に記載のチップ抵抗器の製造方法。
  24.  前記側面電極を形成することは、スパッタリング法により前記側面電極を形成することを含む、請求項22または23に記載のチップ抵抗器の製造方法。
  25.  前記側面電極を形成することと、前記中間電極を形成することとの間に、前記帯状体を複数の個片に分割することをさらに備える、請求項22ないし24のいずれかに記載のチップ抵抗器の製造方法。
  26.  前記中間電極を形成することおよび前記外部電極を形成することは、電解めっきにより前記中間電極および前記外部電極を形成することを含む、請求項25に記載のチップ抵抗器の製造方法。
  27.  前記抵抗体を形成することの前に、前記基材の前記裏面に接し、かつ互いに離間した2つの領域から構成される裏面電極を形成することをさらに備える、請求項22ないし26のいずれかに記載のチップ抵抗器の製造方法。
  28.  前記抵抗体を形成することは、印刷を用いた手法により前記抵抗体を形成する、請求項22ないし27のいずれかに記載のチップ抵抗器の製造方法。
  29.  前記抵抗体を形成することは、前記基材の厚さ方向に貫通するトリミング溝を前記抵抗体に形成することを含む、請求項28に記載のチップ抵抗器の製造方法。
  30.  前記抵抗体を形成することは、前記トリミング溝を形成することの前に、前記抵抗体に接する保護膜を形成することを含む、請求項29に記載のチップ抵抗器の製造方法。
PCT/JP2017/042993 2016-12-27 2017-11-30 チップ抵抗器およびその製造方法 WO2018123419A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201780080689.5A CN110114842B (zh) 2016-12-27 2017-11-30 片式电阻器及其制造方法
DE112017006585.2T DE112017006585T5 (de) 2016-12-27 2017-11-30 Chip-widerstand und verfahren zu seiner herstellung
US16/466,256 US10811174B2 (en) 2016-12-27 2017-11-30 Chip resistor and method for manufacturing same
CN202210660638.2A CN114864200A (zh) 2016-12-27 2017-11-30 片式电阻器
JP2018558927A JP7385358B2 (ja) 2016-12-27 2017-11-30 チップ抵抗器
JP2022132280A JP7461422B2 (ja) 2016-12-27 2022-08-23 チップ抵抗器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-252777 2016-12-27
JP2016252777 2016-12-27

Publications (1)

Publication Number Publication Date
WO2018123419A1 true WO2018123419A1 (ja) 2018-07-05

Family

ID=62708022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/042993 WO2018123419A1 (ja) 2016-12-27 2017-11-30 チップ抵抗器およびその製造方法

Country Status (5)

Country Link
US (1) US10811174B2 (ja)
JP (2) JP7385358B2 (ja)
CN (2) CN110114842B (ja)
DE (1) DE112017006585T5 (ja)
WO (1) WO2018123419A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213243A1 (ja) * 2019-04-17 2020-10-22 Koa株式会社 硫化検出センサの製造方法
CN113597649A (zh) * 2019-03-18 2021-11-02 罗姆股份有限公司 片式电阻器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114842B (zh) * 2016-12-27 2022-05-27 罗姆股份有限公司 片式电阻器及其制造方法
US10937573B2 (en) * 2017-11-02 2021-03-02 Rohm Co., Ltd. Chip resistor
JP7185541B2 (ja) * 2019-01-24 2022-12-07 Koa株式会社 硫化検出抵抗器
JP7283983B2 (ja) * 2019-06-07 2023-05-30 Koa株式会社 硫化検出センサ
CN110600216A (zh) * 2019-07-19 2019-12-20 丽智电子(南通)有限公司 一种厚膜电阻的制作方法
JP7368225B2 (ja) * 2019-12-25 2023-10-24 Koa株式会社 硫化検出抵抗器
JP2022189034A (ja) 2021-06-10 2022-12-22 Koa株式会社 チップ抵抗器およびチップ抵抗器の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072152A (ja) * 2007-12-06 2008-03-27 Matsushita Electric Ind Co Ltd 角形チップ抵抗器の製造方法
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
JP2013153137A (ja) * 2011-12-26 2013-08-08 Rohm Co Ltd チップ抵抗器、および、電子デバイス
JP2016092127A (ja) * 2014-10-31 2016-05-23 Koa株式会社 チップ抵抗器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379016A (en) * 1993-06-03 1995-01-03 E. I. Du Pont De Nemours And Company Chip resistor
JP3060966B2 (ja) * 1996-10-09 2000-07-10 株式会社村田製作所 チップ型サーミスタおよびその製造方法
JP2002184602A (ja) * 2000-12-13 2002-06-28 Matsushita Electric Ind Co Ltd 角形チップ抵抗器
JP2002260901A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 抵抗器
JP2004079811A (ja) 2002-08-19 2004-03-11 Hokuriku Electric Ind Co Ltd チップ電子部品及びその製造方法
JP2007088161A (ja) * 2005-09-21 2007-04-05 Koa Corp チップ抵抗器
JP4841914B2 (ja) * 2005-09-21 2011-12-21 コーア株式会社 チップ抵抗器
JP3983264B2 (ja) * 2005-09-27 2007-09-26 北陸電気工業株式会社 チップ状電気部品の端子構造
JP4699311B2 (ja) 2006-08-22 2011-06-08 太陽社電気株式会社 チップ抵抗器
JP2008135502A (ja) * 2006-11-28 2008-06-12 Taiyosha Electric Co Ltd チップ抵抗器
US7982582B2 (en) 2007-03-01 2011-07-19 Vishay Intertechnology Inc. Sulfuration resistant chip resistor and method for making same
JP5115968B2 (ja) 2007-12-26 2013-01-09 コーア株式会社 チップ抵抗器の製造方法およびチップ抵抗器
JP4498433B2 (ja) * 2008-06-05 2010-07-07 北陸電気工業株式会社 チップ状電気部品及びその製造方法
TWI395232B (zh) * 2009-02-06 2013-05-01 Yageo Corp 晶片電阻器及其製造方法
JP2011199188A (ja) 2010-03-23 2011-10-06 Taiyosha Electric Co Ltd チップ抵抗器
WO2012114673A1 (ja) * 2011-02-24 2012-08-30 パナソニック株式会社 チップ抵抗器およびその製造方法
US9336931B2 (en) * 2014-06-06 2016-05-10 Yageo Corporation Chip resistor
US9997281B2 (en) * 2015-02-19 2018-06-12 Rohm Co., Ltd. Chip resistor and method for manufacturing the same
CN110114842B (zh) * 2016-12-27 2022-05-27 罗姆股份有限公司 片式电阻器及其制造方法
JP2018123419A (ja) 2017-01-30 2018-08-09 新日鐵住金株式会社 低温用ニッケル含有鋼材およびそれを用いた低温用タンク

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072152A (ja) * 2007-12-06 2008-03-27 Matsushita Electric Ind Co Ltd 角形チップ抵抗器の製造方法
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
JP2013153137A (ja) * 2011-12-26 2013-08-08 Rohm Co Ltd チップ抵抗器、および、電子デバイス
JP2016092127A (ja) * 2014-10-31 2016-05-23 Koa株式会社 チップ抵抗器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113597649A (zh) * 2019-03-18 2021-11-02 罗姆股份有限公司 片式电阻器
CN113597649B (zh) * 2019-03-18 2023-01-13 罗姆股份有限公司 片式电阻器
WO2020213243A1 (ja) * 2019-04-17 2020-10-22 Koa株式会社 硫化検出センサの製造方法
JP2020178021A (ja) * 2019-04-17 2020-10-29 Koa株式会社 硫化検出センサの製造方法
JP7219146B2 (ja) 2019-04-17 2023-02-07 Koa株式会社 硫化検出センサの製造方法
US11874245B2 (en) 2019-04-17 2024-01-16 Koa Corporation Production method for sulfidation detection sensor

Also Published As

Publication number Publication date
JP7385358B2 (ja) 2023-11-22
US10811174B2 (en) 2020-10-20
CN110114842A (zh) 2019-08-09
CN110114842B (zh) 2022-05-27
US20200066429A1 (en) 2020-02-27
JPWO2018123419A1 (ja) 2019-10-31
JP2022166270A (ja) 2022-11-01
JP7461422B2 (ja) 2024-04-03
DE112017006585T5 (de) 2019-09-12
CN114864200A (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
WO2018123419A1 (ja) チップ抵抗器およびその製造方法
US11189403B2 (en) Chip resistor and method for manufacturing the same
JP7093382B2 (ja) チップ抵抗器
US7782173B2 (en) Chip resistor
JP7063820B2 (ja) チップ抵抗器およびその製造方法
JP7382451B2 (ja) チップ抵抗器
JP2009158721A (ja) チップ抵抗器の製造方法およびチップ抵抗器
US20230274861A1 (en) Chip resistor
WO2022091644A1 (ja) チップ抵抗器
WO2022180979A1 (ja) チップ抵抗器
WO2023074131A1 (ja) チップ抵抗器
CN113826173B (zh) 电阻器
JP2022159807A (ja) チップ抵抗器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17889246

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018558927

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 17889246

Country of ref document: EP

Kind code of ref document: A1