JP6792484B2 - チップ抵抗器とその製造方法 - Google Patents

チップ抵抗器とその製造方法 Download PDF

Info

Publication number
JP6792484B2
JP6792484B2 JP2017033744A JP2017033744A JP6792484B2 JP 6792484 B2 JP6792484 B2 JP 6792484B2 JP 2017033744 A JP2017033744 A JP 2017033744A JP 2017033744 A JP2017033744 A JP 2017033744A JP 6792484 B2 JP6792484 B2 JP 6792484B2
Authority
JP
Japan
Prior art keywords
resistor
trimming groove
trimming
laser beam
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017033744A
Other languages
English (en)
Other versions
JP2018139267A (ja
Inventor
松本 健太郎
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2017033744A priority Critical patent/JP6792484B2/ja
Publication of JP2018139267A publication Critical patent/JP2018139267A/ja
Application granted granted Critical
Publication of JP6792484B2 publication Critical patent/JP6792484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、絶縁基板上に設けられた抵抗体にトリミング溝を形成することで抵抗値が調整されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。
一般的にチップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護膜等によって主に構成されている。
この種のチップ抵抗器を製造する場合、大判基板に対して多数個分の電極や抵抗体や保護膜等を一括して形成した後、この大判基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、大判基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の膜厚のばらつきや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の抵抗値にばらつきを生じることは避け難いため、大判基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値に設定するという抵抗値調整作業が行われる。
このようなチップ抵抗器の従来例として、特許文献1に記載されているように、抵抗体にトリミング溝を形成する際に、第1レーザ光を走査してL字状の第1トリミング溝を形成した後、第1レーザ光よりもビーム径が大きくパワーの小さい第2レーザ光を照射することにより、第1トリミング溝をなぞるように幅広の第2トリミング溝を形成するようにしたものが提案されている。
上記特許文献1に開示されたチップ抵抗器では、抵抗体に第1レーザ光を照射して第1トリミング溝を形成した後、第1レーザ光よりもビーム径が大きくパワーの小さい第2レーザ光を照射して再調整用の第2トリミング溝を形成し、この第2トリミング溝を第1トリミング溝と同じ位置に幅広に形成するようにしているため、第1トリミング溝の周縁に生じた抵抗体の飛散物(角状突起)を第2レーザ光の照射によって取り除くことができる。これにより、保護膜の形成後に端面電極にメッキを施す際に、抵抗体の飛散物がメッキの核となって成長することを抑制できるため、保護膜の上面等へのメッキ付着不良を防止することができる。
特開2011−211022号公報
前述した従来技術のように抵抗体に第1トリミング溝と第2トリミング溝を形成する場合、第1トリミング溝については抵抗体の抵抗値調整のためであるから、抵抗体の抵抗値を測定しながら第1レーザ光を走査し、測定抵抗値が目標値に達した時点で第1レーザ光の走査を停止するようにしている。これに対し第2トリミング溝については、第1トリミング溝をなぞるように同じ位置に形成する必要があるため、第1トリミング溝の形成時における第1レーザ光の座標(第1トリミング溝のターン位置や終端位置)を基に第2レーザ光を走査するようにしている。
ここで、抵抗値調整用の第1トリミング溝は抵抗値を測定しながら第1レーザ光の走査を制御して形成されるため、測定抵抗値が目標値に達した時点で第1レーザ光の走査を停止するように制御しても、その停止指示位置で第1レーザ光が瞬時に停止せずにオーバーランしてしまい、第1トリミング溝が停止指示位置に対応する座標よりも少し進んだ位置まで形成される傾向にある。その結果、第1トリミング溝の形成時の座標に基づいて第2レーザ光の走査を制御したとき、第2トリミング溝の長さが第1トリミング溝よりも短くなってしまうことがあり、その場合、第1トリミング溝の先端部に生じた抵抗体の飛散物を第2レーザ光によって除去することができなくなるため、保護膜の上面等へのメッキ付着不良を防止することができなくなる。
また、第1トリミング溝の先端部の抵抗体にはマイクロクラックが発生しやすく、第2トリミング溝の長さが第1トリミング溝よりも長くなっていたとしても、第1トリミング溝の先端部に発生したマイクロクラックが第2トリミング溝の先端部を超える位置まで延びてしまうことがあり、さらに、第2トリミング溝の長さが第1トリミング溝よりも短くなってしまうと、第2トリミング溝によって第1トリミング溝の先端部のマイクロクラックの影響を緩和することができなくなり、マイクロクラックによって抵抗体の電気的特性や耐久性に支障をきたすという問題が発生する。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、保護膜の上面等へのメッキ付着不良を確実に防止することができると共に、マイクロクラックに起因する特性への悪影響を軽減することができるチップ抵抗器を提供することにある。
上記の目的を達成するために、本発明のチップ抵抗器は、絶縁基板と、この絶縁基板の表面に設けられた一対の表電極と、これら一対の表電極に接続する長方形状の抵抗体とを備え、前記抵抗体にレーザ光を照射してトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、前記トリミング溝が、前記抵抗体の一側辺から内方に向かって一定幅で形成された第1トリミング溝と、この第1トリミング溝の先端を含めて全体を覆うように形成された幅広の第2トリミング溝とを有しており、前記第1トリミング溝の溝幅をW1、前記第2トリミング溝の溝幅をW2、前記第1トリミング溝の先端から突出する前記第2トリミング溝の突出量をLとすると、これらの関係が、L>(W2−W1)/2に設定されていることを特徴としている。
このように構成されたチップ抵抗器では、第1トリミング溝の幅方向の一側縁から外側に突出する第2トリミング溝のはみ出し量に対して、第1トリミング溝の先端から突出する第2トリミング溝の突出量が大きくなるように設定されているため、第1トリミング溝の先端部に生じた抵抗体の飛散物を第2レーザ光によって確実に除去することができると共に、第1トリミング溝の先端部に生じたマイクロクラックが第2レーザ光によって除去または再溶融されるため、マイクロクラックに起因する特性への悪影響を軽減することができる。
また、上記の目的を達成するために、本発明によるチップ抵抗器の製造方法では、絶縁基板の表面に所定間隔を存して一対の表電極を形成する電極形成工程と、一対の表電極に接続するように長方形状の抵抗体を形成する抵抗体形成工程と、前記抵抗体の抵抗値を測定しながら該抵抗体に第1レーザ光を照射し、測定抵抗値が目標値に達した時点で前記第1レーザ光の走査を停止することにより、前記抵抗体の一側辺から内方に向けて延びる第1トリミング溝を形成する第1トリミング形成工程と、前記抵抗体に前記第1レーザ光よりもビーム径の大きな第2レーザ光を照射し、この第2レーザ光を前記第1トリミング溝の形成時の座標に基づいて走査することにより、前記第1トリミング溝をなぞるように幅広の第2トリミング溝を形成する第2トリミング形成工程とを含み、前記第2トリミング形成工程で、前記第2レーザ光は前記第1トリミング溝の先端座標を越えた位置で走査を停止することを特徴としている。
このようなチップ抵抗器の製造方法では、第1トリミング溝の形成時の座標に基づいて第2トリミング溝を形成するとき、第2レーザ光を第1トリミング溝の停止指示位置に対応する座標で停止させず、当該先端座標を越える位置まで走査してから停止するようにしたので、第1トリミング溝の先端部に生じた抵抗体の飛散物を第2レーザ光によって確実に除去することができると共に、第1トリミング溝の先端部に生じたマイクロクラックが第2レーザ光によって除去または再溶融されるため、マイクロクラックに起因する特性への悪影響を軽減することができる。
また、上記の目的を達成するために、本発明によるチップ抵抗器の製造方法では、絶縁基板の表面に所定間隔を存して一対の表電極を形成する電極形成工程と、一対の表電極に接続するように長方形状の抵抗体を形成する抵抗体形成工程と、前記抵抗体の抵抗値を測定しながら該抵抗体に第1レーザ光を照射し、測定抵抗値が目標値に達した時点で前記第1レーザ光の走査を停止することにより、前記抵抗体の一側辺から内方に向けて延びる第1トリミング溝を形成する第1トリミング形成工程と、前記抵抗体に前記第1トリミング溝をなぞるように前記第1レーザ光よりもビーム径の大きな第2レーザ光を照射することにより、前記第1トリミング溝よりも幅広の第2トリミング溝を形成する第2トリミング形成工程とを含み、前記第2トリミング形成工程で、前記抵抗体の抵抗値を測定しながら前記第2レーザ光を走査し、測定抵抗値の変化率が急変した時点で前記第2レーザ光の走査を停止することを特徴としている。
このようなチップ抵抗器の製造方法では、第1トリミング溝の形成後に第2トリミング溝を形成するとき、抵抗体の抵抗値を測定しながら第1トリミング溝をなぞるように第2レーザ光を走査していき、測定抵抗値の変化率が急変する時点(抵抗値の切り量が変化する第1トリミング溝の先端を超えた時点)のデータを基に第2レーザ光の走査を停止するようにしたので、第1トリミング溝の先端部に生じた抵抗体の飛散物を第2レーザ光によって確実に除去することができると共に、第1トリミング溝の先端部に生じたマイクロクラックが第2レーザ光によって除去または再溶融されるため、マイクロクラックに起因する特性への悪影響を軽減することができる。
本発明に係るチップ抵抗器およびその製造方法によれば、保護膜の上面等へのメッキ付着不良を確実に防止することができると共に、マイクロクラックに起因する特性への悪影響を軽減することができる。
本発明の実施形態例に係るチップ抵抗器の平面図である。 該チップ抵抗器の製造工程を示すである。 該チップ抵抗器のトリミング方法を示す説明図である。 該チップ抵抗器のトリミング方法を示すフローチャートである。 トリミング方法の変形例を示すフローチャートである。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の実施形態例に係るチップ抵抗器1は、直方体形状の絶縁基板2と、この絶縁基板2の表面の長手方向両端部に設けられた一対の表電極3と、これら一対の表電極3に接続するように絶縁基板2の表面に設けられた長方形状の抵抗体4と、この抵抗体4を覆うように設けられた保護膜5等によって主に構成されており、抵抗体4には抵抗値調整用の第1トリミング溝6と再調整用の第2トリミング溝7とが形成されている。なお、図示省略されているが、絶縁基板2の裏面には表電極3に対応するように一対の裏電極が設けられており、絶縁基板2の長手方向の両端面には対応する表電極と裏電極を橋絡する端面電極が設けられている。
絶縁基板2はセラミック等からなり、この絶縁基板2は後述する大判基板を縦横の分割溝に沿って分割して多数個取りされたものである。表電極3はAg系ペーストをスクリーン印刷して乾燥・焼成させたものであり、図示せぬ裏電極も同じくAg系ペーストをスクリーン印刷して乾燥・焼成させたものである。
抵抗体4はCu−Niや酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させたものであり、詳細については後述するが、この抵抗体4に第1トリミング溝6と第2トリミング溝7を形成することによってチップ抵抗器1の抵抗値が調整されるようになっている。保護膜5はエポキシ系の樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護膜5は抵抗体4を外部環境から保護する機能を有している。また、図示せぬ端面電極は、絶縁基板2の端面にAgペーストを塗布して乾燥・焼成させたものや、Agペーストの代わりにNi/Cr等をスパッタしたものであり、この端面電極の表面にはNiやAuあるいはSn等のメッキ層が施されている。
次に、このように構成されたチップ抵抗器1の製造工程について、図2を参照しながら説明する。
まず、絶縁基板2が多数個取りされる大判基板を準備する。この大判基板には予め1次分割溝と2次分割溝が格子状に設けられており、両分割溝によって区切られたマス目の1つ1つが1個分のチップ領域となる。図2には1個分のチップ領域に相当する大判基板2Aが代表して示されているが、実際は多数個分のチップ領域に相当する大判基板に対して以下に説明する各工程が一括して行われる。
すなわち、図2(a)に示すように、この大判基板2Aの表面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して表電極3を形成する(表電極形成工程)。なお、この電極形成工程と同時あるいは前後して、大判基板2Aの裏面にAg系ペーストをスクリーン印刷した後、これを乾燥・焼成して図示せぬ裏電極を形成する(裏電極形成工程)。
次に、大判基板2Aの表面にCu−Niや酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成することにより、図2(b)に示すように、長手方向の両端部が表電極3に重なる抵抗体4を形成する(抵抗体形成工程)。
次に、抵抗体4の表面に第1レーザ光を照射することにより、図2(c)に示すように、抵抗体4にL字状の第1トリミング溝6を形成する(第1トリミング形成工程)。この第1トリミング溝6を形成することにより、抵抗体4は所望の抵抗値よりも若干低い値に抵抗値調整される。なお、抵抗体4の表面をガラスペースト等からなるプリコート層で覆い、このプリコート層の上から第1レーザ光を照射することにより、抵抗体4に第1トリミング溝6を形成するようにしても良い。
次に、第1レーザ光の焦点をずらすことで、抵抗体4の表面に第1レーザ光よりもビーム径が大きく且つパワーの小さい第2レーザ光を照射し、この第2レーザ光を第1トリミング溝6をなぞりながら、第1トリミング溝6の先端部を超えてから停止するように走査することにより、図2(d)に示すように、第1トリミング溝6と同じ位置に幅広な第2トリミング溝7を形成する(第2トリミング形成工程)。このような第2トリミング溝7を形成することにより、抵抗体4の抵抗値は所望値に高精度に再調整される。
次に、第1および第2トリミング溝6,7の上からAg樹脂ペーストをスクリーン印刷して加熱硬化することにより、図2(e)に示すように、抵抗体4の全体を覆う保護膜5を形成する(保護膜形成工程)。
ここまでの各工程は多数個取り用の大判基板2Aに対する一括処理であるが、次なる工程では、大判基板2Aを1次分割溝に沿って短冊状に分割するという1次ブレーク加工を行うことより、複数個分のチップ領域が設けられた図示せぬ短冊状基板を得る(1次分割工程)。次いで、短冊状基板の分割面にAgペーストを塗布して乾燥・焼成したり、Agペーストの代わりにNi/Crをスパッタすることにより、表電極3と裏電極を橋絡する図示せぬ端面電極を形成する(端面電極形成工程)。
しかる後、短冊状基板を2次分割溝に沿って分割するという2次ブレーク加工を行うことにより、チップ抵抗器1と同等の大きさのチップ単体を得る(2次分割工程)。最後に、個片化された各チップ単体の絶縁基板2の長手方向両端部にNiとAuやSn等の電解メッキを施し、保護膜5から露出する表電極3を覆う図示せぬ外部電極を形成することにより、図1に示すようなチップ抵抗器1が得られる。
次に、上記した第1トリミング形成工程と第2トリミング形成工程について、図3と図4を参照しつつ詳細に説明する。
まず、第1レーザの照射位置の始点座標(x0,y0)を取得した後(S−1)、一対の表電極3にプローブを接触させて抵抗体4の抵抗値Rを測定しながら(S−2)、第1レーザ光を始点座標(x0,y0)からY軸方向に沿って走査する(S−3)。これにより、図3(a)に示すように、抵抗体4の下辺から上方へ延びる第1スリット6aが形成され、第1スリット6aの切込み量に伴って抵抗体4の抵抗値が次第に上昇していく。
そして、抵抗体4の抵抗値Rが目標抵抗値を下回る所定値Rthに達したら(S−4)、当該位置を第1レーザ光のターン座標T(x0,y1)として取得する(S−5)と共に、第1レーザ光をターン座標T(x0,y1)で90°方向変換してX軸方向に沿って走査する(S−6)。これにより、第1スリット6aの先端から直交方向(左方向)へ延びる第2スリット6bが形成され、第2スリット6bの切込み量に伴って抵抗体4の抵抗値がさらに次第に上昇していく。
ここで、第2スリット6bは電流方向と平行な方向へ延びるスリットであるため、第1スリット6aに比べると切込み量に対する抵抗値変化量はかなり小さくなり、第2スリット6bの切込み量に伴って抵抗値を高精度に微調整することができる。そして、抵抗体4の抵抗値Rが目標抵抗値を僅かに下回る所定値Rtgに達したら(S−7)、当該位置で第1レーザの照射と抵抗体4の抵抗値測定を終了してL字状の第1トリミング溝6を形成すると共に、当該位置を第1レーザの停止座標E(x1,y1)として取得する(S−8)。
しかる後、第1トリミング溝6と同じ位置に第1レーザ光よりもビーム径の大きな第2レーザ光を照射することにより、図3(b)に示すように、第1トリミング溝6よりも幅広な第2トリミング溝7を形成する。ここで、第2レーザ光の照光経路は第1トリミング溝6の形成時に取得した座標に基づいて決定されるが、その際、第2レーザ光の照射を終了するタイミングは第1レーザ光の停止座標E(x1,y1)と同じにせずに、X軸方向に所定量Δxだけ進んだ位置が第2レーザ光の停止座標E(x1+Δx,y1)となるように設定しておく(S−9)。
すなわち、第2レーザ光の照光経路が始点座標(x0,y0)→ターン座標T(x0,y1)→停止座標E(x1+Δx,y1)となるように設定しておき、この照光経路に沿って第2レーザ光を走査する(S−10)。そして、第2レーザ光が停止座標E(x1+Δx,y1)に達したら、当該位置で第2レーザ光の照射を終了することにより(S−11)、抵抗体4に対する全てのトリミング工程が完了する。これにより、第2トリミング溝7が第1トリミング溝6の先端部を必ず越えた位置まで形成されるため、第1トリミング溝6の先端部に生じた抵抗体4の飛散物を第2レーザ光によって確実に除去することができると共に、第1トリミング溝6の先端部に生じたマイクロクラックを第2レーザ光によって除去または再溶融することができる。
ここで、本実施形態例に係るチップ抵抗器1では、第1レーザ光の照射により溝幅W1の第1トリミング溝6を形成した後、第1レーザ光よりビーム径の大きい第2レーザ光の照射により溝幅W2の第2トリミング溝7を形成したとき、第1トリミング溝6の先端から突出する第2トリミング溝7の突出量をLとすると、この突出量Lが第1トリミング溝6の幅方向の一側縁から外側に突出する第2トリミング溝7のはみ出し量よりも大きくなるように、すなわち、L>(W2−W1)/2となるように設定されている。これにより、第1トリミング溝6の先端部に生じた抵抗体4の飛散物が第2レーザ光によって確実に除去されるため、保護膜5の形成後に端面電極にメッキを施す際に、抵抗体4の飛散物がメッキの核となって成長することを抑制でき、保護膜5の上面等へのメッキ付着不良を防止することができる。しかも、第1トリミング溝6の先端部に生じたマイクロクラックが第2レーザ光によって除去または再溶融されるため、マイクロクラックに起因する特性への悪影響を軽減することができる。
なお、上記実施形態例では、第1トリミング溝6の形成時に取得した座標に基づいて第2トリミング溝7を形成するとき、第2レーザ光を第1レーザの停止座標E(x1,y1)で停止させず、当該停止座標を越えた位置で第2レーザ光の照射を終了するようにしているが、以下に説明する変形例のように、抵抗体4の抵抗値を測定しながら第2レーザ光の照射終了位置を決定するようにしても良い。
図5は変形例に係るトリミング方法のフローチャートであり、同図に示すように、第1トリミング溝6を形成するまでの第1トリミング形成工程(S−1〜S−7)については上記実施形態例と同じであるが、抵抗体4の抵抗値を測定しながら第2トリミング溝7を形成するようにした点が上記実施形態例と相違している。
すなわち、上記実施形態例と同様の手順(S−1〜S−7)によって第1トリミング溝6を形成した後、一対の表電極3にプローブを接触させて抵抗体4の抵抗値を測定しながら、第1トリミング溝6の形成時に取得した始点座標(x0,y0)とターン座標T(x0,y1)に基づいて第2レーザ光を走査する(S−8)。ここで、第2レーザ光がターン座標T(x0,y1)で第1レーザ光と同じ方向へ90°方向変換してX軸方向に向かって走査されるとき、第2レーザ光は第1トリミング溝6をなぞるように照射されるため、第2レーザ光の切込み量に伴って、抵抗値は僅かずつ変化率が所定値αで比例的に上昇していく。
そして、第2レーザ光が第1トリミング溝6の先端を越えると、それまで比例的に変化していた抵抗値が急上昇するため、抵抗値の変化率が所定値αよりも大きくなったら(S−9)、この時点で第2レーザ光の照射と抵抗体4の抵抗値測定を終了することにより(S−10)、抵抗体4に対する全てのトリミング工程が完了する。これにより、第2トリミング溝7が第1トリミング溝6の先端部を必ず越えた位置まで形成されるため、第1トリミング溝6の先端部に生じた抵抗体4の飛散物を第2レーザ光によって確実に除去することができると共に、第1トリミング溝6の先端部に生じたマイクロクラックを第2レーザ光によって除去または再溶融することができる。
また、図5に基づいて説明した上記変形例の応用例として、抵抗値の変化率が所定値αよりも大きくなった時に、抵抗体4の抵抗値が目標抵抗値とならないように予め設定しておき、第2レーザ光の照射を終了させるタイミングを、抵抗値の変化率が所定値αよりも大きく、かつ、抵抗体4の抵抗値が目標抵抗値になった時点で終了させるようにすると、より高精度の抵抗値調整が可能となる。
1 チップ抵抗器
2 絶縁基板
3 表電極
4 抵抗体
5 保護膜
6 第1トリミング溝
7 第2トリミング溝

Claims (3)

  1. 絶縁基板と、この絶縁基板の表面に設けられた一対の表電極と、これら一対の表電極に接続する長方形状の抵抗体とを備え、前記抵抗体にレーザ光を照射してトリミング溝を形成することで抵抗値が調整されるチップ抵抗器において、
    前記トリミング溝が、前記抵抗体の一側辺から内方に向かって一定幅で形成された第1トリミング溝と、この第1トリミング溝の先端を含めて全体を覆うように形成された幅広の第2トリミング溝とを有しており、
    前記第1トリミング溝の溝幅をW1、前記第2トリミング溝の溝幅をW2、前記第1トリミング溝の先端から突出する前記第2トリミング溝の突出量をLとすると、これらの関係が、L>(W2−W1)/2に設定されていることを特徴とするチップ抵抗器。
  2. 絶縁基板の表面に所定間隔を存して一対の表電極を形成する電極形成工程と、
    一対の表電極に接続するように長方形状の抵抗体を形成する抵抗体形成工程と、
    前記抵抗体の抵抗値を測定しながら該抵抗体に第1レーザ光を照射し、測定抵抗値が目標値に達した時点で前記第1レーザ光の走査を停止することにより、前記抵抗体の一側辺から内方に向けて延びる第1トリミング溝を形成する第1トリミング形成工程と、
    前記抵抗体に前記第1レーザ光よりもビーム径の大きな第2レーザ光を照射し、この第2レーザ光を前記第1トリミング溝の形成時の座標に基づいて走査することにより、前記第1トリミング溝をなぞるように幅広の第2トリミング溝を形成する第2トリミング形成工程とを含み、
    前記第2トリミング形成工程で、前記第2レーザ光は前記第1トリミング溝の先端座標を越えた位置で走査を停止することを特徴とするチップ抵抗器の製造方法。
  3. 絶縁基板の表面に所定間隔を存して一対の表電極を形成する電極形成工程と、
    一対の表電極に接続するように長方形状の抵抗体を形成する抵抗体形成工程と、
    前記抵抗体の抵抗値を測定しながら該抵抗体に第1レーザ光を照射し、測定抵抗値が目標値に達した時点で前記第1レーザ光の走査を停止することにより、前記抵抗体の一側辺から内方に向けて延びる第1トリミング溝を形成する第1トリミング形成工程と、
    前記抵抗体に前記第1トリミング溝をなぞるように前記第1レーザ光よりもビーム径の大きな第2レーザ光を照射することにより、前記第1トリミング溝よりも幅広の第2トリミング溝を形成する第2トリミング形成工程とを含み、
    前記第2トリミング形成工程で、前記抵抗体の抵抗値を測定しながら前記第2レーザ光を走査し、測定抵抗値の変化率が急変した時点で前記第2レーザ光の走査を停止することを特徴とするチップ抵抗器の製造方法。
JP2017033744A 2017-02-24 2017-02-24 チップ抵抗器とその製造方法 Active JP6792484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017033744A JP6792484B2 (ja) 2017-02-24 2017-02-24 チップ抵抗器とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017033744A JP6792484B2 (ja) 2017-02-24 2017-02-24 チップ抵抗器とその製造方法

Publications (2)

Publication Number Publication Date
JP2018139267A JP2018139267A (ja) 2018-09-06
JP6792484B2 true JP6792484B2 (ja) 2020-11-25

Family

ID=63451508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017033744A Active JP6792484B2 (ja) 2017-02-24 2017-02-24 チップ抵抗器とその製造方法

Country Status (1)

Country Link
JP (1) JP6792484B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115846893B (zh) * 2023-03-03 2023-05-26 长春光华微电子设备工程中心有限公司 一种光刻刀型的实现方法

Also Published As

Publication number Publication date
JP2018139267A (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
US10446304B2 (en) Resistor trimming method
JPH1126204A (ja) 抵抗器およびその製造方法
JP2018195637A (ja) チップ抵抗器の製造方法
JP6792484B2 (ja) チップ抵抗器とその製造方法
JP2018010987A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2001076912A (ja) チップ抵抗器におけるレーザトリミング方法
US20210142932A1 (en) Chip Resistor Manufacturing Method
JP2015230922A (ja) チップ抵抗器の製造方法
JP4227821B2 (ja) チップ抵抗器の製造方法
JP6615637B2 (ja) チップ抵抗器の製造方法
JP6453599B2 (ja) チップ抵抗器の製造方法
JP2018190923A (ja) チップ抵抗器の製造方法
JP5042420B2 (ja) チップ抵抗器の製造方法
JP6453598B2 (ja) チップ抵抗器
JP6731246B2 (ja) チップ抵抗器の製造方法
WO2022153638A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2022189034A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP6756534B2 (ja) チップ抵抗器およびチップ抵抗器のトリミング方法
JP7352436B2 (ja) チップ抵抗器の製造方法
JP2021034689A (ja) チップ抵抗器の製造方法
JP2022178503A (ja) チップ抵抗器
JP2022159796A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JPH0770365B2 (ja) チップ型電子部品
JP2018195638A (ja) チップ抵抗器の製造方法
JP2015201489A (ja) チップ抵抗器の抵抗値測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201106

R150 Certificate of patent or registration of utility model

Ref document number: 6792484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250