JP2011222757A - チップ抵抗器およびその製造方法 - Google Patents

チップ抵抗器およびその製造方法 Download PDF

Info

Publication number
JP2011222757A
JP2011222757A JP2010090436A JP2010090436A JP2011222757A JP 2011222757 A JP2011222757 A JP 2011222757A JP 2010090436 A JP2010090436 A JP 2010090436A JP 2010090436 A JP2010090436 A JP 2010090436A JP 2011222757 A JP2011222757 A JP 2011222757A
Authority
JP
Japan
Prior art keywords
chip resistor
internal electrode
protective film
pair
internal electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010090436A
Other languages
English (en)
Inventor
Kotaro Kashiwagi
浩太郎 柏木
Yasushi Akaha
泰 赤羽
Katsumi Ariga
克実 有賀
Hidekazu Karasawa
秀和 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2010090436A priority Critical patent/JP2011222757A/ja
Publication of JP2011222757A publication Critical patent/JP2011222757A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

【課題】薄型で表面に広く且つ平坦な電極面を有すると共に広範な抵抗特性が得られ、且つ、テーピング時に安定にポケット内部の所定位置に収容してテーピングの安定性を向上できるチップ抵抗器を提供する。
【解決手段】表面と裏面とを有する絶縁性基板11と、該基板の表面に形成された一対の内部電極12a,12bと、該一対の内部電極間に形成された抵抗膜13と、該抵抗膜が形成された領域の少なくとも一部を覆い、前記内部電極の少なくとも一部が露出するように形成された保護膜17,18と、前記内部電極の露出部と接続され、前記保護膜の端部を覆うように形成された一対の磁性体を有する導電性樹脂からなる第2内部電極14a,14bと、を備えた。磁性体は、Ni、Fe、またはCoからなる。
【選択図】図1

Description

本発明は、チップ抵抗器に係り、特に積層回路基板等に内蔵して用いるのに好適な厚さが極めて薄いチップ抵抗器およびその製造方法に関する。
電子機器の軽薄短小化に伴い、チップ抵抗器等の電子部品も回路基板の表裏面に実装するばかりではなく、積層回路基板等の内層に実装する場合が生じ、その薄型化の要請に対応した構成例が提案されている(特許文献1参照)。係る積層回路基板等に内装するチップ抵抗器では、その厚さはできるだけ薄いことが好ましく、且つ片面のみに電極と抵抗体と保護膜を配置することが薄型化の観点から好ましい。
また、係るチップ抵抗器では、積層回路基板等の絶縁層内部に該抵抗器が埋め込まれ、絶縁層表面に配置された回路配線層とビアを介して接続される場合があり、ビアはレーザビーム照射によるエッチングで形成される場合がある(特許文献2参照)。このため、該抵抗器の電極のサイズは広いことが望ましく、また電極面の平坦性がよいことが望ましい。
しかしながら、従来のチップ抵抗器の構造のまま電極を広くすると、両電極間距離が狭くなって、抵抗体の形成領域が制限されるため、従来と同等の定格を維持することが困難となり、また、広範な抵抗特性の抵抗器を製造するのに支障となるという問題がある。
さらに、完成したチップ抵抗器をテープのポケットに収納するテーピング時において、ポケットへ挿入されたチップ抵抗器が位置ずれを起こし、安定にテーピングができない場合がある。チップ抵抗器はテーピング時に、外部電極の位置が上面や下面どちら側にある状態であってもキャリアテープ下部に位置するポケット内の所定位置に、安定に固定された状態でトップテープによりシールをできることが好ましい。
特開2004−140285号公報 特開2008−288607号公報
本発明は、上述の事情に基づいてなされたもので、薄型で表面に広く且つ平坦な電極面を有すると共に広範な抵抗特性が得られ、且つ、テーピング時に安定にポケット内部の所定位置に収容してテーピングの安定性を向上できるチップ抵抗器を提供することを目的とする。
本発明のチップ抵抗器は、表面と裏面とを有する絶縁性基板と、該基板の表面に形成された一対の内部電極と、該一対の内部電極間に形成された抵抗膜と、該抵抗膜が形成された領域の少なくとも一部を覆い、前記内部電極の少なくとも一部が露出するように形成された保護膜と、前記内部電極の露出部と接続され、前記保護膜の端部を覆うように形成された一対の磁性体を有する導電性樹脂からなる第2内部電極と、を備えた。磁性体は、Ni、Fe、またはCoからなる。
これにより、内部電極は従来の構造のままで、その両電極間の間隔を狭くすることなく、広範な抵抗特性が得られる。そして、前記内部電極に接続し、該電極と保護膜端部の上面に配置した第2内部電極を設けることで、広く且つ平坦な電極面を有するチップ抵抗器が得られ、積層回路基板等の内層に実装するなどに際して、その実装性を向上することができる。
第2内部電極は、磁性体を有する導電性樹脂からなるので、完成したチップ抵抗器をテープのポケットに収納するテーピング時において、ポケットの下部にマグネットを配置することで、第2内部電極の磁性体に磁気力が作用し、ポケット内部で外部電極の位置が上面や下面どちら側にある状態であってもキャリアテープ下部に位置するポケット内の所定位置に、安定に固定した状態でトップテープによりシールできる。このため、テーピングが確実に行え、テーピングの安定性が向上する。
本発明の一実施例のチップ抵抗器の(a)は断面図であり、(b)は上面図であり、(c)は底面図である。 本発明のチップ抵抗器のテーピング工程を示す断面図である。 本発明の他の実施例のチップ抵抗器の断面図である。 本発明のチップ抵抗器の製造工程を示す上面図である。 同じく、本発明のチップ抵抗器の製造工程を示す上面図である。
以下、本発明の実施形態について、図1乃至図5を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。
本発明のチップ抵抗器は、図1に示すように、表面と裏面とを有する厚さが100μm程度のアルミナ等の絶縁性基板11の表面に、厚さが10μm程度のAg−Pd等の厚膜焼成体からなる一対の内部電極12a,12bを備え、該一対の内部電極間に跨るようにRuO等の厚膜焼成体からなる抵抗膜13が配置されている。抵抗膜13はガラスコートからなる第1保護膜17およびエポキシ樹脂等のオーバコートからなる第2保護膜18に被覆されている。
すなわち、保護膜は、抵抗膜13上に形成され抵抗膜全体を覆う第1保護膜17と、該第1保護膜上に形成されその端部以外を覆う第2保護膜18とからなり、電流方向における第1保護膜17の長さは、第2保護膜18の長さよりも長い。そして、第1保護膜17は、内部電極12a,12bの少なくとも一部が露出するように形成されている。また、第2保護膜18は抵抗膜13が形成された領域の少なくとも一部を覆い、内部電極12a,12bとオーバーラップしない範囲で形成されている。これにより、第2保護膜が短いので、塗り重ねによる高さ寸法の増大を低減でき、電極形成部分における高さ寸法を均一化できる。
そして、内部電極12a,12bの露出部と接続され、該電極12a,12bと保護膜17および保護膜18の端部を覆うように形成された一対の第2内部電極14a,14bを備える。第2内部電極14a,14bの厚さは20μm程度である。この第2内部電極14a,14bは、Ni、Fe、またはCoを主な導電材料として含有する磁性体を有する導電性樹脂であり、この導電性樹脂のペーストをスクリーン印刷で塗布し、加温硬化することにより形成する。
導電性樹脂ペーストであるので下層の凹凸を吸収して表面の平坦性が高く、且つ第2保護膜18の一部分を覆った広い電極面積が得られる。これにより、一対の第2内部電極14a,14bの間隔は、一対の内部電極12a,12bの間隔よりも狭くでき、広い電極面積と平坦性が得られるので、後述するように良好な実装性が得られる。
導電性樹脂には、Ni、Fe、またはCoからなる磁性体を有するため、一対の第2内部電極14a,14bの近くにマグネットを配置することで、磁性体として磁気力が作用し、チップ抵抗器の完成品をテープに封止するテーピング工程において、封止の安定性を良好なものとすることができる。すなわち、図2(a)に示すように、製品(チップ抵抗器)をそのポケット21aに収容するキャリアテープ21を用意する。キャリアテープ21の下部にはマグネット22が配置されている。図2(b)に示すように、ノズルに吸着し、ポケット21a内へチップ抵抗器10を挿入する。そして、図2(c)に示すように、マグネット22の磁気吸引力によりチップ抵抗器10が位置固定された状態で、トップテープ23でシールを行う。
従って、ポケット21aの下部にマグネット22を配置することで、第2内部電極14a,14bの磁性体に磁気力が作用し、ポケット21a内部で外部電極の位置が上面や下面どちら側にある状態(図2(c)(d)参照)であっても、キャリアテープ下部に位置するポケット内の所定位置に、安定に固定した状態でトップテープ23をシールできる。このため、第2内部電極14a,14bが磁性体を有することで、そのチップ抵抗器のテープポケットへの収容を確実にし、テーピング時の位置不良によるトラブルを防止し、テーピングの安定性を向上することができる。
第2内部電極14a,14bはそれぞれ厚さ7μm程度のCuメッキ層からなる外部電極15a,15bにより被覆されている。この外部電極15a,15bは実装時のレーザビームエッチングによるビア形成に際して、レーザビームの衝撃から内部電極や第2内部電極を保護するためのストッパ層として機能すると共に、回路基板の配線層に対して良好な接続性が得られる。
なお、電流方向と直交する方向における第2内部電極14a,14bの幅は、内部電極12a,12bの幅よりも大きくすることが好ましく、絶縁性基板11の幅と等しくしている。これにより、外部電極15,15を広面積化し、且つ外部電極表面の平坦性を向上させることができる。
絶縁性基板11の裏面側には、文字または図形または記号からなるマーキング19a,19bが形成されている。このマーキング19a,19bは、外部電極15a,15bの中央部の直下に設けることが好ましい。これにより、実装時のレーザビームエッチングによるビア形成に際して位置合わせの目印として用いることができる。
以上の構成により回路基板に内蔵するのに適した、薄く、且つ基板11の表面にのみ広面積の外部電極15a,15bを備えたチップ抵抗器が得られる。なお、抵抗器のサイズは、例えば1005型(1.0mm×0.5mm)および0603型(0.6mm×0.3mm)等の通常のチップ抵抗器サイズに適用が可能であり、通常のチップ抵抗器の厚さに比べて薄い、例えば、半分以下の60〜150μm程度の厚さにすることができる。
図3は本発明の他の実施例のチップ抵抗器を示す。このチップ抵抗器は、内部電極12a,12b上に接続し、且つ内部電極12a,12bにおける有効領域よりも大面積とした第2内部電極14c,14dを備えている。この実施例では、第2内部電極14c,14dをAgを主な導電材料として含有する導電性樹脂により構成し、該電極上にNiメッキ層15c,15dおよびCuメッキ層15e,15fを形成したものである。なお、この実施例においても上述の実施例と同じく、Ni、Fe、またはCoを主な導電材料として含有する導電性樹脂により第2内部電極を形成し、この第2内部電極にCuメッキ層を形成した構造にしてもよい。
この実施例でも、同様に、内部電極12a,12bはそれぞれ一部が抵抗膜13および保護膜17に覆われているため、外部との導通を図るための領域、即ち、内部電極12a,12bにおける抵抗膜13および保護膜17に覆われていない領域が、内部電極12a,12bの実際の印刷パターンと比べて狭くなってしまう。そこで、内部電極12a,12bと接続し、保護膜17および保護膜18の端部に重なるように第2内部電極14c,14dを形成することにより、外部との導通を図る大きな領域を確保することができる。
次に、本発明のチップ抵抗器の製造工程の一実施例について説明する。まず、図4(a)(b)に示すように、表面(図4(a))と裏面(図4(b))とを有する厚さが100μm程度以下のアルミナ等のセラミックスからなる大判の分割溝の無い絶縁性基板11を準備する。そして、基板11の四隅に十字の位置合わせマーク20を印刷して、それを基準に電極を形成し、以降の工程をそのマークを基準にして形成していく。なお、十字の位置合わせマーク20と電極を同時に印刷して、それ以降の工程をそのマーク20を基準にして形成していくようにしてもよい。
次に、図4(c)に示すように、基板11の表面の各区画に跨る内部電極パターンをAg−Pdペーストのスクリーン印刷にて形成し、乾燥後焼成することで、厚膜焼成体からなる内部電極12を形成する。
次に、図4(d)に示すように、RuOペーストのスクリーン印刷にて一区画両側の内部電極12,12に跨る抵抗膜パターンを形成し、乾燥後焼成することで、厚膜焼成体からなる抵抗膜13を各区画に形成する。そして、図4(e)に示すように、ガラスペーストのスクリーン印刷にて抵抗膜13の全体を被覆するガラス保護膜パターンをスクリーン印刷にて形成し、乾燥後焼成することで、抵抗膜13を被覆する厚膜焼成体からなるガラス保護膜(第1保護膜)17を形成する。
次に、図4(f)に示すように、レーザトリミングを適宜行い、抵抗値を調整する。図中の符号Tはトリミング跡を示す。そして、図5(a)に示すように、エポキシ樹脂等の樹脂ペーストを用いて、ガラス保護膜17の端部以外を被覆する樹脂保護膜パターンをスクリーン印刷にて形成し、加温硬化することで、ガラス保護膜を被覆する樹脂保護膜(第2保護膜)18を形成する。この実施例では、第2保護膜は、隣接する区画に渡る帯状のパターンで形成する。なお、保護膜18は帯状にしないで、各区画毎に区切るようにしてもよいが、第2保護膜の表面の平坦性を確保する上でも、区画に渡る帯状パターンとすることが好ましい。
次に、図5(b)に示すように、第2保護膜18の端部に重なるように、磁性体を有する導電性樹脂ペーストをスクリーン印刷して、保護膜17,18の一部と内部電極12上に帯状の第2内部電極パターンを形成し、加温硬化することで磁性体を有する導電性樹脂による帯状の第2内部電極14を形成する。なお、第2内部電極14は帯状にしないで、各区画毎に区切るようにしてもよいが、第2内部電極14の表面の平坦性を確保する上でも、区画に渡る帯状パターンとすることが好ましい。
そして、粘着性のフィルムに基板11を接着し、ダイシング機の台座上に基板11を位置固定してから円形の刃先がダイヤモンドからなるカッターを回転させながら、ダイシングで上下左右にラインを入れ、チップ個片に分割する(図5(c)参照)。更に第2内部電極14a,14bの表面に電解メッキによりCuのメッキ膜を形成することで、外部電極となるCuメッキ層15a,15bを形成する。
この段階で、図1に示す本発明のチップ抵抗器が完成する。このチップ抵抗器では、従来のチップ抵抗器と比べ、大きく且つ平坦な外部電極が得られるので、積層回路基板等に内蔵するのに、良好な実装性が得られる。そして、第2内部電極が磁性体を有するので、テーピング時におけるシールを確実に行え、テーピングの安定性を高めることができる。
なお、上記実施例では、ダイシングにより切断してチップ片を形成する例について説明したが、絶縁性基板11に予め縦横の分割溝を備え、デバイス形成後に各区画毎に1次ブレークおよび2次ブレークによりチップ片に分割するようにしてもよい。ダイシングによりチップ片を形成することで、製品割れによる不良品の発生を有効に防止できる。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
本発明のチップ抵抗器は、基板の表面に形成された内部電極に接続し、該電極と保護膜の端部の上面に配置された広面積で且つ平坦な第2内部電極と、その表面に形成された外部電極を備えるので、積層回路基板等への実装が容易となる。また、第2内部電極に、磁性体を有する導電性樹脂を用いることで、完成したチップ抵抗器をテープのポケットに収納するテーピング時に安定にトップテープによるシールを行え、テーピングの安定性が向上する。従って、本発明はチップ抵抗器およびその製造に好適に利用可能である。

Claims (11)

  1. 表面と裏面とを有する絶縁性基板と、
    該基板の表面に形成された一対の内部電極と、
    該一対の内部電極間に形成された抵抗膜と、
    該抵抗膜が形成された領域の少なくとも一部を覆い、前記内部電極の少なくとも一部が露出するように形成された保護膜と、
    前記内部電極の露出部と接続され、前記保護膜の端部を覆うように形成された一対の磁性体を有する導電性樹脂からなる第2内部電極と、を備えたチップ抵抗器。
  2. 前記磁性体は、Ni、Fe、またはCoからなる、請求項1に記載のチップ抵抗器。
  3. 前記一対の第2内部電極の間隔は、前記一対の内部電極における保護膜に覆われていない領域の間隔よりも狭い、請求項1に記載のチップ抵抗器。
  4. 電流方向と直行する方向における前記第2内部電極の幅は、前記内部電極の幅よりも大きい、請求項1に記載のチップ抵抗器。
  5. 前記第2内部電極は、前記内部電極に接続し、該内部電極と前記保護膜の端部の上面に配置された、請求項1に記載のチップ抵抗器。
  6. 電流方向と直交する方向における前記第2内部電極の幅は、前記絶縁性基板の幅と等しい、請求項1に記載のチップ抵抗器。
  7. 前記保護膜は前記抵抗膜を覆う第1保護膜と、
    該第1保護膜を覆う第2保護膜とからなり、
    電流方向と直交する方向における前記第2保護膜の幅は、前記絶縁性基板の幅と等しい、請求項1に記載のチップ抵抗器。
  8. 前記絶縁性基板の裏側には、文字または図形または記号からなるマーキングが形成されている、請求項1に記載のチップ抵抗器。
  9. 表面と裏面とを有する絶縁性の大判基板を準備し、
    該大判基板の表面の各区画に一対の内部電極を形成し、
    該一対の内部電極を接続するように各区画に抵抗膜を形成し、
    該抵抗膜を覆い、該内部電極の少なくとも一部が露出するように保護膜を形成し、
    前記内部電極の露出部と接続し、前記保護膜の端部を覆うように磁性体を有する第2内部電極を形成し、
    該第2内部電極の表面にメッキ層を形成する、チップ抵抗器の製造方法。
  10. 前記内部電極は、所定方向において隣接する区画とは離間するパターンで形成され、前記第2内部電極は所定方向において隣接する区画に渡る帯状のパターンで形成される、請求項9に記載のチップ抵抗器の製造方法。
  11. テープポケットの下部にマグネットを配置し、
    磁性体を有する導電性樹脂で形成した第2内部電極を備えたチップ抵抗器に、前記マグネットの磁気力を作用させて前記テープポケットの下部に固定し、
    トップテープによるシールを行うテーピング工程を含む、請求項9に記載のチップ抵抗器の製造方法。
JP2010090436A 2010-04-09 2010-04-09 チップ抵抗器およびその製造方法 Pending JP2011222757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010090436A JP2011222757A (ja) 2010-04-09 2010-04-09 チップ抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010090436A JP2011222757A (ja) 2010-04-09 2010-04-09 チップ抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011222757A true JP2011222757A (ja) 2011-11-04

Family

ID=45039344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010090436A Pending JP2011222757A (ja) 2010-04-09 2010-04-09 チップ抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011222757A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020170750A1 (ja) * 2019-02-20 2020-08-27 パナソニックIpマネジメント株式会社 抵抗器
US10839989B2 (en) 2016-09-27 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
CN115895501A (zh) * 2023-01-03 2023-04-04 京东方科技集团股份有限公司 一种封面胶带及其使用方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362901A (ja) * 1989-08-01 1991-03-19 Kamaya Denki Kk チップ抵抗器
JPH04102302A (ja) * 1990-08-21 1992-04-03 Rohm Co Ltd チップ型抵抗器の製造方法
JPH07297006A (ja) * 1994-04-21 1995-11-10 Matsushita Electric Ind Co Ltd チップ状電子部品
JPH0837104A (ja) * 1994-07-21 1996-02-06 Kamaya Denki Kk チップ型抵抗器の製造方法
JP2000294402A (ja) * 1999-04-12 2000-10-20 Matsushita Electric Ind Co Ltd 多連チップ抵抗器およびその製造方法
JP2003264101A (ja) * 2002-03-08 2003-09-19 Koa Corp 両面実装型チップ抵抗器
JP2004140285A (ja) * 2002-10-21 2004-05-13 Kamaya Denki Kk 基板内蔵用チップ形抵抗器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362901A (ja) * 1989-08-01 1991-03-19 Kamaya Denki Kk チップ抵抗器
JPH04102302A (ja) * 1990-08-21 1992-04-03 Rohm Co Ltd チップ型抵抗器の製造方法
JPH07297006A (ja) * 1994-04-21 1995-11-10 Matsushita Electric Ind Co Ltd チップ状電子部品
JPH0837104A (ja) * 1994-07-21 1996-02-06 Kamaya Denki Kk チップ型抵抗器の製造方法
JP2000294402A (ja) * 1999-04-12 2000-10-20 Matsushita Electric Ind Co Ltd 多連チップ抵抗器およびその製造方法
JP2003264101A (ja) * 2002-03-08 2003-09-19 Koa Corp 両面実装型チップ抵抗器
JP2004140285A (ja) * 2002-10-21 2004-05-13 Kamaya Denki Kk 基板内蔵用チップ形抵抗器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10839989B2 (en) 2016-09-27 2020-11-17 Panasonic Intellectual Property Management Co., Ltd. Chip resistor
WO2020170750A1 (ja) * 2019-02-20 2020-08-27 パナソニックIpマネジメント株式会社 抵抗器
CN115895501A (zh) * 2023-01-03 2023-04-04 京东方科技集团股份有限公司 一种封面胶带及其使用方法、显示装置

Similar Documents

Publication Publication Date Title
CN102695366B (zh) 电子部件内置电路板及其制造方法
CN105453192B (zh) 电阻器及其制造方法
JP4909077B2 (ja) チップ抵抗器
JP6285096B2 (ja) チップ抵抗器、および、電子デバイス
JP5481675B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JPWO2019087725A1 (ja) チップ抵抗器
JP5663804B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
TW201611681A (zh) 具高彎折力之微電阻結構、其製造方法及其半成品
JP2011222757A (ja) チップ抵抗器およびその製造方法
WO2017033793A1 (ja) チップ抵抗器およびチップ抵抗器の製造方法
US8854175B2 (en) Chip resistor device and method for fabricating the same
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
JP2017069441A (ja) チップ抵抗器
JP2010016174A (ja) チップ抵抗器及びその製造方法
JP2014060435A (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2011142117A (ja) ジャンパーチップ部品およびその製造方法
JP4741355B2 (ja) チップ型電子部品
JP4306892B2 (ja) 回路保護素子の製造方法
US11657932B2 (en) Chip component
JP4382024B2 (ja) チップ抵抗器の製造方法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP2007165358A (ja) チップ型コンデンサ
JP2014204094A (ja) 抵抗器および抵抗器の製造方法
JP2017050455A (ja) チップ抵抗器およびチップ抵抗器の製造方法
CN118136363A (zh) 线圈部件及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624