DE2637667C2 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE2637667C2
DE2637667C2 DE2637667A DE2637667A DE2637667C2 DE 2637667 C2 DE2637667 C2 DE 2637667C2 DE 2637667 A DE2637667 A DE 2637667A DE 2637667 A DE2637667 A DE 2637667A DE 2637667 C2 DE2637667 C2 DE 2637667C2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
conductor
conductor track
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2637667A
Other languages
English (en)
Other versions
DE2637667A1 (de
Inventor
Koichiro Fuchu Satonaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2637667A1 publication Critical patent/DE2637667A1/de
Application granted granted Critical
Publication of DE2637667C2 publication Critical patent/DE2637667C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Halbleiteranordnung der im Oberbegriff des Patentanspruchs 1 beschriebenen, aus der GB-PS 10 99 930 bekannten Art.
Da bei einer integrierten Halbleiterschaltung zahlreiche Schaltungselemente, wie Transistoren, Dioden und Widerstände in einem Halterleitersubstrat mit relativ kleiner Fläche ausgebildet sind, ist es normalerweise nicht möglich, alle erforderlichen Verdrahtungen und Leiterbahnen auf der Oberfläche des Substrats auszubilden. Um die gesamte Verdrahtung im Substrat zu ermöglichen, wird ein Mehrschichtenaufbau verwendet, bei dem die gesamte Verdrahtung in zwei oder drei Teilverdrahtungen aufgeteilt ist. Diese Teüverdrahtungen sind in Form von zwei oder drei Leiterbahnschichten ausgebildet, welche voneinander durch Isolierschichten getrennt sind. Auf diese Weise wird die Oberfläche des Substrates hinsichtlich der Verdrahtung bzw. der Leiterbahnausbildung praktisch vervielfacht. Bei diesem Mehrschichten-Leiterbahnaufbau befinden sich die Anschlüsse, die mit den nach außen führenden Leitungsdrähten verbunden sind, an der obersten Fläche, insbesondere an der Außenfläche, um diese Anschlüsse mit den nach außen führenden Leitungsdrähten kontaktieren zu können.
Die Erfindung geht aus von einer Halbleiteranordnung der in den F i g. 1 und 2 gezeigten, nicht vorbekannten Art. Diese Halbleiteranordnung weist zusätzlich zu den aus der GB-PS 10 99 930 bekannten Merkmalen ein in einen Teil der zweiten Isolierschicht eingeschnittenes Durchgangsloch auf, das die erste Leiterbahnschicht mit der zweiten verbindet. Weiterhin bedeckt dort eine dritte Isolierschicht die zweite Leiterbahnschicht auf der Hauptfläche des Halbleitersybstrats mit Ausnahme des Anschlußbereichs der zweiten Leiterbahnschicht, und es liegt ein Teil der zweiten Leiterbahnsehicht zvsrischen dem metallischen Leiter und der dritten Isolierschicht frei.
Bei der in F i g. 1 gezeigten Halbleiteranordnung weisen die Anschlußbereiche 2 der auf der oberen Fläche eines Halbleitersubstrats 1 ausgebildeten Leiterbahn Kontaktierungsflächen auf, die einen relativ großen Bereich einnehmen, damit die (nicht dargestellten) nach außen führenden Leitungsdrähte gut und sicher mit der Halbleiteranordnung kontaktiert werden können.
In Fig.2 ist das Halbleitersubstrat 1 mit den erforderlichen darin ausgebildeten, jedoch nicht dargestellten Schaltungselementen im Querschnitt H-II der Fi g. 1 dargestellt. Eine erste Isolierschicht 3 auf der Oberfläche des Substrates 1 besteht beispielsweise aus SiO2 und auf der ersten Isolierschicht 3 ist in einem vorgegebenen Muster eine erste Leiterbahnschicht 4 ausgebildet, die mit den Schaltungselementen in der Oberfläche des Substrates 1 über (nicht dargestellte) Löcher verbunden isL Diese Löcher sind in der Isoliersöcht 3 ausgebildet. Auf der Oberfläche des Substrates einschließlich der ersten Leiterbahnschicht 4 befindet sich eine zweite Isolierschicht 5 aus SiO2, Si3N4, Glas oder Kunstharz. Auf die zweite Isolierschicht 5 ist in einem vorgegebenen Muster eine zweite Leiterbahnschicht 6 aufgebracht, die über die an vorgegebenen Stellen der Isolierschicht 5 ausgebildete Durchgangslöcher 7 mit der ersten Leiterbahnschicht 4 verbunden ist. Eine aus dem gleichen Material wie die zweite Isolierschicht 5 bestehende dritte Isolierschicht 8 ist auf der gesamten Oberfläche der zweiten Leiterbahnschicht 4 mit Ausnahme der Teile aufgebracht, die die Anschlußbereiche 2 bilden. Auf die-SU Weise wird die aktive Oberfläche des Substrates 1 gegenüber der Umgebung und gegenüber Lufteinflüssen geschützt. Ein nach außen führender metal!ischei> Leiter 9 ist mittels bekannter Drafit-Kontaktierungs-Verfahren mit dem Anschlußbereich 2 verbunden. In F i g. 3 ist einer der Anschlußbereiche 2 in vergrößertem Maßstab und in Aufsicht dargestsllt.
Wie aus F i g. 3 zu entnehmen ist, liegt bei einem solchen Mehrschichten-Leiterbahnaufbau der Bereich A des Anschlußbereiches 2 mit Ausnahme des Bereiches, an dem der nach außen führende Leiter 9 angebracht ist, nach außen hin frei und ist daher ungeschützt. Wenn also Feuchtigkeit im Bereich A der Halbleiteranordnung anhaftet, kann die zweite Leiterbahnschicht 6 an b5 diesen Stellen korrodieren und, wenn die Korrosion fortschreitet, kann der Verbindungsteil der zweiten Lcilerbahnschicht 6 (beispielsweise der schmale Bereich B) unterbrochen werden. Um derartige Ausfälle zu vermei-
den, ist es erforderlich, den Bereich A des Kontaktierungsanschlusses 2 mit der Isolierschicht 8 zu überdekken und nur den Bereich frei zu lassen, der für das Kontaktieren mit den nach außen führenden Leitungsdrähten erforderlich ist. Es ist jedoch technisch unmöglich, dieser Forderung vollständig zu genügen, und es kann nicht verhindert werden, daß Feuchtigkeit an den Kontaktierungsstellen anhaftet.
Aus der US-PS 37 51 292 ist bereits eine Halbleiteranordnung bekannt, bei der die zweite Leiterbahnschicht aus Gold besteht und daher nicht korrodieren kann. Gold ist jedoch ein so wertvoller und teurer Werkstoff, daß seine Verwendung nur dort angezeigt ist, wo sich dies nicht vermeiden läßt
Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleiteranordnung zu schaffen, bei der die auf die Korrosion der Leiterbahnschichten zurückzuführenden Trennungen bestehender elektrischer Verbindungen vermieden werden.
Diese Aufgabe wird bei der gattungsgemäßen Halbleiteranordnung erfindungsgemäß durch dh im kennzeichnenden Teil des Patentanspruchs 1 beschriebenen Maßnahmen gelöst
Auch bei der erfindungsgemäßen Halbleiteranordnung muß der Anschlußbereich für den metallischen Leiter größer als die tatsächlichen Anschlußfläche desselben sein, da sonst zu enge Toleranzen eingehalten werden müßten. Jedoch ist die erste Leiterbahnschicht über das erste Durchgangsloch in der zweiten Isolierschicht mit der zweiten Leiterbahnschicht verbunden, wobei sich erfindungsgemäß das erste Durchgangsloch unmittelbar unterhalb der Anschlußfläche des metallischen Leiters befindet. Infolgedessen kann die zweite Leiterbahnschicht nur an dem frei liegenden Teil und nicht am Durchgangsloch korrodieren, so daß eine korrosionsbedingte Trennung der Verbindung zwischen erster und zweiter Leiterbahnschicht mit Sicherheit ausgeschlossen ist.
Bevorzugte Ausgestaltungen der erfindungsgemäßen Halbleiteranordnung sind Gegenstand der Patentansprüche 2 und 3, wobei es aus der US-PS 34 61 357 an sich bekannt ist, Bereiche einer Leiterbahnschicht durch einen Bereich der darüberliegenden Leiterbahnschicht zu verbinden, wobei die Verbindung jeweils über Durchgangslöcher erfolgt.
Atihand der in der Zeichnung dargestellten Ausfiihrungsbeispiele wird die Erfindung näher erläutert. Es zeigt
F i g. 1 die bereits beschriebene, als Ausgangsbasis der Erfindung gewählte Halbleiteranordnung in Aufsicht,
F i g. 2 den Querschnitt H-Il der F i g. 1,
F i g. 3 einen vergrößerten Ausschnitt der in F i g. 1 dargestellten Halbleiteranordnung in Aufsicht,
Fig.4 ein Ausführungsbeispiel einer Halbleiteranordnung mit den Merkmalen der Erfindung im Querschnitt,
F i g. 5A bis 5F die Reihenfolge der Verfahrensschritte zur Herstellung einer erfindungsgemäßen Halbleiteranordnung,
Fig.6 eine weitere Ausführungsform einer erfindungsgemäßen Halbleiteranordnung, und
Fig. 7 den vergrößerten Querschnitt VII-VII der F i g. 6.
In Fig.4 ist eine Halbleiteranordnung mit einem Mehrschichten-Leiterßahnaufbau im Querschnitt dargestellt. Die erste Leiterbahnschicht 4 ist mit der zweiten Leiterbahnschicht 6 durch ein erstes Durchgangsloch 10 verbunden, das in demjenigen Bereich der zweiten Isolierschicht 5 ausgeschnitten ist. der sich direkt unterhalb des Anschlußbereichs der zweiten Leiterbahnschicht 6 befindet Eine Verbindung zwischen der ersten und zweiten Leiterbahnschicht 4 und 6 wird auch durch ein weiteres Durchgangsloch 7 hergestellt, daß an einer anderen Stelle in der Isolierschicht 5 ausgeschnitten ist, wie dies in F i g. 2 dargestellt ist.
Der zuvor beschriebene Leiterbahnaufbau wird gemaß dem nachfolgend beschriebenen Verfahren hergestellt, dessen Verfahrensschritte in den F i g. 5A bis 5F dargestellt sind.
Fig.5A: Es wird das Halbleitersubstrat 1 mit den gewünschten (nicht dargestellten) Schaltungselementen in der Oberfläche des Halbleitersubstrates 1 durch Einbringen von Störstellen ausgebildet, nämlich unter Verwendung der ersten Isolierschicht 3, die auf der Oberfläche des Substrates 1 durch thermische Oxydation oder dgl. ausgebildet ist und als Maske rü^nt, einer 1 —2 μνη dicken Aluminiumschicht, die durch n'akuum-Aufdampfung, Elektronenstrahlen-Aufdampfung oder Elektronenbeschuß ausgebildet wird, und der ersten Leiterbahnschicht 4, die in einem vorgegebenen Muster durch Photoätzen hergestellt wird.
Fig.5B: Auf die Oberfläche des Substrates 1 einschließlich der ersten Leiterbahnschicht 4 wird die zweite Isolierschicht 5 aufgebracht. Die zweite Isolierschicht 5 kann aus S1O2, S13N4, verschiedenen Glasarten oder Kunstharzen bestehen. Im vorliegenden Falle wurde beispielsweise PIQ- (Polyimid-Iso-Indrochinazolindion) Kunstharz in einer Dicke von 2—4 um verwendet
F i g. 5C: Die Durchgangslöcher 7 und 10 werden dadurch gebildet, daß vorgegebene Stellen der zweiten Isolierschicht 5 einem Photoätz-Verfahren unterzogen werden. Die Stellen dieser Durchgangslöcher werden so festgelegt, daß die zweite Leiterbahnschicht, die gegebenenfalls in einem weiteren Verfahrensechritt ausgebildet wird, an den zuvor festgelegten Stellen mit der ersten Schicht verbunden verden kann.
ν ig. 5D: Auf der Oberfläche der zweiten Isolierschicht 5 einschließlich der Durchgangslöcher 7 und 10 wird eine Schicht aus Aluminium mit einer Dicke von 2—4 μίτι ausgebildet, und danach wird die zweite Leiterbahnschicht 6 mit einem vorgegebenen Muster durch ein Photoätzverfahren hergestellt. In diesem Zusammenhange sei bemerkt, daß der Vorgang, mit dem die zweite Leiterbahnschicht 6 ausgebildet wird, nicht notwendigerweise ein Photoätzvorgang sein muß. Auf diese Weise wird die erste Leiterbahnschicht 4 mit der zweiten Leiterbahnuchicht 6 durch die in der zweiten Isolierschicht 5 ausgebildeten, durch die Schicht hindurchgehenden Löcher 7 und 10 verbunden
F i g. 5E: Die gesamte Oberfläche der zweiten Leiterbahnschicht 6 wild mit Ausnahme des Anschlußbereiches 2 mit der dritten Isolierschicht 8 überzogen. Die dritte Isolierschicht 8 kann durch denselben Verfahrensschritt hergestellt werden, mit dem auch die zweite Isolierschicht 5 in F1 g. 5B ausgebildet wurde.
Fig.5F: Ein metallischer Leiter 9, beispielsweise ein Golddraht, wird mit dem Anschlußbereich 2 de:· zweiten Leiterbahnschicht 6 verbunden. Die Spitze des Leiters 9 wird dann, wenn sie mit dem Anschlußbereich 2 kontaktiert wird, und dadurch das Durchgangsloch 10 überdeckt, abgerundet; die Kontaktfläche der abgerundeten Drahtspitze ist um das zwei- bis dreifache größer als die Querschnittsfläche des Leiters 9. Das Durchgangsloch 10 liegt direkt unter der Kontaktfläche der zweiten Leiterbahnschicht 6.
Bei der gemäß diesem Verfahren hergestellten Halbleiteranordnung kann der Anschlußbereich 2 der zweiten Leiterbahnschicht 6 nicht korrodieren, und zwar auch dann nicht, wenn der schmale Bereich S der zweiten Leiterbahnschicht 6 aufgrund einer Korrosion brechen kann, die durch die am freiliegenden Bereich der Schicht 6 anhaftende Feuchtigkeit hervorgerufen wird. Der Anschlußbereich 2 der Schicht 6 korrodiert deshalb nicht, weil er durch die abgerundete Spitze des kontaktierten Metalldrahtes bedeckt ist, der gewöhnlich aus einem chemisch stabilen, dauerhaften Material, beispielsweise aus Gold, besteht. Die zweite Leiterbahnschicht 6 wird mit der ersten Leiterbahnschicht 4 über eine Parallelleitung durch das in diesem Bereich der Isolierschicht 5 ausgebildete Durchgangsloch 10 verbunden. Diese Parallelleitung befindet sich direkt unterhalb der von dem Leiter 9 bedeckten Fläche der zweiten LcitCrbshiiSChiCu! 5, 5O daß bei Zerstörung OuCl Ausfall des schmalen Bereiches B keine Schwierigkeiten auftreten.
F i g. 6 zeigt einen Teil einer Halbleiteranordnung gemäß einer weiteren Ausführungsform der Erfindung in Aufsicht und Fig.7 gibt einen vergrößerten Querschnitt entlang der in Fig.6 eingezeichneten Schnittlinie VIl-VIl wieder. In den Fig.b und 7 sind für die gleichen Teile dieselben Bezugszeichen wie in Fig. I verwendet worden. Mit dem Bezugszeichen U sind Schaltungselemente versehen, die selektiv im Halbleitersubstrat ausgebildet sind. Ein pn-übergang ist mit dem Bezugszeichen 12 versehen.
Bei dem Ausführungsbeispiel der F i g. 6 und 7 ist die erste Leiterbahnschicht in mehrere Bereiche 4a, Ab, 4c und Adunterteilt. Der erste Bereich 4a gerührt durch ein Durchgangsloch hindurch das Schaltelement 11, der zweite Bereich Ab erstreckt sich von dem unterhalb des metallischen Leiters 9 befindlicher, ersten Durchgangsloch 10 in der zweiten Isolierschicht in Richtung zum ersten Bereich 4a. Der dritte Bereich 4c der ersten Leiterbahnschicht ist mit einem weiteren, nicht dargestellten Schaltungselement verbunden. Der vierte Bereich 4c/, der sich zwischen dem ersten und zweiten Bereich 4a bzw. Ab befindet, verläuft senkrecht zum ersten Bereich 4a und ist ebenfalls mit einem nicht gezeigten Schaltungselement verbunden.
Die zweite Leiterbahnschicht ist in zwei Bereiche 16 und 17 unterteilt, von denen der erste Bereich 16 unterhalb der Anschlußstelle des Metalldrahtes 9 liegt und über das Durchgangsloch 10 mit dem zweiten Bereich Ab der ersten Leiterbahnschicht in Verbindung steht Der zweite Bereich Ab der ersten Leiterbahnschicht ist ferner über ein zweites Durchgangsloch 14 in der zweiten Isolierschicht, den zweiten Bereich 17 der zweiten Leiterbahnschicht und ein drittes Durchgangsloch 15 in der zweiten Isolierschicht mit dem ersten Bereich 4a der ersten Leiterbahnschicht verbunden, der seinerseits mit dem Schaltungselement 11 in Verbindung steht.
Der erste und zweite Bereich 16 bzw. 17 der zweiten Leiterbahnschicht werden durch Aufbringen von Aluminium auf das gesamte Substrat gleichzeitig ausgebildet, nachdem zuvor die Durchgangslöcher 10,14 und 15 ausgebildet wurden. Die aufgebrachte Aluminiumschicht wird dann in gewünschter Weise geätzt Die dritte Isolierschicht 8 bedeckt das gesamte Substrat mit Ausnahme des Anschiußbereichs des ersten Bereichs 16 der zweiten Leiterbahnschicht, auf dem der metallische Leiter 9 angebracht werden soll. Mit diesem Aufbau läßt sich die gleiche Wirkung erzielen wie mit der in F i g. 4 dargestellten Halbleiteranordnung.
Statt der beschriebenen zwei Leiterbahnschichten können auch drei Leiterbahnschichten und mehr angewendet werden. Wesentlich ist daß in demjenigen Bereich der zweiten Isolierschicht ein Durchgangsloch ausgebildet wird, der sich direkt unterhalb des Anschlußbereichs des metallischen Leiters befindet, und daß die oberste Leiterbahnschicht mit der darunterliegenden Leiterbahnschicht durch das Durchgangsloch verbunden ist.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Halbleiteranordnung mit einer auf einen Halbleitersubstrat (1) ausgebildeten ersten Isolierschicht (3), mit einer auf der ersten Isolierschicht (3) ausgebildeten ersten Leiterbahnschicht (4), mit einer auf der ersten Leiterbahnschicht (4) ausgebildeten zweiten Isolierschicht (5), mit einer auf der zweiten Isolierschicht (5) ausgebildeten, aus Aluminium bestehenden und mit der ersten Leiterbahnschicht (4) durch ein in der zweiten Isolierschicht (5) ausgebildetes erstes Durchgangsloch (10) verbundenen zweiten Leiterbahnschicht (6), und mit einem in einem vorbestimmten Bereich der zweiten Leiterbahnschicht (6) befestigten metallischen Leiter (9), dadurch gekennzeichnet, daß die zweite Leiterbahnschicht (6) außerhalb eines vorbestimmten Anschki3bereiches (2) mit einer dritten Isolierschicht (S) bedeckt ist, daß ein Teil des Anschiußbereichs (2) zwischen dem zugehörigen metallischen Leiter (9) und der dritten Isolierschicht (8) freiliegt, und daß das erste Durchgangsloch (10) direkt unterhalb des vom metallischen Leiter (9) abgedeckten Anschlußbereichs (2) liegt.
2. Halbleiteranordnung nach Anspruch 1. dadurch gekennzeichnet, daß die erste Leiterbahnschicht (4) mit der zweiten Leiterbahnschicht (6) durch ein weiteres Durchgangsloch (7) verbunden ist, das in dem Teil der zwei'en Isolierschicht (5) eingeschnitten ist, der außerhalb des Teils der zweiten Isolierschicht (5) liegt, in dem das erste Uurchgangsloch (10) ausgebildet ist.
3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Leiterbahnschicht (4) in mehrere Bereiche (4a, 4b, 4c, 4d) unterteilt ist, von denen ein erster (4a) mit einem Schaltungselement (11) und ein zweiter Bereich (4b) über das erste Durchgangsloch (10) in der zweiten Isolierschicht (5) mit einem ersten, mit dem metallischen Leiter (9) verbundenen Bereich (16) der zweiten Leiterbahnschicht in Verbindung steht, und daß ein auf der zweiten Isolierschicht (5) ausgebildeter zweiter Bereich (17) der zweiten Leiterbahnschicht über ein in die zweite Isolierschicht (5) eingeschnittenes zweites bzw. drittes Durchgangsloch (14 bzw. 15) den zweiten (4b) mit dem ersten Bereich (4a) der ersten Leiterbahnschicht verbindet.
DE2637667A 1975-08-22 1976-08-20 Halbleiteranordnung Expired DE2637667C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50101245A JPS5851425B2 (ja) 1975-08-22 1975-08-22 ハンドウタイソウチ

Publications (2)

Publication Number Publication Date
DE2637667A1 DE2637667A1 (de) 1977-02-24
DE2637667C2 true DE2637667C2 (de) 1984-05-24

Family

ID=14295510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2637667A Expired DE2637667C2 (de) 1975-08-22 1976-08-20 Halbleiteranordnung

Country Status (4)

Country Link
US (1) US4060828A (de)
JP (1) JPS5851425B2 (de)
DE (1) DE2637667C2 (de)
NL (1) NL7609320A (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5833705B2 (ja) * 1975-08-27 1983-07-21 株式会社日立製作所 タソウハイセンオ ユウスルハンドウタイソウチ
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
JPS5459080A (en) * 1977-10-19 1979-05-12 Nec Corp Semiconductor device
JPS54139415A (en) * 1978-04-21 1979-10-29 Hitachi Ltd Semiconductor channel switch
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS5925387B2 (ja) * 1980-06-10 1984-06-16 株式会社東芝 半導体装置
JPS5670646U (de) * 1980-10-03 1981-06-11
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
FR2510307A1 (fr) * 1981-07-24 1983-01-28 Hitachi Ltd Dispositif a semi-conducteurs et procede de fabrication d'un tel dispositif
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
US4755631A (en) * 1985-04-11 1988-07-05 International Business Machines Corporation Apparatus for providing an electrical connection to a metallic pad situated on a brittle dielectric substrate
US4672739A (en) * 1985-04-11 1987-06-16 International Business Machines Corporation Method for use in brazing an interconnect pin to a metallization pattern situated on a brittle dielectric substrate
IT1215268B (it) * 1985-04-26 1990-01-31 Ates Componenti Elettron Apparecchio e metodo per il confezionamento perfezionato di dispositivi semiconduttori.
JPH06101532B2 (ja) * 1986-10-29 1994-12-12 三菱電機株式会社 半導体集積回路装置
US4759431A (en) * 1987-04-15 1988-07-26 Samsonite Corporation Travel bag with combination pull handle and auxiliary bag strap
JPH01128615U (de) * 1988-02-26 1989-09-01
JPH01131313U (de) * 1988-02-29 1989-09-06
JPH01225137A (ja) * 1988-03-04 1989-09-08 Toshiba Corp 半導体集積回路装置
JPH01280368A (ja) * 1988-05-06 1989-11-10 Sharp Corp 化合物半導体発光素子
JPH02105418A (ja) * 1988-10-14 1990-04-18 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5293073A (en) * 1989-06-27 1994-03-08 Kabushiki Kaisha Toshiba Electrode structure of a semiconductor device which uses a copper wire as a bonding wire
JPH03233972A (ja) * 1990-02-08 1991-10-17 Matsushita Electron Corp 半導体装置用電極およびその製造方法
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
EP0734059B1 (de) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
KR0145128B1 (ko) * 1995-04-24 1998-08-17 김광호 열방열 핀을 구비한 내부 리드 본딩 장치 및 이를 이용한 내부 리드 본딩 방법
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6284079B1 (en) * 1999-03-03 2001-09-04 International Business Machines Corporation Method and structure to reduce low force pin pull failures in ceramic substrates
US6306749B1 (en) * 1999-06-08 2001-10-23 Winbond Electronics Corp Bond pad with pad edge strengthening structure
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6555757B2 (en) * 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions
US7566964B2 (en) * 2003-04-10 2009-07-28 Agere Systems Inc. Aluminum pad power bus and signal routing for integrated circuit devices utilizing copper technology interconnect structures
US20050137540A1 (en) * 2003-12-23 2005-06-23 Kimberly-Clark Worldwide, Inc. Bacteria removing wipe
US7242102B2 (en) * 2004-07-08 2007-07-10 Spansion Llc Bond pad structure for copper metallization having increased reliability and method for fabricating same
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module
US10734359B2 (en) * 2018-08-22 2020-08-04 Micron Technology, Inc. Wiring with external terminal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1099930A (en) * 1966-05-31 1968-01-17 Fairchild Camera Instr Co Improvements in or relating to semiconductor devices
US3461357A (en) * 1967-09-15 1969-08-12 Ibm Multilevel terminal metallurgy for semiconductor devices
US3988214A (en) * 1968-06-17 1976-10-26 Nippon Electric Company, Ltd. Method of fabricating a semiconductor device
US3558992A (en) * 1968-06-17 1971-01-26 Rca Corp Integrated circuit having bonding pads over unused active area components
US3629669A (en) * 1968-11-25 1971-12-21 Gen Motors Corp Passivated wire-bonded semiconductor device
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
JPS4834686A (de) * 1971-09-09 1973-05-21
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips
JPS5748854B2 (de) * 1973-03-09 1982-10-19

Also Published As

Publication number Publication date
JPS5851425B2 (ja) 1983-11-16
JPS5226187A (en) 1977-02-26
DE2637667A1 (de) 1977-02-24
US4060828A (en) 1977-11-29
NL7609320A (nl) 1977-02-24

Similar Documents

Publication Publication Date Title
DE2637667C2 (de) Halbleiteranordnung
DE1965546C3 (de) Halbleiterbauelement
DE69812179T2 (de) Gedruckte schaltungsplatine mit integrierter schmelzsicherung
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE1614872C3 (de) Halbleiteranordnung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE3906018A1 (de) Verfahren zum einkapseln von leitern
DE102009022096A1 (de) Chip-Widerstand und Verfahren zur Herstellung desselben
DE1817434A1 (de) Leitungsanordnung und Verfahren zu ihrer Herstellung
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE2916329A1 (de) Elektrisches netzwerk
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
DE102006033856B3 (de) Temperaturmesssensor und Verfahren zu dessen Herstellung
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
EP1692476B1 (de) Bauelement und verfahren zu dessen herstellung
DE10313047B3 (de) Verfahren zur Herstellung von Chipstapeln
DE2613759B2 (de) Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein Halbleiterbauelement
DE19543894A1 (de) Verfahren und Vorrichtung zum Kontaktieren eines Plattierungsbalkens ohne Kontaktkupfer freizulegen oder die Kontaktflächenplattierung zu überarbeiten
DE10320561B4 (de) Verfahren zur Herstellung einer leitfähigen Verbindung zwischen einem Halbleiterchip und einer äußeren Leiterstruktur
DE2154794C (de)
DE2822011A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
EP0163760A2 (de) Gedruckte Schaltung mit integriertem elektronischem Widerstand und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS

8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings
8305 Restricted maintenance of patent after opposition
D4 Patent maintained restricted
8328 Change in the person/name/address of the agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN