DE19651122C2 - Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte - Google Patents

Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte

Info

Publication number
DE19651122C2
DE19651122C2 DE1996151122 DE19651122A DE19651122C2 DE 19651122 C2 DE19651122 C2 DE 19651122C2 DE 1996151122 DE1996151122 DE 1996151122 DE 19651122 A DE19651122 A DE 19651122A DE 19651122 C2 DE19651122 C2 DE 19651122C2
Authority
DE
Germany
Prior art keywords
circuit board
outer electrode
chip
semiconductor
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1996151122
Other languages
English (en)
Other versions
DE19651122A1 (de
Inventor
Yoshihiro Tomita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19651122A1 publication Critical patent/DE19651122A1/de
Application granted granted Critical
Publication of DE19651122C2 publication Critical patent/DE19651122C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff von Patentanspruch 1.
Fig. 6 zeigt ein herkömmliches Halbleiterbauelement vom Ku­ gelrasteranordnungs-Typ (BGA-Typ), wie es beispielsweise aus der US 4,202,007 bekannt ist. Die US 4,202007 betrifft ins­ besondere den Aufbau von Multilayer-Strukturen bzw. Substra­ ten, auf denen hochintegrierte Halbleiterbauelemente mon­ tiert werden. Wie in Fig. 6 gezeigt, ist eine Vielzahl von Anschlußelektroden 2 an der unteren Oberfläche eines Halb­ leiterchips 1 gebildet. Eine Vielzahl von Verbindungshöckern 5 ist jeweils mit entsprechenden der Vielzahl von Anschluß­ elektroden 2 direkt verbunden.
Eine Vielzahl von Chipverbindungsstrukturen 4 ist auf der oberen Oberfläche einer Leiterplatte 23 gebildet, und eine Vielzahl von äußeren Elektrodenbereichen 30 ist an ihrer unteren Oberfläche gebildet. Jeder äußere Elektrodenbereich 30 weist eine Substratverbindungsstruktur 27 und einen An­ schluß 28 auf. Die Substratverbindungsstrukturen 27 sind direkt auf der unteren Oberfläche der Leiterplatte 23 gebil­ det, und die Verbindungsanschlüsse sind jeweils auf den Sub­ stratverbindungsstrukturen 27 gebildet. Die Chipverbindungs­ strukturen 4 sind mit jeweiligen der äußeren Elektrodenbe­ reiche 30 (der Substratverbindungsstrukturen 27) elektrisch verbunden und jeweils mit entsprechenden der Verbindungs­ höcker 5 direkt verbunden.
Ein Vergußharz 26 ist so ausgebildet, daß es die untere Oberfläche des Halbleiterchips 1 einschließlich der An­ schlußelektroden 2, der Vielzahl von Verbindungshöckern 5 und der oberen Oberfläche der Leiterplatte 23, die die Chip­ verbindungsstrukturen 4 aufweist, überdeckt.
In der Grundriß-Konfiguration hat die Leiterplatte 23 eine größere Fläche als der Halbleiterchip 1. Eine Fläche A1, in der die äußeren Elektrodenbereiche 30 gebildet sind, ist größer als eine Fläche A2, in der die Chipverbindungs­ strukturen 4 gebildet sind.
Bei dem oben beschriebenen herkömmlichen Halbleiterbauele­ ment ist die Fläche A1, in der die äußeren Elektrodenbe­ reiche 30 gebildet sind, größer als die Fläche A2, in der die Chipverbindungsstrukturen 4 gebildet sind, und die äußeren Elektrodenbereiche 30 sind in einem Teil einer Flä­ che gebildet, der einer Fläche entspricht, in der die Chip­ verbindungsstrukturen 4 nicht gebildet sind. Damit hat die Leiterplatte 23 in der Grundriß-Konfiguration größere Fläche als der Halbleiterchip 1.
Infolgedessen verhindert die Grundriß-Konfiguration der Lei­ terplatte 23, die größer als diejenige des Halbleiterchips 1 ist, eine Größenverringerung des Bauelements, und es besteht die Gefahr eines Verwerfens bzw. Durchbiegens in Übergangs­ flächen des Halbleiterchips 1 und der Leiterplatte 23, was wiederum die Anbringung des Bauelements auf einem Montage­ substrat beeinträchtigt.
Aufgabe der Erfindung ist die Bereitstellung eines Halblei­ terbauelements, dessen Konstruktion sehr verformungsbestän­ dig ist und bei dem eine Größenverringerung des Halbleiter­ bauelements erreicht wird.
Diese Aufgabe wird durch ein Halbleiterbauelement mit den Merkmalen von Patentanspruch 1 gelöst. Bevorzugte Ausfüh­ rungsformen sind den abhängigen Patentansprüchen entnehmbar.
Gemäß der Erfindung weist ein Halbleiterbauelement folgendes auf: einen Halbleiterchip, der eine erste und eine zweite Hauptfläche hat, wobei der Halbleiterchip eine Vielzahl von Anschlußelektroden hat, die auf seiner ersten oder seiner zweiten Hauptfläche gebildet sind; eine Leiterplatte, die eine erste und eine zweite Hauptfläche hat, wobei der Halb­ leiterchip über der ersten Hauptfläche der Leiterplatte liegt und wobei die Leiterplatte eine Vielzahl von Chipver­ bindungsstrukturen, die auf ihrer ersten Hauptfläche gebil­ det sind, und eine Vielzahl von äußeren Elektrodenbereichen, die auf ihrer zweiten Hauptfläche gebildet sind, aufweist, wobei die Vielzahl von Chipverbindungsstrukturen jeweils mit entsprechenden der Vielzahl von äußeren Elektrodenbereichen und jeweils mit entsprechenden der Vielzahl von Anschluß­ elektroden elektrisch verbunden sind; und ein Harz, das aus­ gebildet ist, um den gesamten Halbleiterchip einschließlich der Vielzahl von Anschlußelektroden und die erste Hauptflä­ che der Leiterplatte einschließlich der Vielzahl von Chip­ verbindungsstrukturen zu überdecken, wobei eine Fläche, in der die Vielzahl von äußeren Elektrodenbereichen gebildet ist, kleiner als eine Fläche ist, in der die Vielzahl von Chipverbindungsstrukturen gebildet ist.
Bevorzugt ist gemäß einem ersten Aspekt der Erfindung die Vielzahl von Anschlußelektroden auf der zweiten Hauptfläche des Halbleiterschips gebildet und das Halbleiterbauelement weist ferner eine Vielzahl von Verbindungselektroden auf, die jeweils mit entsprechenden der Vielzahl von Anschluß­ elektroden direkt verbunden sind, wobei die Vielzahl von Chipverbindungsstrukturen jeweils mit entsprechenden der Vielzahl von Verbindungselektroden direkt verbunden sind und das Harz ausgebildet ist, um die erste Hauptfläche der Lei­ terplatte einschließlich der Vielzahl von Verbindungselek­ troden zu überdecken.
Bevorzugt ist gemäß einem zweiten Aspekt der Erfindung die Vielzahl von Anschlußelektroden auf der ersten Hauptfläche des Halbleiterchips gebildet; und die Vielzahl von Chipver­ bindungsstrukturen umgibt den Halbleiterchip und ist jeweils mit entsprechenden der Vielzahl von Anschlußelektroden über Metalleiter verbunden.
Bevorzugt ist gemäß einem dritten Aspekt der Erfindung das Harz mittels eines Transferpreßverfahrens geformt.
Bevorzugt ist gemäß einem vierten Aspekt der Erfindung eine Distanz zwischen einem Ende der Leiterplatte und der Fläche, in der die Vielzahl von Chipverbindungsstrukturen gebildet ist, kleiner als eine Distanz zwischen dem Ende der Leiter­ platte und der Fläche, in der die Vielzahl von äußeren Elek­ trodenbereichen gebildet ist; und das Harz überdeckt außer­ dem eine seitliche Oberfläche der Leiterplatte und einen Teil der zweiten Hauptfläche der Leiterplatte mit Ausnahme des Bereichs, in dem die Vielzahl von äußeren Elektroden­ bereichen gebildet ist.
Wie vorstehend ausgeführt, erstreckt sich bei dem Halb­ leiterbauelement nach dem ersten Aspekt der Erfindung die Leiterplatte im wesentlichen gleich mit dem Halbleiterchip in der Grundriß-Konfiguration, und die Fläche, in der die Vielzahl von äußeren Elektrodenbereichen gebildet ist, ist kleiner als die Fläche, in der die Vielzahl von Chipverbin­ dungsstrukturen gebildet ist. Das erlaubt die Größenver­ ringerung des Bauelements in entsprechender Beziehung mit der Größe des Halbleiterchips.
Das Harz für das Halbleiterbauelement des ersten Aspekts der Erfindung ist so geformt, daß es die gesamte erste Hauptflä­ che der Leiterplatte einschließlich der Vielzahl von Chip­ verbindungsstrukturen bedeckt und somit wirkungsvoll ein Verbiegen in Übergangsflächen von Halbleiterchip und Leiter­ platte durch die Vielzahl von Anschlußelektroden, die Viel­ zahl von Verbindungselektroden und die Vielzahl von Chipver­ bindungsstrukturen unterdrückt.
Da sich die Leiterplatte außerdem in Grundriß-Konfiguration mit dem Halbleiterchip im wesentlichen gleich erstreckt, erfolgt in den Übergangsflächen an den Enden der Leiter­ platte keine Erweiterung des Verwerfens bzw. Durchbiegens.
Da die Fläche, in der die Vielzahl von äußeren Elektroden­ bereichen gebildet ist, kleiner als die Fläche ist, in der die Vielzahl von Chipverbindungsstrukturen gebildet ist, kann die Leiterplatte, die sich in der Grundriß-Konfigura­ tion mit dem Halbleiterchip im wesentlichen gleich er­ streckt, ohne Behinderung gebildet werden.
Bei dem Halbleiterbauelement gemäß dem zweiten Aspekt der Erfindung ist das Harz geformt, um die gesamte erste Haupt­ fläche der Leiterplatte einschließlich der Vielzahl von Chipverbindungsstrukturen zu überdecken, so daß das Verbie­ gen bzw. Verwerfen in den Übergangsflächen von Halbleiter­ chip und Leiterplatte wirkungsvoll unterdrückt wird.
Bei dem Halbleiterbauelement gemäß dem dritten Aspekt der Erfindung hat das durch Transferpressen geformte Harz die Eigenschaft, ein Verwerfen bzw. Durchbiegen in den Über­ gangsflächen effektiv zu unterdrücken.
Wenn gemäß dem ersten und dem dritten Aspekt der Erfindung die Vielzahl von Chipverbindungsstrukturen (die Anschluß­ elektroden und die Verbindungselektroden) voneinander eng beabstandet angeordnet sind, kann das durch Transferpressen geformte Harz den Übergang zwischen dem Halbleiterchip und der Leiterplatte exakt ausfüllen.
Bei dem Halbleiterbauelement gemäß dem vierten Aspekt der Erfindung ist das Harz so geformt, daß es auch die seitliche Oberfläche der Leiterplatte und den Teil der zweiten Haupt­ fläche der Leiterplatte mit Ausnahme der Stellen überdeckt, an denen die Vielzahl von äußeren Elektrodenbereichen gebil­ det ist. Das sorgt für eine höhere Haftfestigkeit zwischen dem Harz und der Leiterplatte, wodurch ein Durchbiegen bzw. Verwerfen in den Übergangsflächen wirkungsvoller unterdrückt und die Zuverlässigkeit des Bauelements erhöht wird.
Die Erfindung wird nachstehend auch hinsichtlich weiterer Vorteile anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Die Zeichnungen zeigen in:
Fig. 1 eine Querschnittsansicht des Halbleiterbauelements gemäß einer bevorzugten Ausführungsform der Erfin­ dung;
Fig. 2 eine Querschnittsansicht des Halbleiterbauelements gemäß einer zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 3 und 4 Querschnittsansichten von Abwandlungen der ersten bevorzugten Ausführungsform der Erfindung;
Fig. 5 eine Querschnittsansicht einer Abwandlung der zweiten bevorzugten Ausführungsform der Erfindung; und
Fig. 6 eine Querschnittsansicht eines bekannten Halblei­ terbauelements.
Fig. 1 ist ein Querschnitt der ersten Ausführungsform des Halbleiterbauelements. Dabei ist an der unteren Oberfläche eines Halbleiterchips 1 eine Vielzahl Anschlußelektroden 2 gebildet. Eine Vielzahl Anschlußhöcker 5 ist jeweils mit entsprechenden der Anschlußelektroden 2 direkt verbunden.
An der oberen Oberfläche einer Leiterplatte 3 ist eine Viel­ zahl von Chipverbindungsstrukturen 4 gebildet, und eine Vielzahl von äußeren Elektrodenbereichen 20 ist an ihrer unteren Oberfläche gebildet. Jeder der äußeren Elektroden­ bereiche 20 weist eine Substratverbindungsstruktur 7 und einen im wesentlichen kugelförmigen Verbindungsanschluß 8 auf. Die Substratverbindungsstrukturen 7 sind direkt auf der unteren Oberfläche der Leiterplatte 3 gebildet, und die Ver­ bindungsanschlüsse 8 sind jeweils auf den Substratverbin­ dungsstrukturen 7 gebildet. Die Chipverbindungsstrukturen 4 sind jeweils mit entsprechenden der Vielzahl von äußeren Elektrodenbereichen 20 (der Substratverbindungsstrukturen 7) elektrisch verbunden und jeweils mit entsprechenden der Vielzahl von Verbindungshöckern 5 direkt verbunden. Die Leiterplatte 3 kann, ohne daß dies eine Einschränkung dar­ stellt, ein glasfaserverstärktes Epoxidhardsubstrat, ein Polyimidband und dergleichen aufweisen.
Ein Vergußharz 6 ist ausgebildet, um den gesamten Halblei­ terchip 1 einschließlich der Vielzahl von Anschlußelektroden 2, der Vielzahl von Verbindungshöckern 5, der oberen Ober­ fläche der Leiterplatte 3 mit der Vielzahl von Chipverbin­ dungsstrukturen 4, der seitlichen Oberfläche der Leiterplat­ te 3 und einer Umfangsfläche 14 der unteren Oberfläche der Leiterplatte 3, die eine Fläche A1 umgibt, in der die äuße­ ren Elektrodenbereiche 20 gebildet sind, zu überdecken.
Das Vergußharz 6 ist durch das Transferpreßverfahren ge­ formt. Ein Verfahren zum Formen eines Harzes an der unteren Oberfläche der Leiterplatte 3 ist beispielsweise in der JP- OS 6-209054 (1994) angegeben.
Die Leiterplatte 3 erstreckt sich in der Grundriß-Konfigura­ tion im wesentlichen gleich mit dem Halbleiterchip 1. Die Fläche A1, in der eine Vielzahl von äußeren Elektrodenberei­ chen 20 gebildet ist, ist kleiner als eine Fläche A2, in der die Vielzahl von Chipverbindungsstrukturen 4 gebildet ist.
Dieses Halbleiterbauelement, das gemäß der ersten Ausfüh­ rungsform aufgebaut ist, wird auf einem Montagesubstrat (nicht gezeigt) plaziert, und dann wird Wärme aufgebracht, um die Verbindungsanschlüsse 8 der äußeren Elektrodenberei­ che 20 und entsprechende einer Vielzahl von Verbindungsan­ schlüssen an dem Montagesubstrat zu schmelzen und miteinan­ der zu verbinden. Das ermöglicht die Montage des Halb­ leiterbauelements auf dem Montagesubstrat.
Bei diesem Halbleiterbauelement erstreckt sich die Leiter­ platte 3 in der Grundriß-Konfiguration im wesentlichen gleich mit dem Halbleiterchip 1, und die Fläche A1, in der die Vielzahl von äußeren Elektrodenbereichen 20 gebildet ist, ist kleiner als die Fläche A2, in der die Vielzahl von Chipverbindungsstrukturen 4 gebildet ist. Die Fläche A1 ist so ausgebildet, daß sie in einen der Fläche A2 entsprechen­ den Flächenbereich fällt. Daher kann die Größe des Halblei­ terbauelements in entsprechender Beziehung zu der Größe des Halbleiterchips 1 verringert werden.
Die Verkleinerung der Fläche A1, in der die äußeren Elektro­ denbereiche 20 (die Substratverbindungsstrukturen 7) gebil­ det sind, verringert die Gesamtlänge der Leiterzüge der Sub­ stratverbindungsstrukturen, wodurch die in den Leiterzügen erzeugte Induktivität vermindert wird. So wird ein Halblei­ terbauelement mit verbesserten elektrischen Charakteristiken erhalten.
Da die Fläche A1, in der die Vielzahl von äußeren Elektro­ denbereichen 20 gebildet ist, kleiner als die Fläche A2 aus­ gebildet ist, in der die Vielzahl von Chipverbindungsstruk­ turen 4 gebildet ist, kann die Leiterplatte 3, die sich in der Grundriß-Konfiguration im wesentlichen gleich mit dem Halbleiterchip 1 erstreckt, ohne Behinderung gebildet werden.
Das Vergußharz 6 für das Halbleiterbauelement der ersten Ausführungsform ist so geformt, daß es die gesamte obere Oberfläche der Leiterplatte 3 einschließlich der Chipver­ bindungsstrukturen 4 überdeckt, so daß ein Verwerfen bzw. Durchbiegen in den Übergangsflächen des Halbleiterchips 1 und der Leiterplatte 3 durch die Vielzahl von Anschluß­ elektroden 2, die Vielzahl von Verbindungshöckern 5 und die Vielzahl von Chipverbindungsstrukturen 4 wirkungsvoll unter­ drückt wird.
Ein Verbiegen in den Übergangsflächen geht nicht über die Enden der Leiterplatte 3 hinaus, da diese in der Grundriß- Konfiguration sich im wesentlichen gleich mit dem Halblei­ terchip 1 erstreckt.
Das Vergußharz 6 für das Halbleiterbauelement der ersten Ausführungsform ist auch an der seitlichen Oberfläche der Leiterplatte 3 und an der Umfangsfläche 14 der unteren Oberfläche der Leiterplatte 3, die die Fläche A1 umgibt, in der die äußeren Elektrodenbereiche 20 gebildet sind, ge­ formt. Das ergibt eine höhere Haftfestigkeit zwischen dem Harz 6 und der Leiterplatte 3, um ein Verbiegen in den Übergangsflächen noch wirkungsvoller zu unterdrücken und die Zuverlässigkeit des Bauelements weiter zu verbessern.
Das Vergußharz 6 für das Halbleiterbauelement der ersten Ausführungsform wird mittels Transferpressen geformt, so daß es die Eigenschaft hat, ein Verbiegen in den Übergangsflä­ chen sehr gut zu unterdrücken.
Wenn die Vielzahl von Chipverbindungsstrukturen 4 (die An­ schlußelektroden 2 und die Verbindungshöcker 5) voneinander eng beabstandet angeordnet sind, erlaubt das Bilden des Ver­ gußharzes 6 nach dem Transferpreßverfahren dem Vergußharz 6, den Übergang zwischen dem Halbleiterchip 1 und der Leiter­ platte 3 exakt auszufüllen.
Fig. 2 ist ein Querschnitt durch die zweite Ausführungsform des Halbleiterbauelements. Dabei ist ein Halbleiterchip 11 auf der Leiterplatte 3 angeordnet und mittels Klebstoff 10 damit verbunden. Eine Vielzahl von Anschlußelektroden 12 ist auf der oberen Oberfläche des Halbleiterchips 11 gebildet.
Die Vielzahl von Chipverbindungsmustern 4 ist auf der oberen Oberfläche der Leiterplatte 3 so gebildet, daß sie den Halb­ leiterchip 1 umgeben, und die Vielzahl von äußeren Elektro­ denbereichen 20 ist auf ihrer unteren Oberfläche auf die gleiche Weise wie bei der ersten Ausführungsform gebildet. Die Vielzahl von Chipverbindungsstrukturen 4 ist jeweils mit entsprechenden äußeren Elektrodenbereichen 20 (den Substrat­ verbindungsstrukturen 7) elektrisch verbunden und jeweils mit einer der Vielzahl von Anschlußelektroden 12 über dünne Metalleiter 15 durch Drahtbonden verbunden. Die Leiterplatte 3 kann, ohne daß dies jedoch eine Einschränkung darstellt, ein glasfaserverstärktes Epoxidharzsubstrat, ein Polyimid­ band und dergleichen aufweisen.
Ein Vergußharz 16 ist so geformt, daß es den gesamten Halb­ leiterchip 11 bedeckt, und zwar einschließlich der Vielzahl von Anschlußelektroden 12, der oberen Oberfläche der Leiter­ platte 3 mit der Vielzahl von Chipverbindungsstrukturen 4, der seitlichen Oberfläche der Leiterplatte 3 und der Um­ fangsfläche 14 der unteren Oberfläche der Leiterplatte 3, die die Fläche A1 umgibt, in der die äußeren Elektroden­ bereiche 20 gebildet sind. Das Vergußharz 16 ist nach dem Transferpreßverfahren auf die gleiche Weise wie bei der ersten Ausführungsform geformt.
Die Fläche A1, in der die Vielzahl von äußeren Elektrodenbe­ reichen 20 gebildet ist, ist kleiner als die Fläche A2, in der die Vielzahl von Chipverbindungsstrukturen 4 einschließ­ lich des Halbleiterchips 11 geformt sind.
Das gemäß der zweiten Ausführungsform aufgebaute Halbleiter­ bauelement wird auf ein nicht gezeigtes Montagesubstrat ge­ legt, und dann wird Wärme aufgebracht, um die Verbindungs­ anschlüsse 8 der äußeren Elektrodenbereiche 20 und entspre­ chende einer Vielzahl von Verbindungsanschlüssen an dem Montagesubstrat zu schmelzen und miteinander zu verbinden. Das ermöglicht die Anbringung des Halbleiterbauelements auf dem Montagesubstrat.
Bei dem Halbleiterbauelement der zweiten Ausführungsform ist die Fläche A1, in der die Vielzahl von äußeren Elektroden­ bereichen 20 geformt ist, kleiner als die Fläche A2, in der die Vielzahl von Chipverbindungsstrukturen 4 einschließlich des Halbleiterchips 11 geformt ist. Die Fläche A1 ist so gebildet, daß sie in eine Zone fällt, die der Fläche A2 entspricht. Daher kann die Größe des Halbleiterbauelements entsprechend einer durch die Fläche A1, in der die Chipver­ bindungsstrukturen 4 gebildet sind, bestimmten Größe ver­ kleinert werden.
Die Verkleinerung der Fläche A1, in der die äußeren Elektro­ denbereiche 20 (die Substratverbindungsstrukturen 7) gebil­ det sind, verringert die Gesamtlänge der Leiterzüge der Sub­ stratverbindungsstrukturen 7, so daß wiederum die Indukti­ vität herabgesetzt wird, die in den Leiterzügen erzeugt wird. So wird ein Halbleiterbauelement mit verbesserten elektrischen Charakteristiken erhalten.
Das Vergußharz 16 für das Halbleiterbauelement gemäß der zweiten Ausführungsform ist so geformt, daß es die gesamte obere Oberfläche der Leiterplatte 3 einschließlich der Chip­ verbindungsstrukturen 4 bedeckt, wodurch ein Durchbiegen in den Übergangsflächen des Halbleiterchips 11 und der Leiter­ platte 3 durch den Klebstoff 10 wirkungsvoll unterdrückt wird.
Das Vergußharz 16 für das Halbleiterbauelement der zweiten Ausführungsform ist auch an der seitlichen Oberfläche der Leiterplatte 3 und an der Umfangsfläche 14 der unteren Oberfläche der Leiterplatte 3, die die Fläche A1 umgibt, in der die äußeren Elektrodenbereiche 20 gebildet sind, aus­ gebildet. Das führt zu einer höheren Haftfestigkeit zwischen dem Vergußharz 16 und der Leiterplatte 3, um ein Verbiegen in den Übergangsflächen wirkungsvoller zu unterdrücken und die Zuverlässigkeit des Bauelements weiter zu verbessern.
Das Vergußharz 16 für dieses Halbleiterbauelement wird durch Transferpressen geformt, so daß es die Eigenschaft hat, ein Verbiegen in den Übergangsflächen sehr stark zu unter­ drücken.
Die erste Ausführungsform des Halbleiterbauelements umfaßt die äußeren Elektrodenbereiche 20, die jeweils die Substrat­ verbindungsstruktur 7 und den Verbindungsanschluß 8 aufwei­ sen. Wie Fig. 3 zeigt, kann jeder der äußeren Elektrodenbe­ reiche 20 einen zweigartigen Anschlußstift 9 aufweisen und eine herkömmliche Zuleitung oder ein dünnes Lot verwenden. Material und Struktur der äußeren Elektrodenbereiche 20 sind nicht begrenzt. Das gilt auch für die äußeren Elektrodenbe­ reiche 20 des Halbleiterbauelements der zweiten Ausführungs­ form.
Das Vergußharz 6 der ersten Ausführungsform und das Verguß­ harz 16 der zweiten Ausführungsform sind geformt, um sich von der seitlichen Oberfläche der Leiterplatte 3 bis zu einem Teil ihrer unteren Oberfläche zu erstrecken. Gemäß den Fig. 4 und 5 kann das Vergußharz 6 bzw. 16 nur an der oberen Oberfläche der Leiterplatte 3 geformt sein. Bei den Struk­ turen der Fig. 4 und 5 ist dabei allerdings die Haftfestig­ keit zwischen dem Vergußharz 6 bzw. 16 und der Leiterplatte 3 geringer als bei dem Halbleiterbauelement der ersten und der zweiten Ausführungsform.

Claims (12)

1. Halbleiterbauelement mit:
  • - einem Halbleiterchip (1), der eine erste und eine zweite Hauptfläche hat und eine Vielzahl von Anschlußelektroden (2) aufweist, die auf seiner ersten oder zweiten Hauptfläche gebildet sind;
  • - einer Leiterplatte (3) mit einer ersten und einer zweiten Hauptfläche, wobei der Halbleiterchip (1) über der ersten Hauptfläche der Leiterplatte liegt und die Leiterplatte eine Vielzahl von Chipverbindungsstrukturen (4), die auf ihrer ersten Hauptfläche gebildet sind, und eine Vielzahl von äußeren Elektrodenbereichen (20), die auf ihrer zweiten Hauptfläche gebildet sind, aufweist und die Vielzahl von Chipverbindungsstrukturen (4) jeweils mit einem entsprechenden der Vielzahl von äußeren Elektrodenbereichen (20) und mit einer entsprechenden der Vielzahl von Anschlußelektroden (2) elektrisch verbunden sind;
gekennzeichnet durch
  • - ein Harz (6), das so geformt ist, daß es den gesamten Halbleiterchip (1) einschließlich der Vielzahl von Anschlußelektroden (2) und die erste Hauptfläche der Leiterplatte (3) einschließlich der Vielzahl von Chipverbindungsstrukturen (4) überdeckt, und eine Fläche (A1), die durch die Vielzahl von äußeren Elektrodenbereichen (20) definiert ist, kleiner als eine Fläche (A2) ist, die durch die Vielzahl von Chipverbindungsstrukturen (4) definiert ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
daß die Vielzahl von Anschlußelektroden (2) auf der zweiten Hauptfläche des Halbleiterchips (1) gebildet ist und
daß das Halbleiterbauelement ferner folgendes aufweist:
eine Vielzahl von Verbindungselektroden (5), die je­ weils mit einer entsprechenden der Vielzahl von Anschluß­ elektroden (2) direkt verbunden sind,
wobei die Vielzahl von Chipverbindungsstrukturen (4) jeweils mit einer entsprechenden der Vielzahl von Verbin­ dungselektroden (5) direkt verbunden sind und
wobei das Harz (6) so geformt ist, daß es die erste Hauptfläche der Leiterplatte (3) einschließlich der Vielzahl von Verbindungselektroden (5) überdeckt.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet,
daß die Vielzahl von Anschlußelektroden (12) auf der ersten Hauptfläche des Halbleiterchips (11) gebildet ist und
daß die Vielzahl von Chipverbindungsstrukturen (4) den Halbleiterchip (11) umgibt und jeweils mit einer entspre­ chenden der Vielzahl von Anschlußelektroden (12) über Metal­ leiter (15) verbunden ist.
4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß der Halbleiterchip (1; 11) auf der Leiterplatte (3) angeordnet und damit haftend verbunden ist.
5. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß das Harz (6; 16) in einem Transferpreßverfahren ge­ formt ist.
6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet,
daß eine Distanz zwischen einem Ende der Leiterplatte (3) und der Fläche, in der die Vielzahl von Chipverbindungs­ strukturen (4) gebildet ist, kleiner als eine Distanz zwi­ schen dem Ende der Leiterplatte (3) und der Fläche ist, in der die Vielzahl von äußeren Elektrodenbereichen (20) ge­ bildet ist, und
daß das Harz außerdem eine seitliche Oberfläche der Leiterplatte (3) und einen Teil der zweiten Hauptfläche der Leiterplatte mit Ausnahme des Bereichs überdeckt, in dem die Vielzahl von äußeren Elektrodenbereichen (20) gebildet ist.
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet,
daß jeder der Vielzahl von äußeren Elektrodenbereichen (20) folgendes aufweist:
eine leitfähige Struktur (7), die mit der zweiten Hauptfläche der Leiterplatte (3) direkt verbunden ist; und
eine im wesentlichen kugelförmige äußere Elektrode (8), die mit der leitfähigen Struktur (7) direkt verbunden ist.
8. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß daß jeder der Vielzahl von äußeren Elektrodenbe­ reichen (20) einen Anschlußstift (9) aufweist.
9. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß das Harz (6; 16) in einem Transferpreßvorgang ge­ formt ist.
10. Halbleiterbauelement nach Anspruch 9, dadurch gekennzeichnet,
daß eine Distanz zwischen einem Ende der Leiterplatte (3) und der Fläche, in der die Vielzahl von Chipverbin­ dungsstrukturen (4) gebildet ist, kleiner als eine Distanz zwischen dem Ende der Leiterplatte (3) und der Fläche ist, in der die Vielzahl von äußeren Elektrodenbereichen (20) ge­ bildet ist, und
daß das Harz (6; 16) außerdem eine seitliche Oberfläche der Leiterplatte (3) und einen Teil der zweiten Hauptfläche der Leiterplatte mit Ausnahme des Bereichs überdeckt, in dem die Vielzahl von äußeren Elektrodenbereichen (20) gebildet ist.
11. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet,
daß jeder der Vielzahl von äußeren Elektrodenbereichen (20) folgendes aufweist:
eine leitfähige Struktur, die mit der zweiten Hauptflä­ che der Leiterplatte (3) direkt verbunden ist; und
eine im wesentlichen kugelförmige äußere Elektrode (8), die mit der leitfähigen Struktur (7) direkt verbunden ist.
12. Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß daß jeder der Vielzahl von äußeren Elektrodenbe­ reichen (20) einen Anschlußstift (9) aufweist.
DE1996151122 1996-03-27 1996-12-09 Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte Expired - Lifetime DE19651122C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7204396A JPH09260436A (ja) 1996-03-27 1996-03-27 半導体装置

Publications (2)

Publication Number Publication Date
DE19651122A1 DE19651122A1 (de) 1997-10-02
DE19651122C2 true DE19651122C2 (de) 2001-05-17

Family

ID=13477983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996151122 Expired - Lifetime DE19651122C2 (de) 1996-03-27 1996-12-09 Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte

Country Status (5)

Country Link
US (1) US5708304A (de)
JP (1) JPH09260436A (de)
KR (1) KR100194747B1 (de)
CN (1) CN1099710C (de)
DE (1) DE19651122C2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407461B1 (en) * 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6448665B1 (en) 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6038136A (en) * 1997-10-29 2000-03-14 Hestia Technologies, Inc. Chip package with molded underfill
US6324069B1 (en) 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
KR19990040758A (ko) * 1997-11-19 1999-06-05 김영환 비지에이 패키지 및 그 제조 방법
SG71734A1 (en) * 1997-11-21 2000-04-18 Inst Materials Research & Eng Area array stud bump flip chip and assembly process
US5998876A (en) * 1997-12-30 1999-12-07 International Business Machines Corporation Reworkable thermoplastic hyper-branched encapsulant
US6303408B1 (en) * 1998-02-03 2001-10-16 Tessera, Inc. Microelectronic assemblies with composite conductive elements
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6303992B1 (en) * 1999-07-06 2001-10-16 Visteon Global Technologies, Inc. Interposer for mounting semiconductor dice on substrates
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR100585163B1 (ko) * 2004-11-27 2006-06-01 삼성전자주식회사 메모리 카드 및 그 제조방법
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
WO2011058688A1 (ja) * 2009-11-10 2011-05-19 日本電気株式会社 半導体装置及びノイズ抑制方法
JP2011176011A (ja) * 2010-02-23 2011-09-08 Panasonic Corp 半導体集積回路装置
CN105977180B (zh) * 2012-01-06 2020-05-08 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
US20130341807A1 (en) * 2012-06-25 2013-12-26 Po-Chun Lin Semiconductor package structure
US10468307B2 (en) * 2017-09-18 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
WO1992020097A1 (en) * 1991-04-26 1992-11-12 Citizen Watch Co., Ltd. Semiconductor device and manufacturing method therefor
US5557150A (en) * 1992-02-07 1996-09-17 Lsi Logic Corporation Overmolded semiconductor package
EP0582052A1 (de) * 1992-08-06 1994-02-09 Motorola, Inc. Eingekapselte Halbleiteranordnung niedrigen Profiles und Herstellungsverfahren dafür
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
MY111779A (en) * 1994-11-10 2000-12-30 Nitto Denko Corp Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4202007A (en) * 1978-06-23 1980-05-06 International Business Machines Corporation Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers

Also Published As

Publication number Publication date
CN1099710C (zh) 2003-01-22
KR100194747B1 (ko) 1999-06-15
CN1160933A (zh) 1997-10-01
JPH09260436A (ja) 1997-10-03
KR970067799A (ko) 1997-10-13
DE19651122A1 (de) 1997-10-02
US5708304A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE19644297A1 (de) Halbleiterbauelement
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
EP1097478B1 (de) Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
DE3913221A1 (de) Halbleiteranordnung
DE10222678A1 (de) Halbleitervorrichtung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE69737320T2 (de) Halbleitervorrichtung
DE19928788A1 (de) Elektronische Keramikkomponente
DE10125035A1 (de) Halbleiterbauteil
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE10103966B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat angepaßte Halbleitervorrichtung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69637246T2 (de) Leiterplatte zur montage elektronischer bauelemente
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R071 Expiry of right